JP4552624B2 - 抵抗体内蔵配線基板及びその製造方法 - Google Patents
抵抗体内蔵配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4552624B2 JP4552624B2 JP2004345793A JP2004345793A JP4552624B2 JP 4552624 B2 JP4552624 B2 JP 4552624B2 JP 2004345793 A JP2004345793 A JP 2004345793A JP 2004345793 A JP2004345793 A JP 2004345793A JP 4552624 B2 JP4552624 B2 JP 4552624B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thin film
- layer
- wiring pattern
- alloy thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は受動素子が内蔵された各種電子機器の配線基板に係わり、さらに詳しくは抵抗体内蔵配線基板に関するものである。
最近のプリント配線板もしくはインターポーザーの薄型化、高密度化に伴い、受動素子をプリント配線板に内蔵した受動素子内蔵多層プリント配線板が提案されている（例えば、特許文献１参照）。
以下、従来の抵抗体内蔵配線基板の製造方法について説明する。
図１２（ａ）〜（ｆ）及び図１３（ｇ）〜（ｉ−２）に、従来の抵抗体内蔵配線基板の製造方法の製造工程の一例を示す。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂが形成された両面配線基板１０の両面に絶縁層３１を形成し、絶縁層３１の所定位置にレーザー加工等によりビア用孔３２を形成する（図１２（ａ）、（ｂ）及び（ｃ）参照）。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂが形成された両面配線基板１０の両面に絶縁層３１を形成し、絶縁層３１の所定位置にレーザー加工等によりビア用孔３２を形成する（図１２（ａ）、（ｂ）及び（ｃ）参照）。
次に、無電解銅めっき等により絶縁層３１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成し、めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層４１及びビア４２を形成する（図１２（ｄ）参照）。
次に、導体層４１上にフォトレジストを塗布して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン６１及び６２を形成する（図１２（ｅ）参照）。
次に、導体層４１上にフォトレジストを塗布して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン６１及び６２を形成する（図１２（ｅ）参照）。
次いで、塩化第２鉄等の腐食液を用いて、レジストパターン６１及び６２をマスクにして導体層４１をエッチングし、レジストパターン１３を専用の剥離液で剥離し、絶縁層３１上に配線パターン４１ａ及びパッド電極４１ｂを形成する（図１２（ｆ）及び（ｇ）参照）。
次に、配線パターン４１ａの先端電極上に、耐酸化性金属を含むポリマーペースト、例えば、銀系ペーストをスクリーン印刷し、銀電極５４及び５５を形成する（図１２（ｈ−１）及び（ｈ−２）参照）。
次いで、銀電極５４間に抵抗体ペーストを印刷し抵抗体７５を、銀電極５５間に抵抗体ペーストを印刷し、抵抗体７６を形成し、抵抗体内蔵配線基板を作製するというものである（図１２（ｉ−１）及び（ｉ−２）参照）。
ここでは、温度や湿度の負荷による抵抗体と銅電極との接触面の腐食が理由とされている抵抗体の抵抗値増大を防ぐために、配線パターン４１ａの先端電極上に上記銀系ペーストの様な耐酸化性金属を含むペーストからなる銀電極形成している。
次いで、銀電極５４間に抵抗体ペーストを印刷し抵抗体７５を、銀電極５５間に抵抗体ペーストを印刷し、抵抗体７６を形成し、抵抗体内蔵配線基板を作製するというものである（図１２（ｉ−１）及び（ｉ−２）参照）。
ここでは、温度や湿度の負荷による抵抗体と銅電極との接触面の腐食が理由とされている抵抗体の抵抗値増大を防ぐために、配線パターン４１ａの先端電極上に上記銀系ペーストの様な耐酸化性金属を含むペーストからなる銀電極形成している。
上記したような抵抗体内蔵配線基板の製造方法では、配線パターン４１ａの先端電極上のみに銀系ペーストを形成する場合は、熱硬化後の膜厚が１５〜２５μｍ厚の銀電極５４及び５５を形成するため、膜厚のバラツキが大きく、また、更に、絶縁層３１と銀電極５４及び５５との段差が大きいため、抵抗体の印刷形状、膜厚制御が悪くなり、抵抗体の抵抗値バラツキが大きくなり、更には、スクリーン版、スキージの劣化も早くなるといった問題がある。
また、スクリーン印刷では、配線パターン４１ａの先端電極上のみを正確に覆うことは困難であるため、銀電極５４及び５５の電極間距離にバラツキが発生し、結果として抵抗値
のバラツキが大きくなるといった問題があった。
また、スクリーン印刷では、配線パターン４１ａの先端電極上のみを正確に覆うことは困難であるため、銀電極５４及び５５の電極間距離にバラツキが発生し、結果として抵抗値
のバラツキが大きくなるといった問題があった。
さらに、抵抗体の抵抗値精度を上げるために、トリミングを行う方法があるが、トリミング前の抵抗値を全ての抵抗体に対して目標値よりも小さく、かつ、目標値の１／２以上の抵抗値に設計することが要求されるため、従来の製造方法より得られる抵抗値バラツキでは、設計が難しく、また、トリミング時間も長くなる。更には、トリミングの割合が多くなると、抵抗体に温湿度によるクラックが発生するといた問題があった。
特開平１１−３４０６３３号公報
本発明は上記問題点に鑑み考案されたもので、受動素子（特に、抵抗素子）が内蔵された配線基板において、配線基板に形成された抵抗体の抵抗値増大を防ぎつつ、印刷にて形成される抵抗体の抵抗値精度を維持することが可能な抵抗体内蔵配線基板及びその製造方法を提供することを目的とする。
本発明は、上記課題を達成するために、両面配線基板の両面に絶縁層を介して配線パターン及びパッド電極が形成された配線基板に抵抗体及び素子電極からなる抵抗素子を備え、前記抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成されており、前記形成された抵抗体との間の前記素子電極の上面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第２の発明は、請求項１に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法である。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成する工程、
（ｃ）孔明け加工して、絶縁層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記絶縁層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）電解めっきにて、前記導体層上にニッケル合金薄膜を形成する工程、
（ｆ）前記ニッケル合金薄膜上に感光層を形成し、パターニング処理を行って、レジストパターンを形成する工程、
（ｇ）前記レジストパターンをマスクにして、ニッケル合金薄膜及び導体層をエッチングする工程、
（ｈ）前記レジストパターンを剥離処理して、前記絶縁層上に配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパターン化されたニッケル合金薄膜、パッド電極及びパターン化されたニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体を有する抵抗素子を形成するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程。
また、両面配線基板の両面に絶縁層を介して配線パターン及びパッド電極が形成された配線基板に抵抗体及び素子電極からなる抵抗素子を備え、前記抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成されており、前記形成された抵抗体との間の前記素子電極の上面及び側面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第４の発明は、請求項３に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法である。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成する工程、
（ｃ）孔明け加工して、絶縁層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記絶縁層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）導体層上に感光層を形成し、パターニング処理を行って、導体層上にレジストパターンを形成する工程、
（ｆ）前記レジストパターンをマスクにして、前記導体層をエッチングする工程、
（ｇ）前記レジストパターンを剥離処理して、前記絶縁層上に配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパッド電極を形成する工程、
（ｈ）無電解めっきにて、配線パターン及びパッド電極上に、ニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体を有する抵抗素子を形成するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程。
また、第５の発明は、両面配線基板の両面に絶縁層を介して薄膜抵抗層を有する配線パターン及びパッド電極が形成された配線基板に、抵抗体及び素子電極からなる第１の抵抗素子と、薄膜抵抗層の両端に素子電極を形成した第２の抵抗素子と、を備え、前記第１の抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成され、前記形成された抵抗体との間の前記素子電極の上面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第６の発明は、請求項５に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成し、絶縁層上に無電解めっきを行い、薄膜抵抗層を形成する工程、
（ｃ）孔明け加工して、絶縁層及び薄膜抵抗層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記薄膜抵抗層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）電解めっきにて、前記導体層上にニッケル合金薄膜を形成する工程、
（ｆ）前記ニッケル合金薄膜上に感光層を形成し、パターニング処理を行って、ニッケル合金薄膜上にレジストパターンを形成する工程、
（ｇ）前記レジストパターンをマスクにして、ニッケル合金薄膜、導体層及び薄膜抵抗層をエッチングする工程、
（ｈ）前記レジストパターンを剥離処理して、前記絶縁層上にパターン化された薄膜抵抗層、配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパターン化されたニッケル合金薄膜と、パッド電極及びパターン化されたニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の前記配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子を有する抵抗体内蔵配線基板を作製するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程、
（ｋ）前記第１の抵抗素子が形成された抵抗体内蔵配線基板の両面に感光層を形成する工程、
（ｌ）パターニング処理を行って、配線パターン上の所定位置に開口部を形成する工程、
（ｍ）前記開口部内に露出した配線パターンのみを選択エッチングして、開口部内の薄膜抵抗層を露出させる工程、
（ｎ）前記感光層を剥離処理することにより、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子と、パターン化された薄膜抵抗層の両端に素子電極が形成された第２の抵抗素子とが内蔵された本発明の抵抗体内蔵配線基板を得る工程。
また、第７の発明は、両面配線基板の両面に絶縁層を介して薄膜抵抗層有する配線パターン及びパッド電極が形成された配線基板に、抵抗体及び素子電極からなる第１の抵抗素子と、薄膜抵抗層の両端に素子電極を形成した第２の抵抗素子と、を備え、前記第１の抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成され、前記形成された抵抗体との間の前記素子電極の上面及び側面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第８の発明は、請求項７に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法である。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成し、絶縁層上に無電解めっきを行い、薄膜抵抗層を形成する工程、
（ｃ）孔明け加工して、絶縁層及び薄膜抵抗層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記薄膜抵抗層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）前記導体層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層上にレジストパターンを形成する工程、
（ｆ）前記レジストパターンをマスクにして、導体層及び薄膜抵抗層をエッチングする工程、
（ｇ）前記レジストパターンを剥離処理して、前記絶縁層上にパターン化された薄膜抵抗層及び配線パターンと、配線パターンの先端部の抵抗体形成領域であるパッド電極を形成する工程、
（ｈ）電解めっきにて、配線パターン及びパッド電極の上面及び側面を覆うように、ニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の前記配線パターン及び前記ニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子を有する抵抗体内蔵配線基板を作製するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程、
（ｋ）前記第１の抵抗素子が形成された抵抗体内蔵配線基板の両面に感光層を形成する工程、
（ｌ）パターニング処理を行って、配線パターン上の所定位置に開口部を形成する工程、
（ｍ）前記開口部内に露出した配線パターンのみを選択エッチングして、開口部内の薄膜抵抗層を露出させる工程、
（ｎ）前記感光層を剥離処理することにより、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子と、パターン化された薄膜抵抗層の両端に素子電極が形成された第２の抵抗素子とが内蔵された本発明の抵抗体内蔵配線基板を得る工程。
また、第２の発明は、請求項１に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法である。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成する工程、
（ｃ）孔明け加工して、絶縁層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記絶縁層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）電解めっきにて、前記導体層上にニッケル合金薄膜を形成する工程、
（ｆ）前記ニッケル合金薄膜上に感光層を形成し、パターニング処理を行って、レジストパターンを形成する工程、
（ｇ）前記レジストパターンをマスクにして、ニッケル合金薄膜及び導体層をエッチングする工程、
（ｈ）前記レジストパターンを剥離処理して、前記絶縁層上に配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパターン化されたニッケル合金薄膜、パッド電極及びパターン化されたニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体を有する抵抗素子を形成するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程。
また、両面配線基板の両面に絶縁層を介して配線パターン及びパッド電極が形成された配線基板に抵抗体及び素子電極からなる抵抗素子を備え、前記抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成されており、前記形成された抵抗体との間の前記素子電極の上面及び側面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第４の発明は、請求項３に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法である。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成する工程、
（ｃ）孔明け加工して、絶縁層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記絶縁層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）導体層上に感光層を形成し、パターニング処理を行って、導体層上にレジストパターンを形成する工程、
（ｆ）前記レジストパターンをマスクにして、前記導体層をエッチングする工程、
（ｇ）前記レジストパターンを剥離処理して、前記絶縁層上に配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパッド電極を形成する工程、
（ｈ）無電解めっきにて、配線パターン及びパッド電極上に、ニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体を有する抵抗素子を形成するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程。
また、第５の発明は、両面配線基板の両面に絶縁層を介して薄膜抵抗層を有する配線パターン及びパッド電極が形成された配線基板に、抵抗体及び素子電極からなる第１の抵抗素子と、薄膜抵抗層の両端に素子電極を形成した第２の抵抗素子と、を備え、前記第１の抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成され、前記形成された抵抗体との間の前記素子電極の上面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第６の発明は、請求項５に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成し、絶縁層上に無電解めっきを行い、薄膜抵抗層を形成する工程、
（ｃ）孔明け加工して、絶縁層及び薄膜抵抗層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記薄膜抵抗層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）電解めっきにて、前記導体層上にニッケル合金薄膜を形成する工程、
（ｆ）前記ニッケル合金薄膜上に感光層を形成し、パターニング処理を行って、ニッケル合金薄膜上にレジストパターンを形成する工程、
（ｇ）前記レジストパターンをマスクにして、ニッケル合金薄膜、導体層及び薄膜抵抗層をエッチングする工程、
（ｈ）前記レジストパターンを剥離処理して、前記絶縁層上にパターン化された薄膜抵抗層、配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパターン化されたニッケル合金薄膜と、パッド電極及びパターン化されたニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の前記配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子を有する抵抗体内蔵配線基板を作製するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程、
（ｋ）前記第１の抵抗素子が形成された抵抗体内蔵配線基板の両面に感光層を形成する工程、
（ｌ）パターニング処理を行って、配線パターン上の所定位置に開口部を形成する工程、
（ｍ）前記開口部内に露出した配線パターンのみを選択エッチングして、開口部内の薄膜抵抗層を露出させる工程、
（ｎ）前記感光層を剥離処理することにより、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子と、パターン化された薄膜抵抗層の両端に素子電極が形成された第２の抵抗素子とが内蔵された本発明の抵抗体内蔵配線基板を得る工程。
また、第７の発明は、両面配線基板の両面に絶縁層を介して薄膜抵抗層有する配線パターン及びパッド電極が形成された配線基板に、抵抗体及び素子電極からなる第１の抵抗素子と、薄膜抵抗層の両端に素子電極を形成した第２の抵抗素子と、を備え、前記第１の抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成され、前記形成された抵抗体との間の前記素子電極の上面及び側面にニッケル系合金薄膜が形成されており、前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板である。
また、第８の発明は、請求項７に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法である。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成し、絶縁層上に無電解めっきを行い、薄膜抵抗層を形成する工程、
（ｃ）孔明け加工して、絶縁層及び薄膜抵抗層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記薄膜抵抗層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）前記導体層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層上にレジストパターンを形成する工程、
（ｆ）前記レジストパターンをマスクにして、導体層及び薄膜抵抗層をエッチングする工程、
（ｇ）前記レジストパターンを剥離処理して、前記絶縁層上にパターン化された薄膜抵抗層及び配線パターンと、配線パターンの先端部の抵抗体形成領域であるパッド電極を形成する工程、
（ｈ）電解めっきにて、配線パターン及びパッド電極の上面及び側面を覆うように、ニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の前記配線パターン及び前記ニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子を有する抵抗体内蔵配線基板を作製するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程、
（ｋ）前記第１の抵抗素子が形成された抵抗体内蔵配線基板の両面に感光層を形成する工程、
（ｌ）パターニング処理を行って、配線パターン上の所定位置に開口部を形成する工程、
（ｍ）前記開口部内に露出した配線パターンのみを選択エッチングして、開口部内の薄膜抵抗層を露出させる工程、
（ｎ）前記感光層を剥離処理することにより、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子と、パターン化された薄膜抵抗層の両端に素子電極が形成された第２の抵抗素子とが内蔵された本発明の抵抗体内蔵配線基板を得る工程。
本発明の抵抗素子内蔵配線基板は、抵抗体と素子電極との間に接触抵抗軽減のためのニッケル合金系薄膜が設けられているので、抵抗体の環境変化（特に、温湿度変化）による抵抗値変化を防止でき、抵抗体と素子電極との接続信頼性を向上させることが出来る。
また、本発明の抵抗体内蔵配線基板の製造方法によると、接触抵抗軽減のためのニッケル合金系薄膜は、通常１５〜２５μｍ厚の銅電極上に、めっきにより厚さ０.１から１μｍ程度設けるだけなので、従来と比較し、抵抗体の印刷形状、膜厚制御が良くなる。
さらに、本発明の製造方法によるニッケル系合金薄膜の電極間距離は、配線パターンの素子電極形成時の電極間距離とほとんど変わりなく、電極間距離の精度が良いため、抵抗体のバラツキが小さくなる。
また、配線パターンの素子電極段差が高くならないので、スクリーン版、スキージの寿命が伸びる。
また、抵抗値のバラツキが小さいため、対トリミングに対しての設計がし易く、トリミング時間も短くなる。更には、トリミング長が短くなるため、抵抗体の温湿度に対する信頼性が良くなる。。
また、本発明の抵抗体内蔵配線基板の製造方法によると、接触抵抗軽減のためのニッケル合金系薄膜は、通常１５〜２５μｍ厚の銅電極上に、めっきにより厚さ０.１から１μｍ程度設けるだけなので、従来と比較し、抵抗体の印刷形状、膜厚制御が良くなる。
さらに、本発明の製造方法によるニッケル系合金薄膜の電極間距離は、配線パターンの素子電極形成時の電極間距離とほとんど変わりなく、電極間距離の精度が良いため、抵抗体のバラツキが小さくなる。
また、配線パターンの素子電極段差が高くならないので、スクリーン版、スキージの寿命が伸びる。
また、抵抗値のバラツキが小さいため、対トリミングに対しての設計がし易く、トリミング時間も短くなる。更には、トリミング長が短くなるため、抵抗体の温湿度に対する信頼性が良くなる。。
本発明の抵抗体内蔵配線基板及びその製造方法の実施の形態につき説明する。
図１（ａ）〜（ｄ）は、本発明の請求項１に係る抵抗体内蔵配線基板の一実施例を示す模式構成断面図である。
図１（ａ）〜（ｄ）は、本発明の請求項１に係る抵抗体内蔵配線基板の一実施例を示す模式構成断面図である。
図１（ａ）に示す抵抗体内蔵配線基板１００は、両面配線基板１０の両面に絶縁層３１を介して配線パターン４１ａ及びパッド電極４１ｂが形成された４層配線基板に抵抗素子７０ａが内蔵された抵抗体内蔵配線基板である。
抵抗素子７０ａは、配線パターン４１ａの先端部の素子電極４１ｃ間に抵抗体７１が形成されており、素子電極４１ｃの上面と抵抗体７１との間にはニッケル系合金薄膜５１ｃが形成されており、配線パターン４１ａ及びパッド電極４１ｂの表面が粗面化されている。
抵抗素子７０ａは、配線パターン４１ａの先端部の素子電極４１ｃ間に抵抗体７１が形成されており、素子電極４１ｃの上面と抵抗体７１との間にはニッケル系合金薄膜５１ｃが形成されており、配線パターン４１ａ及びパッド電極４１ｂの表面が粗面化されている。
図１（ｂ）に示す抵抗体内蔵配線基板２００は、両面配線基板１０の両面に絶縁層３１を介して配線パターン４３ａ及びパッド電極４３ｂが形成された４層配線基板に抵抗素子７０ｂが内蔵された抵抗体内蔵配線基板である。
抵抗素子７０ｂは、配線パターン４３ａの先端部の素子電極４３ｃ間に抵抗体７２が形成されており、素子電極４３ｃと抵抗体７２との間にはニッケル系合金薄膜５２ａが形成されており、配線パターン４１ａの表面が粗面化されている。
この場合、素子電極４３ｃの上面及び側面にニッケル系合金薄膜５２ａが形成されているのが特徴で、抵抗体７２と素子電極４３ｃとは直接接触しない構造になっている。
抵抗素子７０ｂは、配線パターン４３ａの先端部の素子電極４３ｃ間に抵抗体７２が形成されており、素子電極４３ｃと抵抗体７２との間にはニッケル系合金薄膜５２ａが形成されており、配線パターン４１ａの表面が粗面化されている。
この場合、素子電極４３ｃの上面及び側面にニッケル系合金薄膜５２ａが形成されているのが特徴で、抵抗体７２と素子電極４３ｃとは直接接触しない構造になっている。
図１（ｃ）に示す抵抗体内蔵配線基板３００は、両面配線基板１０の両面に絶縁層３１を介して配線パターン４５ａ及びパッド電極４５ｂが形成された４層配線基板に抵抗素子７０ｃ（第１の抵抗素子）及び抵抗素子８０（第２の抵抗素子）が内蔵された抵抗体内蔵配線基板である。
抵抗素子７０ｃ（第１の抵抗素子）は、配線パターン４５ａの先端部の素子電極４５ｃ間に抵抗体７３が形成されており、素子電極４５ｃの上面と抵抗体７２との間には、ニッケル系合金薄膜５２ａが形成されており、配線パターン４５ａ及びパッド電極４５ｂの表面が粗面化されている。
抵抗素子８０（第２の抵抗素子）は、パターン化された薄膜抵抗層８１ａの両端に素子電極４５ｄを形成して抵抗素子を形成したもので、絶縁層３１と導体層４５との間に薄膜抵抗層８１を形成するだけで、後工程のパターニング処理だけで、容易に高精度の抵抗素子が得られるようにしたものである。
抵抗素子７０ｃ（第１の抵抗素子）は、配線パターン４５ａの先端部の素子電極４５ｃ間に抵抗体７３が形成されており、素子電極４５ｃの上面と抵抗体７２との間には、ニッケル系合金薄膜５２ａが形成されており、配線パターン４５ａ及びパッド電極４５ｂの表面が粗面化されている。
抵抗素子８０（第２の抵抗素子）は、パターン化された薄膜抵抗層８１ａの両端に素子電極４５ｄを形成して抵抗素子を形成したもので、絶縁層３１と導体層４５との間に薄膜抵抗層８１を形成するだけで、後工程のパターニング処理だけで、容易に高精度の抵抗素子が得られるようにしたものである。
図１（ｄ）に示す抵抗体内蔵配線基板４００は、両面配線基板１０の両面に絶縁層３１を介して配線パターン４３ａ及びパッド電極４３ｂが形成された４層配線基板に抵抗素子７０ｄ（第１の抵抗素子）及び抵抗素子８０（第２の抵抗素子）が内蔵された抵抗体内蔵配線基板である。
抵抗素子７０ｄ（第１の抵抗素子）は、配線パターン４７ａの先端部の素子電極４７ｃ間に抵抗体７４が形成されており、素子電極４７ｃと抵抗体７４との間にはニッケル系合金薄膜５２ａが形成されており、配線パターン４７ａ及びパッド電極４７ｂの表面が粗面化されている。
この場合、素子電極４７ｃの上面及び側面にニッケル系合金薄膜５２ａが形成されているのが特徴で、抵抗体７４と素子電極４７ｃとは直接接触しない構造になっている。
抵抗素子８０（第２の抵抗素子）は、パターン化された薄膜抵抗層８１ａの両端に素子電極４７ｄを形成して抵抗素子を形成したもので、絶縁層３１と導体層４７との間に薄膜抵抗層８１を形成するだけで、後工程のパターニング処理だけで、容易に高精度の抵抗素子が得られるようにしたものである。
また、上記抵抗体内蔵配線基板として４層の配線基板を例にして述べたが、配線基板の配線層の層数に限定されるものではない。
抵抗素子７０ｄ（第１の抵抗素子）は、配線パターン４７ａの先端部の素子電極４７ｃ間に抵抗体７４が形成されており、素子電極４７ｃと抵抗体７４との間にはニッケル系合金薄膜５２ａが形成されており、配線パターン４７ａ及びパッド電極４７ｂの表面が粗面化されている。
この場合、素子電極４７ｃの上面及び側面にニッケル系合金薄膜５２ａが形成されているのが特徴で、抵抗体７４と素子電極４７ｃとは直接接触しない構造になっている。
抵抗素子８０（第２の抵抗素子）は、パターン化された薄膜抵抗層８１ａの両端に素子電極４７ｄを形成して抵抗素子を形成したもので、絶縁層３１と導体層４７との間に薄膜抵抗層８１を形成するだけで、後工程のパターニング処理だけで、容易に高精度の抵抗素子が得られるようにしたものである。
また、上記抵抗体内蔵配線基板として４層の配線基板を例にして述べたが、配線基板の配線層の層数に限定されるものではない。
以下本発明の抵抗体内蔵配線基板の製造方法について説明する。
図２（ａ）〜（ｅ）及び図３（ｆ）〜（ｊ）は、本発明の抵抗体内蔵配線基板１００の製造方法の一実施例を示す模式構成断面図である。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図２（ａ）参照）。
図２（ａ）〜（ｅ）及び図３（ｆ）〜（ｊ）は、本発明の抵抗体内蔵配線基板１００の製造方法の一実施例を示す模式構成断面図である。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図２（ａ）参照）。
次に、両面配線板１０の両面に樹脂フィルムを積層、加熱する等の方法で絶縁層３１を形成する（図２（ｂ）参照）。
次に、レーザー加工等により孔明け加工して、絶縁層３１の所定位置にビア用孔３２を形成する（図２（ｃ）参照）。
次に、ビア用孔３２内のデスミア処理及び活性化処理を行って、無電解銅めっき等により絶縁層３１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成する。さらに、めっき下地導電層をカソードにして電解銅めっきを行って、所定厚の導体層４１及びビア４２を形成する（図２（ｄ）参照）。
次に、電解めっきにて、導体層４１上に約０．５μｍ厚のニッケル合金薄膜５１を形成する（図２（ｅ）参照）。
続いて、ニッケル合金薄膜５１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン６１及び６２を形成する（図３（ｆ）参照）。
続いて、ニッケル合金薄膜５１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン６１及び６２を形成する（図３（ｆ）参照）。
次に、レジストパターン６１及び６２をマスクにして、ニッケル合金薄膜５１及び導体層４１を塩化第２銅溶液からなるエッチング液にてエッチングする（図３（ｇ）参照）。次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上に配線パターン４１ａ、素子電極４１ｃ及びパターン化されたニッケル合金薄膜５１ａ、パッド電極４１ｂ及びパターン化されたニッケル合金薄膜５１ｂを形成する（図３（ｈ）参照）。
ここで、配線パターン４１ａの先端部の抵抗体形成領域を素子電極４１ｃと呼ぶ。
ここで、配線パターン４１ａの先端部の抵抗体形成領域を素子電極４１ｃと呼ぶ。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４１ａ上のニッケル合金薄膜５１ａ間に、抵抗ペースト、例えばカーボンペーストを印刷し、加熱硬化して、抵抗体７１を形成する（図３（ｉ）参照）。
次に、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出しているニッケル合金薄膜５１ａのみを除去して、配線パタ
ーン４１ａの先端部の素子電極４１ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７１が形成された抵抗素子７０ａを有する本発明の抵抗体内蔵配線基板１００を得る（図３（ｊ）参照）。
ここで、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４１ａ及びパッド電極４１ｂの表面が粗面化処理される。
ーン４１ａの先端部の素子電極４１ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７１が形成された抵抗素子７０ａを有する本発明の抵抗体内蔵配線基板１００を得る（図３（ｊ）参照）。
ここで、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４１ａ及びパッド電極４１ｂの表面が粗面化処理される。
図４（ａ）〜（ｆ）及び図５（ｇ）〜（ｊ）は、本発明の抵抗体内蔵配線基板２００の製造方法の一実施例を示す模式構成断面図である。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図４（ａ）参照）。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図４（ａ）参照）。
次に、両面配線板１０の両面に樹脂フィルムを積層、加熱する等の方法で絶縁層３１を形成する（図４（ｂ）参照）。
次に、レーザー加工等により孔明け加工して、絶縁層３１の所定位置にビア用孔３２を形成する（図４（ｃ）参照）。
次に、ビア用孔３２内のデスミア処理及び活性化処理を行って、無電解銅めっき等により絶縁層３１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、所定厚の導体層４３及びビア４４を形成する（図４（ｄ）参照）。
次に、導体層４３上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層４３上にレジストパターン６１及び６２を形成する（図４（ｅ）参照）。
次に、レジストパターン６１及び６２をマスクにして、導体層４３を塩化第２銅溶液からなるエッチング液にてエッチングする（図４（ｆ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上に配線パターン４３ａ、素子電極４３ｃ及びパッド電極４３ｂを形成する（図５（ｇ）参照）。
ここで、配線パターン４３ａの先端部の抵抗体形成領域を素子電極４３ｃと呼ぶ。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上に配線パターン４３ａ、素子電極４３ｃ及びパッド電極４３ｂを形成する（図５（ｇ）参照）。
ここで、配線パターン４３ａの先端部の抵抗体形成領域を素子電極４３ｃと呼ぶ。
次に、無電解めっきにて、配線パターン４３ａ及びパッド電極４３ｂ上に、約０．５μｍ厚のニッケル合金薄膜５２及び５３を形成する（図５（ｈ）参照）。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４３ａ上のニッケル合金薄膜５２間に、抵抗ペースト、例えばカーボンペーストを印刷し、加熱硬化して、抵抗体７２を形成する（図５（ｉ）参照）。
次に、ニッケル合金薄膜５２及び５３を硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出している合金薄膜５２及び５３のみを除去して、配線パターン４３ａの先端部の素子電極４３ｃ上のニッケル合金薄膜５２ａ間に抵抗体７２が形成された抵抗素子７０ｂを有する本発明の抵抗体内蔵配線基板２００を得る（図５（ｊ）参照）。
ここで、ニッケル合金薄膜５２を硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４３ａ及びパッド電極４３ｂの表面が粗面化処理される。
ここで、ニッケル合金薄膜５２を硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４３ａ及びパッド電極４３ｂの表面が粗面化処理される。
図６（ａ）〜（ｆ）、図７（ｇ）〜（ｊ）及び図８（ｋ）〜（ｎ）は、本発明の抵抗体内蔵配線基板３００の製造方法の一実施例を示す模式構成断面図である。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図６（ａ）参照）。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図６（ａ）参照）。
次に、両面配線板１０の両面に樹脂フィルムを積層、加熱する等の方法で絶縁層３１を形成する。さらに、絶縁層３１上に無電解めっきを行い、絶縁層３１上にニッケル−リン合金からなる約０．５μｍ厚の薄膜抵抗層８１を形成する（図６（ｂ）参照）。
次に、レーザー加工等により孔明け加工して、絶縁層３１及び薄膜抵抗層８１の所定位置にビア用孔３３を形成する（図６（ｃ）参照）。
次に、ビア用孔３３内のデスミア処理及び活性化処理を行って、無電解銅めっき等により絶縁層３１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、所定厚の導体層４５及びビア４６を形成する（図６（ｄ）参照）。
次に、電解めっきにて、導体層４５上に約０．５μｍ厚のニッケル合金薄膜５１を形成する（図６（ｅ）参照）。
続いて、ニッケル合金薄膜５１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜５１上にレジストパターン６１及び６２を形成する（図６（ｆ）参照）。
続いて、ニッケル合金薄膜５１上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜５１上にレジストパターン６１及び６２を形成する（図６（ｆ）参照）。
次に、レジストパターン６１及び６２をマスクにして、ニッケル合金薄膜５１、導体層４５及び薄膜抵抗層８１を塩化第２銅溶液からなるエッチング液にてエッチングする（図７（ｇ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ、配線パターン４５ａ、素子電極４５ｃ及びパターン化されたニッケル合金薄膜５１ａと、パッド電極４５ｂ及びパターン化されたニッケル合金薄膜５１ｂを形成する（図７（ｈ）参照）。
ここで、配線パターン４５ａの先端部の抵抗体形成領域を素子電極４５ｃと呼ぶ。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ、配線パターン４５ａ、素子電極４５ｃ及びパターン化されたニッケル合金薄膜５１ａと、パッド電極４５ｂ及びパターン化されたニッケル合金薄膜５１ｂを形成する（図７（ｈ）参照）。
ここで、配線パターン４５ａの先端部の抵抗体形成領域を素子電極４５ｃと呼ぶ。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４５ａ上のニッケル合金薄膜５１ａ間に、抵抗ペースト、例えばカーボンペーストを印刷し、加熱硬化して、抵抗体７３を形成する（図７（ｉ）参照）。
次に、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出しているパターン化されたニッケル合金薄膜５１ａのみを除去して、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗素子７０ｃ（第１の抵抗素子）抵抗体内蔵配線基板を作製する（図７（ｊ）参照）。
ここで、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４５ａ及びパッド電極４５ｂの表面が粗面化処理される。
ここで、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４５ａ及びパッド電極４５ｂの表面が粗面化処理される。
次に、抵抗素子７０ｃ（第１の抵抗素子）が形成された抵抗体内蔵配線基板の両面にドライフィルムをラミネートする等の方法で感光層６３及び６４を形成し（図８（ｋ）参照）、パターン露光、現像等の一連のパターニング処理を行って、配線パターン４５ａ上の所定位置に開口部６３ａを形成する（図８（ｌ）参照）。
次に、開口部６３ａ内に露出した配線パターン４５ａのみを選択エッチングして、開口部６３ａ内の薄膜抵抗層８１を露出させる（図８（ｍ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗素子７０ｃ（第１の抵抗素子）と、パターン化された薄膜抵抗層８１ａの両端に素子電極４５ｄが形成された抵抗素子８０ａ（第２の抵抗素子）とが内蔵された本発明の抵抗体内蔵配線基板３００を得る（図８（ｎ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗素子７０ｃ（第１の抵抗素子）と、パターン化された薄膜抵抗層８１ａの両端に素子電極４５ｄが形成された抵抗素子８０ａ（第２の抵抗素子）とが内蔵された本発明の抵抗体内蔵配線基板３００を得る（図８（ｎ）参照）。
図９（ａ）〜（ｆ）、図１０（ｇ）〜（ｊ）及び図１１（ｋ）〜（ｎ）は、本発明の抵抗体内蔵配線基板４００の製造方法の一実施例を示す模式構成断面図である。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図９（ａ）参照）。
まず、絶縁基材１１の両面に配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製する（図９（ａ）参照）。
次に、両面配線板１０の両面に樹脂フィルムを積層、加熱する等の方法で絶縁層３１を形成し、無電解めっきにて、絶縁層３１上に約０．５μｍ厚の薄膜抵抗層８１を形成する（図９（ｂ）参照）。
次に、レーザー加工等により孔明け加工して、絶縁層３１及び薄膜抵抗層８１の所定位置にビア用孔３３を形成する（図９（ｃ）参照）。
次に、ビア用孔３３内のデスミア処理及び活性化処理を行って、無電解銅めっき等により薄膜抵抗層８１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、所定厚の導体層４７及びビア４８を形成する（図９（ｄ）参照）。
次に、導体層４７上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層４７上にレジストパターン６１及び６２を形成する（図９（ｅ）参照）。
次に、レジストパターン６１及び６２をマスクにして、導体層４７及び薄膜抵抗層８１を塩化第２銅溶液からなるエッチング液にてエッチングする（図９（ｆ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ及び配線パターン４７ａと、パッド電極４７ｂを形成する（図１０（ｇ）参照）。
ここで、配線パターン４７ａの先端部の抵抗体形成領域を素子電極４７ｃと呼ぶ。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ及び配線パターン４７ａと、パッド電極４７ｂを形成する（図１０（ｇ）参照）。
ここで、配線パターン４７ａの先端部の抵抗体形成領域を素子電極４７ｃと呼ぶ。
次に、電解めっきにて、配線パターン４７ａ及びパッド電極４７ｂの上面及び側面を覆うように、約０．５μｍ厚のニッケル合金薄膜５２及び５３を形成する（図１０（ｈ）参照）。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４７ａ及びニッケル合金薄膜５２間に、抵抗ペースト、例えばカーボンペーストを印刷し、加熱硬化して、抵抗体７４を形成する（図１０（ｉ）参照）。
次に、ニッケル合金薄膜５２及び５３を硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出している合金薄膜５２及び５３のみを除去して、配線パターン４７ａの先端部の素子電極４７ｃ上のニッケル合金薄膜５２ａ間に抵抗体７４が形成された抵抗素子７０ｄ（第１の抵抗素子）を有する抵抗体内蔵配線基板を作製する（図１０（ｊ）参照）。
ここで、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４７ａ及びパッド電極４７ｂの表面が粗面化処理される。
ここで、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理する際に配線パターン４７ａ及びパッド電極４７ｂの表面が粗面化処理される。
次に、抵抗素子７０ｄ（第１の抵抗素子）が形成された抵抗体内蔵配線基板の両面にドライフィルムをラミネートする等の方法で感光層６３及び６４を形成し（図１１（ｋ）参照）、パターン露光、現像等の一連のパターニング処理を行って、配線パターン４７ａ上の所定位置に開口部６３ａを形成する（図１１（ｌ）参照）。
次に、開口部６３ａ内に露出した配線パターン４７ａのみを選択エッチングして薄膜抵抗層８１を露出させる（図８（ｍ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４７ａの先端部の素子電極４７ｃ上のニッケル合金薄膜５２ａ間に抵抗体７４が形成された抵抗素子７０ｄ（第１の抵抗素子）と、パターン化された薄膜抵抗層８１ａの両端に素子電極４７ｄが形成された抵抗素子８０ｂ（第２の抵抗素子）とが内蔵された本発明の抵抗体内蔵配線基板４００を得る（図１１（ｎ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４７ａの先端部の素子電極４７ｃ上のニッケル合金薄膜５２ａ間に抵抗体７４が形成された抵抗素子７０ｄ（第１の抵抗素子）と、パターン化された薄膜抵抗層８１ａの両端に素子電極４７ｄが形成された抵抗素子８０ｂ（第２の抵抗素子）とが内蔵された本発明の抵抗体内蔵配線基板４００を得る（図１１（ｎ）参照）。
以下実施例により本発明を詳細に説明する。
まず、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に銅箔を積層した両面銅張り積層板の両面に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製した（図２（ａ）参照）。
まず、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に銅箔を積層した両面銅張り積層板の両面に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、配線パターン２１ａ、２１ｂを形成し、両面配線板１０を作製した（図２（ａ）参照）。
次に、両面配線板１０の両面にエポキシ系の絶縁樹脂シートを真空加圧ラミネートし、絶縁層３１を形成した（図２（ｂ）参照）。
次に、レーザー加工により孔明け加工して、絶縁層３１の所定位置にビア用孔３２を形成した（図２（ｃ）参照）。
次に、レーザー加工により孔明け加工して、絶縁層３１の所定位置にビア用孔３２を形成した（図２（ｃ）参照）。
次に、ビア用孔３２内のデスミア処理及び活性化処理を行って、無電解銅めっきにより絶縁層３１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成し、めっき下地導電層をカソードにして、電解銅めっきを行って、１５μｍ厚の導体層４１及びビア４２を形成した（図２（ｄ）参照）。
次に、硫酸ニッケル六水和物、次亜リン酸ナトリウム、錯化剤（クエン酸ナトリウム）等から成るめっき液を用いて電解めっきを行い、導体層４１上に約０．５μｍ厚のニッケル合金薄膜５１を形成した（図２（ｅ）参照）。
次に、ニッケル合金薄膜５１上に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜５１上にレジストパターン６１及び６２を形成した（図３（ｆ）参照）。
次に、レジストパターン６１及び６２をマスクにして、ニッケル合金薄膜５１及び導体層４１を塩化第２銅溶液からなるエッチング液にてエッチングした（図３（ｇ）参照）。次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上に配線パターン４１ａ、素子電極４１ｃ及びパターン化されたニッケル合金薄膜５１ａ、パッド電極４１ｂ及びパターン化されたニッケル合金薄膜５１ｂを形成した（図３（ｈ）参照）。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４１ａ上のニッケル合金薄膜５１ａ間に、カーボンペーストを印刷し、加熱硬化して、抵抗体７１を形成した（図３（ｉ）参照）。
次に、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出しているニッケル合金薄膜５１ａのみを除去して、配線パターン４１ａの先端部の素子電極４１ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７１が形成された抵抗素子７０ａを有する本発明の抵抗体内蔵配線基板１００を得た（図３（ｊ）参照）。
まず、実施例１と同様な工程で、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に配線パターン２１ａ及び２１ｂ、絶縁層３１、導体層４３及びビア４４が形成された配線基板を作製した（図４（ａ）〜（ｄ）参照）。
次に、導体層４３上に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層４３上にレジストパターン６１及び６２を形成した（図４（ｅ）参照）。
次に、レジストパターン６１及び６２をマスクにして、導体層４３を塩化第２銅溶液からなるエッチング液にてエッチングした（図４（ｆ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上に配線パターン４３ａ、素子電極４３ｃ及びパッド電極４３ｂを形成した（図５（ｇ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上に配線パターン４３ａ、素子電極４３ｃ及びパッド電極４３ｂを形成した（図５（ｇ）参照）。
次に、硫酸ニッケル六水和物、次亜リン酸ナトリウム、錯化剤（クエン酸ナトリウム）等からなるめっき液を用いて電解めっきを行い、配線パターン４３ａ及びパッド電極４３ｂ上に約０．５μｍ厚のニッケル合金薄膜５２及び５３を形成した（図２（ｅ）参照）。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４３ａ上のニッケル合金薄膜５２間に、カーボンペーストを印刷し、加熱硬化して、抵抗体７２を形成した（図５（ｉ）参照）。
次に、ニッケル合金薄膜５２及び５３を硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出している合金薄膜５２及び５３のみを除去して、配線パターン４３ａの先端部の素子電極４３ｃ上のニッケル合金薄膜５２ａ間に抵抗体７２が形成された抵抗素子７０ｂを有する本発明の抵抗体内蔵配線基板２００を得た（図５（ｊ）参照）。
まず、実施例１と同様な工程で、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１１の両面に配線パターン２１ａ及び２１ｂが形成された両面配線板１０を作製した（図６（ａ）参照）。
次に、両面配線板１０の両面にエポキシ系の絶縁樹脂シートを真空加圧ラミネートし、絶縁層３１を形成した。さらに、絶縁層３１上硫酸ニッケル六水和物、次亜リン酸ナトリウム、錯化剤（クエン酸ナトリウム）等からなるめっき液を用いて無電解めっきを行い、ニッケル−リン合金からなる０．５μｍ厚の薄膜抵抗層８１を形成した（図６（ｂ）参照）。
次に、レーザー加工により孔明け加工して、絶縁層３１及び薄膜抵抗層８１の所定位置にビア用孔３３を形成した（図６（ｃ）参照）。
次に、ビア用孔３３内のデスミア処理及び活性化処理を行って、無電解銅めっき等により絶縁層３１上及びビア用孔３２内にめっき下地導電層（特に、図示せず）を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、１５μｍ厚の導体層４５とビア４６を形成した（図６（ｄ）参照）。
次に、硫酸ニッケル六水和物、次亜リン酸ナトリウム、錯化剤（クエン酸ナトリウム）等からなるめっき液を用いて電解めっきを行い、導体層４５上に約０．５μｍ厚のニッケル合金薄膜５１を形成した（図６（ｅ）参照）。
続いて、ニッケル合金薄膜５１上に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜５１上にレジストパターン６１及び６２を形成した（図６（ｆ）参照）。
続いて、ニッケル合金薄膜５１上に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜５１上にレジストパターン６１及び６２を形成した（図６（ｆ）参照）。
次に、レジストパターン６１及び６２をマスクにして、ニッケル合金薄膜５１、導体層４５及び薄膜抵抗層８１を塩化第２銅溶液からなるエッチング液にてエッチングした（図７（ｇ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ、配線パターン４５ａ、素子電極４５ｃ及びパターン化されたニッケル合金薄膜５１ａと、パッド電極４５ｂ及びパターン化されたニッケル合金薄膜５１ｂを形成した（図７（ｈ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ、配線パターン４５ａ、素子電極４５ｃ及びパターン化されたニッケル合金薄膜５１ａと、パッド電極４５ｂ及びパターン化されたニッケル合金薄膜５１ｂを形成した（図７（ｈ）参照）。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４５ａ上のニッケル合金薄膜５１ａ間に、カーボンペーストを印刷し、加熱硬化して、抵抗体７３を形成した（図７（ｉ）参照）。
次に、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出しているニッケル合金薄膜５１ａのみを除去して、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗素子７０ｃを有する抵抗体内蔵配線基板を作製した（図７（ｊ）参照）。
次に、ニッケル合金薄膜５１ａを硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出しているニッケル合金薄膜５１ａのみを除去して、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗体内蔵配線基板を作製した（図７（ｊ）参照）。
次に、抵抗体７３が形成された抵抗体内蔵配線基板の両面に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層６３及び６４を形成した（図８（ｋ）参照）。さらに、パターン露光、現像等の一連のパターニング処理を行って、配線パターン４５ａ上の所定位置に開口部６３ａを形成した（図８（ｌ）参照）。
次に、開口部６３ａ内に露出した配線パターン４５ａのみを過酸化水素−硫酸系溶液を用いて選択エッチングを行い、開口部６３ａ内の薄膜抵抗層８１を露出させた（図８（ｍ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗素子７０ｃと、パターン化された薄膜抵抗層８１ａの両端に素子電極４５ｄが形成された抵抗素子８０ａとが内蔵された本発明の抵抗体内蔵配線基板３００を得た（図８（ｎ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４５ａの先端部の素子電極４５ｃ上のニッケル合金薄膜５１ｃ間に抵抗体７３が形成された抵抗素子７０ｃと、パターン化された薄膜抵抗層８１ａの両端に素子電極４５ｄが形成された抵抗素子８０ａとが内蔵された本発明の抵抗体内蔵配線基板３００を得た（図８（ｎ）参照）。
まず、実施例３と同様な工程で、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材１
１の両面に配線パターン２１ａ及び２１ｂ、絶縁層３１、薄膜抵抗層８１、導体層４７及びビア４８が形成された配線基板を作製した（図９（ａ）〜（ｄ）参照）。
１の両面に配線パターン２１ａ及び２１ｂ、絶縁層３１、薄膜抵抗層８１、導体層４７及びビア４８が形成された配線基板を作製した（図９（ａ）〜（ｄ）参照）。
次に、導体層４７上に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層４７上にレジストパターン６１及び６２を形成した（図９（ｅ）参照）。
次に、レジストパターン６１及び６２をマスクにして、導体層４７及び薄膜抵抗層８１を塩化第２銅溶液からなるエッチング液にてエッチングした（図９（ｆ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ、配線パターン４７ａ及び素子電極４７ｃと、パッド電極４７ｂを形成した（図１０（ｇ）参照）。
次に、レジストパターン６１及び６２を専用の剥離液で剥離処理して、絶縁層３１上にパターン化された薄膜抵抗層８１ａ、配線パターン４７ａ及び素子電極４７ｃと、パッド電極４７ｂを形成した（図１０（ｇ）参照）。
次に、硫酸ニッケル六水和物、次亜リン酸ナトリウム、錯化剤（クエン酸ナトリウム）等からなるめっき液を用いて無電解めっきを行い、配線パターン４７ａ及びパッド電極４７ｂ上に、約０．５μｍ厚のニッケル合金薄膜５２及び５３を形成した（図１０（ｈ）参照）。
次に、スクリーン印刷にて、絶縁層３１上の配線パターン４７ａ上のニッケル合金薄膜５２間に、カーボンペーストを印刷し、加熱硬化して、抵抗体７４を形成した（図１０（ｉ）参照）。
次に、ニッケル合金薄膜５２及び５３を硫酸銅溶液、あるいはＣＺ処理液（蟻酸系処理液）にてエッチング処理して、露出している合金薄膜５２及び５３のみを除去して、配線パターン４７ａの先端部の素子電極４７ｃ上のニッケル合金薄膜５２ａ間に抵抗体７４が形成された抵抗体内蔵配線基板を作製する（図１０（ｊ）参照）。
次に、抵抗体７４が形成された抵抗体内蔵配線基板の両面に１０μｍ厚のドライフィルムフォトレジストをラミネートして感光層６３及び６４を形成した（図１１（ｋ）参照）。さらに、パターン露光、現像等の一連のパターニング処理を行って、配線パターン４７ａ上の所定位置に開口部６３ａを形成した（図１１（ｌ）参照）。
次に、開口部６３ａ内に露出した配線パターン４５ａのみを過酸化水素−硫酸系溶液を用いて選択エッチングを行い、開口部６３ａ内の薄膜抵抗層８１を露出させた（図８（ｍ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４７ａの先端部の素子電極４７ｃのニッケル合金薄膜５２ａ間に抵抗体７４が形成された抵抗素子７０ｄと、パターン化された薄膜抵抗層８１ａの両端に素子電極４７ｄが形成された抵抗素子８０ａとが内蔵された本発明の抵抗体内蔵配線基板４００を得た（図１１（ｎ）参照）。
さらに、専用の剥離液で、感光層６３及び６４を剥離処理することにより、配線パターン４７ａの先端部の素子電極４７ｃのニッケル合金薄膜５２ａ間に抵抗体７４が形成された抵抗素子７０ｄと、パターン化された薄膜抵抗層８１ａの両端に素子電極４７ｄが形成された抵抗素子８０ａとが内蔵された本発明の抵抗体内蔵配線基板４００を得た（図１１（ｎ）参照）。
１０……両面配線基板
１１……絶縁基材
２１ａ、２１ｂ……配線パターン
３１……絶縁層
３２、３３……ビア用孔
４１、４３、４５、４７……導体層
４１ａ、４３ａ、４５ａ、４７ａ……配線パターン
４１ｂ、４３ｂ、４５ｂ、４７ｂ……パッド電極
４１ｃ、４３ｃ、４５ｃ、４７ｃ、４５ｄ、４７ｄ……素子電極
４２、４４、４６、４８……ビア
５１、５２……ニッケル合金薄膜
５１ａ、５１ｂ、５２ａ……パターン化されたニッケル合金薄膜
５１ｃ……素子電極上に形成されたニッケル合金薄膜
５４、５５……銀電極
６１、６２……レジストパターン
６３、６４……感光層
６３ａ……開口部
７１、７２、７３、７４、７５、７６……抵抗体
７０ａ、７０ｂ、７０ｃ、７０ｄ……抵抗素子
８０……抵抗素子
８１……薄膜抵抗層
８１ａ……パターン化された薄膜抵抗層
１００、２００、３００、４００……抵抗体内蔵配線基板
１１……絶縁基材
２１ａ、２１ｂ……配線パターン
３１……絶縁層
３２、３３……ビア用孔
４１、４３、４５、４７……導体層
４１ａ、４３ａ、４５ａ、４７ａ……配線パターン
４１ｂ、４３ｂ、４５ｂ、４７ｂ……パッド電極
４１ｃ、４３ｃ、４５ｃ、４７ｃ、４５ｄ、４７ｄ……素子電極
４２、４４、４６、４８……ビア
５１、５２……ニッケル合金薄膜
５１ａ、５１ｂ、５２ａ……パターン化されたニッケル合金薄膜
５１ｃ……素子電極上に形成されたニッケル合金薄膜
５４、５５……銀電極
６１、６２……レジストパターン
６３、６４……感光層
６３ａ……開口部
７１、７２、７３、７４、７５、７６……抵抗体
７０ａ、７０ｂ、７０ｃ、７０ｄ……抵抗素子
８０……抵抗素子
８１……薄膜抵抗層
８１ａ……パターン化された薄膜抵抗層
１００、２００、３００、４００……抵抗体内蔵配線基板
Claims (8)
- 両面配線基板の両面に絶縁層を介して配線パターン及びパッド電極が形成された配線基板に抵抗体及び素子電極からなる抵抗素子を備え、
前記抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成されており、
前記形成された抵抗体との間の前記素子電極の上面にニッケル系合金薄膜が形成されており、
前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板。 - 請求項１に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成する工程、
（ｃ）孔明け加工して、絶縁層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記絶縁層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）電解めっきにて、前記導体層上にニッケル合金薄膜を形成する工程、
（ｆ）前記ニッケル合金薄膜上に感光層を形成し、パターニング処理を行って、レジストパターンを形成する工程、
（ｇ）前記レジストパターンをマスクにして、ニッケル合金薄膜及び導体層をエッチングする工程、
（ｈ）前記レジストパターンを剥離処理して、前記絶縁層上に配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパターン化されたニッケル合金薄膜、パッド電極及びパターン化されたニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体を有する抵抗素子を形成するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程。 - 両面配線基板の両面に絶縁層を介して配線パターン及びパッド電極が形成された配線基板に抵抗体及び素子電極からなる抵抗素子を備え、
前記抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成されており、
前記形成された抵抗体との間の前記素子電極の上面及び側面にニッケル系合金薄膜が形成されており、
前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板。 - 請求項３に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成する工程、
（ｃ）孔明け加工して、絶縁層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記絶縁層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）導体層上に感光層を形成し、パターニング処理を行って、導体層上にレジストパターンを形成する工程、
（ｆ）前記レジストパターンをマスクにして、前記導体層をエッチングする工程、
（ｇ）前記レジストパターンを剥離処理して、前記絶縁層上に配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパッド電極を形成する工程、
（ｈ）無電解めっきにて、配線パターン及びパッド電極上に、ニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体を有する抵抗素子を形成するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程。 - 両面配線基板の両面に絶縁層を介して薄膜抵抗層を有する配線パターン及びパッド電極が形成された配線基板に、
抵抗体及び素子電極からなる第１の抵抗素子と、
薄膜抵抗層の両端に素子電極を形成した第２の抵抗素子と、
を備え、
前記第１の抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成され、
前記形成された抵抗体との間の前記素子電極の上面にニッケル系合金薄膜が形成されており、
前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板。 - 請求項５に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成し、絶縁層上に無電解めっきを行い、薄膜抵抗層を形成する工程、
（ｃ）孔明け加工して、絶縁層及び薄膜抵抗層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記薄膜抵抗層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、前記めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）電解めっきにて、前記導体層上にニッケル合金薄膜を形成する工程、
（ｆ）前記ニッケル合金薄膜上に感光層を形成し、パターニング処理を行って、ニッケル合金薄膜上にレジストパターンを形成する工程、
（ｇ）前記レジストパターンをマスクにして、ニッケル合金薄膜、導体層及び薄膜抵抗層をエッチングする工程、
（ｈ）前記レジストパターンを剥離処理して、前記絶縁層上にパターン化された薄膜抵抗層、配線パターン、配線パターンの先端部の抵抗体形成領域である素子電極及びパターン化されたニッケル合金薄膜と、パッド電極及びパターン化されたニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の前記配線パターン上のニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子を有する抵抗体内蔵配線基板を作製するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程、
（ｋ）前記第１の抵抗素子が形成された抵抗体内蔵配線基板の両面に感光層を形成する工程、
（ｌ）パターニング処理を行って、配線パターン上の所定位置に開口部を形成する工程、
（ｍ）前記開口部内に露出した配線パターンのみを選択エッチングして、開口部内の薄膜抵抗層を露出させる工程、
（ｎ）前記感光層を剥離処理することにより、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子と、パターン化された薄膜抵抗層の両端に素子電極が形成された第２の抵抗素子とが内蔵された本発明の抵抗体内蔵配線基板を得る工程。 - 両面配線基板の両面に絶縁層を介して薄膜抵抗層有する配線パターン及びパッド電極が形成された配線基板に、
抵抗体及び素子電極からなる第１の抵抗素子と、
薄膜抵抗層の両端に素子電極を形成した第２の抵抗素子と、
を備え、
前記第１の抵抗素子は、配線パターンの先端部の素子電極間に抵抗体が形成され、
前記形成された抵抗体との間の前記素子電極の上面及び側面にニッケル系合金薄膜が形成されており、
前記配線パターン及び前記パッド電極の表面が粗面化されていることを特徴とする抵抗体内蔵配線基板。 - 請求項７に記載の抵抗体内蔵配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
（ａ）絶縁基材の両面に配線パターンを形成し、両面配線板を作製する工程、
（ｂ）両面配線板の両面に絶縁層を形成し、絶縁層上に無電解めっきを行い、薄膜抵抗層を形成する工程、
（ｃ）孔明け加工して、絶縁層及び薄膜抵抗層の所定位置にビア用孔を形成する工程、
（ｄ）ビア用孔内のデスミア処理及び活性化処理を行って、無電解銅めっきにより前記薄膜抵抗層上及び前記ビア用孔内にめっき下地導電層を形成し、さらに、めっき下地導電層をカソードにして電解銅めっきを行って、導体層及びビアを形成する工程、
（ｅ）前記導体層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、導体層上にレジストパターンを形成する工程、
（ｆ）前記レジストパターンをマスクにして、導体層及び薄膜抵抗層をエッチングする工程、
（ｇ）前記レジストパターンを剥離処理して、前記絶縁層上にパターン化された薄膜抵抗層及び配線パターンと、配線パターンの先端部の抵抗体形成領域であるパッド電極を形成する工程、
（ｈ）電解めっきにて、配線パターン及びパッド電極の上面及び側面を覆うように、ニッケル合金薄膜を形成する工程、
（ｉ）スクリーン印刷にて、絶縁層上の前記配線パターン及び前記ニッケル合金薄膜間に、抵抗ペーストを印刷し、加熱硬化して、抵抗体を形成する工程、
（ｊ）ニッケル合金薄膜をエッチング処理して、露出しているニッケル合金薄膜のみを除去して、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子を有する抵抗体内蔵配線基板を作製するとともに、
ニッケル合金薄膜をエッチング処理する際に配線パターン及びパッド電極の表面を粗面化処理する工程、
（ｋ）前記第１の抵抗素子が形成された抵抗体内蔵配線基板の両面に感光層を形成する工程、
（ｌ）パターニング処理を行って、配線パターン上の所定位置に開口部を形成する工程、
（ｍ）前記開口部内に露出した配線パターンのみを選択エッチングして、開口部内の薄膜抵抗層を露出させる工程、
（ｎ）前記感光層を剥離処理することにより、配線パターンの先端部の素子電極上のニッケル合金薄膜間に抵抗体が形成された第１の抵抗素子と、パターン化された薄膜抵抗層の両端に素子電極が形成された第２の抵抗素子とが内蔵された本発明の抵抗体内蔵配線基板を得る工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345793A JP4552624B2 (ja) | 2004-11-30 | 2004-11-30 | 抵抗体内蔵配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345793A JP4552624B2 (ja) | 2004-11-30 | 2004-11-30 | 抵抗体内蔵配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006156746A JP2006156746A (ja) | 2006-06-15 |
| JP4552624B2 true JP4552624B2 (ja) | 2010-09-29 |
Family
ID=36634642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004345793A Expired - Fee Related JP4552624B2 (ja) | 2004-11-30 | 2004-11-30 | 抵抗体内蔵配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4552624B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4907479B2 (ja) | 2007-09-19 | 2012-03-28 | 日本メクトロン株式会社 | 抵抗素子を内蔵したプリント配線板の製造法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122047A (ja) * | 1974-08-20 | 1976-02-21 | Matsushita Electric Ind Co Ltd | Teikotsukiinsatsuhaisenbanno seizoho |
| JPS56146201A (en) * | 1980-04-14 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Alumina circuit board with glazed resistor |
| JPH0258890A (ja) * | 1988-08-25 | 1990-02-28 | Murata Mfg Co Ltd | 銅張積層板 |
| JPH04145694A (ja) * | 1990-10-05 | 1992-05-19 | Japan Radio Co Ltd | 樹脂系多層プリント基板における印刷抵抗の電極構造 |
| JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
| JPH1075056A (ja) * | 1996-08-29 | 1998-03-17 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
| JPH10335812A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
| JP2003168851A (ja) * | 2001-12-03 | 2003-06-13 | O K Print:Kk | 配線基板およびその製造方法 |
-
2004
- 2004-11-30 JP JP2004345793A patent/JP4552624B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122047A (ja) * | 1974-08-20 | 1976-02-21 | Matsushita Electric Ind Co Ltd | Teikotsukiinsatsuhaisenbanno seizoho |
| JPS56146201A (en) * | 1980-04-14 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Alumina circuit board with glazed resistor |
| JPH0258890A (ja) * | 1988-08-25 | 1990-02-28 | Murata Mfg Co Ltd | 銅張積層板 |
| JPH04145694A (ja) * | 1990-10-05 | 1992-05-19 | Japan Radio Co Ltd | 樹脂系多層プリント基板における印刷抵抗の電極構造 |
| JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
| JPH1075056A (ja) * | 1996-08-29 | 1998-03-17 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
| JPH10335812A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
| JP2003168851A (ja) * | 2001-12-03 | 2003-06-13 | O K Print:Kk | 配線基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006156746A (ja) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7277005B2 (en) | Printed circuit board including embedded resistor and method of fabricating the same | |
| US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
| JP4552624B2 (ja) | 抵抗体内蔵配線基板及びその製造方法 | |
| JP2008305988A (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
| WO2005002303A1 (ja) | プリント配線板 | |
| JP2007317904A (ja) | 抵抗素子及び抵抗素子内蔵配線回路板 | |
| JP4070429B2 (ja) | リジッドフレックスプリント配線板及びその製造方法 | |
| CN114554709A (zh) | 一种电路板的制造方法 | |
| KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| JP2003008204A (ja) | 両面プリント配線板の製造方法 | |
| JP4541051B2 (ja) | 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 | |
| JP2007214409A (ja) | 受動素子内蔵配線板及びその製造方法 | |
| JP4687084B2 (ja) | 受動素子内蔵プリント配線板の製造方法 | |
| KR100858054B1 (ko) | 외층 삽입형 수동 부품 내장형 인쇄 회로 기판 제조 방법 | |
| JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
| JP4599997B2 (ja) | 固体電解コンデンサを内蔵した配線基板の製造方法 | |
| JP2622848B2 (ja) | プリント配線板の製造方法 | |
| JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
| JP4645212B2 (ja) | 配線回路板内蔵抵抗素子 | |
| JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 | |
| KR100910794B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
| JP4661351B2 (ja) | 受動素子内蔵配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |