JP2006156746A - 抵抗体内蔵配線基板及びその製造方法 - Google Patents
抵抗体内蔵配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2006156746A JP2006156746A JP2004345793A JP2004345793A JP2006156746A JP 2006156746 A JP2006156746 A JP 2006156746A JP 2004345793 A JP2004345793 A JP 2004345793A JP 2004345793 A JP2004345793 A JP 2004345793A JP 2006156746 A JP2006156746 A JP 2006156746A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- wiring board
- thin film
- nickel alloy
- alloy thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【解決手段】抵抗体内蔵配線基板100は、両面配線基板10の両面に絶縁層31を介して配線パターン41a及びパッド電極41bが形成された4層配線基板に抵抗素子70aが内蔵された抵抗体内蔵配線基板である。抵抗素子70aは、配線パターン41aの先端部の素子電極41c間に抵抗体71が形成されており、素子電極41cの上面と抵抗体71との間にはニッケル系合金薄膜51cが形成されており、配線パターン41a及びパッド電極41bの表面が粗面化されている。
【選択図】図1
Description
まず、絶縁基材11の両面に配線パターン21a、21bが形成された両面配線基板10の両面に絶縁層31を形成し、絶縁層31の所定位置にレーザー加工等によりビア用孔32を形成する(図12(a)、(b)及び(c)参照)。
次に、導体層41上にフォトレジストを塗布して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン61及び62を形成する(図12(e)参照)。
次いで、銀電極54間に抵抗体ペーストを印刷し抵抗体75を、銀電極55間に抵抗体ペーストを印刷し、抵抗体76を形成し、抵抗体内蔵配線基板を作製するというものである(図12(i−1)及び(i−2)参照)。
ここでは、温度や湿度の負荷による抵抗体と銅電極との接触面の腐食が理由とされている抵抗体の抵抗値増大を防ぐために、配線パターン41aの先端電極上に上記銀系ペーストの様な耐酸化性金属を含むペーストからなる銀電極形成している。
また、スクリーン印刷では、配線パターン41aの先端電極上のみを正確に覆うことは困難であるため、銀電極54及び55の電極間距離にバラツキが発生し、結果として抵抗値
のバラツキが大きくなるといった問題があった。
(a)絶縁層上に導体層を形成する工程。
(b)前記導体層上にニッケル合金系薄膜を形成する工程。
(c)前記ニッケル合金系薄膜上にレジストパターンを形成する工程。
(d)前記レジストパターンをマスクにして、ニッケル合金系薄膜及び導体層をエッチングする工程。
(e)前記レジストパターンを剥離し、ニッケル合金系薄膜が形成された配線パターン及び素子電極を形成する工程。
(f)前記素子電極間に抵抗体を形成する工程。
(g)前記抵抗体をマスクにしてニッケル合金系薄膜を除去し、前記配線パターン表面を粗面化処理する工程。
(a)絶縁層上に配線パターン及び素子電極を形成する工程。
(b)前記配線パターン及び素子電極上にニッケル合金系薄膜を形成する工程。
(c)前記素子電極間に抵抗体を形成する工程。
(d)前記抵抗体をマスクにしてニッケル合金系薄膜を除去し、前記配線パターン表面を粗面化処理する工程。
また、本発明の抵抗体内蔵配線基板の製造方法によると、接触抵抗軽減のためのニッケル合金系薄膜は、通常15〜25μm厚の銅電極上に、めっきにより厚さ0.1から1μm程度設けるだけなので、従来と比較し、抵抗体の印刷形状、膜厚制御が良くなる。
さらに、本発明の製造方法によるニッケル系合金薄膜の電極間距離は、配線パターンの素子電極形成時の電極間距離とほとんど変わりなく、電極間距離の精度が良いため、抵抗体のバラツキが小さくなる。
また、配線パターンの素子電極段差が高くならないので、スクリーン版、スキージの寿命が伸びる。
また、抵抗値のバラツキが小さいため、対トリミングに対しての設計がし易く、トリミング時間も短くなる。更には、トリミング長が短くなるため、抵抗体の温湿度に対する信頼性が良くなる。。
図1(a)〜(d)は、本発明の請求項1に係る抵抗体内蔵配線基板の一実施例を示す模式構成断面図である。
抵抗素子70aは、配線パターン41aの先端部の素子電極41c間に抵抗体71が形成されており、素子電極41cの上面と抵抗体71との間にはニッケル系合金薄膜51cが形成されており、配線パターン41a及びパッド電極41bの表面が粗面化されている。
抵抗素子70bは、配線パターン43aの先端部の素子電極43c間に抵抗体72が形成されており、素子電極43cと抵抗体72との間にはニッケル系合金薄膜52aが形成されており、配線パターン41aの表面が粗面化されている。
この場合、素子電極43cの上面及び側面にニッケル系合金薄膜52aが形成されているのが特徴で、抵抗体72と素子電極43cとは直接接触しない構造になっている。
抵抗素子70cは、配線パターン45aの先端部の素子電極45c間に抵抗体73が形成されており、素子電極45cの上面と抵抗体72との間には、ニッケル系合金薄膜52aが形成されており、配線パターン45a及びパッド電極45bの表面が粗面化されている。
抵抗素子80は、パターン化された薄膜抵抗層81aの両端に素子電極45dを形成して抵抗素子を形成したもので、絶縁層31と導体層45との間に薄膜抵抗層81を形成するだけで、後工程のパターニング処理だけで、容易に高精度の抵抗素子が得られるようにしたものである。
70d及び抵抗素子80が内蔵された抵抗体内蔵配線基板である。
抵抗素子70dは、配線パターン47aの先端部の素子電極47c間に抵抗体74が形成されており、素子電極47cと抵抗体74との間にはニッケル系合金薄膜52aが形成されており、配線パターン47a及びパッド電極47bの表面が粗面化されている。
この場合、素子電極47cの上面及び側面にニッケル系合金薄膜52aが形成されているのが特徴で、抵抗体74と素子電極47cとは直接接触しない構造になっている。
抵抗素子80は、パターン化された薄膜抵抗層81aの両端に素子電極47dを形成して抵抗素子を形成したもので、絶縁層31と導体層47との間に薄膜抵抗層81を形成するだけで、後工程のパターニング処理だけで、容易に高精度の抵抗素子が得られるようにしたものである。
また、上記抵抗体内蔵配線基板として4層の配線基板を例にして述べたが、配線基板の配線層の層数に限定されるものではない。
図2(a)〜(e)及び図3(f)〜(j)は、本発明の抵抗体内蔵配線基板100の製造方法の一実施例を示す模式構成断面図である。
まず、絶縁基材11の両面に配線パターン21a、21bを形成し、両面配線板10を作製する(図2(a)参照)。
続いて、ニッケル合金薄膜51上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン61及び62を形成する(図3(f)参照)。
ここで、配線パターン41aの先端部の抵抗体形成領域を素子電極41cと呼ぶ。
ーン41aの先端部の素子電極41c上のニッケル合金薄膜51c間に抵抗体71が形成された抵抗素子70aを有する本発明の抵抗体内蔵配線基板100を得る(図3(j)参照)。
ここで、ニッケル合金薄膜51aを硫酸銅溶液、あるいはCZ処理液(蟻酸系処理液)にてエッチング処理する際に配線パターン41a及びパッド電極41bの表面が粗面化処理される。
まず、絶縁基材11の両面に配線パターン21a、21bを形成し、両面配線板10を作製する(図4(a)参照)。
次に、レジストパターン61及び62を専用の剥離液で剥離処理して、絶縁層31上に配線パターン43a、素子電極43c及びパッド電極43bを形成する(図5(g)参照)。
ここで、配線パターン43aの先端部の抵抗体形成領域を素子電極43cと呼ぶ。
ここで、ニッケル合金薄膜52を硫酸銅溶液、あるいはCZ処理液(蟻酸系処理液)にてエッチング処理する際に配線パターン43a及びパッド電極43bの表面が粗面化処理される。
まず、絶縁基材11の両面に配線パターン21a、21bを形成し、両面配線板10を作製する(図6(a)参照)。
続いて、ニッケル合金薄膜51上にドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜51上にレジストパターン61及び62を形成する(図6(f)参照)。
次に、レジストパターン61及び62を専用の剥離液で剥離処理して、絶縁層31上にパターン化された薄膜抵抗層81a、配線パターン45a、素子電極45c及びパターン化されたニッケル合金薄膜51aと、パッド電極45b及びパターン化されたニッケル合金薄膜51bを形成する(図7(h)参照)。
ここで、配線パターン45aの先端部の抵抗体形成領域を素子電極45cと呼ぶ。
ここで、ニッケル合金薄膜51aを硫酸銅溶液、あるいはCZ処理液(蟻酸系処理液)にてエッチング処理する際に配線パターン45a及びパッド電極45bの表面が粗面化処理される。
部63a内の薄膜抵抗層81を露出させる(図8(m)参照)。
さらに、専用の剥離液で、感光層63及び64を剥離処理することにより、配線パターン45aの先端部の素子電極45c上のニッケル合金薄膜51c間に抵抗体73が形成された抵抗素子70cと、パターン化された薄膜抵抗層81aの両端に素子電極45dが形成された抵抗素子80aとが内蔵された本発明の抵抗体内蔵配線基板300を得る(図8(n)参照)。
まず、絶縁基材11の両面に配線パターン21a、21bを形成し、両面配線板10を作製する(図9(a)参照)。
次に、レジストパターン61及び62を専用の剥離液で剥離処理して、絶縁層31上にパターン化された薄膜抵抗層81a及び配線パターン47aと、パッド電極47bを形成する(図10(g)参照)。
ここで、配線パターン47aの先端部の抵抗体形成領域を素子電極47cと呼ぶ。
ここで、ニッケル合金薄膜51aを硫酸銅溶液、あるいはCZ処理液(蟻酸系処理液)にてエッチング処理する際に配線パターン47a及びパッド電極47bの表面が粗面化処理
される。
さらに、専用の剥離液で、感光層63及び64を剥離処理することにより、配線パターン47aの先端部の素子電極47c上のニッケル合金薄膜52a間に抵抗体74が形成された抵抗素子70dと、パターン化された薄膜抵抗層81aの両端に素子電極47dが形成された抵抗素子80bとが内蔵された本発明の抵抗体内蔵配線基板400を得る(図11(n)参照)。
まず、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材11の両面に銅箔を積層した両面銅張り積層板の両面に10μm厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、配線パターン21a、21bを形成し、両面配線板10を作製した(図2(a)参照)。
次に、レーザー加工により孔明け加工して、絶縁層31の所定位置にビア用孔32を形成した(図2(c)参照)。
次に、レジストパターン61及び62を専用の剥離液で剥離処理して、絶縁層31上に配線パターン43a、素子電極43c及びパッド電極43bを形成した(図5(g)参照)。
続いて、ニッケル合金薄膜51上に10μm厚のドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ニッケル合金薄膜51上にレジストパターン61及び62を形成した(図6(f)参照)。
次に、レジストパターン61及び62を専用の剥離液で剥離処理して、絶縁層31上にパターン化された薄膜抵抗層81a、配線パターン45a、素子電極45c及びパターン化されたニッケル合金薄膜51aと、パッド電極45b及びパターン化されたニッケル合金薄膜51bを形成した(図7(h)参照)。
さらに、専用の剥離液で、感光層63及び64を剥離処理することにより、配線パターン45aの先端部の素子電極45c上のニッケル合金薄膜51c間に抵抗体73が形成された抵抗素子70cと、パターン化された薄膜抵抗層81aの両端に素子電極45dが形成された抵抗素子80aとが内蔵された本発明の抵抗体内蔵配線基板300を得た(図8(n)参照)。
1の両面に配線パターン21a及び21b、絶縁層31、薄膜抵抗層81、導体層47及びビア48が形成された配線基板を作製した(図9(a)〜(d)参照)。
次に、レジストパターン61及び62を専用の剥離液で剥離処理して、絶縁層31上にパターン化された薄膜抵抗層81a、配線パターン47a及び素子電極47cと、パッド電極47bを形成した(図10(g)参照)。
さらに、専用の剥離液で、感光層63及び64を剥離処理することにより、配線パターン47aの先端部の素子電極47cのニッケル合金薄膜52a間に抵抗体74が形成された抵抗素子70dと、パターン化された薄膜抵抗層81aの両端に素子電極47dが形成された抵抗素子80aとが内蔵された本発明の抵抗体内蔵配線基板400を得た(図11(n)参照)。
11……絶縁基材
21a、21b……配線パターン
31……絶縁層
32、33……ビア用孔
41、43、45、47……導体層
41a、43a、45a、47a……配線パターン
41b、43b、45b、47b……パッド電極
41c、43c、45c、47c、45d、47d……素子電極
42、44、46、48……ビア
51、52……ニッケル合金薄膜
51a、51b、52a……パターン化されたニッケル合金薄膜
51c……素子電極上に形成されたニッケル合金薄膜
54、55……銀電極
61、62……レジストパターン
63、64……感光層
63a……開口部
71、72、73、74、75、76……抵抗体
70a、70b、70c、70d……抵抗素子
80……抵抗素子
81……薄膜抵抗層
81a……パターン化された薄膜抵抗層
100、200、300、400……抵抗体内蔵配線基板
Claims (4)
- 絶縁層上に少なくとも配線パターンと、抵抗体及び素子電極からなる抵抗素子とが形成された配線基板であって、
前記抵抗体と前記素子電極との間に接触抵抗軽減のためのニッケル合金系薄膜が設けられ、前記配線パターンの表面は粗面化されていることを特徴とする抵抗体内蔵配線基板。 - 少なくとも以下の(a)〜(g)工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
(a)絶縁層上に導体層を形成する工程。
(b)前記導体層上にニッケル合金系薄膜を形成する工程。
(c)前記ニッケル合金系薄膜上にレジストパターンを形成する工程。
(d)前記レジストパターンをマスクにして、ニッケル合金系薄膜及び導体層をエッチングする工程。
(e)前記レジストパターンを剥離し、ニッケル合金系薄膜が形成された配線パターン及び素子電極を形成する工程。
(f)前記素子電極間に抵抗体を形成する工程。
(g)前記抵抗体をマスクにしてニッケル合金系薄膜を除去し、前記配線パターン表面を粗面化処理する工程。 - 少なくとも以下の(a)〜(d)の工程を具備することを特徴とする抵抗素子内蔵配線基板の製造方法。
(a)絶縁層上に配線パターン及び素子電極を形成する工程。
(b)前記配線パターン及び素子電極上にニッケル合金系薄膜を形成する工程。
(c)前記素子電極間に抵抗体を形成する工程。
(d)前記抵抗体をマスクにしてニッケル合金系薄膜を除去し、前記配線パターン表面を粗面化処理する工程。 - 前記絶縁層と導体層との間にめっき抵抗層を形成したことを特徴とする請求項2または3に記載の抵抗素子内蔵配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004345793A JP4552624B2 (ja) | 2004-11-30 | 2004-11-30 | 抵抗体内蔵配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004345793A JP4552624B2 (ja) | 2004-11-30 | 2004-11-30 | 抵抗体内蔵配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156746A true JP2006156746A (ja) | 2006-06-15 |
JP4552624B2 JP4552624B2 (ja) | 2010-09-29 |
Family
ID=36634642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004345793A Expired - Fee Related JP4552624B2 (ja) | 2004-11-30 | 2004-11-30 | 抵抗体内蔵配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4552624B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8142597B2 (en) | 2007-09-19 | 2012-03-27 | Nippon Mektron, Ltd. | Method for manufacturing a printed-wiring board having a resistive element |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5122047A (ja) * | 1974-08-20 | 1976-02-21 | Matsushita Electric Ind Co Ltd | Teikotsukiinsatsuhaisenbanno seizoho |
JPS56146201A (en) * | 1980-04-14 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Alumina circuit board with glazed resistor |
JPH0258890A (ja) * | 1988-08-25 | 1990-02-28 | Murata Mfg Co Ltd | 銅張積層板 |
JPH04145694A (ja) * | 1990-10-05 | 1992-05-19 | Japan Radio Co Ltd | 樹脂系多層プリント基板における印刷抵抗の電極構造 |
JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
JPH1075056A (ja) * | 1996-08-29 | 1998-03-17 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
JPH10335812A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
JP2003168851A (ja) * | 2001-12-03 | 2003-06-13 | O K Print:Kk | 配線基板およびその製造方法 |
-
2004
- 2004-11-30 JP JP2004345793A patent/JP4552624B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5122047A (ja) * | 1974-08-20 | 1976-02-21 | Matsushita Electric Ind Co Ltd | Teikotsukiinsatsuhaisenbanno seizoho |
JPS56146201A (en) * | 1980-04-14 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Alumina circuit board with glazed resistor |
JPH0258890A (ja) * | 1988-08-25 | 1990-02-28 | Murata Mfg Co Ltd | 銅張積層板 |
JPH04145694A (ja) * | 1990-10-05 | 1992-05-19 | Japan Radio Co Ltd | 樹脂系多層プリント基板における印刷抵抗の電極構造 |
JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
JPH1075056A (ja) * | 1996-08-29 | 1998-03-17 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
JPH10335812A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Works Ltd | プリント配線板用積層板の製造方法 |
JP2003168851A (ja) * | 2001-12-03 | 2003-06-13 | O K Print:Kk | 配線基板およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8142597B2 (en) | 2007-09-19 | 2012-03-27 | Nippon Mektron, Ltd. | Method for manufacturing a printed-wiring board having a resistive element |
Also Published As
Publication number | Publication date |
---|---|
JP4552624B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
US20080313887A1 (en) | Method of producing printed circuit board incorporating resistance element | |
JP4552624B2 (ja) | 抵抗体内蔵配線基板及びその製造方法 | |
JP2007317904A (ja) | 抵抗素子及び抵抗素子内蔵配線回路板 | |
WO2005002303A1 (ja) | プリント配線板 | |
JP4070429B2 (ja) | リジッドフレックスプリント配線板及びその製造方法 | |
CN114554709A (zh) | 一种电路板的制造方法 | |
KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
JP4541051B2 (ja) | 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 | |
JP2007214409A (ja) | 受動素子内蔵配線板及びその製造方法 | |
JP4687084B2 (ja) | 受動素子内蔵プリント配線板の製造方法 | |
JP4599997B2 (ja) | 固体電解コンデンサを内蔵した配線基板の製造方法 | |
JP2622848B2 (ja) | プリント配線板の製造方法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
JP4645212B2 (ja) | 配線回路板内蔵抵抗素子 | |
JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
KR20120026848A (ko) | 연성인쇄회로기판 및 그의 제조 방법 | |
JP4337456B2 (ja) | キャパシタ内蔵型配線回路板及びその製造方法 | |
TW201218885A (en) | Method for manufacturing printed circuit board | |
JP2006310531A (ja) | 配線基板及びその製造方法 | |
JP2005240127A (ja) | 抵抗素子及びプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |