JP2007214409A - 受動素子内蔵配線板及びその製造方法 - Google Patents

Abstract

【課題】設定抵抗値に合わせて抵抗素子形状の設計が容易で、かつ形成後の抵抗値ばらつきが小さい抵抗素子を有する受動素子内蔵配線板とその製造方法を提供することを目的とする。
【解決手段】受動素子内蔵配線板１００は、絶縁基材１１上に導体回路パターン２１ａと、抵抗素子用電極２１ｂと、抵抗素子５１ａとが形成されたもので、抵抗素子５１ａと抵抗素子用電極２１ｂとが接する側面のみに厚さ０．１μｍ以上５μｍ以下の銀めっき層からなる金属めっき層４１が形成されている。また、抵抗素子５１ａの上面と、抵抗素子用電極２１ｂの上面とが同一面になっており、抵抗素子用電極２１ｂが抵抗素子５１ａの抵抗値調整を行う際のトリミングパッドを兼ねている。
【選択図】図１

Description

本発明は多層配線板に係り、抵抗体等の受動素子を内蔵した受動素子内蔵配線板及びその製造方法に関する。

電子機器の小型化、高密度実装化とともに、用いる配線板の小型化、軽量化、高密度配線化が進んでいる。
これに伴い、従来表面実装されていた抵抗素子を印刷抵抗体として、配線板の内層に形成した抵抗内蔵配線板が開発されつつある。これによって、抵抗素子の実装面積が減り、高密度配線化が可能となる。

積層プレス方式（ラミネ−ト方式）により多層化した内層配線層に印刷抵抗体を設けて多層配線板を形成することが提案されている（例えば、特許文献１参照）。
配線板は、導体回路パターンからなる配線層と、絶縁層とを積層し、絶縁層を貫通する導体層を介して導通された配線回路を形成したものである。
複数の導体層による層構成の場合は、多層配線板であり、導体回路パターンおよび抵抗素子、キャパシタ等受動素子をそれぞれ有する配線層を層構成に用いた場合を受動素子配線板とした。

従来の抵抗内蔵配線板について図を用いて説明する。
図８は、従来の抵抗内蔵配線板の一例を示す側断面図である。
この図において、ベースとなる配線板３１０上には、導体回路パターン３１1が形成され、抵抗素子用電極３２１を介して、両端の導体回路パターン３１１が抵抗体３３１により配線され回路を形成した部分図である。
なお、前記回路部分の表面に絶縁層３４１を積層してある。

図８から分かるように、抵抗体３３１と導体回路パターン３１１の接続点は、導体回路パターン３１１端面だけでなく、抵抗素子用電極３２１上および導体回路パターン３１１上を覆うように存在する。
抵抗体３３１に通ずる電流の大部分が抵抗素子用電極３２１の側面から抵抗体に流れるが、一部は抵抗素子用電極３２１上から抵抗体３３１に流れる。
このため、抵抗体３３１内部の電場が予想し難く、あらかじめ設定した抵抗値に抵抗体を設計することが困難であり、かつ抵抗形成後に抵抗値ばらつきが生じやすいという問題点がある。
特開昭６１−７６９６号公報

本発明は、上記問題点に鑑み考案されたものであり、設定抵抗値に合わせて抵抗素子形状の設計が容易で、かつ形成後の抵抗値ばらつきが小さい抵抗素子を有する受動素子内蔵配線板とその製造方法を提供することを目的とする。

本発明に於いて上記課題を達成するために、まず、請求項１においては、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部からなる抵抗素子用電極と、該抵抗素子用電極間に抵抗素子と、が形成された受動素子内蔵配線板において
、前記抵抗素子用電極の前記抵抗素子が接する側面のみに金属めっき層が形成されていることを特徴とする受動素子内蔵配線板としたものである。

また、請求項２においては、前記抵抗素子の上面と、前記抵抗素子用電極の上面とが同一面になっていることを特徴とする請求項１記載の受動素子内蔵配線板としたものである。

また、請求項３においては、前記金属めっき層は、厚さ０．１ミクロン以上５ミクロン以下の貴金属めっき層からなることを特徴とする請求項１または２に記載の受動素子内蔵配線板としたものである。

また、請求項４においては、前記抵抗素子用電極は、前記抵抗素子の抵抗値調整を行う際のトリミングパッドを兼ねていることを特徴とする請求項１乃至３のいずれか１項に記載の受動素子内蔵配線板としたものである。

また、請求項５においては、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体パターンの一部からなる抵抗素子用電極と、該抵抗素子用電極間に抵抗素子とが形成された受動素子内蔵配線板の製造方法において、少なくとも以下の工程を具備することを特徴とする受動素子内蔵配線板の製造方法としたものである。
（ａ）絶縁層上に設けられた導体層上にレジスト層を形成する工程。
（ｂ）レジスト層をパターニング処理して、開口部を形成する工程。
（ｃ）開口部が形成されたレジスト層をマスクにして導体層をエッチングする工程。
（ｄ）開口部が形成されたレジスト層をめっきマスクにして金属めっきを行い、開口部内の導体層側面に金属めっき層を形成し、レジスト層を除去する工程。
（ｅ）開口部内及び周辺に抵抗ペーストを充填し、抵抗部を形成する工程。
（ｆ）導体層上面よりはみ出した部分の抵抗部を除去する工程。
（ｇ）抵抗部を加熱硬化して抵抗素子を形成する工程。
（ｈ）導体層をパターニング処理して導体回路パターン及び抵抗素子用電極を形成する工程。

また、請求項６においては、請求項５記載の受動素子内蔵配線板の製造方法において、導体層の厚さを抵抗素子の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする受動素子内蔵配線板の製造方法としたものである。

また、請求項７においては、請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｆ）の導体層の厚みを超えてはみ出した抵抗ペーストを除去する工程が、導体層の厚みを超えてはみ出した抵抗ペーストを除去しつつ、抵抗ペースト上面を平坦化する工程であることを特徴とする受動素子内蔵配線板の製造方法としたものである。

また、請求項８においては、請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｆ）の導体層除去部に抵抗ペーストを充填する工程の前もしくは（ｇ）の抵抗ペーストを硬化させて抵抗体とする工程の後に、不要部分の金属めっき層を除去する工程を追加することを特徴とする受動素子内蔵配線板の製造方法としたものである。

また、請求項９においては、請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗体とする工程が、抵抗素子および導体回路パターンを有する面上に絶縁層を積層する工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法としたものである。

また、請求項１０においては、請求項５記載の受動素子内蔵配線板の製造方法において
、前記（ｇ）の抵抗ペーストを硬化させて抵抗体とする工程が、受動素子内蔵配線板上に部品をはんだづけする工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法としたものである。

また、請求項１１においては、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体パターンの一部である抵抗素子用電極と、抵抗素子用電極間に抵抗素子とを有する受動素子内蔵配線板の製造方法において、少なくとも以下の工程を具備することを特徴とする受動素子内蔵配線板の製造方法としたものである。
（ａ）絶縁層上に設けられた導体層上にレジスト層を形成する工程。
（ｂ）レジスト層をパターニング処理して、レジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして導体層を除去する工程。
（ｄ）レジストパターンをマスクにして金属めっきを行い、導体回路パターン及び抵抗素子用電極端面に金属めっき層を形成する工程。
（ｅ）レジストパターンを除去し、抵抗素子用電極の側面に金属めっき層が形成された導体回路パターンをする工程。
（ｆ）抵抗素子用電極間に抵抗ペーストを充填する工程。
（ｇ）抵抗ペーストを硬化させて抵抗素子とする工程。

また、請求項１２においては、請求項１１記載の受動素子内蔵配線板の製造方法において、前記（ｆ）の導体層除去部に抵抗ペーストを充填する工程の前、もしくは（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程の後に、不要部分の金属めっき層を除去する工程を追加することを特徴とする受動素子内蔵配線板の製造方法としたものである。

また、請求項１３においては、請求項１１記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程が、抵抗素子および導体回路パターンを有する面上に絶縁層を積層する工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法としたものである。

さらにまた、請求項１４においては、請求項１１記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗体とする工程が、受動素子内蔵配線板上に部品をはんだづけする工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法としたものである。

本発明の製造方法によれば、抵抗素子用電極の側面のみに抵抗素子との接触抵抗が低い金属めっき層が形成されているため、高精度な設計値に従った抵抗素子が作製できる。
また、抵抗素子の抵抗値の微調整を行うトリミング工程に際に、抵抗値測定用電極として必要なトリミングパッドをなくし、抵抗素子用電極で兼用できる。

以下本発明の実施の形態を詳細に説明する。

図１（ａ）は、本発明の受動素子内蔵配線板の一実施例を示す模式部分平面図で、図１（ｂ）は、（ａ）をＡ−Ａ’線で切断した受動素子内蔵配線板の一実施例を示す模式部分断面図である。
受動素子内蔵配線板１００は、絶縁基材１１上に導体回路パターン２１ａと、抵抗素子用電極２１ｂと、抵抗素子５１ａとが形成されたもので、抵抗素子５１ａと抵抗素子用電極２１ｂとが接する側面のみに金属めっき層４１が形成されている。
金属めっき層４１は、厚さ０．１μｍ以上５μｍ以下の貴金属めっき層からなる。

また、抵抗素子５１ａの上面と、抵抗素子用電極２１ｂの上面とが同一面になっており、抵抗素子用電極２１ｂが抵抗素子５１ａの抵抗値調整を行う際のトリミングパッドを兼ねている。

図２（ａ）は、本発明の受動素子内蔵配線板の他の実施例を示す模式部分平面図で、図２（ｂ）は、（ａ）をＡ−Ａ’線で切断した受動素子内蔵配線板の他の実施例を示す模式部分断面図である。
受動素子内蔵配線板２００は、絶縁基材１１上に導体回路パターン２１ｃと、抵抗素子用電極２１ｄと、トリミングパッド２１ｅと、抵抗素子５１ｂとが形成されたもので、抵抗素子５１ｂと抵抗素子用電極２１ｄとが接する側面のみに金属めっき層４１が形成されている。
主に銅からなる抵抗素子用電極２１ｄは抵抗素子５１ｂとの接触抵抗が大きく、金、銀などの貴金属からなる金属めっき層４１は抵抗素子５１ｂとの接触抵抗が小さく、その差は１０倍以上であるため、抵抗素子５１ｂを流れる電流の大部分は金属めっき層４１がある側面を通電する。
このため、抵抗素子５１ｂ内の電場が予測でき、予め容易に抵抗値設計を行うことができる。

以下、受動素子内蔵配線板の製造方法について説明する。
まず、請求項５記載の抵抗素子を内蔵した受動素子内蔵配線板の製造方法について、図３（ａ）〜（ｇ）を用いて説明する。
図３（ａ）〜（ｇ）は、本発明の受動素子内蔵配線板の製造方法の一実施例を示す部分模式構成断面図である。
まず、ガラスエポキシ基板などからなる支持基材１１上に、銅箔などの導体層２１を設置した積層板を準備する（図３（ａ）参照）。
導体層２１の厚さは、抵抗素子の厚さを決定するので、予め抵抗設計値から求めた所定の厚さに調整しておくことが望ましい。

次に、導体層２１上に、ラミネートなどの方法で感光性樹脂からなるレジスト層３１を形成し、パターン露光、現像等のパターニング処理を行って、レジスト層３１の所定位置に開口部３２を形成する（図３（ｂ）参照）。

次に、開口部３２が形成されたレジスト層３１をマスクにして、導体層２１をエッチングし、導体層２１に開口部２２を形成する（図３（ｃ）参照）。

次に、開口部３２が形成されたレジスト層３１をマスクにして、電解めっきや置換めっきを行い、導体層２１の開口部２２内の側面に金、銀などの貴金属からなる高導電率で、かつ高耐酸化性の金属めっき層４１を形成する（図３（ｄ）参照）。
このとき、金属めっき層４１の厚みは０．１μｍ以上、５μｍ以下にする。
抵抗素子形成後に行われる酸処理やはんだづけの高温の工程、また種種の使用環境において、金属めっき層４１は抵抗素子５１ｂと安定して電気的信頼性を保つことが必要であり、そのためには０．１μｍ以上が必要である。

また、金属めっき層４１が銀などでかつ厚みが大きい場合、高湿環境下でマイグレーション（溶出・再結晶の過程）により、絶縁破壊を起こす可能性がある。このため金属めっき層４１の厚みは、５μｍ以下であることが必要である。

さらにまた、金属めっき層４１と抵抗素子５１ｂの密着性向上のためには、金属めっき層４１に凹凸を形成し、アンカー効果を用いることが適当である。しかし、銀、金などの貴金属からなる金属めっき層４１に凹凸を形成することは困難であり、主に銅からなる抵
抗素子用電極２１ｄに凹凸を形成することは、通常のプリント配線板の製造方法として既知の粗化処理（黒化処理、ＣＺ処理等）で容易に可能である。このため金属めっき層４１を形成する前に抵抗素子用電極２１ｄに凹凸を形成することが望ましい。この場合は、金属めっき層４１の厚みは、凹凸部の各々が０．１μｍ以上で、かつアンカー効果が期待できるよう凹凸を保持できる厚み以下であることが必要である。

次に、レジスト層３１を専用の剥離液で除去した後、導体層２１の開口部２２に、例えばアセチレンブラック、ファーネスブラックなどのカーボンブラックとエポキシなどの樹脂からなるカーボンペーストからなる抵抗ペーストを充填するか、または、開口部２２を含む導体層２１全面に塗布する等の方法で抵抗ペースト部５１を形成する（図３（ｅ）参照）。
抵抗ペースト部５１は導体層２１の厚さ以上の厚さに充填することが望ましい。

次に、導体層２１の開口部２２よりはみだした抵抗ペースト部５１をドクターバーなどで除去し、加熱硬化して、導体層２１の上面と抵抗素子の上面が同一面の抵抗素子５１ａを形成する（図３（ｆ）参照）。
ここで、抵抗ペースト部上面を導体層２１上面の高さに合わせ、さらに抵抗ペースト部上面を平坦化すると精度よく抵抗体が形成できるため好ましい。
ドクターバーを用いて、抵抗ペーストの充填および除去を同時に行うことも可能である。

次に、導体層２１上にレジスト層を形成し、パターン露光、現像等のパターニング処理を行ってレジストパターンを形成し、レジストパターンをマスクにして導体層２１をエッチングし、レジストパターンを剥離して導体回路パターン２１ａ及び抵抗素子用電極２１ｂを形成し、この後、抵抗素子５１ａと接する抵抗素子用電極２１ｂの側面以外の金属めっき層４１を除去することが望ましい。必要に応じてレーザーなどでトリミングを行い、抵抗値を調整し、抵抗素子５１ａが金属めっき層４１で電気的に接続された受動素子内蔵配線板１００を得る（図３（ｇ）及び図５参照）。
図５は、受動素子内蔵配線板１００の模式構成平面図である。

前記トリミングでは、抵抗素子の抵抗値を測定しながら抵抗値の調整を行うため、上記抵抗素子用電極２１ｂが抵抗値測定用のトリミングパッドを兼用することになる。

次に、請求項１１記載の抵抗素子を内蔵した受動素子内蔵配線板の製造方法について、図４（ａ）〜（ｆ）を用いて説明する。
まず、ガラスエポキシ基板等からなる支持基材１１上に、銅箔等の導体層２１を設置した積層板を準備する（図４（ａ）参照）。

次に、導体層２１上にラミネートなどの方法で感光性樹脂からなるレジスト層３１を形成し、パターン露光、現像等のパターニング処理を行って、レジスト層３１の所定位置に開口部３２を有するレジストパターン３１ａを形成する（図４（ｂ）参照）。

次に、レジストパターン３１ａをマスクにして導体層２１をエッチングして、開口部２２、導体回路パターン２１ｃ、抵抗素子用電極２１ｄ及びトリミングパッド２１ｅを形成する（図４（ｃ）及び図７（ａ）参照）。

次に、レジストパターン３１ａをマスクにして、電解めっきや置換めっきを行い、抵抗素子用電極２１ｄを含む導体回路パターン２１ｃ側面に金、銀など高導電率で、かつ高耐酸化性の金属めっき層４１を形成する（図４（ｄ）及び図７（ｂ）参照）。
このとき、金属めっき層４１の厚みは０．１μｍ以上、５μｍ以下にするにする。
抵抗素子形成後に行われる酸処理やはんだづけの高温の工程、また種種の使用環境におい
て、金属めっき層４１は抵抗素子５１ｂと安定して電気的信頼性を保つことが必要であり、そのためには０．１μｍ以上が必要である。

また、金属めっき層４１が銀などでかつ厚みが大きい場合、高湿環境下でマイグレーション（溶出・再結晶の過程）により、絶縁破壊を起こす可能性がある。このため金属めっき層４１の厚みは、５μｍ以下であることが必要である。

さらにまた、金属めっき層４１と抵抗素子５１ｂの密着性向上のためには、金属めっき層４１に凹凸を形成し、アンカー効果を用いることが適当である。しかし、銀、金などの貴金属からなる金属めっき層４１に凹凸を形成することは困難であり、主に銅からなる抵抗素子用電極２１ｄに凹凸を形成することは、通常のプリント配線板の製造方法として既知の粗化処理（黒化処理、ＣＺ処理等）で容易に可能である。このため金属めっき層４１を形成する前に抵抗素子用電極２１ｄに凹凸を形成することが望ましい。この場合は、金属めっき層４１の厚みは、凹凸部の各々が０．１μｍ以上で、かつアンカー効果が期待できるよう凹凸を保持できる厚み以下であることが必要である。

次に、レジストパターン３１ｂを専用の剥離液で剥離処理し（図４（ｅ）及び図７（ｃ）参照）、抵抗素子用電極２１ｄ間の開口部２２に、例えばアセチレンブラック、ファーネスブラックなどのカーボンブラックとエポキシなどの樹脂からなるカーボンペーストからなる抵抗ペーストを充填し、抵抗ペースト部を形成する。
抵抗ペースト部は、導体層２１の厚さ以上になるように充填することが望ましい。

次に、抵抗ペースト部を硬化して、側面に金属めっき層４１が形成された抵抗素子用電極２１ｄ間に抵抗素子５１ｂが形成された受像素子内蔵配線板２００を得る（図４（ｆ）及び図６参照）。
さらに、必要に応じてレーザーなどでトリミングを行い、抵抗素子５１ｂの抵抗値調整を行うが、ここでは、図６に示すように、抵抗素子用電極２１ｄ上は抵抗素子５１ｂでほぼ覆われた状態になっているので、導体回路パターン２１ｃの一部にトリミングパッド２１ｅを設けて抵抗値調整用電極としている。

（ａ）は、本発明の受動素子内蔵配線板の一実施例を示す模式部分平面図である。（ｂ）は、（ａ）をＡ−Ａ’線で切断した受動素子内蔵配線板の一実施例を示す模式部分構成断面図である。 （ａ）は、本発明の受動素子内蔵配線板の他の実施例を示す模式部分平面図である。（ｂ）は、（ａ）をＡ−Ａ’線で切断した受動素子内蔵配線板の他の実施例を示す模式部分構成断面図である。 （ａ）〜（ｇ）は、請求項５に係る本発明の受動素子内蔵配線板の製造方法における製造工程を示す模式構成断面図である。 （ｎ）〜（ｐ）は、請求項１１に係る本発明の受動素子内蔵配線板の製造方法における製造工程を示す模式構成断面図である。 本発明の受動素子内蔵配線板の一実施例を示す模式部分平面図である。 本発明の受動素子内蔵配線板の他の実施例を示す模式部分平面図である。 （ａ）〜（ｃ）は、請求項１１に係る本発明の受動素子内蔵配線板の製造方法における工程の一部を示す模式部分平面図である。 従来の抵抗内蔵配線板の一例を示す模式部分構成断面図である。

符号の説明

１１……絶縁基材
２１……導体層
２１ａ、２１ｃ……導体回路パターン
２１ｂ、２１ｄ……抵抗素子用電極
２１ｅ……トリミングパッド
３１……レジスト層
３１ａ……レジストパターン
４１……金属めっき層
５１……抵抗ペースト部
５１ａ、５１ｂ……抵抗素子
１００、２００……受動素子内蔵配線板
３１０……配線板
３１１……導体回路パターン
３２１……抵抗素子用電極
３３１……抵抗体
３４１……絶縁層

Claims (14)

1. 絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部からなる抵抗素子用電極と、該抵抗素子用電極間に抵抗素子とが形成された受動素子内蔵配線板において、前記抵抗素子用電極の前記抵抗素子が接する側面のみに金属めっき層が形成されていることを特徴とする受動素子内蔵配線板。
2. 前記抵抗素子の上面と、前記抵抗素子用電極の上面とが同一面になっていることを特徴とする請求項１記載の受動素子内蔵配線板。
3. 前記金属めっき層は、厚さ０．１μｍ以上５μｍ以下の貴金属めっき層からなることを特徴とする請求項１または２に記載の受動素子内蔵配線板。
4. 前記抵抗素子用電極は、前記抵抗素子の抵抗値調整を行う際のトリミングパッドを兼ねていることを特徴とする請求項１乃至３のいずれか１項に記載の受動素子内蔵配線板。
5. 絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体パターンの一部からなる抵抗素子用電極と、該抵抗素子用電極間に抵抗素子とが形成された受動素子内蔵配線板の製造方法において、少なくとも以下の工程を具備することを特徴とする受動素子内蔵配線板の製造方法。
   （ａ）絶縁層上に設けられた導体層上にレジスト層を形成する工程。
   （ｂ）レジスト層をパターニング処理して、開口部を形成する工程。
   （ｃ）開口部が形成されたレジスト層をマスクにして導体層をエッチングする工程。
   （ｄ）開口部が形成されたレジスト層をめっきマスクにして金属めっきを行い、開口部内の導体層側面に金属めっき層を形成し、レジスト層を除去する工程。
   （ｅ）開口部内及び周辺に抵抗ペーストを充填し、抵抗部を形成する工程。
   （ｆ）導体層上面よりはみ出した部分の抵抗部を除去する工程。
   （ｇ）抵抗部を加熱硬化して抵抗素子を形成する工程。
   （ｈ）導体層をパターニング処理して導体回路パターン及び抵抗素子用電極を形成する工程。
6. 請求項５記載の受動素子内蔵配線板の製造方法において、導体層の厚さを抵抗素子の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする受動素子内蔵配線板の製造方法。
7. 請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｆ）の導体層の厚みを超えてはみ出した抵抗ペーストを除去する工程が、導体層の厚みを超えてはみ出した抵抗ペーストを除去しつつ、抵抗ペースト上面を平坦化する工程であることを特徴とする受動素子内蔵配線板の製造方法。
8. 請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｆ）の導体層除去部に抵抗ペーストを充填する工程の前もしくは（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程の後に、不要部分の金属めっき層を除去する工程を追加することを特徴とする受動素子内蔵配線板の製造方法。
9. 請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程が、抵抗素子および導体回路パターンを有する面上に絶縁層を積層する工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法。
10. 請求項５記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程が、受動素子内蔵配線板上に部品をはんだづけする工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法。
11. 絶縁層と、該絶縁層上に設けられた導体回路パターンと、抵抗素子用電極と、抵抗素子用電極間に抵抗素子とを有する受動素子内蔵配線板の製造方法において、少なくとも以下の工程を具備することを特徴とする受動素子内蔵配線板の製造方法。
    （ａ）絶縁層上に設けられた導体層上にレジスト層を形成する工程。
    （ｂ）レジスト層をパターニング処理して、レジストパターンを形成する工程。
    （ｃ）レジストパターンをマスクにして導体層を除去する工程。
    （ｄ）レジストパターンをマスクにして金属めっきを行い、導体回路パターン及び抵抗素子用電極端面に金属めっき層を形成する工程。
    （ｅ）レジストパターンを除去し、抵抗素子用電極の側面に金属めっき層が形成された導体回路パターンをする工程。
    （ｆ）抵抗素子用電極間に抵抗ペーストを充填する工程。
    （ｇ）抵抗ペーストを硬化させて抵抗素子とする工程。
12. 請求項１１記載の受動素子内蔵配線板の製造方法において、前記（ｆ）の導体層除去部に抵抗ペーストを充填する工程の前、もしくは（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程の後に、不要部分の金属めっき層を除去する工程を追加することを特徴とする受動素子内蔵配線板の製造方法。
13. 請求項１１記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程が、抵抗素子および導体回路パターンを有する面上に絶縁層を積層する工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法。
14. 請求項１１記載の受動素子内蔵配線板の製造方法において、前記（ｇ）の抵抗ペーストを硬化させて抵抗素子とする工程が、受動素子内蔵配線板上に部品をはんだづけする工程での最高温度より高い温度で行われることを特徴とする受動素子内蔵配線板の製造方法。

Images