JP4541051B2 - 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 - Google Patents

抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 Download PDF

Info

Publication number
JP4541051B2
JP4541051B2 JP2004201042A JP2004201042A JP4541051B2 JP 4541051 B2 JP4541051 B2 JP 4541051B2 JP 2004201042 A JP2004201042 A JP 2004201042A JP 2004201042 A JP2004201042 A JP 2004201042A JP 4541051 B2 JP4541051 B2 JP 4541051B2
Authority
JP
Japan
Prior art keywords
insulating layer
resistor film
wiring board
resistance element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004201042A
Other languages
English (en)
Other versions
JP2006024717A (ja
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004201042A priority Critical patent/JP4541051B2/ja
Publication of JP2006024717A publication Critical patent/JP2006024717A/ja
Application granted granted Critical
Publication of JP4541051B2 publication Critical patent/JP4541051B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、内蔵するデバイスとして抵抗素子を有する配線板(抵抗素子内蔵配線板)およびその製造方法に係り、特に、抵抗素子の抵抗値ばらつきを抑制するのに好適な抵抗素子内蔵配線板およびその製造方法に関する。
抵抗素子を内蔵する配線板の従来例として下記特許文献1記載のものが知られている。この配線板では、配線層同士を電気的に接続するいわゆる層間接続構造として、スルーホールおよびその内壁に形成された金属めっきが用いられている。スルーホール穴あけには例えばレーザ加工が用いられる。このような構造では、製造工程として穴あけが効率的ではなく、またその内壁の金属めっきの形成不均一性が発生する可能性がある。また中空のスルーホールが残るため部品実装ランドの配置に制約が発生する。このようなことから昨今の携帯電話やデジタルビデオカメラなどのような小型電子機器に用いる配線板としては、生産性、信頼性などで改善すべき点が残る。
また、同文献の配線板では、内蔵する抵抗素子の形成方法として絶縁膜上にスパッタで抵抗体膜であるニッケルクロムの薄膜を形成し、この薄膜を電解めっきの電気供給路としてその上層に銅めっき層を形成する。そして、ニッケルクロムの薄膜および銅めっき層をパターニングし、さらにパターンニングされたニッケルクロムの薄膜および銅めっき層のうち銅めっき層の一部をエッチング除去するようにしている。このような方法で、ある程度の大きさ(例えば330mm×500mm)になるように一枚に面付けされている製造途上の複数の配線板にスパッタを行うには、そのスパッタ装置として大掛かりなものが必要になり結果としてコスト上昇を招く。
さらに、抵抗体膜を電解めっきの電気供給路とすることや大面積の銅めっきを行うことで形成膜厚などのばらつきが発生しやすい点も注意が必要である。このような形成膜厚のばらつきにより、ニッケルクロムの薄膜および銅めっき層をパターニングする際のエッチング精度が場所により一定せず、その結果、形成される抵抗素子としてその抵抗値ばらつきの原因となり得る。
特開2003−17858号公報
本発明は、上記の事情を考慮してなされたもので、内蔵するデバイスとして抵抗素子を有する配線板(抵抗素子内蔵配線板)およびその製造方法において、抵抗素子の抵抗値ばらつきをより抑制することが可能な抵抗素子内蔵配線板およびその製造方法に関するを提供することを目的とする。
上記の課題を解決するため、本発明に係る抵抗素子内蔵配線板は、第1の面と第2の面とを有する絶縁層と、前記絶縁層の前記第1の面上に位置し、該絶縁層の側が第1の抵抗体膜であり該絶縁層と反対の側が銅膜である2層構造の第1の配線パターンと、前記絶縁層の前記第1の面上に位置し、該絶縁層と反対の側には銅膜が積層されていない第2の抵抗体膜と、前記絶縁層の前記第1の面上に位置し、該絶縁層の側が第3の抵抗体膜であり該絶縁層と反対の側が銅膜である2層構造を有し、かつ、前記第1の配線パターンおよび前記第2の抵抗体膜に電気的に導通する電極パターンと、前記絶縁層の前記第2の面上に位置する第2の配線パターンと、前記絶縁層を貫通し、かつ前記第1の配線パターンの前記第1の抵抗体膜の面と前記第2の配線パターンの面との間に挟設されている、密構造の層間接続体とを具備することを特徴とする。
この配線板では、絶縁層上に抵抗体膜と銅膜とからなる2層構造の配線パターンがあるが、その下層の膜である抵抗体膜の面とこれに対向する反対側の配線パターンとの間に、絶縁層を貫通して層間接続体が挟設されている。この層間接続体は、いわゆるスルーホールの内壁に形成された導電層ではなく、したがって、抵抗体膜および銅膜の形成に、従来文献のようなスパッタを要しない。よって、抵抗体膜および銅膜の厚さ制御が向上する方法を採ることが可能であり、結果として抵抗素子の抵抗値ばらつきをより抑制することができる。
また、本発明に係る抵抗素子内蔵配線板の製造方法は、銅箔と抵抗体膜との積層体を形成する第1の工程と、前記積層された抵抗体膜上に導電性バンプを形成する第2の工程と、前記形成された導電性バンプが貫通するように、前記抵抗体膜上に絶縁層を積層一体化する第3の工程と、前記貫通された導電性バンプの頭部に接触するように前記積層一体化された絶縁層上に導電層を積層一体化する第4の工程と、前記積層された銅箔および抵抗体膜を該銅箔を上面として残すようにパターニングする第5の工程と、前記導電層をパターニングする第6の工程と、前記パターニングで残った銅箔および抵抗体膜のうち銅箔の一部を選択的にエッチング除去する第の工程とを具備することを特徴とする。この製造方法は、上記の抵抗素子内蔵配線板を製造するひとつの方法である。よって、抵抗素子の抵抗値ばらつきを抑制することが可能な抵抗素子内蔵配線板の製造方法を提供することができる。
また、本発明に係る別の抵抗素子内蔵配線板の製造方法は、絶縁層に層間接続体用の貫通穴を形成する工程と、前記形成された貫通穴に導電性組成物を充填する工程と、銅箔と抵抗体膜との積層体を形成する工程と、前記導電性組成物が充填された前記絶縁層の片面には前記積層形成された銅箔および抵抗体膜の抵抗体膜の側を積層配置し、もう片面には導電層を積層配置し一体化する工程と、前記積層一体化された銅箔および抵抗体膜を該銅箔を上面として残すようにパターニングする工程と、前記導電層をパターニングする工程と、前記パターニングで残った銅箔および抵抗体膜のうち銅箔の一部を選択的にエッチング除去する工程とを具備することを特徴とする。この製造方法は、上記の抵抗素子内蔵配線板を製造する別の方法である。
本発明によれば、内蔵するデバイスとして抵抗素子を有する配線板(抵抗素子内蔵配線板)およびその製造方法において、抵抗素子の抵抗値ばらつきをより抑制することができる。
本発明の実施形態として、前記層間接続体は、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状である、とすることができる。例えば層間接続体を導電性ペーストのスクリーン印刷によって形成した場合である。
また、実施態様として、前記層間接続体は、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状である、とすることもできる。例えば層間接続体を絶縁層の貫通穴への導電性組成物充填により形成した場合である。
さらに、実施態様として、前記層間接続体は、金属からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状である、とすることもできる。例えば層間接続体を銅板のエッチングにより形成した場合である。
さらに、実施態様として、前記層間接続体は、金属からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状である、とすることもできる。例えば層間接続体を金属面上の選択的領域への金属めっきで形成した場合である。
また、実施態様として、前記絶縁層の前記第1の配線パターンを有する側に積層一体化された第2の絶縁層と、前記第2の絶縁層の前記第1の配線パターンが位置する側とは反対の面側に位置する第3の配線パターンと、前記第2の絶縁層を貫通し、かつ前記第1の配線パターンの前記銅膜の面と前記第3の配線パターンの面との間に挟設されている第2の層間接続体とをさらに具備する、とすることもできる。第2の抵抗体膜による抵抗素子が特に内層に位置する構成である。
また、製造方法としての実施態様として、前記第2の工程は前記抵抗体膜上に導電性ペーストのスクリーン印刷で前記導電性バンプを形成する、とすることができる。また、実施態様として、前記第2の工程は前記抵抗体膜上へ選択的に金属をめっきすることにより前記導電性バンプを形成する、とすることもできる。さらに、実施態様として、前記第2の工程は前記抵抗体膜上に積層一体化された銅板への領域選択的なエッチングにより前記導電性バンプを形成する、とすることもできる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る抵抗素子内蔵配線板の構造を示す模式的な断面図である。図1に示すように、この抵抗素子内蔵配線板は、配線層として4層を有しこれらの配線層を隔てる絶縁層が絶縁層11、21、31の3層ある。配線層は、図示下側から配線パターン12、配線パターン15、配線パターン32、配線パターン35である。層方向に隣り合う配線パターンを電気的に接続する層間接続体は、図示下側からそれぞれ、密構造の導電性バンプ16、22、36であり、これらはそれぞれ絶縁層11、21、31を貫通し、それぞれ配線パターン12、15、32、35の隣合う面間に挟まれて設けられている。
配線パターン15が存在する配線層には、抵抗素子が内蔵される。その構造は、配線パターン15が抵抗体膜13と銅膜14との2層構造からなることによって、一部の抵抗体膜13aおよび銅膜14aが抵抗素子の電極15aとして機能し、電極15aに挟まれる抵抗体膜13bの部分が抵抗素子となるものである。抵抗体膜13bは、製造過程において抵抗体膜13(13a)と一体的に形成されたものである(詳しくは後述)。抵抗素子である抵抗体膜13b上には銅膜が積層されておらず、そのほかの電極15aを含めた配線パターン15では必ずその絶縁層11側(下層側)に抵抗体膜13(13a)が存在する。このような銅膜14(14a)との積層部分では、抵抗体膜13(13a)は横方向にも縦方向にも抵抗体としては機能しない。横方向には銅膜14(14a)部分が抵抗値を支配し、縦方向には抵抗体膜13(13a)がきわめて薄く形成されているためである。
なお、図1では、抵抗体膜13bによる抵抗素子を下から2番目の配線層にのみ内蔵するようにしているが、同様な構成で、下から3番目の配線層に抵抗素子を内蔵するようにすることも可能である。その場合の抵抗体膜の積層位置は絶縁層31の面上である。さらに、最も下の配線層や最も上の配線層に、同様な構成で抵抗素子を内蔵することも可能である。いずれも抵抗体膜の積層位置は絶縁層11または絶縁層31の面上になる。
このような構造の抵抗素子内蔵配線板は、層間接続体である導電性バンプ16、22、36がパターンとして除去のない部位の配線パターン12、15、32、35のいずれかの間に挟まれて設けられている。すなわち、これらの層間接続体の形成に、穴あけおよびその穴内壁への導電層のめっき工程を要しない。このため、銅膜14(14a)や抵抗体膜13(13a、13b)は、パターニング前のものとして、その厚さ方向の制御がしやすい工程により製造されたものを利用することができる。したがって、配線パターン15としてエッチングによるパターニング精度を向上させることが可能であり、その精度に従う抵抗素子である抵抗体膜13bの寸法制御も向上している。よって、内蔵する抵抗素子の抵抗値ばらつきを抑制できる。
また、配線板として中空のスルーホールがないため最外層の配線パターン12、35における部品実装領域の減少も招かず高密度実装に向いている。さらに、以下でも述べるが、製造工程として導電性バンプ16などの形成に絶縁層11などへの穴あけを要しないので生産効率も高い。また、抵抗体膜の形成にスパッタを使用しないようにすることが可能であり、廉価な生産設備で間に合う。
次に、図1に示した抵抗素子内蔵配線板の製造方法について、図2、図3を参照して説明する。図2、図3は、図1に示した抵抗素子内蔵配線板の製造過程の例を模式的な断面で示す工程図である。図3は図2の続図であり、それぞれの図で(a)から順に工程が進行する。図2、図3において、図1中に示した部位と同一または同一相当の部位には同一符号を付している。
まず、図2(a)に示すように、厚さ例えば18μmの銅箔14Aの片面に厚さ例えば2μmの抵抗体膜13Aが積層された積層金属箔を準備する。このような積層金属箔は、例えば電解めっき工程により生産した銅箔14Aを使用し、その片面上にやはり電解めっきで抵抗体膜13Aとして例えばニッケル合金層を形成して得られる。また、このような配線板の製造工程の一部として行う以外に、材料メーカから購入するようにしてもよい。コストダウンのため大量に生産するには、ロールトゥロール(roll to roll)によるめっき工程によって銅箔に例えばニッケル合金を積層形成することも可能である。いずれにしても、銅箔14A、抵抗体膜13Aの厚さについては均一性の高いものを得ることができる。
次に、図2(b)に示すように、積層金属箔の抵抗体膜13A上の所定位置に導電性組成物からなる円錐形状の導電性バンプ16(例えば底面直径0.2mm、高さ160μm)を例えばスクリーン印刷で形成する。スクリーン印刷では、円柱状の貫通孔が形成された例えばメタル製のスクリーンマスクを用い、ペースト状に調製された導電性組成物をこの貫通孔から抵抗体膜13A上に転写する。そして転写後に導電性バンプ16を乾燥する。導電性組成物には、例えば銀粒などの導電性フィラーが樹脂中に分散されたものを用いることができる。
次に、このバンプ付き積層金属箔上に公称厚さ例えば60μmのFR−4プリプレグ(絶縁層11の前駆体)を配置し、加熱・加圧して、導電性バンプ16を同プリプレグに貫通させつつ積層して一体化する。これにより、絶縁層11を貫通して導電性バンプ16の頭部が露出する図2(c)に示すような状態のものを得ることができる。なお、図2(c)における導電性バンプ16の頭部の破線部分は、この段階で頭部をつぶして塑性変形させておく場合と、させない場合の両者があり得ることを示す。
次に、図2(c)に示す状態の積層体の絶縁層11側に対向して導電層としての銅箔12A(厚さ例えば20μm)を配置し、積層プレスによりこれらを一体化する。この一体化により、絶縁層11は完全に硬化し、かつ、導電性バンプ16は全体として円錐台状の形状(塑性変形の具合より一般的には軸の方向に径の変化する形状)になり対向する銅箔12Aに圧接され電気的接続がされる。円錐台の軸の方向は積層方向に一致する。これにより、図2(d)に示すような両面銅張り配線板(絶縁層11を貫通して所定の位置の導電性バンプ16によって抵抗体膜13A、銅箔12A間が層間接続されている構造のもの)を得ることができる。
次に、図3(a)に示すように、両面銅張り配線板の両側の金属層を所定にパターン化しこれらを配線パターン15、12にする。形成される配線パターン15、12は、図示するように、少なくとも導電性バンプ16との接続部位を含み、かつそれ以外に、必要な配線パターンの部分、抵抗素子となる部分、その電極部分を含む。抵抗体膜13Aと銅箔14Aとからなる金属層、および銅箔12Aのパターン化は、例えば周知のフォトリソグラフィ法を利用しエッチング加工によりなすことができる。抵抗体膜13A、銅箔14Aからなる金属層のエッチングには、それらを同時にエッチングできる例えば塩化第二銅をエッチング液に用いれば効率が向上する。
抵抗体膜13A、銅箔14Aからなる金属層のエッチングでは、銅箔14Aの厚さの均一性がきわめて高く、かつ抵抗体膜13Aも全面に形成されていることから、抵抗素子となる部分の抵抗体膜13Aのエッチングも精度高く行うことができる。すなわち、サイドエッチングの程度が場所により不均一になることを回避できるので、抵抗素子となる部分の抵抗体膜13Aについて平面視したときの形状精度が向上しその抵抗ばらつきを抑制する。
次に、図3(b)に示すように、形成された配線パターン15のうち抵抗素子とする部分で抵抗体膜13b上の銅箔14を除去する。このためには、抵抗素子とする部分に対応するエッチングレジストマスクを形成し銅のみを選択的にエッチング可能なアルカリ系の薬液をエッチング液に用いてエッチング加工すればよい。これにより形成される抵抗素子の抵抗体膜13bは、配線パターン15の下層の抵抗体膜13(13a)に連続しかつもともと抵抗体膜13(13a)と一体的(一層)に形成された膜なので信頼性、均一性の点でも優れている。以上により、抵抗素子を内蔵するいわゆる両面配線板を得ることができる。なお、この段階で、抵抗素子の抵抗値のさらに正確に合わせ込むため抵抗体膜13bをトリミング加工するようにしてもよい。
以上の工程による配線板は両面配線板として使用可能であるが、本実施形態では、さらに多層化するため、図3(c)に示すように、この両面配線板に絶縁層および配線層を付加、積層一体化する。ここで図3(c)における、絶縁層31、配線パターン32、35、導電性バンプ36からなる部分については、上記で説明した工程とほぼ同様な工程により得ることができる。すなわち、抵抗体膜13Aと銅膜14Aとからなる積層金属箔に代えて単純な銅箔を用いることでその層部分が配線パターン32となる両面配線板が得られる。
次に、この両面配線板の配線パターン32上の所定位置にスクリーン印刷により導電性バンプ22を形成する。そしてこのバンプ付き両面配線板に所定厚さのFR−4プリプレグ(絶縁層21の前駆体)を配置し、加熱・加圧して、導電性バンプ22を同プリプレグに貫通させつつ積層して一体化する。これにより、絶縁層21を貫通して導電性バンプ22の頭部が露出する図3(c)上側に示すような状態のものを得ることができる。なお、図3(c)における導電性バンプ22の頭部の破線部分は、この段階で頭部をつぶして塑性変形させておく場合と、させない場合の両者があり得ることを示す。
次に、図3(c)に示すように、絶縁層21側に対向して抵抗素子内蔵の両面配線板の配線パターン15の側を配置し、積層プレスによりこれらを一体化する。この一体化により、絶縁層21は完全に硬化し、かつ、導電性バンプ22は全体として円錐台状の形状(塑性変形の具合より一般的には軸の方向に径の変化する形状)になり対向する配線パターン15に圧接され電気的接続がされる。円錐台の軸の方向は積層方向に一致する。以上により、図1に示した抵抗素子内蔵配線板が得られる。
なお、以上の工程による抵抗素子内蔵配線板は、配線層のうちひとつの層のみに抵抗素子を形成するようにしているが、それ以外の各配線層にも同様な構造の抵抗素子を形成できることは自明である。すなわち、図2(d)における銅箔12Aに代えて抵抗体膜13Aと銅箔14Aとからなる積層金属箔と同様な積層金属箔を用いればこの配線層に抵抗素子を形成できる。その際、抵抗体膜は絶縁層11側に位置させる。さらに、図3(c)における配線パターン32、35についても全く同様である。また、図1ないし図3に示す実施形態では配線層数が4つの場合を示しているがそれ以上の配線層数の抵抗素子内蔵配線板も例えば図3(c)に示すような積層工程を続けていけば製造することができる。
次に、本発明の別の実施形態に係る抵抗素子内蔵配線板について図4を参照して説明する。図4は、本発明の別の実施形態に係る抵抗素子内蔵配線板の構造を示す模式的な断面図であり、図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分ついては加えることがない限り説明を省略する。
この抵抗素子内蔵配線板は、導電性バンプ16、22、36に代えてそれぞれ導電性組成物充填による層間接続体41、43、42を用いる点が異なっている。このような配線板は例えば次のようにして製造することができる。まず、例えば、絶縁層11、31とすべき樹脂シートを用意し、その所定位置に例えばレーザ加工でビアホール(貫通穴)を形成しそのビアホール内に導電性組成物を充填して層間接続体41、42をそれぞれ形成する。そして、この絶縁層の両面それぞれに対向して銅箔、または銅箔と抵抗体膜とを積層した金属箔を配置し積層プレスで一体化する。一体化後、すでに説明したように、銅箔および抵抗体膜を配線パターン12、15、32、35、または配線パターン15a、抵抗体膜13bに加工して2枚の両面配線板を得る。
次に、別に絶縁膜21とすべき樹脂シートを用意し、その所定位置にビアホール形成後、同様に導電性組成物を充填して層間接続体43を形成する。さらに、絶縁層21とすべきこの樹脂シートの両面それぞれに上記の両面配線板を対向配置し積層プレスで一体化する。この実施形態の層間接続体41、42、43は、軸の方向が積層方向に一致する円柱状(すなわち軸の方向に径が変化していない形状)になる。この実施形態は、絶縁層11、31、21に穴をあける工程が効率的とは言えないが、内蔵する抵抗素子の抵抗値ばらつきの点では上記の図1ないし図3で説明したものと同様の高精度のものを得ることができる。
次に、本発明のさらに別の実施形態に係る抵抗素子内蔵配線板について図5を参照して説明する。図5は、本発明のさらに別の実施形態に係る抵抗素子内蔵配線板の構造を示す模式的な断面図であり、図1または図4中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えることがない限り説明を省略する。
この抵抗素子内蔵配線板は、導電性バンプ16、36に代えてそれぞれめっきにより形成された金属の層間接続体51、52(導電性バンプ)を用いる点が異なっている。層間接続体43については図4の実施形態と同じである。このような配線板は例えば次のようにして製造することができる。すなわち、図2(b)に示したような導電性バンプ16の形成に代えて、めっきのためのパターン化されたレジストを抵抗体膜13A上に形成し、そのレジストの抜けた部分へのめっき成長でバンプを形成する。以下の工程は図3(b)までほぼ同様である。さらにその後の絶縁層21を含めた積層一体化は図4に示した実施形態と同様である。
層間接続体51、52は、めっきのためのレジストのパターン形状に倣って、軸の方向が積層方向に一致する柱状または錐台状の形状(すなわち軸の方向に径が変化するかまたは変化していない形状)になる。この実施形態は、絶縁層21に穴をあける工程が残る点でが生産効率性がやや劣るが、内蔵する抵抗素子の抵抗値ばらつきの点では上記の各実施形態と同様の高精度のものを得ることができる。
次に、本発明のさらに別の実施形態に係る抵抗素子内蔵配線板について図6を参照して説明する。図6は、本発明のさらに別の実施形態に係る抵抗素子内蔵配線板の構造を示す模式的な断面図であり、図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えることがない限り説明を省略する。
この実施形態では、導電性バンプ16に代えて金属板エッチングによる層間接続体61(導電性バンプ)を用いる点が異なっている。導電性バンプ22、36を含めて他の部位は図1に示した実施形態と同じである。構造的に図1に示した実施形態と同様な効果を有する。
図7は、図6に示した抵抗素子内蔵配線板の製造過程の例を模式的な断面で示す工程図である。図7において図6中に示した部位と同一または同一相当の部位には同一符号を付してある。
まず、図7(a)に示すように、厚さ例えば18μmの銅箔14Aの片面に厚さ例えば2μmの抵抗体膜13Aが積層された積層金属箔を準備する。他の点についてこの図7(a)の説明は図2(a)と同じである。次に、図7(b)に示すように、厚さ例えば120μmの薄い銅板61aを抵抗体膜13A上に積層一体化して3層構造のクラッド材を得る。
次に、図7(c)に示すように、銅箔14A上には全面のエッチングレジスト71を、銅板61A上には所定位置のエッチングレジスト72をそれぞれ形成する。ここでエッチングレジスト72は、エッチングによる層間接続体61を形成すべきところに残存させる。そして、銅のみエッチング可能なアルカリ系のエッチング液を用いてエッチング加工し、図7(d)に示すように、抵抗体膜13A上に金属板(銅板)エッチングによる層間接続体61を形成する。このエッチング加工では、抵抗体膜13Aがエッチングストッパとして機能するので、効率的なエッチングができる。形成される層間接続体61は、例えば、抵抗体膜13A側が直径0.15mm、上側が直径0.08mm、高さ120μmの円錐台状である。その形状は、エッチングレジスト72の形状やエッチング加工時間によっても変わるが、層方向に一致する軸を有しサイドエッチングによりこの軸の方向に径が変化する形状になる。
次に図7(e)に示すように、絶縁層11の積層一体化を行う。この図7(e)を含めて以下の図7(f)、(g)については、それぞれ図2(c)、(d)、図3(b)と同じである。さらに図示していないが、図3(c)に示した積層一体化についても同様である。以上の説明では、層間接続体61の母材となる銅板61Aを、銅箔14Aと抵抗体膜13Aとからなる積層金属箔の抵抗体膜13A上に積層一体化したが、銅板61A上に抵抗体膜13Aを電解めっきで形成し、さらにその上に銅箔14Aに相当する銅膜を電解めっきで形成するようにしてもよい(図7(b)に相当する工程)。
本発明の一実施形態に係る抵抗素子内蔵配線板の構造を示す模式的な断面図。 図1に示した抵抗素子内蔵配線板の製造過程の例を模式的な断面で示す工程図。 図2の続図であって、図1に示した抵抗素子内蔵配線板の製造過程の例を模式的な断面で示す工程図。 本発明の別の実施形態に係る抵抗素子内蔵配線板の構造を示す模式的な断面図。 本発明のさらに別の実施形態に係る抵抗素子内蔵配線板の構造を模式的な断面図。 本発明のさらに別の実施形態に係る抵抗素子内蔵配線板の構造を模式的な断面図。 図6に示した抵抗素子内蔵配線板の製造過程の例を模式的な断面で示す工程図。
符号の説明
11…絶縁層、12…配線パターン、12A…銅箔、13…抵抗体膜(配線部分)、13a…抵抗体膜(電極部分)、13b…抵抗体膜(抵抗素子部分)、13A…抵抗体膜、14…銅膜、14A…銅箔、14a…銅膜(電極部分)、15…配線パターン、15a…配線パターン(電極部分)、16…導電性バンプ(層間接続体)21…絶縁層、22…導電性バンプ(層間接続体)、31…絶縁層、32…配線パターン、35…配線パターン、36…導電性バンプ(層間接続体)、41,42,43…導電性組成物充填による層間接続体、51,52…めっきによる層間接続体、61…金属板エッチングによる層間接続体、61A…銅板、71,72…エッチングレジスト。

Claims (11)

  1. 第1の面と第2の面とを有する絶縁層と、
    前記絶縁層の前記第1の面上に位置し、該絶縁層の側が第1の抵抗体膜であり該絶縁層と反対の側が銅膜である2層構造の第1の配線パターンと、
    前記絶縁層の前記第1の面上に位置し、該絶縁層と反対の側には銅膜が積層されていない第2の抵抗体膜と、
    前記絶縁層の前記第1の面上に位置し、該絶縁層の側が第3の抵抗体膜であり該絶縁層と反対の側が銅膜である2層構造を有し、かつ、前記第1の配線パターンおよび前記第2の抵抗体膜に電気的に導通する電極パターンと、
    前記絶縁層の前記第2の面上に位置する第2の配線パターンと、
    前記絶縁層を貫通し、かつ前記第1の配線パターンの前記第1の抵抗体膜の面と前記第2の配線パターンの面との間に挟設されている、密構造の層間接続体と
    を具備することを特徴とする抵抗素子内蔵配線板。
  2. 前記層間接続体が、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状であることを特徴とする請求項1記載の抵抗素子内蔵配線板。
  3. 前記層間接続体が、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状であることを特徴とする請求項1記載の抵抗素子内蔵配線板。
  4. 前記層間接続体が、金属からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状であることを特徴とする請求項1記載の抵抗素子内蔵配線板。
  5. 前記層間接続体が、金属からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状であることを特徴とする請求項1記載の抵抗素子内蔵配線板。
  6. 前記絶縁層の前記第1の配線パターンを有する側に積層一体化された第2の絶縁層と、
    前記第2の絶縁層の前記第1の配線パターンが位置する側とは反対の面側に位置する第3の配線パターンと、
    前記第2の絶縁層を貫通し、かつ前記第1の配線パターンの前記銅膜の面と前記第3の配線パターンの面との間に挟設されている第2の層間接続体と
    をさらに具備することを特徴とする請求項1記載の抵抗素子内蔵配線板。
  7. 銅箔と抵抗体膜との積層体を形成する第1の工程と、
    前記積層された抵抗体膜上に導電性バンプを形成する第2の工程と、
    前記形成された導電性バンプが貫通するように、前記抵抗体膜上に絶縁層を積層一体化する第3の工程と、
    前記貫通された導電性バンプの頭部に接触するように前記積層一体化された絶縁層上に導電層を積層一体化する第4の工程と、
    前記積層された銅箔および抵抗体膜を該銅箔を上面として残すようにパターニングする第5の工程と、
    前記導電層をパターニングする第6の工程と、
    前記パターニングで残った銅箔および抵抗体膜のうち銅箔の一部を選択的にエッチング除去する第の工程と
    を具備することを特徴とする抵抗素子内蔵配線板の製造方法。
  8. 前記第2の工程が、前記抵抗体膜上に導電性ペーストのスクリーン印刷で前記導電性バンプを形成することを特徴とする請求項7記載の抵抗素子内蔵配線板の製造方法。
  9. 前記第2の工程が、前記抵抗体膜上へ選択的に金属をめっきすることにより前記導電性バンプを形成することを特徴とする請求項7記載の抵抗素子内蔵配線板の製造方法。
  10. 前記第2の工程が、前記抵抗体上に積層一体化された銅板への領域選択的なエッチングにより前記導電性バンプを形成することを特徴とする請求項7記載の抵抗素子内蔵配線板の製造方法。
  11. 絶縁層に層間接続体用の貫通穴を形成する工程と、
    前記形成された貫通穴に導電性組成物を充填する工程と、
    銅箔と抵抗体膜との積層体を形成する工程と、
    前記導電性組成物が充填された前記絶縁層の片面には前記積層形成された銅箔および抵抗体膜の抵抗体膜の側を積層配置し、もう片面には導電層を積層配置し一体化する工程と、
    前記積層一体化された銅箔および抵抗体膜を該銅箔を上面として残すようにパターニングする工程と、
    前記導電層をパターニングする工程と、
    前記パターニングで残った銅箔および抵抗体膜のうち銅箔の一部を選択的にエッチング除去する工程と
    を具備することを特徴とする抵抗素子内蔵配線板の製造方法。
JP2004201042A 2004-07-07 2004-07-07 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 Expired - Fee Related JP4541051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004201042A JP4541051B2 (ja) 2004-07-07 2004-07-07 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004201042A JP4541051B2 (ja) 2004-07-07 2004-07-07 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006024717A JP2006024717A (ja) 2006-01-26
JP4541051B2 true JP4541051B2 (ja) 2010-09-08

Family

ID=35797780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004201042A Expired - Fee Related JP4541051B2 (ja) 2004-07-07 2004-07-07 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4541051B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238901A (ja) * 2008-03-26 2009-10-15 Toshiba Corp フレキシブルプリント配線板および電子機器
US8628453B2 (en) 2008-12-05 2014-01-14 Nike, Inc. Athletic performance monitoring systems and methods in a team sports environment
US20100184564A1 (en) 2008-12-05 2010-07-22 Nike, Inc. Athletic Performance Monitoring Systems and Methods in a Team Sports Environment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169176A (ja) * 1992-11-30 1994-06-14 Sony Corp 多層配線板及びその抵抗値調整方法
JP2001168491A (ja) * 1999-12-09 2001-06-22 Toshiba Corp プリント配線基板、及びプリント配線基板の製造方法
JP2002043506A (ja) * 2000-07-31 2002-02-08 North:Kk 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002374067A (ja) * 2001-06-13 2002-12-26 Denso Corp プリント基板のおよびその製造方法
JP2003243837A (ja) * 2002-02-20 2003-08-29 Sumitomo Bakelite Co Ltd 多層配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169176A (ja) * 1992-11-30 1994-06-14 Sony Corp 多層配線板及びその抵抗値調整方法
JP2001168491A (ja) * 1999-12-09 2001-06-22 Toshiba Corp プリント配線基板、及びプリント配線基板の製造方法
JP2002043506A (ja) * 2000-07-31 2002-02-08 North:Kk 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002374067A (ja) * 2001-06-13 2002-12-26 Denso Corp プリント基板のおよびその製造方法
JP2003243837A (ja) * 2002-02-20 2003-08-29 Sumitomo Bakelite Co Ltd 多層配線板

Also Published As

Publication number Publication date
JP2006024717A (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
JP2007266196A (ja) 多層プリント配線板及びその製造方法
US20120055706A1 (en) Printed circuit board and method of manufacturing the same
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
US10292279B2 (en) Disconnect cavity by plating resist process and structure
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
US10772220B2 (en) Dummy core restrict resin process and structure
JP2006156669A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4541051B2 (ja) 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
JP2007335653A (ja) 回路基板の製造方法、及びその回路基板、並びにその回路基板を使用した回路モジュール
JP4574322B2 (ja) インピーダンスコントロール配線板の製造方法
JP4536413B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP4701853B2 (ja) 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法
JP4515160B2 (ja) キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子
JP5223893B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4503578B2 (ja) プリント配線板
JP4529614B2 (ja) プリント配線板の製造方法
JP2007116188A (ja) 多層プリント配線板及びその製造方法
JP4857547B2 (ja) 部品を内蔵した多層配線基板の製造方法
JP4661351B2 (ja) 受動素子内蔵配線板およびその製造方法
JP4059401B2 (ja) 配線回路基板とその製造方法
JP2004241512A (ja) プリント配線基板の導電パターン及びプリント配線基板
JP4308236B2 (ja) プリント配線基板、及びプリント配線基板の製造方法
JP2007299849A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees