WO2005002303A1 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
WO2005002303A1
WO2005002303A1 PCT/JP2004/008721 JP2004008721W WO2005002303A1 WO 2005002303 A1 WO2005002303 A1 WO 2005002303A1 JP 2004008721 W JP2004008721 W JP 2004008721W WO 2005002303 A1 WO2005002303 A1 WO 2005002303A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
resistance element
wiring board
printed wiring
insulating layer
Prior art date
Application number
PCT/JP2004/008721
Other languages
English (en)
French (fr)
Inventor
Kiyotaka Tsukada
Toshimasa Iwata
Terumasa Ninomaru
Takamichi Sugiura
Original Assignee
Ibiden Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co.,Ltd. filed Critical Ibiden Co.,Ltd.
Priority to EP04746190A priority Critical patent/EP1641329A4/en
Priority to CN2004800169813A priority patent/CN1810065B/zh
Priority to JP2005511011A priority patent/JP4606329B2/ja
Priority to TW093119068A priority patent/TWI276374B/zh
Publication of WO2005002303A1 publication Critical patent/WO2005002303A1/ja
Priority to US11/253,734 priority patent/US7453702B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the present invention relates to a printed wiring board, and more particularly, to a printed wiring board having a built-in resistance element.
  • Resistive elements built into such printed wiring boards include those formed by resistive element screen printing, those formed by etching, and those formed by plating.
  • a resistance element formed by screen printing is formed, for example, as follows (see Patent Document 1). First, after laminating an insulator material layer and a conductor material layer, a desired conductor pattern is formed on the insulator material layer by a photoetching method. Subsequently, an undercoat layer is formed between predetermined conductor patterns formed on the insulator material layer. Then, a carbon paste is screen-printed on the end portions of the undercoat layer and the conductor pattern adjacent to the undercoat layer, and a resistor element is provided. In this way, a resistance element incorporated in the printed wiring board is formed (hereinafter, referred to as “conventional example 1”). Note that there is also a method of directly applying a paste to a resin without forming an undercoat.
  • Non-Patent Document 1 A method is also known in which an insulating layer is formed so as to cover the resistive element, and the copper foil is etched to form a desired conductor pattern (hereinafter referred to as “Conventional Example 2”, Non-Patent Document 1). reference).
  • the resistance element formed by etching is formed, for example, as follows (see Patent Document 2). First, after laminating an insulating material layer, a resistance material layer, and a conductive material layer, a first photoresist corresponding to the shape of a desired resistive element is formed on the conductive material layer, and the conductive material layer is etched by etching. Perform selective removal. Subsequently, etching is performed with the first photoresist remaining, so that the selectively removed area of the conductive material layer is removed. The resistive material layer is selectively removed.
  • a first photoresist corresponding to a desired shape of the conductor pattern is formed, and the conductor material layer is selectively removed by etching.
  • the resistive element built in the printed wiring board is formed.
  • the resistance element formed by plating is formed, for example, as follows (see Patent Document 4). First, after laminating an insulator material layer and a conductor material layer, a desired conductor pattern is formed on the insulator material layer by a photoetching method. Subsequently, a resistive element is formed by a plating method between predetermined conductor patterns formed on the insulator material layer. When forming this resistance element, plating is performed on the insulating layer between predetermined conductor patterns and on the ends of the predetermined conductor patterns. In this way, a resistive element built in the printed wiring board is formed (hereinafter, referred to as “Conventional Example 4”).
  • Patent Document 1 JP-A-11 4056
  • Patent Document 2 JP-A-4-147695
  • Patent Document 3 US Patent No. 6281090
  • Non-Patent Document 1 DuPont, "Dupont Electronic Materials Printed Circuit Board Embedded Device", [online], 2002.2.15, [Search on April 16, 2003], Internet URL: http: ⁇ www.dupont.co.jp I mcm / apn / pnnt / ER.html>
  • a resistive element formed by a screen printing technique may cause liquid paste to flow after printing or resin.
  • the thickness and width of the printed resistive element fluctuate due to shrinkage during thermal curing of the adhesive, etc., and the shape changes due to bleeding. As a result, the resistance value cannot be accurately controlled. Further, the resistance value tends to change and the dispersion immediately increases due to the heat applied during the surface treatment and the heat and pressure applied when laminating other layers via the pre-preda on the resistive element.
  • the force often does not sufficiently follow the copper foil surface.
  • the resistance element and the chemicals such as acid and alkali used during formation, LaB and copper foil surface
  • etching of the conductor material layer is performed twice and etching of the resistance material layer is performed once, that is, three times in total.
  • the first etching is performed on the conductive material layer to remove the conductive layer on the resistive material layer on a region other than the region where the resistive element is to be formed. Is removed by etching to form a necessary resistance element.
  • the side surface of the resistive element material layer area which exists under the conductive layer area which has not been removed by the first etching and is to be the resistive element finally formed is formed. Will also be etched. For this reason, the width of the finally formed resistance element has been reduced.
  • the technique of Conventional Example 3 was not capable of accurately forming the resistance value of the built-in resistance element to a desired value.
  • Conventional Example 3 in order to prevent erosion on the upper surface of the resistive element, which causes a decrease in precision of the resistance value due to lateral erosion, the resistance of the conductive material layer is reduced during the second etching. An etchant that does not attack the material will be used.
  • Conventional Example 3 since the side surface of the resistance element as described above is eroded by etching, it is difficult to form the resistance element with a fine width and a long length in order to obtain a high resistance value. I was
  • the present invention has been made under the above circumstances, and an object of the present invention is to provide a printed wiring board having a built-in resistive element having a stable and accurate resistance value in a wide resistance value range. It is in.
  • the printed wiring board of the present invention has an insulating layer; a metal as a main component, a surface on one side having a rough surface, an average thickness of 5 to 50% of the rough surface, and the one side of the insulating layer. At least one resistance element buried near the surface on the side; a conductor pattern wiring surface formed by the surface on the one side of the insulating layer and the surface on the one side of the resistance element; And a conductor pattern connected to each terminal.
  • the resistance element has a rough surface on one side and an average thickness of 5-50% of the arithmetic average height (Ra) of the surface on one side. For this reason, it is necessary to ensure the average thickness of the resistive element that is stable while maintaining the length of the current path in the resistive element between the conductor patterns (hereinafter also referred to as “electrodes”) connected to both ends of the resistive element. Can be maintained. That is, when forming a resistance element having a low resistance value, the planar shape of the resistance element should be such that the width of the current path is wide and the length of the current path is short, and the average thickness of the resistance element is small.
  • the planar shape of the resistance element should be such that the width of the current path is narrow and the length of the current path is long, and the average thickness of the resistance element is one side.
  • the arithmetic mean height (Ra) is generally used as a measure of surface roughness, and refers to an amount defined by JIS B 0601-2001 (based on IS04287-1997). .
  • the resistance element is embedded near one surface of the insulating layer, and the one surface of the resistance element forms a conductive pattern wiring surface together with the one surface of the insulating layer. It has become. Therefore, even if a conductive material layer such as a copper foil is provided on the conductive pattern wiring surface and a conductive pattern is formed by a photoetching method or the like, the side surfaces of the resistance element are not eroded by the etchant.
  • the average thickness of the resistive element is within 50% of the arithmetic average height (Ra) which is the surface roughness of one side of the resistive element.
  • Ra arithmetic average height
  • the surface on the other side of the resistance element also has undulations. For this reason, the resistance element and the insulating layer are connected with good adhesion.
  • the surface on one side of the resistance element is in contact with the surface on the other side of the electrode.
  • the electrode and the resistance element are connected with a large area. Therefore, even when the printed wiring board expands and contracts due to heat, the connection can be maintained.
  • a structure in which concentrated stress is not easily applied can be achieved. For this reason, the reliability of the connection strength can be improved. Further, even when the printed wiring board is curved, it is possible to prevent the resistance element and the electrode from breaking at the connection surface.
  • the printed wiring board of the present invention it is possible to realize a printed wiring board having a built-in resistive element having a stable and accurate resistance value within a wide resistance value range.
  • the rough surface has an arithmetic mean height of 0.5-5 ⁇ m. It is easy to roughen the surface of the resistance element so as to fall within this range, and a stable resistance element can be formed.
  • the metal serving as the main component of the resistance element is nickel, con- trol, chromium, indium, lanthanum, lithium, tin, tantalum, platinum, iron, rhodium, vanadium, titanium.
  • And zirconium force can be at least one selected from the group consisting of nickel, chromium and iron.
  • a protective coating made of a material having etching resistance may be formed on the one surface of the resistance element. If it is strong, it is possible to reduce the erosion on the surface on one side of the resistance element due to the etching performed when forming the conductor pattern. Therefore, it is possible to realize a printed wiring board having a built-in resistive element having a more accurate resistance value.
  • the resistive element can be formed by various methods such as plating, CVD, and PVD. However, since the resistive element can form a dense and strong film. It is preferable to form by a plating method.
  • the printed wiring board of the present invention it is possible to provide a printed wiring board having a built-in resistive element having a stable and accurate resistance value in a wide range of resistance values.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of an embodiment of a printed wiring board according to the present invention.
  • FIG. 2A is a view for explaining shapes of first and second resistance elements in FIG. 1.
  • FIG. 2B is a diagram for explaining the shape of the first resistance element in FIG. 1.
  • FIG. 2C is a view for explaining the shape of the second resistance element in FIG. 1.
  • FIG. 3A is a diagram showing a schematic configuration of a first resistive element module used for manufacturing the printed wiring board of FIG. 1.
  • FIG. 3B is a diagram showing a schematic configuration of a second resistance element module used for manufacturing the printed wiring board of FIG. 1.
  • FIG. 4A is a view (No. 1) illustrating a step of manufacturing the resistance element module of FIG. 3A.
  • FIG. 4B is a view for explaining a manufacturing process of the resistive element module in FIG. 3A (part thereof).
  • FIG. 4C is a view for explaining a manufacturing process of the resistive element module in FIG. 3A (part thereof).
  • FIG. 5A is a view for explaining a manufacturing process of the resistive element module of FIG. 3A (part thereof).
  • FIG. 5B is a view for explaining a manufacturing process of the resistive element module in FIG. 3A (part thereof).
  • FIG. 6A is a view (No. 1) for explaining the manufacturing process of the printed wiring board in FIG. 1.
  • FIG. 6B is a view (part 2) for explaining a manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 6C is a drawing (part 3) for explaining a manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 7A is a view (part 4) for explaining a manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 7B is a view (part 5) for explaining a manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 7C is a view (No. 6) for explaining the manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 8A is a view (No. 7) illustrating a step of manufacturing the printed wiring board of FIG. 1.
  • FIG. 8B is a view (part 8) for explaining a manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 8C is a drawing (No. 9) for explaining the manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 9A is a view (No. 10) for explaining the manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 9B is a view (No. 11) for explaining the manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 10A is a view (No. 12) for explaining the manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 10B is a view (No. 13) for explaining the manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 11A is a view (No. 14) for explaining the manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 11B is a view (No. 15) for explaining the manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 12A is a view (No. 16) for explaining the manufacturing step of the printed wiring board in FIG. 1.
  • FIG. 12B is a view (No. 17) for explaining the manufacturing step of the printed wiring board in FIG. 1;
  • FIG. 13A is a diagram showing a schematic configuration of a first resistive element module used for manufacturing a printed wiring board of a modified example.
  • FIG. 13B is a view showing a schematic configuration of a second resistive element module used for manufacturing a printed wiring board of a modified example.
  • FIG. 14A is a view (No. 1) for explaining the manufacturing process of the resistance element module in FIG. 13A.
  • FIG. 14B is a view (part 2) for explaining a manufacturing step of the resistance element module in FIG. 13A.
  • FIG. 14C is a view (part 3) for explaining a manufacturing step of the resistance element module in FIG. 13A.
  • FIG. 15A is a view (No. 4) for explaining a step of manufacturing the resistance element module of FIG. 13A.
  • FIG. 15B is a view (part 5) for explaining a manufacturing step of the resistance element module in FIG. 13A.
  • FIG. 15C is a view (No. 6) for explaining the manufacturing step of the resistance element module in FIG. 13A.
  • FIG. 16 is a drawing substitute photograph (microscope photograph) showing the surface 33S of the copper foil (conductor film) 33.
  • FIG. 17 is a drawing-substituting photograph (micrograph) showing a cross section of copper foil (conductor film) 33.
  • FIG. 1 shows an XZ sectional view of a configuration of a printed wiring board 10 according to one embodiment of the present invention.
  • This printed wiring board 10 is a printed wiring board having two built-in resistance elements.
  • the printed wiring board 10 includes (a) an insulating layer 11 and (b) an insulating layer 11.
  • a conductor pattern formed on the + Z direction side surface and formed by sequentially laminating the conductor patterns 21 and 22U along the + Z direction (hereinafter, referred to as “conductor patterns 21, 22U”). It has.
  • the conductor pattern 21 and the conductor pattern 22U have the same XY plane shape.
  • the printed wiring board 10 includes (c) an insulating layer 13 formed on the + Z direction side surface of the insulating layer 11 and the conductor patterns 21 and 22U, and (d) a + Z direction side of the insulating layer 13.
  • the conductor pattern 35 and the conductor pattern 25U are sequentially laminated along the + Z direction formed on the surface.
  • a conductor pattern (hereinafter, referred to as “conductor pattern 35, 25U”) is provided.
  • the body pattern 35 and the conductor pattern 25U have the same XY plane shape.
  • the printed wiring board 10 includes (e) a resistance element 31 as a first resistance element embedded near the surface of the insulating layer 11 on the ⁇ Z direction side, and (f) a ⁇ Z direction of the insulating layer 11. Side surface and resistance element 31
  • the conductor pattern 35 and the conductor pattern 22L are formed along the Z direction on the z-direction side of the pattern wiring surface formed by the z-direction side surface of 11 and formed on the pattern wiring surface.
  • Conductive patterns formed by laminating sequentially hereinafter referred to as “conductive patterns 35 and 22L
  • the printed wiring board 10 includes (h) a resistive element 31 as a second resistive element embedded near the surface of the insulating layer 12 in the ⁇ Z direction, and (j) a ⁇ Z direction of the insulating layer 12. Side surface and resistance element 31
  • Conductive patterns formed by stacking sequentially hereinafter referred to as “conductive patterns 35 and 25L”).
  • the conductor pattern 35 and the conductor pattern 25L are in the same XY plane.
  • the printed wiring board 10 includes (k) via holes 29 and via holes 29 for interlayer wiring penetrating the printed wiring board 10 in the Z-axis direction. These via holes 29
  • a conductor layer is formed on the inner wall of each of the via holes 29 and via holes 29.
  • One is electrically conductive.
  • the printed wiring board 10 includes (m) a solder mask 27U formed on the + Z direction side surface of the insulating layer 13 and on the + Z direction side surfaces of the conductor patterns 35 and 25U, and (n) Insulation layer 12
  • No solder mask 27U is formed on the + Z direction round pattern, and on the Z direction side round pattern of each of the via hole 29 and the via hole 29.
  • the insulating layers 11, 12, and 13 may be made of epoxy resin, glass cloth impregnated with epoxy resin (hereinafter, may be referred to as "glass epoxy” or “prepredder”), or polyimide.
  • glass epoxy is preferred in terms of dimensional stability, mass productivity and thermal stability.
  • the insulating layers 11, 12, and 13 may be formed using the same material selected from the above materials, or may be formed using different materials.
  • a conductor metal such as copper, aluminum, and stainless steel can be used, and it is preferable to use copper in terms of workability.
  • FIG. 2 schematically shows the configuration of the resistance elements 31 and 31 used for manufacturing the printed wiring board 10.
  • FIG. 2B shows an example of a planar shape of the resistance element 31 having a high resistance value, and FIG. 2C shows a low resistance value.
  • the + Z direction side surface and the Z direction side surface of resistance element 31 have undulations over the entire surface.
  • the arithmetic average height (Ra) of the surface in the Z direction of the resistance element 31 is defined as an arithmetic average height (Ra) of 0.5 to 5 m.
  • the resistance element 31 has a thickness in the Z-axis direction of 5 to 50% of the arithmetic average height (Ra).
  • the metal that is the main component of this resistance element 31 is nickel, conoret, chromium, indium, lanthanum, lithium, tin, tantalum, platinum, iron, palladium, vanadium, titanium, and zirconia. It is particularly preferable to use nickel, chromium and iron, which are preferably selected from at least one selected from the group consisting of nickel, chromium, and iron. This is due to the following two reasons. First, the above-mentioned metals are hardly oxidized even under high temperature conditions of 200 ° C. or more. Second, these metals have a relatively high specific resistance of 5 ⁇ cm or more (hereinafter sometimes referred to as “high specific resistance metals”).
  • alloys can be made relatively easily, and those having various specific resistances can be obtained.
  • an alloy with a metal having a specific resistance of 5 ⁇ cm or less such as copper or aluminum hereinafter sometimes referred to as a “low specific resistance metal”
  • an alloy of these low specific resistance metals is used.
  • the proportion is less than 10% by weight of the whole alloy, an effect that a high corrosion resistance can be obtained without extremely reducing the specific resistance can be obtained.
  • the reason why the thickness of the resistance element 31 is set to 5 to 50% of the arithmetic average height (Ra) is as follows.
  • the reason why the thickness is set to 5% or more is that, in general, the strength is reduced when the thickness is less than 5% of the arithmetic mean height (Ra) at which the thinner the thickness, the higher the resistance can be obtained. This is because it is not possible to obtain a resistance element having a stable current value and a long current path.
  • the reason why the content is set to 50% or less is that if the content exceeds 50%, the occurrence on the rough surface is increased.
  • the recesses are buried, so that not only a high resistance cannot be obtained but also the adhesion to the insulating layer 11 (12) is reduced.
  • the arithmetic average height is 0.5 to 50 m, the surface of the above-described resistance element can be easily roughened, and stability and resistance accuracy can be improved.
  • the meander pattern has a pattern width of 50 ⁇ m and a pattern length of about 100 mm, assuming that the pattern forming surface is flat. Note that, in the present embodiment, the resistance element 31 is
  • the rectangular pattern has a pattern width of 100 ⁇ m and a pattern length of 500 ⁇ m, assuming that the pattern formation surface is a plane.
  • the resistance element 31 is flat in the Z-axis direction.
  • the above-described resistance element 31 can be formed by a plating method, a CVD method, a PVD method, or the like, but it is particularly preferable to use a plating method capable of forming a dense and strong film.
  • a plating method capable of forming a dense and strong film.
  • an electrolytic plating or an electroless plating is appropriately used according to the composition of the resistance element 31.
  • a bath having a composition in which a plurality of the above-mentioned metals or alloys containing these metals are dissolved may be appropriately prepared and used!
  • nickel plating a method using a nickel plating bath (hereinafter, referred to as "nickel plating"! Can be most preferably used. Particularly, it is preferable to add 5 to 15% by weight of phosphorus to the total weight of metal and phosphorus in the nickel plating bath. When the phosphorus content is within this range, when the phosphorus content is less than 5% by weight, pinholes are easily formed in the resistance element, and the resistance value is easily changed. In addition, since the bonding strength between nickel crystals is low, the corrosion resistance to heat, a chemical such as an acid or an alkali tends to decrease. Conversely, if the content exceeds 15% by weight, phosphorus in nickel becomes susceptible to oxidation by oxygen, and when used in a high-temperature air atmosphere, the resistance value may change.
  • the resistance element module 30 shown in FIG. 3A and the resistance element module shown in FIG. 3B Produces Yule 30.
  • the resistance element module 30 includes (i) a support member (hereinafter referred to as “key”).
  • a resistance element 31 formed on the + Z direction side surface is A resistance element 31 formed on the + Z direction side surface.
  • FIG. 16 shows an electron micrograph of the roughened surface 33S of the conductor film 33.
  • the carrier 36 with a conductive film is provided on the surface of the support member 34 on the + Z direction side.
  • a commercially available product that can be manufactured by pressing and pasting 3 may be appropriately selected and used.
  • Examples of the product include Micro-Thin (manufactured by Mitsui Mining & Smelting Co., Ltd.), XTR (manufactured by Ohrin Brass Co., Ltd.), UTC-Foil (manufactured by METFOILS), and the like. Photomicrograph of a cross section of Micro-Thin (manufactured by Mitsui Kinzoku Mining Co., Ltd.) as an example of a carrier 36 with a conductor film
  • the resistance element module 30 has (i) a + Z direction of a support member 34 similar to the support member 34.
  • the carrier 36 with a conductor film like the carrier 36 with a conductor film, supports the support member 34
  • the carrier 36 with a conductive film is used.
  • a dry resist layer 41 is formed (see FIG. 4B).
  • the liquid resist for forming the dry resist layer 41 for example, PER-20 (manufactured by Taiyo Ink Co., Ltd.) can be used.
  • the dry resist layer 41 on the resistive element formation region is removed to form a concave portion 46, and the resist 46 is formed. Expose the surface of the conductor film 33 in the + Z direction
  • the resistive element 31 is formed on the conductive film 33 exposed as described above using a plating method using a bath having a desired composition, a PVD method, a CVD method, or the like.
  • a plating method using a bath having a desired composition a PVD method, a CVD method, or the like.
  • the resistance element 31 having a desired plating thickness that is, a resistance value
  • the composition of the bath and the plating conditions pH, temperature, and current density and energizing time in the case of electrolytic plating
  • That nickel sulfate bath (PH4- 5) with a predetermined condition, for example, 40- 60 ° C, a current density of about 2-6A / dm 2 for 1 minute, when the plated, average thickness 0.5 to 20 m A resistance element can be formed.
  • Nickel sulfate about 300
  • Nickel chloride about 50
  • the dry resist 41 is also removed on the surface on the + Z direction side of the conductor film 33 (
  • the resistance element module 30 is manufactured.
  • the resistance element module 30 is manufactured in the same manner as the resistance element module 30.
  • a method of laminating a dry film resist can be used.
  • a dry film resist examples include HW440 (manufactured by Hitachi Chemical Co., Ltd.).
  • a plurality of concave portions 46 can be formed to form resistance elements having different resistance values, and gold, silver, chromium, iron, vanadium and the like can be formed by physical vapor deposition (PVD). And the + Z direction surface of the conductive films 33, 33 by vapor deposition such as chemical vapor deposition (CVD).
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • the resistive elements 31 and 31 can be formed by vapor deposition on top.
  • An insulating member is provided on the + Z direction side surface of the resistance element module 30 manufactured as described above, and a conductor film 21A is stacked on the insulating member in the + Z direction, and processed under predetermined conditions.
  • the insulating layer 11 and the conductive film 21A are sequentially laminated along the + Z direction by performing a pressure treatment at 185 ° C. and 40 kg / cm 2 for 1 hour (see FIG. 6A).
  • the resistance element 31 is embedded near the surface of the insulating layer 11 on the Z direction side.
  • Examples of such a pre-printer include GEA-67N (manufactured by Hitachi Chemical Co., Ltd.) and R1661 (manufactured by Matsushita Electric Works, Ltd.).
  • the conductor film 21A is the same as the conductor film 33 described above.
  • the carrier member 34 is peeled and removed (see FIG. 6B).
  • a dry film resist 42U is laminated on the entire surface of the conductive film 21A on the + Z direction side, and a dry film resist 42L is laminated on the conductive film 33 in the Z direction.
  • the resist is also removed from the area force on the + Z direction side surface of the conductive film 42U where the above-described conductive pattern 21 is to be formed to form the recess 47U, and the conductive film 42L
  • the resist is also removed from the area force on the surface in the Z direction on which the above-described conductor pattern 22 is to be formed to form a recess 47L (see FIG. 7A).
  • a plating of a desired thickness is applied to the concave portions 47U and 47L by a plating method using a desired bath. This forms the conductor patterns 22U and 22L (see FIG. 7B). Subsequently, the dry film resist 42U is removed (see FIG. 7C).
  • a resist agent is applied to the entire surface of the conductor film 21A and the conductor pattern 22U on the + Z direction side to form a resist 43U.
  • a resist agent is applied to the entire surface of the 22L surface in the Z direction to form a resist 43L (see FIG. 8A). Subsequently, the resists 43U and 43L are removed from regions other than the regions where the conductor patterns 22U and 22L are formed by a known lithography method, and the conductor films 21A and 33 in the region are exposed (see FIG. 8B).
  • the exposed portion of the conductive film 21A is removed by etching until the + Z direction surface of the insulating layer 11 is exposed.
  • the conductive film 33 in the exposed area is removed by etching
  • the conductor patterns 21, 22U are formed on the surface on the direction side, and the insulation layer 11 and the resistance element 31 are formed.
  • the member 50 is obtained in which the conductor patterns 33 and 22L are formed on the surface in the -Z direction (Fig. 8C
  • the XZ plane and the YZ plane of the resistance element 31 are embedded in the insulating layer 11.
  • the resistive element 31 1S at the time of manufacturing the resistive element module 30 formed based on the design value maintains its resistance value accurately.
  • an insulating layer 13 is formed on the surface of the member 50 on the + Z direction side.
  • the same material as that used for forming the above-described insulating layer 11 may be used, or another material may be used.
  • the insulating layer 12 is also formed on the surface of the member 50 in the Z direction. The insulating layer 12 should be formed using the same material as the insulating layer 13 described above. Can do.
  • the above-described carrier with a conductive film 36 is provided.
  • the support member 34 and the support member 34 are peeled off to form the laminate 51 (see FIG. 9B). ).
  • a through hole 49 and a through hole 49 are formed in the laminate 51 using a drill or the like (
  • plating is performed on the entire surface under desired conditions to form a plating film 25A.
  • the thickness of the plating film 25A can be reduced to about 15 m by forming a plating having a thickness of 12 m of chemical copper and 13 to 14 m of electrolytic copper (see FIG. 10B).
  • the + of the plating film 25A including the through-hole 49 and the end of the through-hole 49 on the + Z direction side is determined.
  • Laminate dry film resist 44U on the entire surface in the Z direction. Also, through holes 49
  • Laminate life film resist 44L (see Fig. 11A). And through holes 49 and
  • the dry film resist 44L on the portion is removed by a well-known photolithography method, exposing the plating film 25A in those regions (FIG. 11B).
  • the plating film 25 A and the conductor films 33, 33 in the exposed area are covered with a well-known method.
  • solder masks 27U and 27L are formed on the entire side surface and the Z direction side surface. Thus, the printed wiring board 10 is manufactured.
  • the printed wiring board incorporating the resistance element of the present invention may be further subjected to a treatment such as nickel plating and solder plating, if desired.
  • the resistance elements 31, 31 1S are identical as described above, in the present embodiment.
  • resistance elements 31, 31 are embedded near the surface of the insulating layers 11, 12 in the Z direction, and
  • the conductor pattern wiring surface is formed. Therefore, even if a conductive material layer is provided on the conductive pattern wiring surface and a conductive pattern is formed by a photoetching method or the like, the side surfaces of the resistance elements 31 and 31 are not eroded by the etchant.
  • the average thickness of the resistance elements 31, 31 is determined by calculating the surface roughness of the resistance elements 31, 31 on the Z direction side.
  • the resistance elements 31, 31 and the insulating layers 11, 12 are connected with good adhesion.
  • the protective film is formed to a thickness that does not substantially affect the resistance value of the resistance element 31.
  • a printed wiring board having a built-in resistive element 31 having such a protective film formed thereon is formed as follows. Manufactured.
  • the resistive element module 30 ′ is
  • a protective film 32 is formed between j j j of the conductor film 33 and the resistance element 31.
  • the material of the protective film 3 when the conductor film 33 is a copper film, chromium (Cr), iron (Fe), silver (Ag), gold (Au), vanadium (V), etc. Can be used.
  • the conductor film 33 is a silver film, chromium (Cr), iron (Fe), gold (Au), vanadium (V), or the like can be used.
  • the resistance element module 30 ′ When manufacturing the resistance element module 30 ′, the same as in the case of the resistance element module 30 is used.
  • a liquid resist is applied to the surface in the Z direction to form a dry resist layer 41 (see FIG. 14B).
  • the dry resist layer 41 on the resistive element forming area is removed to form a concave portion 46, thereby forming a resistive element.
  • the surface in the + Z direction of the conductor film 33 in the formation region is exposed to a desired size
  • a protective film 32 is formed on the surface in the Z direction (see FIG. 15A). Where a very thin protective film
  • a sputtering method which is a type of PVD method.
  • a resistive element 31 is formed on the upper surface by a plating method (see FIG. 15B). And the conductor film 33
  • the element module 30 ' is manufactured.
  • the resistance element module 30 ' is manufactured in the same manner as the resistance element module 30.
  • an ultra-thin copper foil with a carrier (Micro-Thin, manufactured by Mitsui Kinzoku Mining Co., Ltd.) was used as a conductor film with a carrier whose surface was roughened.
  • the ultra-thin copper foil with a carrier has a copper layer having a thickness of 3.5 m, and the arithmetic average height (Ra) of the surface of the copper layer is 1.2 ⁇ m.
  • a dry film resist (HW440, manufactured by Hitachi Chemical Co., Ltd.) was laminated on this copper layer, and photolithography was performed under the conditions that the light amount was 110 mJ and the development was performed for 30 seconds using NaCO as a developer.
  • hypophosphorous acid reducing bath (pH 4-5) having the composition shown in Table 3 below, at about 90 ° C,
  • Electroless nickel plating was performed under the condition of 2 minutes. As a result, an electroless nickel film containing 10% by weight of phosphorus was formed. The average thickness of this film was 0.2111, and the ratio to 1 ⁇ a was 16.7%.
  • a printed wiring board having a resistance value lower than that of the resistance element manufactured in (11) above and having the resistance element was manufactured as follows.
  • an ultra-thin copper foil with a carrier having a roughened surface (Micro Thin, manufactured by Mitsui Kinzoku Mining Co., Ltd.) was used.
  • This ultra-thin copper foil with carrier is a 35 m thick electrolytic copper foil carrier 34, a 5 m thick copper layer 33 was formed via an organic adhesive layer.
  • FIG. 17 is a cross-sectional photograph of the surface of the ultra-thin copper foil with carrier shown in FIG. On this surface, copper particles having a diameter of 11 are superimposed on one another to form a highly undulating surface.
  • this surface is referred to as “conductor surface”.
  • a liquid resist (manufactured by Taiyo Ink Co., Ltd., PER-20) was applied to one surface of the ultra-thin copper foil with carrier to form a resist on the resistive element region. Subsequently, the resist was removed by photoetching, and the above conductor surface was exposed through the opening to a size of 100 m in width and 900 m in length.
  • Table 5 shows chromium sulfate bath composition (pH2. 0-2. 7) using, 30- 55 ° C, current density of about 18- 48A / dm 2, subjected to Kuromumetsuki under conditions of about 1 minute Otherwise, the resistive element for Example 2 was formed in the same manner as in (1-2) above.
  • the average thickness of the chrome plating formed here was 1.6 m, and the ratio to Ra was 42%.
  • a very thin copper foil with a carrier having a roughened surface (Micro Thin, manufactured by Mitsui Kinzoku Mining Co., Ltd.) was used.
  • This ultra-thin copper foil with a carrier is obtained by forming a 5 m-thick copper layer 33 on an 35 m-thick electrolytic copper foil carrier 34 via an organic adhesive layer.
  • the arithmetic mean height (Ra) of the surface is 3.8 m.
  • a dry film resist (HW440, manufactured by Hitachi Chemical Co., Ltd.) was laminated on this copper layer, and photolithography was performed under the condition that the amount of light was 110 mJ and Na CO was used as a developing solution for 30 seconds.
  • Graphography was performed to form a meander pattern having a width of about 50 / ⁇ and a length of about 100 mm to form an opening of about 1.2 mm ⁇ 4.5 mm.
  • hypophosphorous acid reduction bath (pH 4-5) having the composition shown in Table 3 above was used at about 90 ° C.
  • Electroless nickel plating was performed under the condition of 2 minutes. As a result, an electroless nickel film containing 10% by weight of phosphorus was formed. The average thickness of this film is 0.19 / z m,
  • the ratio to Ra was 5.0%.
  • a resistance element for Example 15 was manufactured in the same manner as in (11) above, except that electroless nickel plating was performed at about 90 ° C for 5 minutes, containing 10% by weight of phosphorus. An electroless nickel film was formed. The average thickness of this film is 0.6 m, and the ratio to Ra is 50
  • Example 2-1 The average plating thickness and the ratio to Ra of the resistive element for 2-5 are described later. J intends [arc shown in Table 10 [This is, 8. was 3 one 16.7 0/0.
  • a resistance element of Example 3-1-3-12 was produced in the same manner as in (2) above, except that electroless plating was performed using various metals shown in Table 11 instead of nickel.
  • the composition of the plating bath was as shown in Table 6 below.
  • the plating bath was plated under the following conditions: pH 3-5, plating temperature 50-90 ° C, and 1-2 minutes.
  • the metal compounds shown in Table 11 used in the following metal baths include cobalt sulfate, indium sulfate, indium sulfate, lithium sulfate, titanium sulfate, chromium sulfate, tin sulfate, iron sulfate, and vanadium sulfate.
  • sulfuric acid-based compounds such as zirconium sulfate
  • chloride-based compounds such as iron chloride, chloride, and chromium chloride
  • oxides such as tantalum oxide were appropriately selected and used.
  • an ultra-thin copper foil with a carrier with an arithmetic average height of 7 ⁇ m As a supporting member, an ultra-thin copper foil with a carrier with an arithmetic average height of 7 ⁇ m (Olin Blast Co., Ltd.
  • Ultra-thin copper foil with carrier or 3.8 m ultra-thin copper foil with carrier (Micro-Thin, manufactured by Mitsui Kinzoku Mining Co., Ltd.).
  • Table 8 shows the average thickness of nickel plating and the ratio to Ra of the manufactured nickel-plated resistance element for Comparative Example 1.
  • the average plating thickness of the resistance element for Comparative Example 1 was 2.8 / ⁇ , and the ratio of the average plating thickness to Ra was 73.7%.
  • Example 11 The same surface-roughened electrode with a carrier as used in the production of the resistance element for 1 Thin copper foil (Micro-Thin, manufactured by Mitsui Kinzoku Mining Co., Ltd.) was used.
  • an ultra-thin copper foil with a carrier with an arithmetic average height of 7 ⁇ m (made by Aurinblast Co., Ltd.) or an ultra-thin copper foil with a carrier of 3.8 m (Mitsui Metal Mining Micro-Thin) manufactured by KK was used.
  • Table 9 shows the average thickness of the nickel plating formed here and its ratio to Ra.
  • the average plating thickness of the resistance element for Reference Example 1 was 2.3 / ⁇ , and the ratio of the average plating thickness to Ra was 32.9%.
  • the same ultra-thin copper foil with carrier (Micro-Thin, manufactured by Mitsui Mining & Smelting Co., Ltd.) having the roughened surface used in the manufacture of the resistance element for Example 11 was used.
  • a module 30 for manufacturing printed wiring boards was provided.
  • the insulating layer 11 is opposed to the resistance element 31 or 31.
  • a pre-preda (GEA-67N, manufactured by Hitachi Chemical Co., Ltd.) having a thickness of 60 ⁇ m was placed in the container. Then, a copper foil 21A (manufactured by Mitsui Kinzoku Co., Ltd., thickness: 12 m, 3EC-III) is further placed on the surface of the pre-preder not facing the resistance element, and the temperature is set at 185 ° C and 40 kgZcm 2 for 1 hour. A pressure press was performed. After the prepreg was cured, the carrier member 34 was mechanically peeled off.
  • a copper foil 21A manufactured by Mitsui Kinzoku Co., Ltd., thickness: 12 m, 3EC-III
  • Life film resist (HW440, manufactured by Hitachi Chemical Co., Ltd.) was laminated with a laminator. Thereafter, photolithography was performed to provide a concave portion 47U as shown in FIG. 7A.
  • a resist layer 43U was formed in the + Z direction of the copper foil 21A and a resist layer 43U was formed in the Z direction of the copper foil 33 using a laminator or a roll coater as shown in FIG. 8A.
  • the resist layer is removed from the areas not covered with the plating films (conductor patterns) 22U and 22L, and the copper foil 33 is etched until the resistive element 31 is exposed.
  • each of the resistance elements manufactured as described above was subjected to a 10% NaOH solution at 50 ° C. Was used to carry out a black dyeing treatment.
  • a through hole was formed at a predetermined position by a drill, and under the plating conditions shown in Table 8 below, the through hole was formed as described above.
  • a copper plating with a thickness of 15 m was applied to the entire body (see Fig. 10B).
  • an acrylic resin-based dry film resist (HW440, manufactured by Hitachi Chemical Co., Ltd.) was applied on both sides of the copper plated laminate by a laminator, and the resist layer was formed. 44 was formed. Photolithography under the condition of showering Na CO for 30 seconds
  • an opening 25A as shown in FIG. 11B is formed, and etching is performed using an alkaline etchant.
  • Electrodes consisting of 3, 25 L and 35 were formed.
  • the resistance value of the multilayer printed wiring board manufactured as described above was measured using a resistance measuring machine (3244 Hi TESTER, manufactured by HIOKI Co., Ltd.). When the resistance value of each resistor element measured in (6-1) above is used as the target value, how much the measurement result deviates from the target value! 9-11.
  • the deviation amount of each of the resistance elements up to 12 and the resistance elements of Reference Examples 13 to 13 were all 5% or less, and were judged to be good.
  • the resistance element of Example 11-3-12 showed a low value of 3% or less, and was judged to be very good.
  • the displacement of the resistive elements of Comparative Examples 1 and 2 exceeded 5%, and it was not possible to judge that the resistance was good.
  • the resistance value (resistance value 3) at a temperature of 260 ° C. of the resistance elements of the above Examples, Comparative Examples and Reference Examples was measured using a resistance measuring machine (3244 Hi TESTER, manufactured by HIOKI CORPORATION).
  • a force that can judge that the resistance change rate is 5% or less as a good example.
  • the resistance change rate in the case of using the resistance element of 11-3-12 and the resistance element of Reference Example 1-3 is 5 % Or less, which was good.
  • the resistance elements of Examples 1-1 to 3-12 showed even lower values of 3% or less, and were judged to be very good.
  • the resistance element of Comparative Example 2 could not be measured, and the resistance element of Comparative Example 1 had a force of 5% or less. The rate of change was large, and it was not possible to judge it as good.
  • the example was the lowest, followed by the reference example and the comparative example.
  • the resistance change rate of the laminate in the oil dip test can be determined to be good when it is 12% or less.
  • the phosphorus content of Examples 2-1 to 2-5 is 5 to 15% by weight, and the phosphorus contents of the laminates of Reference Examples 2 and 3 are 3% by weight and 17% by weight.
  • the rate of change in resistance after the above oil dip test showed that when the phosphorus content was 5 to 15% by weight, it was possible to produce a laminate having even less error, high structural stability, and high stability.
  • the printed wiring board of the present invention can provide a printed wiring board having a built-in resistive element having a stable and accurate resistance value. Useful as a wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

 プリント配線板において、絶縁層11(12)と;金属を主成分とし、一方側(−Z方向側)の表面において0.5~5μmの算術平均高さの表面粗さを有するとともに、該算術平均高さの5~50%の平均厚みを有し、絶縁層11の一方側の表面付近に埋め込まれ、一方側の表面が絶縁層11の一方側の表面とともに導体パターン配線面を形成する少なくとも1つの抵抗素子311(312)と;当該導体パターン配線面上に形成され、抵抗素子311(312)の端子部と接続された導体パターン351(352)と;を備える。この構成により、幅広い抵抗値範囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を提供することができる。

Description

明 細 書
プリント配線板
技術分野
[0001] 本発明は、プリント配線板に係り、より詳しくは、抵抗素子が内蔵されたプリント配線 板に関する。
背景技術
[0002] 従来から、抵抗素子を内蔵したプリント配線板が実用化されている。こうしたプリント 配線板に内蔵される抵抗素子としては、抵抗素子力スクリーン印刷により形成された もの、エッチングにより形成されたもの及びメツキ法により形成されたものがある。
[0003] スクリーン印刷により形成される抵抗素子は、例えば以下のようにして形成される( 特許文献 1参照)。まず、絶縁体材料層及び導体材料層を積層した後、フォトエッチ ング法により絶縁体材料層上に所望の導体パターンを形成する。引き続き、絶縁体 材料層に形成された所定の導体パターン間にアンダーコート層を形成する。そして、 アンダーコート層及び該アンダーコート層に隣接する導体パターンの端部上にカー ボンペーストをスクリーン印刷し、抵抗素子を配設する。こうして、プリント配線板に内 蔵される抵抗素子が形成される(以下、「従来例 1」という)。なお、アンダーコートを形 成せずに、直接樹脂にペーストを塗布する方法もある。
[0004] また、スクリーン印刷により形成される抵抗素子の形成方法として、銅箔上に例えば
LaB力もなるインクを用いたスクリーン印刷により抵抗素子を配設した後、銅箔上に
6
ぉ ヽて抵抗素子を覆うようにして絶縁層を形成し、当該銅箔をエッチングして所望の 導体パターンを形成する方法も知られている(以下、「従来例 2」という、非特許文献 1 参照)。
[0005] また、エッチングにより形成される抵抗素子は、例えば以下のようにして形成される( 特許文献 2参照)。まず、絶縁材料層、抵抗材料層及び導電材料層を積層した後、 導電材料層上に、所望の抵抗素子の形状に応じた第 1フォトレジストを形成し、エツ チングすることにより導体材料層の選択除去を行う。引き続き、第 1フォトレジストを残 存させたまま、エッチングすることにより、導体材料層における選択除去された領域の 抵抗材料層を選択除去する。次に、第 1フォトレジストを剥離した後に、所望の導体 ノターンの形状に応じた第 1フォトレジストを形成し、エッチングすることにより導体材 料層の選択除去を行う。こうして、プリント配線板に内蔵される抵抗素子が形成される
(以下、「従来例 3」という)。
[0006] また、メツキにより形成される抵抗素子は、例えば以下のようにして形成される(特許 文献 4参照)。まず、絶縁体材料層及び導体材料層を積層した後、フォトエッチング 法により絶縁体材料層上に所望の導体パターンを形成する。引き続き、絶縁体材料 層に形成された所定の導体パターン間に、メツキ法により抵抗素子を形成する。この 抵抗素子の形成に際しては、所定の導体パターン間における絶縁層上及び当該所 定の導体パターンの端部上にメツキを施す。こうして、プリント配線板に内蔵される抵 抗素子が形成される (以下、「従来例 4」という)。
[0007] 特許文献 1:特開平 11 4056号公報
特許文献 2:特開平 4-147695号公報
特許文献 3:米国特許第 6281090号
非特許文献 1 :デュポン社、 "デュポン電子材料 プリント基板内蔵素子"、 [online], 2002.2.15, [2003年 4月 16日検索]、インターネットく URL:http:〃 www.dupont.co.jp I mcm/ apn/ pnnt/ER.html >
発明の開示
[0008] (発明が解決しょうとする課題)
上述した従来例 1から従来例 4の技術は、いずれも簡易にプリント配線板に内蔵さ れる抵抗素子を形成することができるという観点からは、優れたものである。しかし、 従来例 1又は従来例 2のように、スクリーン印刷の技術により形成された抵抗素子(以 下、「印刷抵抗素子」ともいう。)は、印刷後に液状のペーストが流動したり、榭脂ゃ接 着剤などの熱硬化の際の収縮によって、印刷抵抗素子の厚みや幅が変動したり、に じみによって形状が変化したりしゃすぐその結果、抵抗値を精度良く制御することが できない。さらに、表面処理時に力かる熱や抵抗素子上部へのプリプレダを介して他 層を積層する際にかかる熱や圧力によっても抵抗値が変化しやすぐばらつきが大き くなる傾向がある。また、従来例 1の技術では抵抗素子内に榭脂成分が残るため、プ リント配線板に各種電子部品が実装され、実際に使用している最中の基板や電子部 品などの発熱によって温度ドリフトを生じやすぐ安定した抵抗値を維持することが難 しい。また、従来例 2の技術では、 LaBを高温で焼結して抵抗素子を形成するが、こ
6
の時に体積収縮が生じやすい。このため、 LaBは、部分的には銅箔表面に密着でき
6
る力 充分には銅箔表面に追従していないことが多い。例えば、抵抗素子を形成した 後にかかる熱や、形成中に使用する酸やアルカリ等の薬液によって、 LaBと銅箔表
6 面との接合部の強度が低下しやすい。したがって、従来例 1又は従来例 2の技術で は、抵抗素子の抵抗値を所望の値に精度良く形成することができな力つた。また、従 来例 1又は従来例 2の技術では、安定な抵抗値を維持できなかった。
[0009] また、従来例 3では、導体材料層のエッチングを 2回、抵抗材料層のエッチングを 1 回の計 3回のエッチングを行っている。この従来例 3においては、導体材料層に第 1 回目のエッチングを行って、抵抗材料層における抵抗素子となるべき領域以外の領 域上の導体層を除去した後、露出した抵抗材料層の領域をエッチングによって除去 することにより、必要な抵抗素子を形成している。しかし、この抵抗材料層のエツチン グ時には、第 1回目のエッチングによって除去さな力つた導体層領域の下に存在し、 最終的に形成される抵抗素子となるべき抵抗素子材料層の領域の側面もエッチング されることになる。このため、最終的に形成される抵抗素子の幅が減少してしまってい た。
[0010] したがって、従来例 3の技術では、内蔵抵抗素子の抵抗値を所望の値に精度良く 形成することができるとはいえな力 た。なお、従来例 3では、側面侵食による抵抗値 の精度低下よりも大きな精度低下の要因となる抵抗素子の上面における侵食を防止 することを目的として、導体材料層の第 2回目のエッチング時には、抵抗材料を侵食 しないエッチング液を使用することとしている。しかし、従来例 3においては、上記のよ うな抵抗素子の側面がエッチングによって侵食されるため、高 ヽ抵抗値を得るために 微細な幅で長 、抵抗素子を形成することは難し 、ものとなって 、た。
[0011] 従来例 4では、絶縁層上及び導体パターン上という段差のある領域にメツキを施す ことが必要である。ここで、感光性のドライフィルムや液状のレジストマスクをラミネート 又は塗布し、フォトエッチングによって開口部を形成する。フォトエッチングの露光の 際に、導体パターンとの段差に起因して、開口部、とりわけ絶縁層上の開口部を十分 な精度で形成することが難しいものとなっていた。また、従来例 4の技術では、導体と 抵抗素子の界面がほぼ直角に折れ曲がる形となる。このため、後の熱処理工程や実 際の使用の際に熱ストレスが力かった場合に、亀裂が生じやすぐ安定した抵抗値の 維持が難しいものとなっていた。また、導体パターンの間隙部に抵抗素子を形成する 必要があるため、抵抗素子の形状を自由に形成することが困難であった。
[0012] 本発明は、上記の事情のもとでなされたものであり、その目的は、幅広い抵抗値範 囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を提供 することにある。
[0013] (課題を解決するための手段)
本発明のプリント配線板は、絶縁層と;金属を主成分とし、一方側の表面が粗面とさ れ、前記粗面の 5— 50%の平均厚みを有するとともに、前記絶縁層の前記一方側の 表面付近に埋め込まれた少なくとも 1つの抵抗素子と;前記絶縁層の前記一方側の 表面及び前記抵抗素子の前記一方側の表面によって形成される導体パターン配線 面上に形成され、前記抵抗素子それぞれの端子部と接続された導体パターンと;を 備えるプリント配線板である。
[0014] このプリント配線板では、抵抗素子が、一方側の表面が粗ィヒされ、かつ平均厚みが 当該一方側の表面の算術平均高さ (Ra)の 5— 50%とされている。このため、抵抗素 子の両端に接続する導体パターン (以下、「電極」ともよぶ)間における、抵抗素子に おける電流経路の長さを確保しつつ、抵抗素子として安定性を有する平均厚みを確 保できる。すなわち、低抵抗値の抵抗素子を形成する場合には、抵抗素子の平面形 状を、電流経路の幅が広ぐかつ電流経路の長さを短いものとするとともに、抵抗素 子の平均厚みを抵抗素子の一方側の表面における平均算術高さ (Ra)の 50%を上 限として厚くすることにより、安定性及び抵抗値精度の良い抵抗素子を形成すること ができる。また、高抵抗値の抵抗素子を形成する場合には、抵抗素子の平面形状を 、電流経路の幅が狭ぐかつ電流経路の長さを長いものとするとともに、抵抗素子の 平均厚みを一方側の表面における平均算術高さ (Ra)の 5%を下限として薄くするこ とにより、安定性及び抵抗値精度の良い抵抗素子を形成することができる。 [0015] ここで、算術平均高さ (Ra)は、表面粗さの尺度として一般的に用いられるものであ り、 JIS B 0601-2001 (IS04287-1997準拠)によって定義されている量をいう。
[0016] また、このプリント配線板では、抵抗素子が絶縁層の一方側の表面付近に埋め込ま れ、抵抗素子の一方側の表面が、絶縁層の一方側の表面とともに導体パターン配線 面を形成するようになっている。このため、当該導体パターン配線面に銅箔等の導電 材料層を配設して、フォトエッチング法等により導体パターンを形成しても、抵抗素子 の側面がエッチング液により侵食されることはない。
[0017] また、このプリント配線板では、抵抗素子の平均厚みを、抵抗素子の一方側の表面 粗さである算術平均高さ (Ra)の 50%以内としているので、絶縁層との接続面である 抵抗素子の他方側の表面も起伏を有するものとなっている。このため、抵抗素子と絶 縁層とは密着性よく接続されるようになって ヽる。
[0018] また、このプリント配線板では、抵抗素子の一方側の表面と電極の他方側の表面と が接触している。この結果、電極と抵抗素子とが大きな面積で接続することになる。こ のため、熱によってプリント配線板が伸縮した場合にも、接続を維持することができる 。また、接続部分で折れ曲がるといったことがないため、集中応力がかかりにくい構造 とすることができる。このため、接続強度の信頼性を向上させることができる。さらに、 プリント配線板に湾曲が生じた場合でも、抵抗素子や電極が接続面で折れることを防 止することができる。
[0019] したがって、本発明のプリント配線板によれば、幅広 ヽ抵抗値範囲で安定した精度 の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を実現することができる。
[0020] また、このプリント配線板では、前記粗面が、 0. 5— 5 μ mの算術平均高さを有して いる。この範囲となるように上記抵抗素子の表面を粗ィ匕することは容易であり、安定 性の良い抵抗素子を形成することができる。
[0021] 本発明のプリント配線板では、前記抵抗素子の主成分となる金属は、ニッケル、コ ノルト、クロム、インジウム、ランタン、リチウム、錫、タンタル、白金、鉄、ノ《ラジウム、 バナジウム、チタン、及びジルコニウム力もなる群力 選ばれる少なくとも 1つとするこ とができ、ニッケル、クロム及び鉄が特に好ましい。これらの金属を用いると、多様な 抵抗値を有する、高温でも抵抗値の変動の少な 、抵抗素子を製造することができる [0022] ここで、前記抵抗素子は、その総重量に対して、 5— 15%のリンを含有する-ッケ ノレ合金で形成されることとすることができる。
[0023] また、本発明のプリント配線板では、前記抵抗素子の前記一方側表面には、エッチ ング耐性を有する材料カゝら成る保護用被膜が形成されていることとすることができる。 力かる場合には、導体パターンの形成時に行われるエッチングによる抵抗素子の一 方側の表面における侵食を低減することができる。したがって、更に精度の良い抵抗 値を有する抵抗素子を内蔵したプリント配線板を実現することができる。
[0024] なお、本発明のプリント配線板にぉ ヽては、抵抗素子は、メツキ法、 CVD、 PVD等 の種々の方法によって形成することができるが、緻密で強固な膜を形成できることか ら、メツキ法によって形成することが好ましい。
[0025] (発明の効果)
以上説明したように、本発明のプリント配線板によれば、幅広い抵抗値範囲で安定 した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板提供することがで きるという効果を奏する。
図面の簡単な説明
[0026] [図 1]図 1は、本発明に係るプリント配線板の一実施形態の概略的な構成を示す断面 図である。
[図 2A]図 2Aは、図 1における第 1及び第 2の抵抗素子の形状を説明するための図で ある。
[図 2B]図 2Bは、図 1における第 1の抵抗素子の形状を説明するための図である。
[図 2C]図 2Cは、図 1における第 2の抵抗素子の形状を説明するための図である。
[図 3A]図 3 Aは、図 1のプリント配線板の製造に使用される第 1の抵抗素子モジユー ルの概略的な構成を示す図である。
[図 3B]図 3Bは、図 1のプリント配線板の製造に使用される第 2の抵抗素子モジュール の概略的な構成を示す図である。
[0027] [図 4A]図 4Aは、図 3Aの抵抗素子モジュールの製造工程を説明するための図(その 1)である。 [図 4B]図 4Bは、図 3Aの抵抗素子モジュールの製造工程を説明するための図(その
2)である。
[図 4C]図 4Cは、図 3Aの抵抗素子モジュールの製造工程を説明するための図(その
3)である。
[図 5A]図 5Aは、図 3Aの抵抗素子モジュールの製造工程を説明するための図(その
4)である。
[図 5B]図 5Bは、図 3Aの抵抗素子モジュールの製造工程を説明するための図(その
5)である。
[0028] [図 6A]図 6Aは、図 1のプリント配線板の製造工程を説明するための図(その 1)であ る。
[図 6B]図 6Bは、図 1のプリント配線板の製造工程を説明するための図(その 2)である
[図 6C]図 6Cは、図 1のプリント配線板の製造工程を説明するための図(その 3)であ る。
[図 7A]図 7Aは、図 1のプリント配線板の製造工程を説明するための図(その 4)であ る。
[図 7B]図 7Bは、図 1のプリント配線板の製造工程を説明するための図(その 5)である
[図 7C]図 7Cは、図 1のプリント配線板の製造工程を説明するための図(その 6)であ る。
[0029] [図 8A]図 8Aは、図 1のプリント配線板の製造工程を説明するための図(その 7)であ る。
[図 8B]図 8Bは、図 1のプリント配線板の製造工程を説明するための図(その 8)である
[図 8C]図 8Cは、図 1のプリント配線板の製造工程を説明するための図(その 9)であ る。
[図 9A]図 9Aは、図 1のプリント配線板の製造工程を説明するための図(その 10)であ る。 [図 9B]図 9Bは、図 1のプリント配線板の製造工程を説明するための図(その 11)であ る。
[0030] [図 10A]図 10Aは、図 1のプリント配線板の製造工程を説明するための図(その 12) である。
[図 10B]図 10Bは、図 1のプリント配線板の製造工程を説明するための図(その 13)で ある。
[図 11A]図 11Aは、図 1のプリント配線板の製造工程を説明するための図(その 14) である。
[図 11B]図 11Bは、図 1のプリント配線板の製造工程を説明するための図(その 15)で ある。
[図 12A]図 12Aは、図 1のプリント配線板の製造工程を説明するための図(その 16) である。
[図 12B]図 12Bは、図 1のプリント配線板の製造工程を説明するための図(その 17)で ある。
[0031] [図 13A]図 13Aは、変形例のプリント配線板の製造に使用される第 1の抵抗素子モジ ユールの概略的な構成を示す図である。
[図 13B]図 13Bは、変形例のプリント配線板の製造に使用される第 2の抵抗素子モジ ユールの概略的な構成を示す図である。
[図 14A]図 14Aは、図 13Aの抵抗素子モジュールの製造工程を説明するための図( その 1)である。
[図 14B]図 14Bは、図 13Aの抵抗素子モジュールの製造工程を説明するための図( その 2)である。
[図 14C]図 14Cは、図 13Aの抵抗素子モジュールの製造工程を説明するための図( その 3)である。
[0032] [図 15A]図 15Aは、図 13Aの抵抗素子モジュールの製造工程を説明するための図( その 4)である。
[図 15B]図 15Bは、図 13Aの抵抗素子モジュールの製造工程を説明するための図( その 5)である。 [図 15C]図 15Cは、図 13Aの抵抗素子モジュールの製造工程を説明するための図( その 6)である。
[図 16]図 16は、銅箔 (導体フィルム) 33の表面 33Sを示す図面代用写真 (顕微鏡 写真)である。
[図 17]図 17は、銅箔 (導体フィルム) 33の断面を示す図面代用写真 (顕微鏡写真) である。
発明を実施するための最良の形態
[0033] 以下、本発明の一実施形態を、図 1一図 10を参照して説明する。
図 1には、本発明の一実施形態に係るプリント配線板 10の構成が XZ断面図にて示 されている。このプリント配線板 10は、抵抗素子を 2つ内蔵したプリント配線板である
[0034] 図 1に示されるように、このプリント配線板 10は、(a)絶縁層 11と、(b)絶縁層 11の
+Z方向側表面に形成された、 +Z方向に沿って導体パターン 21と導体パターン 22 Uとが順次積層されて形成された導体パターン (以下、「導体パターン 21, 22U」と表 記する)を備えている。ここで、導体パターン 21と導体パターン 22Uとは同一の XY平 面形状を有している。
[0035] また、プリント配線板 10は、(c)絶縁層 11及び導体パターン 21, 22Uの +Z方向側 表面上に形成された絶縁層 13と、(d)絶縁層 13の +Z方向側表面に形成された、 + Z方向に沿って導体パターン 35と導体パターン 25Uとが順次積層されて形成された
3
導体パターン (以下、「導体パターン 35 , 25U」と表記する)を備えている。ここで、導
3
体パターン 35と導体パターン 25Uとは同一の XY平面形状を有している。
3
[0036] また、プリント配線板 10は、 (e)絶縁層 11の- Z方向側表面付近に埋め込まれた第 1の抵抗素子である抵抗素子 31と、(f)絶縁層 11の - Z方向側表面と抵抗素子 31
1 1 の z方向側表面とが形成するパターン配線面の z方向側であって、当該パターン 配線面上に形成された、 Z方向に沿って導体パターン 35と導体パターン 22Lとが
1
順次積層されて形成された導体パターン (以下、「導体パターン 35 , 22L
1 」と表記す る)と、(g)絶縁層 11の Z方向側表面、抵抗素子 31の Z方向側表面及び導体パ ターン 35 , 22Lの Z方向側表面に形成された絶縁層 12とを備えている。ここで、導 体パターン 35と導体パターン 22Lとは同一の XY平面形状を有している。
1
[0037] また、プリント配線板 10は、(h)絶縁層 12の- Ζ方向側表面付近に埋め込まれた第 2の抵抗素子である抵抗素子 31と、(j)絶縁層 12の - Z方向側表面と抵抗素子 31
2 2 の Z方向側表面とが形成するパターン配線面の Z方向側であって、当該パターン 配線面上に形成された、 Z方向に沿って導体パターン 35と導体パターン 25Lとが
2
順次積層されて形成された導体パターン (以下、「導体パターン 35 , 25L」と表記す
2
る)とを備えている。ここで、導体パターン 35と導体パターン 25Lとは同一の XY平面
2
形状を有している。
[0038] また、プリント配線板 10は、(k)プリント配線板 10を Z軸方向に貫ぐ層間配線のた めのバイァホール 29及びバイァホール 29を備えている。これらのバイァホール 29
1 2 1 及びバイァホール 29それぞれの内壁には導体層が形成されており、また、バイァホ
2
ール 29及びバイァホール 29それぞれの +Z方向側端部及び Z方向端部にはラウ
1 2
ンドパターンを形成する導体パターンが形成されている。なお、ノィァホール 29及
1 びバイァホール 29それぞれの内壁の導体層とラウンドパターンを形成する導体パタ
2
一ンとは電気的に導通している。
[0039] また、プリント配線板 10は、(m)絶縁層 13の +Z方向側表面上及び導体パターン 3 5 , 25Uの +Z方向側表面上に形成されたソルダーマスク 27Uと、(n)絶縁層 12の—
3
Z方向側表面上及び導体パターン 35 , 25Lの +Z方向側表面上に形成されたソル
2
ダーマスク 27Lとを備えている。なお、バイァホール 29及びバイァホール 29それぞ
1 2 れの +Z方向側のラウンドパターン上にはソルダーマスク 27Uは形成されず、また、 ノィァホール 29及びバイァホール 29それぞれの Z方向側のラウンドパターン上に
1 2
はソルダーマスク 27Lは形成されな!、ようになって!/、る。
[0040] 絶縁層 11, 12, 13の材料としては、エポキシ榭脂、ガラスクロスにエポキシ榭脂を 含浸させたもの(以下、「ガラスエポキシ」又は「プリプレダ」ということがある。)、ポリイ ミド等を使用することができ、ガラスエポキシを使用することが、寸法安定性、量産性 及び熱安定性の面カゝら好ましい。なお、絶縁層 11, 12, 13は、上記のような材料か ら選ばれる同一の材料を用いて形成してもよ ヽし、互いに異なる材料を用いて形成し てもよい。 [0041] 導体パターン 21 , 22, 23の材料としては、銅、アルミニウム、ステンレススチール等 の導体金属を使用することができ、加工性の点力も銅を使用することが好ましい。
[0042] 図 2には、プリント配線板 10の製造に使用される抵抗素子 31 , 31の構成が概略
1 2
的に示されている。ここで、図 2Aには、抵抗素子 31 (j = l— 2)及びその周辺の XZ 断面図が、抵抗素子 31の表面粗さを強調した態様で示されている。また、図 2Bには 、高抵抗値を有する抵抗素子 31の平面形状の例が示され、図 2Cには、低抵抗値を
1
有する抵抗素子 31の平面形状の例が示されている。
2
[0043] 図 2Aに示されるように、抵抗素子 31の +Z方向側表面及び Z方向側表面には全 面にわたって起伏が形成されている。ここで、抵抗素子 31の Z方向側表面の算術 平均高さ (Ra)は、 0. 5— 5 mの算術平均高さ (Ra)とされて 、る。そして、抵抗素 子 31の Z軸方向厚みは、算術平均高さ(Ra)の 5— 50%とされている。
[0044] この抵抗素子 31の主成分となる金属は、ニッケル、コノ レト、クロム、インジウム、ラ ンタン、リチウム、錫、タンタル、白金、鉄、パラジウム、バナジウム、チタン、及びジル コ -ゥム力 なる群力 選ばれる少なくとも 1つとすることが好ましぐニッケル、クロム 及び鉄とすることが、特に好ましい。これは、以下の 2つの理由によるものである。第 1 に、上記の金属は、 200°C以上の高温条件下においても酸ィ匕されにくい。第 2に、こ れらの金属は、 5 μ Ω cm以上という比較的高い比抵抗を有しており(以下、「高比抵 抗金属」ということがある。)、上記の金属以外の金属とも比較的容易に合金を作るた め、多様な比抵抗を有するものを得ることができるからである。例えば、銅やアルミ- ゥム等といった 5 Ω cm以下の比抵抗を有する金属(以下、「低比抵抗金属」というこ とがある。)との合金とした場合、これらの低比抵抗金属の割合を合金全体の 10重量 %未満とすると、比抵抗を極端に小さくせずに高い耐食性を得られるといった効果が 得られる。
[0045] ここで、抵抗素子 31の厚みを、算術平均高さ(Ra)の 5— 50%としているのは、以 下の理由による。すなわち 5%以上としているのは、一般的には、厚みの薄い方が高 い抵抗を得ることができる力 算術平均高さ (Ra)の 5%未満の厚みでは、強度が低 下するため、安定した抵抗値を有する電流経路の長い抵抗素子を得ることができな いことによる。また、 50%以下としているのは、 50%を超えると粗面表面における起 伏が埋められてしまうため、高い抵抗を得ることができないだけでなぐ絶縁層 11 (12 )との密着性が低下するためである。また、算術平均高さを 0. 5— 50 mとすると、上 述した抵抗素子の表面を容易に粗ィ匕することができ、安定性及び抵抗精度を高める ことができる。
[0046] 図 2Bに示される抵抗素子 31の平面形状のパターンは、本実施形態では、パター
1
ン形成面が平面であるとしたときのパターン幅が 50 μ m、パターン長が約 100mmの ミアンダパターンとなっている。なお、本実施形態では、抵抗素子 31は、 Z軸方向の
1
平均厚みとして 0. 2 mを有している。
[0047] また、図 2Cに示される抵抗素子 31の平面形状のパターンは、本実施形態では、
2
パターン形成面が平面であるとしたときのパターン幅が 100 μ m、パターン長が 500 μ mの矩形パターンである。なお、本実施形態では、抵抗素子 31は、 Z軸方向の平
2
均厚みとして 0. 4 mを有している。
[0048] 上述した抵抗素子 31は、メツキ法、 CVD法、 PVD法等によって形成することがで きるが、緻密で強固な膜の形成が可能であるメツキ法を使用することが特に好ましい 。メツキ法による場合には、抵抗素子 31の組成に応じて電解メツキ又は無電解メツキ を適宜使用する。メツキ浴は、上述した各種の金属又はこれらを含む合金を複数溶 解した組成の浴を適宜調製して使用すればよ!ヽ。
[0049] メツキ法の中でも、ニッケルメツキ浴を用いる方法(以下、「ニッケルメツキ」と!、う)を 最も好適に使用することができる。特に、ニッケルメツキ浴中に、金属とリンの合計重 量に対して、 5— 15重量%のリンを添カ卩しておくことが好ましい。リンの含有率をこの 範囲とするのは、リンの含有率が 5重量%未満では、前記抵抗素子にピンホールが 生じやすくなり、抵抗値が変化しやすくなる。また、ニッケル結晶間の結合強度が小さ いために、熱や酸、アルカリ等の薬液に対する耐食性が低下する傾向があることによ る。逆に 15重量%を超えると、ニッケル内のリンが酸素によって酸ィ匕を受けやすくなり 、高温の空気雰囲気下で使用された場合には、抵抗値が変化するおそれがあること による。
[0050] 次に、プリント配線板 10の製造工程について説明する。
[0051] まず、図 3Aに示される抵抗素子モジュール 30及び図 3Bに示される抵抗素子モジ ユール 30を製造する。ここで、抵抗素子モジュール 30は、(i)支持部材 (以下、「キ
2 1
ャリア部材」又は「キャリア」ということがある。) 34の +Z方向側表面に銅フィルム等の
1
導体フィルム 33が積層された導体フィルム付キャリア 36と、 (ii)導体フィルム 33の
1 1 1
+Z方向側表面上に形成された抵抗素子 31とを備えている。ここで、導体フィルム 3
1
3の + Z方向側表面には、算術平均高さ (Ra)が所定値となるように租面化処理が施
1
されている。導体フィルム 33の粗ィ匕された表面 33Sの電子顕微鏡写真を図 16に示
1 1
す。
[0052] 導体フィルム付キャリア 36は、支持部材 34の +Z方向側表面上に導体フィルム 3
1 1
3を圧着して貼り付けて製造してもよぐ市販品を適宜選択して使用してもよい。市販
1
品としては、例えば、 Micro— Thin (三井金属鉱業 (株)製)、 XTR (オーリンブラス( 株)製)、 UTC— Foil(METFOILS社製)等を挙げることができる。導体フィルム付キ ャリア 36の例として、 Micro— Thin (三井金属鉱業 (株)製)の断面図の顕微鏡写真
1
を、図 17に示す。この導体フィルム付キャリアは、導体フィルム 33がキャリア 34に接
1 1 着層を介して貼り付けられたものである。
[0053] また、抵抗素子モジュール 30は、(i)支持部材 34と同様の支持部材 34の +Z方
2 1 2 向側表面に、導体フィルム 33と同様の導体フィルム 33が積層された導体フィルム
1 2
付キャリア 36と、(ii)導体フィルム 33の +Z方向側表面上に形成された抵抗素子 31
2 2
とを備えている。
2
[0054] 導体フィルム付キャリア 36は、導体フィルム付キャリア 36と同様に、支持部材 34
2 1 2 の +Z方向側表面上に導体フィルム 33を圧着して貼り付けて製造してもよぐ市販品
2
を適宜選択して使用してもよい。市販品としては、導体フィルム付キャリア 36の場合
1 と同様のものを採用することができる。
[0055] 抵抗素子モジュール 30の製造に際しては、まず、導体フィルム付キャリア 36を用
1 1 意する(図 4A参照)。引き続き、導体フィルム 33の +Z方向側表面に液体レジストを
1
塗布して、ドライレジスト層 41を形成する(図 4B参照)。ここで、ドライレジスト層 41を 形成する液体レジストとしては、例えば、 PER— 20 (太陽インキ (株)製)等を用いるこ とがでさる。
[0056] 次に、抵抗素子形成領域上のドライレジスト層 41を除去して凹部 46を形成し、抵 抗素子形成領域における導体フィルム 33の +Z方向側表面を、所望の大きさで露
1
出させる(図 4C参照)。力かる抵抗素子形成領域上のドライレジストの除去は、周知 のフォトリソグラフィ法等を用いて行う。
[0057] 次 、で、所望の組成を有する浴を用いたメツキ法や、 PVD、 CVD等の手法を用い て、上記のように露出した導体フィルム 33上に抵抗素子 31を形成する。メツキ法に
1 1
よる場合には、浴の組成とメツキ条件 (pH、温度、電解メツキの場合には電流密度と 通電時間)を適宜調節することにより、所望のメツキの厚み、すなわち抵抗値を有する 抵抗素子 31を形成することができる(図 5A参照)。例えば、下記の組成の浴を用い
1
る硫酸ニッケル浴 (PH4— 5)を用いて、所定の条件、例えば、 40— 60°C、電流密度 約 2— 6A/dm2で 1分間、メツキを行うと、平均厚み 0. 20 mの抵抗素子を形成する ことができる。
[0058] [表 1] 電解ニッケル浴組成 ( g /L )
硫酸ニッケル 約 3 0 0
塩化二ッケル 約 5 0
ホウ酸 約 4 0
[0059] 引き続き、導体フィルム 33の +Z方向側表面上力もドライレジスト 41を除去する(
1 1
図 5B参照)。こうして、抵抗素子モジュール 30が製造される。
1
[0060] 抵抗素子モジュール 30は、抵抗素子モジュール 30と同様にして製造される。
2 1
[0061] なお、ドライレジスト層 41の形成にあたっては、ドライフィルムレジストをラミネートす る方法を使用することができる。こうしたドライフィルムレジストとしては、例えば、 HW4 40 (日立化成 (株)製)等を挙げることができる。
[0062] また、メツキ法としては、下記表 2のメツキ浴を用いた無電解メツキ法を使用すること ちでさる。
[0063] [表 2] 無電解ニッケル一リン浴組成 ( g /L )
硫酸ニッケル 2 1〜2 6
次亜リン酸ナトリウム 1 6〜 2 1 酢酸ナトリウム 約 2 5 クェン酸ナトリウム 約 1 5
硫酸 適宜
[0064] なお、複数の複数凹部 46を形成し、抵抗値が互いに異なる抵抗素子を形成するこ ともでき、また、金、銀、クロム、鉄、バナジウム等を物理的気相成長法 (PVD)、化学 的気相成長法 (CVD)等の蒸着法によって導体フィルム 33 , 33の +Z方向側表面
1 2
上に蒸着させて抵抗素子 31 , 31を形成することもできる。
1 2
[0065] 上述のようにして製造した抵抗素子モジュール 30の +Z方向側表面上に絶縁部材 を配設し、この絶縁部材の +Z方向に導体フィルム 21 Aを重ね、所定の条件下で処 理、例えば、 185°C、 40kg/cm2で 1時間の加圧処理をすることにより、絶縁層 11及 び導体フィルム 21Aを +Z方向に沿って順次積層させる(図 6A参照)。この結果、抵 抗素子 31が絶縁層 11の Z方向側表面付近に埋め込まれる。ここで、絶縁部材 11
1
としては、例えば、 GEA— 67N (日立化成 (株)製)、 R1661 (松下電工 (株)製)等の プリプレダを挙げることができる。また、導体フィルム 21Aは、上記の導体フィルム 33
1
, 33と同様の材料で構成されている。
2
[0066] この後、キャリア部材 34を剥離除去する(図 6B参照)。
1
[0067] 次に、導体フィルム 21Aの +Z方向側表面の全面にドライフィルムレジスト 42Uをラ ミネートするとともに、導体フィルム 33の Z方向にドライフィルムレジスト 42Lをラミネ
1
ートする(図 6C参照)。
[0068] 次いで、周知のフォトリソグラフィ法により、導体フィルム 42Uの +Z方向側表面上 の上述した導体パターン 21を形成すべき領域力もレジストを除去して凹部 47Uを形 成するとともに、導体フィルム 42Lの Z方向側表面上の上述した導体パターン 22を 形成すべき領域力もレジストを除去して凹部 47Lを形成する(図 7A参照)。
[0069] 次に、所望の浴を用いたメツキ法により、凹部 47U, 47Lに所望の厚みのメツキを施 すことにより、導体パターン 22U, 22Lを形成する(図 7B参照)。引き続き、ドライフィ ルムレジスト 42Uを除去する(図 7C参照)。
[0070] 次いで、導体フィルム 21 A及び導体パターン 22Uの +Z方向側表面の全面にレジ スト剤を塗布してレジスト 43Uを形成する。また、導体フィルム 33及び導体パターン
1
22Lの Z方向側表面の全面にレジスト剤を塗布してレジスト 43Lを形成する(図 8A 参照)。引き続き、周知のリソグラフィ法によって導体パターン 22U, 22Lが形成され た以外の領域部分から、レジスト 43U, 43Lを除去し、その領域部分の導体フィルム 21A, 33を露出させる(図 8B参照)。
1
[0071] 次に、絶縁層 11の +Z方向側においては、絶縁層 11の +Z方向表面が露出する まで、露出させた領域部分の導体フィルム 21Aをエッチングにより除去する。一方、 絶縁層 11の Z方向では、絶縁層 11の Z方向表面及び抵抗素子 31の Z方向表
1
面が露出するまで、露出させた領域部分の導体フィルム 33をエッチングにより除去
1
する。こうして、抵抗素子 31がー Z方向側表面付近に埋め込まれた絶縁層 11の +Z
1
方向側表面上に導体パターン 21, 22Uが形成され、絶縁層 11及び抵抗素子 31の
1
-Z方向側表面上に導体パターン 33 , 22Lが形成された部材 50が得られる(図 8C
1
参照)。ここで、抵抗素子 31の XZ面及び YZ面は絶縁層 11に埋め込まれているの
1
で、エッチングにより浸食されることはない。この結果、設計値に基づいて形成された 抵抗素子モジュール 30の製造時の抵抗素子 31 1S その抵抗値を精度よく維持し
1 1
つつ部材 50に実装されることになる。
[0072] 引き続き、導体パターン 21, 22Uと、これから形成される絶縁層 13との密着性の向 上、及び、導体パターン 33 , 22L、これから形成される絶縁層 12との密着性の向上
1
のため、導体パターン 21, 22U及び導体パターン 33, 22Lの黒化処理を行う。かか
1
る黒化処理は、導体パターン 21, 22U及び導体パターン 33, 22Lの表面をアルカリ
1
溶液で処理することにより行われる。
[0073] 次いで、部材 50の +Z方向側表面上に絶縁層 13を形成する。ここで、絶縁層 13と しては、上述した絶縁層 11を生成するために使用したのと同様のものを使用してもよ ぐまた、他の材料を使用してもよい。一方、部材 50の Z方向側表面上にも絶縁層 1 2を形成する。絶縁層 12は、上記の絶縁層 13と同様のものを使用して形成すること ができる。
[0074] 次に、絶縁層 13の +Z方向側の表面上に、前述した導体フィルム付キャリア 36と
1 同様に構成されている導体フィルム付キャリア 36を、導体フィルム 33が絶縁層 13の
3 3
+Z方向側表面と対向するように重ねる。一方、絶縁層 12の Z方向側表面上には、 前述した抵抗素子モジュール 30を、抵抗素子 31が絶縁層 12の Z方向側表面と
2 2
対向するように重ねる(図 9A参照)。
[0075] 引き続き、所望の条件下、例えば、約 185°C、約 40kgZm2で 1時間加圧した後、 支持部材 34及び支持部材 34を剥離除去して積層体 51を形成する(図 9B参照)。
3 2
[0076] 次いで、積層体 51に、ドリル等を用いて、貫通孔 49及び貫通孔 49を形成する(
1 2
図 10A参照)。引き続き、積層体 51の +Z方向側表面及び Z方向側表面の全面、 並びに貫通孔 49及び貫通孔 49の内壁に、所望の条件下、例えば、下記表 3のメッ
1 2
キ浴を用いたメツキ法により、所望の条件でその全面にメツキを施し、メツキ膜 25Aを 形成する。具体的には、化学銅 1一 2 mおよび電解銅 13— 14 mの厚みのメツキ を形成することにより、メツキ膜 25Aの厚みを約 15 mとすることができる(図 10B参 照)。
[0077] 引き続き、貫通孔 49及び貫通孔 49の +Z方向側端部を含めたメツキ膜 25Aの +
1 2
Z方向側表面の全面にドライフィルムレジスト 44Uをラミネートする。また、貫通孔 49
1 及び貫通孔 49の Z方向側端部を含めたメツキ膜 25Aの Z方向側表面の全面にド
2
ライフイルムレジスト 44Lをラミネートする(図 11A参照)。そして、貫通孔 49及び貫
1 通孔 49の +Z方向側端部領域、並びに前述した導体パターン 35 , 25Uの形成領
2 3 域以外の領域部分上のドライフィルムレジスト 44Uと、貫通孔 49及び貫通孔 49の
1 2
Z方向側端部領域、並びに前述した導体パターン 35 , 25Lの形成領域以外の領域
2
部分上のドライフィルムレジスト 44Lとを、周知のフォトリソグラフィ法により除去し、そ れらの領域部分のメツキ膜 25Aを露出させる(図 11B)。
[0078] 次に、露出された領域部分のメツキ膜 25A及び導体フィルム 33 , 33を、周知のェ
2 3
ツチング法により除去し、導体パターン 35 導体パターン 35
3, 25U、
2, 25、バイァホ ール 29及びバイァホール 29を形成する(図 12A参照)。引き続き、バイァホール 29
1 2
及びバイァホール 29の双方の +Z方向側端部及び Z方向側端部を除く +Z方向 側表面及び Z方向側表面の全面にソルダマスク 27U, 27Lを形成する。こうして、 プリント配線板 10が製造される。
[0079] この後、本発明の抵抗素子を内蔵するプリント配線板には、所望により、ニッケルメ ツキゃノヽンダメツキ等の処理をさらに行うこともできる。
[0080] 以上説明したように、本実施形態では、抵抗素子 31 , 31 1S Z方向側の表面に
1 2
おいて 0. 5— 5 mの算術平均高さ (Ra)の表面粗さを有するとともに、その算術平 均高さ(Ra)の 5— 50%の平均厚み有している。このため、抵抗素子 31 , 31の両端
1 2 に接続する導体パターン間における、抵抗素子 31 , 31における電流経路の長さを
1 2
確保しつつ、抵抗素子 31 , 31として安定性を有する平均厚みを確保できる。
1 2
[0081] また、抵抗素子 31 , 31が絶縁層 11, 12の Z方向の表面付近に埋め込まれ、抵
1 2
抗素子 31 , 31の Z方向側の表面力 絶縁層 11, 12の Z方向側の表面とともに
1 2
導体パターン配線面を形成するようになっている。このため、当該導体パターン配線 面に導電材料層を配設して、フォトエッチング法等により導体パターンを形成しても、 抵抗素子 31 , 31の側面がエッチング液により侵食されることはない。
1 2
[0082] また、抵抗素子 31 , 31の平均厚みを、抵抗素子 31 , 31の Z方向側の表面粗
1 2 1 2
さである算術平均高さ (Ra)の 50%以内としているので、絶縁層 11, 12との接続面 である抵抗素子 31 , 31の +Z方向側の表面も起伏を有するものとなっている。この
1 2
ため、抵抗素子 31 , 31と絶縁層 11, 12とは密着性よく接続されるようになっている
1 2
[0083] したがって、本実施形態によれば、幅広 ヽ抵抗値範囲で安定した精度の良 、抵抗 値を有する抵抗素子を内蔵したプリント配線板を得ることができる。
[0084] なお、抵抗素子の数を限定して説明したが、抵抗素子の数は特に限定されることは ない。
[0085] また、抵抗素子 31 (j = l, 2)の Z方向側表面が、図 8Cにおけるエッチングや図 1 2Aにおけるエッチングに耐性のある保護膜で被覆されている構成とすることもできる 。ここで、保護膜は、抵抗素子 31の抵抗値に実質的に影響を与えない厚みに形成さ れる。
[0086] こうした保護膜が形成された抵抗素子 31を内蔵したプリント配線板は、次のようにし て製造される。
[0087] まず、図 13Aに示される抵抗素子モジュール 30 '及び図 13Bに示される抵抗素子
1
モジュール 30 'を製造する。ここで、抵抗素子モジュール 30 'は、上述した抵抗素子
2 j
モジュール 30 (図 3A及び図 3B参照)と比べて、導体フィルム 33と抵抗素子 31との j j j 間に保護膜 32が形成されている点のみが異なる。ここで、保護膜 3 の材料としては 、導体フィルム導体フィルム 33が銅フィルムである場合には、クロム(Cr)、鉄(Fe)、 銀 (Ag)、金 (Au)、バナジウム (V)等を使用することができる。また、導体フィルム導 体フィルム 33が銀フィルムである場合には、クロム(Cr)、鉄(Fe)、金 (Au)、バナジ ゥム (V)等を使用することができる。
[0088] 抵抗素子モジュール 30 'の製造に際しては、抵抗素子モジュール 30の場合と同
1 1
様にして、導体フィルム付キャリア 36を用意し(図 14A参照)、導体フィルム 33の +
1 1
Z方向側表面に液体レジストを塗布して、ドライレジスト層 41を形成し(図 14B参照)、 抵抗素子形成領域上のドライレジスト層 41を除去して凹部 46を形成し、抵抗素子形
1
成領域における導体フィルム 33の +Z方向側表面を、所望の大きさで露出させる(
1
図 14C参照)。
[0089] 次いで、メツキ法、 CVD法、 PVD法等を用いて凹部 46内の導体フィルム 33の +
1 1
Z方向側表面上に保護膜 32を形成する(図 15A参照)。ここで、非常に薄い保護膜
1
32を形成するには、 PVD法の一種であるスパッタリング法を好適に使用することが
1
できる。
[0090] 次に、抵抗素子モジュール 30の場合と同様にして、保護膜 32の +Z方向側表面
1 1
上にメツキ法により抵抗素子 31を形成する(図 15B参照)。そして、導体フィルム 33
1 1 の +Z方向側表面上力もドライレジスト 41を除去する(図 15C参照)。こうして、抵抗
1
素子モジュール 30 'が製造される。
1
[0091] 抵抗素子モジュール 30 'は、抵抗素子モジュール 30と同様にして製造される。
2 1
実施例
[0092] 以下に、本発明のプリント配線板の製造方法、及び製造されたプリント配線板の特 性について、実施例を用いて詳細に説明する。なお、本実施例では、ニッケルメツキ 等による抵抗素子 (表 8, 9参照)の形成を例に挙げて説明するが、本発明は、以下 の実施例に何ら制限されるものではな 、。
[0093] [1]実施例 1用抵抗素子の製造
(1 1)実施例 1 1用抵抗素子の製造
支持部材として、表面が粗化されたキャリア付導体フィルムとして、キャリア付極薄 銅箔 (三井金属鉱業 (株)製、 Micro— Thin)を使用した。このキャリア付極薄銅箔は 、 3.5 m厚みの銅層が形成されており、この銅層の表面の算術平均高さ(Ra)は 1. 2 μ mである。
[0094] ドライフィルムレジスト(日立化成 (株)製、 HW440)を、この銅層の上にラミネートし 、光量 110mJ、 Na COを現像液として 30秒間現像するという条件でフォトリソグラフ
2 3
ィを行い、幅約 50 πι、長さ約 100mmのミアンダパターンを形成して、約 1. 2mm
X 4. 5mmの開口部を形成した。
[0095] ついで、下記表 3に示す組成の次亜リン酸還元浴 (pH4— 5)を用い、約 90°C、 1一
2分間の条件の下で、無電解ニッケルメツキを行った。これによつて、 10重量%のリン を含有する無電解ニッケル膜が形成された。この膜の平均厚みは 0. 2 111でぁり、1^ aに対する割合は 16. 7%であった。
[0096] [表 3] 無電解ニッケル一リン浴組成 含有量 (gノ L ) 硫酸ニッケル濃度 2 1〜2 6 次亜リン酸ナトリウム 1 6〜2 1 酢酸ナトリウム 約 2 5 クェン酸ナトリウム 約 1 5
硫酸 適宜
[0097] (1 2)実施例 1 2用抵抗素子の製造
上記(1 1)で製造した抵抗素子よりも抵抗値の低!、抵抗素子を有するプリント配線 板を、以下のようにして製造した。
[0098] 支持部材として、表面が粗化されたキャリア付極薄銅箔 (三井金属鉱業 (株)製、 Mi cro— Thin)を使用した。このキャリア付極薄銅箔は、 35 m厚みの電解銅箔キャリア 34に、有機接着層を介して 5 m厚みの銅層 33が形成されたものであり、この銅層
2 2
の表面の算術平均高さ (Ra)は 3. 8 mである。図 16で示したキャリア付極薄銅箔 表面を、断面写真として示したものが図 17である。この表面には、直径 1一 の 銅粒子が重なり合って存在し、起伏に富んだ表面を形成している。以下、この表面を 「導体表面」という。
[0099] このキャリア付極薄銅箔の片面に、液体レジスト(太陽インキ (株)製、 PER— 20)を 塗布して、抵抗素子領域上にレジストを形成させた。引き続き、このレジストをフォトェ ツチングして除去し、開口部から上記の導体表面を幅 100 m、長さ 900 mの大き さで露出させた。
[0100] 次に、下記表 4に示す組成の硫酸ニッケル浴 (pH4— 5)を用い、 40— 60°C、電流 密度約 2— 6A/dm2、約 1分間という条件の下でニッケルメツキを行い、抵抗素子を形 成した。ここで形成されたニッケルメツキの平均厚みは 0. 40 mであり、 Raに対する 割合は 10. 5%であった。
[0101] [表 4] 硫酸ニッケル浴組成 各成分の含有量 (g / L ) 硫酸ニッケル 約 3 0 0
塩化ニッケル 約 5 0
硼酸 約 4 0
[0102] なお、この後に、レジストをレジスト剥離液にて剥がし、抵抗素子モジュール 30を製
2 し 7こ。
[0103] (1 3)実施例 1 3用抵抗素子の製造
下記表 5に示す組成の硫酸クロム浴 (pH2. 0-2. 7)を用い、 30— 55°C、電流密 度約 18— 48A/dm2、約 1分間という条件の下でクロムメツキを行った他は上記(1—2 )と同様にして、実施例 2用の抵抗素子を形成した。ここで形成されたクロムメツキの 平均厚みは 1. 6 mであり、 Raに対する割合は 42%であった。
[0104] [表 5] クロム浴組成 各成分の含有量 (g /L ) 硫酸クロム 1 8 0〜2 2 0
尿素 2 1 0〜2 6 4 硫酸アンモニゥム 3 9 6〜飽和濃度
[0105] (1 4)実施例 1 4用抵抗素子の製造
支持部材として、表面が粗化されたキャリア付極薄銅箔 (三井金属鉱業 (株)製、 Mi cro— Thin)を使用した。このキャリア付極薄銅箔は、 35 m厚みの電解銅箔キャリア 34に、有機接着層を介して 5 m厚みの銅層 33が形成されたものであり、この銅層
2 2
の表面の算術平均高さ(Ra)は 3. 8 mである。
[0106] ドライフィルムレジスト(日立化成 (株)製、 HW440)を、この銅層の上にラミネートし 、光量 l lOmJで、 Na COを現像液として 30秒間現像するという条件の下にフォトリソ
2 3
グラフィを行い、幅約 50 /ζ πι、長さ約 100mmのミアンダパターンを形成して、約 1. 2 mm X 4. 5mmの開口部を形成した。
[0107] ついで、上記表 3に示す組成の次亜リン酸還元浴 (pH4— 5)を用い、約 90°C、 1一
2分間の条件の下で、無電解ニッケルメツキを行った。これによつて、 10重量%のリン を含有する無電解ニッケル膜が形成された。この膜の平均厚みは 0. 19 /z mであり、
Raに対する割合は 5. 0%であった。
[0108] (1-5)実施例 1-5用抵抗素子の製造
約 90°C、 5分間の条件下で、無電解ニッケルメツキを行った点以外は上記(1 1)と 同様にして、実施例 1 5用抵抗素子を製造し、 10重量%のリンを含有する無電解- ッケル膜を形成させた。この膜の平均厚みは 0. 6 mであり、 Raに対する割合は 50
. 0%であった。
[0109] [2]実施例 2— 1一 2— 5用抵抗素子の製造
上記表 3に示す組成の次亜リン酸還元浴 (pH4— 5)を用い、約 90°C、 1一 5分間の 条件の下で、無電解ニッケルメツキを行った他は上記(1—1)と同様にして、 5— 15重 量0 /0のリンを含有する無電解ニッケル膜を形成させた。
実施例 2— 1一 2— 5用の抵抗素子のメツキ平均厚み及び Raに対する割合は、後述 する表 10【こ示す Jう【こ、 8. 3一 16. 70/0であった。
[0110] [3]実施例 3— 1一 3— 12用抵抗素子の製造
ニッケルに代えて表 11に示す各種の金属を使用した無電解メツキを行った点以外 は上記(2)と同様にして、実施例 3—1— 3— 12の抵抗素子を製造した。めっき浴の組 成は、下記表 6の通りであり、めっき浴は、 pHは 3— 5、めっき温度 50— 90°C、 1一 2 分間と 、う条件でめっきを行った。
[0111] なお、下記の金属浴で使用する表 11に示す金属化合物は、硫酸コバルト、硫酸ィ ンジゥム、硫酸第二インジウム、硫酸リチウム、硫酸チタン、硫酸クロム、硫酸スズ、硫 酸鉄、硫酸バナジウム、硫酸ジルコニウム等の硫酸系化合物の他、塩化鉄、塩ィ匕白 金、塩化クロム等の塩化物系化合物、酸化タンタル等の酸化物を適宜選択して使用 した。
[0112] [表 6] 金厲浴の組成 各成分の含有量
表 1 1に示す金属化合物 1 0〜3 0 g /L 次亜リン酸ナトリウム 1 0〜2 0 g /L
[0113] [4]比較例用抵抗素子の製造
(4 - 1)比較例 1用抵抗素子の製造
支持部材として、算術平均高さが 7 μ mのキャリア付極薄銅箔 (オーリンブラスト (株
)製、キャリア付極薄銅箔)又は 3. 8 mのキャリア付極薄銅箔 (三井金属鉱業 (株) 製、 Micro— Thin)を使用した。
[0114] 次に、上記表 4に示す組成の硫酸ニッケル浴 (pH4— 5)を用い、 40— 60°C、電流 密度約 2— 6A/dm2、として、約 1分間という条件の下でニッケルメツキを行い、比較 例 1用抵抗素子を製造した。
[0115] 製造した比較例 1用抵抗素子のニッケルメツキの平均厚み及び Raに対する割合を 表 8に示す。比較例 1用抵抗素子のメツキ平均厚みは 2. 8 /ζ πι、 Raに対するメツキ平 均厚みの割合は、 73. 7%であった。
[0116] (4 2)比較例 2用抵抗素子の製造
実施例 1 1用抵抗素子の製造に使用したのと同じ表面が粗化されたキャリア付極 薄銅箔 (三井金属鉱業 (株)製、 Micro-Thin)を使用した。
[0117] これらのキャリア付極薄銅箔を、上記表 3に示す組成の次亜リン酸還元浴 (pH4— 5)を用い、約 90°C、 1一 5分間の条件の下で、これらに無電解ニッケルメツキを行つ た他は、実施例 1 1用の抵抗素子を製造するのと同様に処理した。これによつて、 3 一 17重量%のリンを含有する無電解ニッケル膜を形成させた。これらの膜の平均厚 みと Raに対する割合を、表 10に示す。比較例 2用抵抗素子のメツキ平均厚みは 0. 0 3 m、Raに対するメツキ平均厚みの割合は、 2. 5%であった。
[0118] [5]参考例用抵抗素子の製造
(5 - 1)参考例 1用抵抗素子の製造
支持部材として、算術平均高さが 7 μ mのキャリア付極薄銅箔 (オーリンブラスト (株 )製、キャリア付極薄銅箔)又は 3. 8 mのキャリア付極薄銅箔 (三井金属鉱業 (株) 製、 Micro— Thin)を使用した。
[0119] 次に、上記表 4に示す組成の硫酸ニッケル浴 (pH4— 5)を用い、 40— 60°C、電流 密度 2— 6AZdm2として、約 1分間という条件の下でニッケルメツキを行い、参考例 1 用の抵抗素子を製造した。
ここで形成されたニッケルメツキの平均厚み及び Raに対する割合を、表 9に示す。 参考例 1用抵抗素子のメツキ平均厚みは 2. 3 /ζ πι、 Raに対するメツキ平均厚みの割 合は 32. 9%であった。
[0120] (5— 2)参考例 2及び 3用抵抗素子の製造
支持部材として、実施例 1 1用抵抗素子の製造に使用したのと同じ表面が粗化さ れたキャリア付極薄銅箔 (三井金属鉱業 (株)製、 Micro— Thin)を使用した。
[0121] これらのキャリア付極薄銅箔を、上記表 3に示す組成の次亜リン酸還元浴 (pH4— 5)を用い、約 90°C、 1一 5分間の条件の下で、これらに無電解ニッケルメツキを行つ た以外は、実施例 1 1と同様に処理し、参考例 2及び 3用抵抗素子を製造した。これ によって、 3— 17重量%のリンを含有する無電解ニッケル膜を形成させた。ここで形 成された膜の平均厚みと Raに対する割合とを表 10に示す。参考例 2及び 3用抵抗素 子メツキ平均厚みはいずれも 0. 2 /ζ πι、 Raに対するメツキ平均厚みの割合はいずれ も 16. 7%であった。 [0122] [6]実施例 1—1一 3—12、比較例 1一 2および参考例 1一 3のプリント配線板の製造及 び平均抵抗値の測定
(6-1)実施例 1 1一 3— 12、比較例 1一 2および参考例 1一 3のプリント配線板の製 造
上述のようにして個々の抵抗素子を製造する力 1枚の支持体上に 100個又は 20 0個の抵抗素子を形成し、実施例 1 1一 3— 12、比較例 1一 2及び参考例 1一 3のプリ ント配線板製造用モジュール 30とした。
2
[0123] この母材上に絶縁層 11を形成させるために、抵抗素子 31又は 31と対向するよう
1 2
に、厚み 60 μ mのプリプレダ(日立化成 (株)製、 GEA— 67N)を配置した。っ 、で、 このプリプレダの抵抗素子と対向していない面上に、さらに銅箔 21A (三井金属 (株) 製、厚み 12 m、 3EC- III)を載せ、 185°C、 40kgZcm2で 1時間加圧プレスを行つ た。プリプレダが硬化した後、機械的にキャリア部材 34を剥離除去した。
1
[0124] ついで、上記のキャリア部材 34を同様に除去し、この両面に、アクリル榭脂系のド
1
ライフイルムレジスト(日立化成 (株)製、 HW440)をラミネータにてラミネートした。こ の後、フォトリソグラフィを行い、図 7Aに示すような凹部 47Uを設けた。
[0125] 次に、下記表 7に示す組成のメツキ浴を用いて、硫酸銅メツキ浴にて銅メツキを行い
、厚み 15 mのメツキ層を導体バタ -ン 22U及び 22Lとして形成した。
[表 7] 銅メツキ浴組成 各成分の含有量 (g / L ) 硫酸銅 1 2 5 - 2 5 0
硫酸 3 0〜: 1 0 0
[0127] ついで、ドライフィルムレジスト 42U及び 42Lをフォトリソグラフィによって除去した。
次に、ラミネータ又はロールコータ等により銅箔 21Aの +Z方向にレジスト層 43Uを、 また、銅箔 33の Z方向にレジスト層 43Uとを、図 8Aに示すように形成した。この後
1
、フォトリソグラフィによって、メツキ膜 (導体パターン) 22U及び 22Lで被覆されていな い領域からレジスト層を除去し、抵抗素子 31が露出するまで銅箔 33のエッチングを
1 1
行った。 [0128] 以上のようにして、図 8Cに示す導体パターン 22U、 22Lを形成した。
[0129] 以上のような処理を各母材について行い、実施例 1 1一 1 5、比較例 1一 2及び参 考例 1一 3のプリント配線板を、各 30枚ずつ製造した。
[0130] 絶縁層 41及び 43を形成する前に、絶縁層と回路 61及び電極 22aの密着性を向上 させるため、上記のようにして作製した各々の抵抗素子を 50°Cの 10% NaOH溶液 を用いて黒ィ匕処理した。
[0131] (6— 2)多層プリント配線板の製造
上述のようにして製造した母材と、プリプレダ 13 (日立化成 (株)製、 GEA— 67N)、 キャリア付銅箔 36 (三井金属 (株)製、厚み 12 m
3 、 3EC-III)及び上述のようにして 製造した 30を図 9Aに示すように重ね、 185°C、 40kgZcm2で 1時間加圧プレスを
2
行い、絶縁層 12および 13を形成させた。
[0132] ついで、キャリア 34および 34を剥離除去して、図 9Bに示す積層体 51を形成した
2 3
。ついで、図 10Aに示すように、所定の位置にスルーホールをドリルで形成し、下記 表 8に示すメツキ条件で、上記のように形成したスルーホールのな!、表面も含めて、 上記の積層体全面に厚み 15 mの銅メツキを施した(図 10B参照)。
[0133] [表 8] 銅メツキ浴組成 各成分の含有量 (g Z L ) 硫酸銅 1 2 5〜2 5 0 硫酸 3 0〜: 1 0 0
[0134] ついで、図 11Aに示すように、銅メツキを施した積層体の両面に、アクリル榭脂系の ドライフィルムレジスト(日立化成 (株)製、 HW440)をラミネータにて塗布し、レジスト 層 44を形成させた。 Na COを 30秒間シャワーするという条件でフォトリソグラフィを
2 3
行い、図 11Bに示すような開口部 25Aを形成させ、アルカリエツチャントを用いてエツ チングし、 25U及び 35
3、 25L及び 35からなる電極を形成した。
2
[0135] 次に、太陽インキ (株)製 AUS503をこの両面にスクリーン印刷にて塗布し、スルー ホールの開口部を除いてソルダーマスク層 27U及び 27Lを形成させ、実施例 1 1一 3— 12、比較例 1一 2及び参考例 1一 3の多層配線板 10を製造した。 [0136] (6— 3)各種条件下における抵抗値、ずれ量等の測定
(6-3-1)抵抗素子の抵抗値の測定
抵抗測定機 (HIOKI (株)製、 3244 Hi TESTER)を用いて、上記実施例 1—1 一 2 - 5、比較例 1及び 2及び参考例 1一 3の抵抗素子の実際の抵抗値を、 200°Cで 測定した。その測定結果 (抵抗値 1)を表 9及び表 10に示す。
[0137] [表 9]
〔¾013
Figure imgf000030_0001
*1: 10% NaOH中、 50 で処理した後の平均抵抗値
*2:各抵抗素子の実測抵抗値 (目標値) としたときの, プリン卜配線板の測定値のずれ氬
*3: 260ででの抵抗値 (Ω) *4:サイクル ¾ /抵抗変化率 (%)
*5:測定不能
禽菰室¾ ^¾¾ ¾^iif:^,013111503. π88〜〜||i
Figure imgf000031_0001
* 1: 10% NaOH中、 50 で処理した後の平均抵抗値
*2:各抵抗素子の実測抵抗値 (目標値) としたときの、 プリント配線板の測定値のずれ量
*3: 260ででの抵抗値 ( k Ω) *4:サイクル [/抵抗変化率 (%)
はそれぞれ 8. 33%と 4. 8%と高くなつていた。
[0140] (6-3-2)プリント配線板における抵抗値のずれ量の測定
上述のようにして作製した多層プリント配線板の抵抗値を、抵抗測定機 (HIOKI ( 株)製、 3244 Hi TESTER)を用いて測定した。上記(6—1)で測定した各抵抗素 子の抵抗値を目標値としたときに、この測定結果がどの程度目標値とずれて!/、る力を 求め、ずれ量(%)として表 9一 11に示した。
[0141] [表 11]
Figure imgf000033_0001
12までの各抵抗素子、及び参考例 1一 3の抵抗素子のずれ量はいずれも 5%以下 であり、良好と判定された。これらの中でも実施例 1 1一 3— 12の抵抗素子では、 3% 以下という低い数値を示し、非常に良好と判定された。一方、比較例 1及び 2の抵抗 素子のずれ量は 5%を超えるものとなっており、良好とは判定できな力つた。
[0143] (6— 3— 3)高温下の抵抗値の測定
抵抗測定機 (HIOKI (株)製、 3244 Hi TESTER)を用いて、上記実施例、比較 例および参考例の抵抗素子の 260°Cの温度下における抵抗値 (抵抗値 3)を測定し た。
[0144] 各抵抗値の値から、抵抗値 1を基準としたときの抵抗変化率 (%)を算出し、その結 果を実施例 1 1一 3— 12、比較例 1一 2および参考例 1一 3の測定結果 (抵抗値 3、 抵抗変化率)として、表 9、表 10及び表 11に示した。抵抗変化係数は、実施例 1 1 一 2— 5の抵抗素子について測定を実施した。
[0145] 抵抗変化率は 5%以下を良好と判定できる力 実施例 1 1一 3— 12の抵抗素子及 び参考例 1一 3の抵抗素子を用いた場合の抵抗変化率は、いずれも 5%以下と小さく 、良好であった。これらの中でも、実施例 1—1一 3—12の抵抗素子では、 3%以下とさ らに低い数値を示し、非常に良好と判定された。一方、比較例 2の抵抗素子では測 定不能であり、比較例 1の抵抗素子では 5%以下であった力 上述した抵抗値 1のば らつきが大きぐまた、後述するオイルディップ試験における抵抗変化率が大きなもの となっており、良好という判定はできな力つた。
[0146] 以上より、実施例 1 1一 3— 12の抵抗素子では、抵抗値の安定性が非常に高いこ とが示された。
なお、抵抗変化係数 (ppm/°C)を見ると、実施例が最も低ぐ次いで参考例、比較 例と 、う順に高 、値となって 、た。
[0147] (6— 3— 4)接続構造の安定性試験
実施例 1 - 1一 3 - 12、比較例 1及び 2、並びに参考例 1一 3の各積層体を被検体と して、オイルディップ試験を行い、接続構造の安定性を試験した。オイルディップ試 験は 260°Cのオイルに 20秒間浸漬することを 1サイクルとして、 900サイクル行い、サ イタル終了後の抵抗値を測定した。この測定値の抵抗値 1に対する抵抗値の変化率 を求め、表 9一 11に示した。
[0148] 積層体のオイルディップ試験における抵抗変化率は 12%以下を良好と判定できる
1S 表 9及び 10に示すように、実施例 1 1一 2— 5、及び参考例 1一 3のいずれの抵 抗素子を用いた場合も、良好と判定された。
なかでも、実施例 1 1一 1 5の抵抗素子を用いた場合、及び実施例 2— 1一 2— 5の 抵抗素子を用いた場合はいずれも 5%以下と、非常に良い結果が示された。
[0149] 一方、比較例 1及び 2の抵抗素子を用いた場合には、 30%以上と非常に高い値と なり、良好とは判定できな力つた。
以上より、実施例 1-1一 1-5の抵抗素子を用いた積層体では、接続構造の安定性 が高いことが示された。
[0150] 実施例 2— 1一 2— 5のリン含有量は 5— 15重量%であり、参考例 2及び 3の積層体 のリン含有量 3重量%と17重量%である。上記のオイルディップ試験後の抵抗変化 率から、リンの含有量を 5— 15重量%とすると、さらに誤差の少ない、構造安定性の 高 、積層体を製造できることが示された。
[0151] また、表 11に示す金属を使用してメツキを行った抵抗素子を使用した場合にも、抵 抗変化率 (%)も 5%以下、オイルディップ試験後の抵抗変化率も 5%以下と、安定性 の高い積層体を製造できることが示された。
産業上の利用可能性
[0152] 以上説明したように、本発明のプリント配線板は、安定した精度の良い抵抗値を有 する抵抗素子を内蔵したプリント配線板を提供できるため、通信機器等の電子機器 において用いられるプリント配線板として有用である。

Claims

請求の範囲
[1] 絶縁層と;
金属を主成分とし、一方側の表面が粗面とされ、前記粗面の算術平均高さの 5— 5
0%の平均厚みを有するとともに、前記絶縁層の前記一方側の表面に埋め込まれた 少なくとも 1つの抵抗素子と;
前記絶縁層の前記一方側の表面及び前記抵抗素子の前記一方側の表面によって 形成される導体パターン配線面上に形成され、前記抵抗素子それぞれの端子部と 接続された導体パターンと;を備えるプリント配線板。
[2] 前記粗面の算術平均高さが、 0. 5— 5 μ mの算術平均高さである、ことを特徴とす る請求項 1に記載のプリント配線板。
[3] 前記主成分となる金属は、ニッケル、コバルト、クロム、インジウム、ランタン、リチウ ム、錫、タンタル、白金、鉄、パラジウム、バナジウム、チタン、及びジルコニウムからな る群力も選ばれる少なくとも 1つである、ことを特徴とする請求項 1又は 2に記載のプリ ント配線板。
[4] 前記抵抗素子は、その総重量に対して、 5— 15%のリンを含有するニッケル合金で 形成される、ことを特徴とする請求項 3に記載のプリント配線板。
[5] 前記抵抗素子の前記一方側の表面には、耐ェッチング性を有する材料から成る保 護用被膜が形成されている、ことを特徴とする請求項 1に記載のプリント配線板。
PCT/JP2004/008721 2003-06-30 2004-06-21 プリント配線板 WO2005002303A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP04746190A EP1641329A4 (en) 2003-06-30 2004-06-21 CIRCUIT BOARD
CN2004800169813A CN1810065B (zh) 2003-06-30 2004-06-21 印刷线路板
JP2005511011A JP4606329B2 (ja) 2003-06-30 2004-06-21 プリント配線板
TW093119068A TWI276374B (en) 2003-06-30 2004-06-29 Printed wiring board
US11/253,734 US7453702B2 (en) 2003-06-30 2005-10-20 Printed wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-186063 2003-06-30
JP2003186063 2003-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/253,734 Continuation US7453702B2 (en) 2003-06-30 2005-10-20 Printed wiring board

Publications (1)

Publication Number Publication Date
WO2005002303A1 true WO2005002303A1 (ja) 2005-01-06

Family

ID=33549680

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008721 WO2005002303A1 (ja) 2003-06-30 2004-06-21 プリント配線板

Country Status (7)

Country Link
US (1) US7453702B2 (ja)
EP (1) EP1641329A4 (ja)
JP (1) JP4606329B2 (ja)
KR (1) KR100736665B1 (ja)
CN (1) CN1810065B (ja)
TW (1) TWI276374B (ja)
WO (1) WO2005002303A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252090B (zh) * 2008-04-02 2010-06-02 日月光半导体制造股份有限公司 线路板的表面处理工艺
KR101216864B1 (ko) 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
CN103384448A (zh) * 2013-06-27 2013-11-06 清华大学 印刷电路板及表面处理方法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP2020092119A (ja) * 2018-12-03 2020-06-11 株式会社東芝 配線板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139608A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd マイクロ波/ミリ波大電力用終端器
JPH1079561A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 配線基板および配線基板の形成方法
JPH10135608A (ja) * 1996-10-16 1998-05-22 Macdermid Inc メッキした抵抗体をもつ印刷回路板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (ja) * 1971-09-30 1976-12-11
JPS5469768A (en) * 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
US4296272A (en) * 1979-11-30 1981-10-20 Rca Corporation Composite substrate
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JPS62234301A (ja) * 1986-04-04 1987-10-14 日立化成工業株式会社 抵抗回路基板の製造法
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JPH03203393A (ja) * 1989-12-29 1991-09-05 Hitachi Chem Co Ltd 配線版の製造法
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
WO1995003168A1 (en) * 1993-07-21 1995-02-02 Ohmega Electronics, Inc. Circuit board material with barrier layer
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH114056A (ja) 1997-06-11 1999-01-06 Sony Corp 印刷抵抗プリント配線板及びその製作方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2004506309A (ja) * 1997-12-31 2004-02-26 エルパック(ユーエスエー)、インコーポレイテッド モールドされた電子パッケージ、製作方法およびシールディング方法
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6489035B1 (en) * 2000-02-08 2002-12-03 Gould Electronics Inc. Applying resistive layer onto copper
US6585904B2 (en) * 2001-02-15 2003-07-01 Peter Kukanskis Method for the manufacture of printed circuit boards with plated resistors
JP3852573B2 (ja) * 2001-11-16 2006-11-29 三菱電機株式会社 プリント配線板の製造方法
JP3810311B2 (ja) * 2001-12-04 2006-08-16 日本ビクター株式会社 プリント基板及びその製造方法
JP2004040073A (ja) * 2002-01-11 2004-02-05 Shipley Co Llc 抵抗器構造物
JP4043242B2 (ja) * 2002-01-23 2008-02-06 アルプス電気株式会社 面実装型の電子回路ユニット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139608A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd マイクロ波/ミリ波大電力用終端器
JPH1079561A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 配線基板および配線基板の形成方法
JPH10135608A (ja) * 1996-10-16 1998-05-22 Macdermid Inc メッキした抵抗体をもつ印刷回路板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1641329A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
TW200503596A (en) 2005-01-16
EP1641329A4 (en) 2010-01-20
CN1810065A (zh) 2006-07-26
JP4606329B2 (ja) 2011-01-05
EP1641329A1 (en) 2006-03-29
TWI276374B (en) 2007-03-11
JPWO2005002303A1 (ja) 2006-11-24
CN1810065B (zh) 2011-06-29
US20060049509A1 (en) 2006-03-09
US7453702B2 (en) 2008-11-18
KR100736665B1 (ko) 2007-07-06
KR20060052664A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
KR100720662B1 (ko) 프린트 배선 기판 및 그 제조 방법
WO2006082785A1 (ja) 多層プリント配線板
KR20060127417A (ko) 프린트 배선 기판, 그 제조 방법 및 회로 장치
WO2002005604A1 (fr) Feuille de cuivre composite a feuille support, procede de fabrication de carte imprimee a circuit de resistance, et carte imprimee a circuit de resistance
US7453702B2 (en) Printed wiring board
TWI442854B (zh) 印刷電路板及其製造方法
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
CN101467501B (zh) 印制电路板及该印制电路板的制造方法
JP4924843B2 (ja) 2層フレキシブル基板及びその製造方法、並びに、該2層フレキシブル基板を用いたプリント配線基板及びその製造方法
JP2012201980A (ja) 電気抵抗層付き金属箔及びその製造方法
TW200906264A (en) Method of producing printed circuit board incorporating resistance element
JP2011171621A (ja) 抵抗層付き銅箔並びに銅張積層板及びその製造方法
JP3852573B2 (ja) プリント配線板の製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
CN114554709A (zh) 一种电路板的制造方法
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP6337951B2 (ja) ステンレス基板
JP4540365B2 (ja) プリント配線板
JP2014001409A (ja) ステンレス基板への高分子化合物層と金めっきパターンの形成方法
TW201019813A (en) Printed circuit board and manufacturing method thereof
JP5034855B2 (ja) 多層プリント配線板とその製造方法
JP4552624B2 (ja) 抵抗体内蔵配線基板及びその製造方法
JP4492071B2 (ja) 配線基板の製造方法
JP2006310531A (ja) 配線基板及びその製造方法
JP2004273498A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057018575

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005511011

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11253734

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004746190

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048169813

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 11253734

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004746190

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057018575

Country of ref document: KR