JPWO2005002303A1 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPWO2005002303A1
JPWO2005002303A1 JP2005511011A JP2005511011A JPWO2005002303A1 JP WO2005002303 A1 JPWO2005002303 A1 JP WO2005002303A1 JP 2005511011 A JP2005511011 A JP 2005511011A JP 2005511011 A JP2005511011 A JP 2005511011A JP WO2005002303 A1 JPWO2005002303 A1 JP WO2005002303A1
Authority
JP
Japan
Prior art keywords
resistance element
resistance
wiring board
printed wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005511011A
Other languages
English (en)
Other versions
JP4606329B2 (ja
Inventor
輝代隆 塚田
輝代隆 塚田
年匡 岩田
年匡 岩田
輝正 二ノ丸
輝正 二の丸
隆道 杉浦
隆道 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2005002303A1 publication Critical patent/JPWO2005002303A1/ja
Application granted granted Critical
Publication of JP4606329B2 publication Critical patent/JP4606329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

プリント配線板において、絶縁層11(12)と;金属を主成分とし、一方側(−Z方向側)の表面において0.5〜5μmの算術平均高さの表面粗さを有するとともに、該算術平均高さの5〜50%の平均厚みを有し、絶縁層11の一方側の表面付近に埋め込まれ、一方側の表面が絶縁層11の一方側の表面とともに導体パターン配線面を形成する少なくとも1つの抵抗素子31(31)と;当該導体パターン配線面上に形成され、抵抗素子31(31)の端子部と接続された導体パターン35(35)と;を備える。この構成により、幅広い抵抗値範囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を提供することができる。

Description

本発明は、プリント配線板に係り、より詳しくは、抵抗素子が内蔵されたプリント配線板に関する。
従来から、抵抗素子を内蔵したプリント配線板が実用化されている。こうしたプリント配線板に内蔵される抵抗素子としては、抵抗素子がスクリーン印刷により形成されたもの、エッチングにより形成されたもの及びメッキ法により形成されたものがある。
スクリーン印刷により形成される抵抗素子は、例えば以下のようにして形成される(特許文献1参照)。まず、絶縁体材料層及び導体材料層を積層した後、フォトエッチング法により絶縁体材料層上に所望の導体パターンを形成する。引き続き、絶縁体材料層に形成された所定の導体パターン間にアンダーコート層を形成する。そして、アンダーコート層及び該アンダーコート層に隣接する導体パターンの端部上にカーボンペーストをスクリーン印刷し、抵抗素子を配設する。こうして、プリント配線板に内蔵される抵抗素子が形成される(以下、「従来例1」という)。なお、アンダーコートを形成せずに、直接樹脂にペーストを塗布する方法もある。
また、スクリーン印刷により形成される抵抗素子の形成方法として、銅箔上に例えばLaBからなるインクを用いたスクリーン印刷により抵抗素子を配設した後、銅箔上において抵抗素子を覆うようにして絶縁層を形成し、当該銅箔をエッチングして所望の導体パターンを形成する方法も知られている(以下、「従来例2」という、非特許文献1参照)。
また、エッチングにより形成される抵抗素子は、例えば以下のようにして形成される(特許文献2参照)。まず、絶縁材料層、抵抗材料層及び導電材料層を積層した後、導電材料層上に、所望の抵抗素子の形状に応じた第1フォトレジストを形成し、エッチングすることにより導体材料層の選択除去を行う。引き続き、第1フォトレジストを残存させたまま、エッチングすることにより、導体材料層における選択除去された領域の抵抗材料層を選択除去する。次に、第1フォトレジストを剥離した後に、所望の導体パターンの形状に応じた第1フォトレジストを形成し、エッチングすることにより導体材料層の選択除去を行う。こうして、プリント配線板に内蔵される抵抗素子が形成される(以下、「従来例3」という)。
また、メッキにより形成される抵抗素子は、例えば以下のようにして形成される(特許文献4参照)。まず、絶縁体材料層及び導体材料層を積層した後、フォトエッチング法により絶縁体材料層上に所望の導体パターンを形成する。引き続き、絶縁体材料層に形成された所定の導体パターン間に、メッキ法により抵抗素子を形成する。この抵抗素子の形成に際しては、所定の導体パターン間における絶縁層上及び当該所定の導体パターンの端部上にメッキを施す。こうして、プリント配線板に内蔵される抵抗素子が形成される(以下、「従来例4」という)。
特開平11−4056号公報 特開平4−147695号公報 米国特許第6281090号 デュポン社、"デュポン電子材料プリント基板内蔵素子"、[online],2002.2.15,[2003年4月16日検索]、インターネット<URL:http://www.dupont.co.jp/mcm/apri/print/ER.html>
上述した従来例1から従来例4の技術は、いずれも簡易にプリント配線板に内蔵される抵抗素子を形成することができるという観点からは、優れたものである。しかし、従来例1又は従来例2のように、スクリーン印刷の技術により形成された抵抗素子(以下、「印刷抵抗素子」ともいう。)は、印刷後に液状のペーストが流動したり、樹脂や接着剤などの熱硬化の際の収縮によって、印刷抵抗素子の厚みや幅が変動したり、にじみによって形状が変化したりしやすく、その結果、抵抗値を精度良く制御することができない。さらに、表面処理時にかかる熱や抵抗素子上部へのプリプレグを介して他層を積層する際にかかる熱や圧力によっても抵抗値が変化しやすく、ばらつきが大きくなる傾向がある。また、従来例1の技術では抵抗素子内に樹脂成分が残るため、プリント配線板に各種電子部品が実装され、実際に使用している最中の基板や電子部品などの発熱によって温度ドリフトを生じやすく、安定した抵抗値を維持することが難しい。また、従来例2の技術では、LaBを高温で焼結して抵抗素子を形成するが、この時に体積収縮が生じやすい。このため、LaBは、部分的には銅箔表面に密着できるが、充分には銅箔表面に追従していないことが多い。例えば、抵抗素子を形成した後にかかる熱や、形成中に使用する酸やアルカリ等の薬液によって、LaBと銅箔表面との接合部の強度が低下しやすい。したがって、従来例1又は従来例2の技術では、抵抗素子の抵抗値を所望の値に精度良く形成することができなかった。また、従来例1又は従来例2の技術では、安定な抵抗値を維持できなかった。
また、従来例3では、導体材料層のエッチングを2回、抵抗材料層のエッチングを1回の計3回のエッチングを行っている。この従来例3においては、導体材料層に第1回目のエッチングを行って、抵抗材料層における抵抗素子となるべき領域以外の領域上の導体層を除去した後、露出した抵抗材料層の領域をエッチングによって除去することにより、必要な抵抗素子を形成している。しかし、この抵抗材料層のエッチング時には、第1回目のエッチングによって除去さなかった導体層領域の下に存在し、最終的に形成される抵抗素子となるべき抵抗素子材料層の領域の側面もエッチングされることになる。このため、最終的に形成される抵抗素子の幅が減少してしまっていた。
したがって、従来例3の技術では、内蔵抵抗素子の抵抗値を所望の値に精度良く形成することができるとはいえなかった。なお、従来例3では、側面侵食による抵抗値の精度低下よりも大きな精度低下の要因となる抵抗素子の上面における侵食を防止することを目的として、導体材料層の第2回目のエッチング時には、抵抗材料を侵食しないエッチング液を使用することとしている。しかし、従来例3においては、上記のような抵抗素子の側面がエッチングによって侵食されるため、高い抵抗値を得るために微細な幅で長い抵抗素子を形成することは難しいものとなっていた。
従来例4では、絶縁層上及び導体パターン上という段差のある領域にメッキを施すことが必要である。ここで、感光性のドライフィルムや液状のレジストマスクをラミネート又は塗布し、フォトエッチングによって開口部を形成する。フォトエッチングの露光の際に、導体パターンとの段差に起因して、開口部、とりわけ絶縁層上の開口部を十分な精度で形成することが難しいものとなっていた。また、従来例4の技術では、導体と抵抗素子の界面がほぼ直角に折れ曲がる形となる。このため、後の熱処理工程や実際の使用の際に熱ストレスがかかった場合に、亀裂が生じやすく、安定した抵抗値の維持が難しいものとなっていた。また、導体パターンの間隙部に抵抗素子を形成する必要があるため、抵抗素子の形状を自由に形成することが困難であった。
本発明は、上記の事情のもとでなされたものであり、その目的は、幅広い抵抗値範囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を提供することにある。
本発明のプリント配線板は、絶縁層と;金属を主成分とし、一方側の表面が粗面とされ、前記粗面の5〜50%の平均厚みを有するとともに、前記絶縁層の前記一方側の表面付近に埋め込まれた少なくとも1つの抵抗素子と;前記絶縁層の前記一方側の表面及び前記抵抗素子の前記一方側の表面によって形成される導体パターン配線面上に形成され、前記抵抗素子それぞれの端子部と接続された導体パターンと;を備えるプリント配線板である。
このプリント配線板では、抵抗素子が、一方側の表面が粗化され、かつ平均厚みが当該一方側の表面の算術平均高さ(Ra)の5〜50%とされている。このため、抵抗素子の両端に接続する導体パターン(以下、「電極」ともよぶ)間における、抵抗素子における電流経路の長さを確保しつつ、抵抗素子として安定性を有する平均厚みを確保できる。すなわち、低抵抗値の抵抗素子を形成する場合には、抵抗素子の平面形状を、電流経路の幅が広く、かつ電流経路の長さを短いものとするとともに、抵抗素子の平均厚みを抵抗素子の一方側の表面における平均算術高さ(Ra)の50%を上限として厚くすることにより、安定性及び抵抗値精度の良い抵抗素子を形成することができる。また、高抵抗値の抵抗素子を形成する場合には、抵抗素子の平面形状を、電流経路の幅が狭く、かつ電流経路の長さを長いものとするとともに、抵抗素子の平均厚みを一方側の表面における平均算術高さ(Ra)の5%を下限として薄くすることにより、安定性及び抵抗値精度の良い抵抗素子を形成することができる。
ここで、算術平均高さ(Ra)は、表面粗さの尺度として一般的に用いられるものであり、JIS B 0601−2001(IS04287−1997準拠)によって定義されている量をいう。
また、このプリント配線板では、抵抗素子が絶縁層の一方側の表面付近に埋め込まれ、抵抗素子の一方側の表面が、絶縁層の一方側の表面とともに導体パターン配線面を形成するようになっている。このため、当該導体パターン配線面に銅箔等の導電材料層を配設して、フォトエッチング法等により導体パターンを形成しても、抵抗素子の側面がエッチング液により侵食されることはない。
また、このプリント配線板では、抵抗素子の平均厚みを、抵抗素子の一方側の表面粗さである算術平均高さ(Ra)の50%以内としているので、絶縁層との接続面である抵抗素子の他方側の表面も起伏を有するものとなっている。このため、抵抗素子と絶縁層とは密着性よく接続されるようになっている。
また、このプリント配線板では、抵抗素子の一方側の表面と電極の他方側の表面とが接触している。この結果、電極と抵抗素子とが大きな面積で接続することになる。このため、熱によってプリント配線板が伸縮した場合にも、接続を維持することができる。また、接続部分で折れ曲がるといったことがないため、集中応力がかかりにくい構造とすることができる。このため、接続強度の信頼性を向上させることができる。さらに、プリント配線板に湾曲が生じた場合でも、抵抗素子や電極が接続面で折れることを防止することができる。
したがって、本発明のプリント配線板によれば、幅広い抵抗値範囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を実現することができる。
また、このプリント配線板では、前記粗面が、0.5〜5μmの算術平均高さを有している。この範囲となるように上記抵抗素子の表面を粗化することは容易であり、安定性の良い抵抗素子を形成することができる。
本発明のプリント配線板では、前記抵抗素子の主成分となる金属は、ニッケル、コバルト、クロム、インジウム、ランタン、リチウム、錫、タンタル、白金、鉄、パラジウム、バナジウム、チタン、及びジルコニウムからなる群から選ばれる少なくとも1つとすることができ、ニッケル、クロム及び鉄が特に好ましい。これらの金属を用いると、多様な抵抗値を有する、高温でも抵抗値の変動の少ない抵抗素子を製造することができる。
ここで、前記抵抗素子は、その総重量に対して、5〜15%のリンを含有するニッケル合金で形成されることとすることができる。
また、本発明のプリント配線板では、前記抵抗素子の前記一方側表面には、エッチング耐性を有する材料から成る保護用被膜が形成されていることとすることができる。かかる場合には、導体パターンの形成時に行われるエッチングによる抵抗素子の一方側の表面における侵食を低減することができる。したがって、更に精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を実現することができる。
なお、本発明のプリント配線板においては、抵抗素子は、メッキ法、CVD、PVD等の種々の方法によって形成することができるが、緻密で強固な膜を形成できることから、メッキ法によって形成することが好ましい。
以上説明したように、本発明のプリント配線板によれば、幅広い抵抗値範囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板提供することができるという効果を奏する。
[図1]図1は、本発明に係るプリント配線板の一実施形態の概略的な構成を示す断面図である。
[図2A]図2Aは、図1における第1及び第2の抵抗素子の形状を説明するための図である。
[図2B]図2Bは、図1における第1の抵抗素子の形状を説明するための図である。
[図2C]図2Cは、図1における第2の抵抗素子の形状を説明するための図である。
[図3A]図3Aは、図1のプリント配線板の製造に使用される第1の抵抗素子モジュールの概略的な構成を示す図である。
[図3B]図3Bは、図1のプリント配線板の製造に使用される第2の抵抗素子モジュールの概略的な構成を示す図である。
[図4A]図4Aは、図3Aの抵抗素子モジュールの製造工程を説明するための図(その1)である。
[図4B]図4Bは、図3Aの抵抗素子モジュールの製造工程を説明するための図(その2)である。
[図4C]図4Cは、図3Aの抵抗素子モジュールの製造工程を説明するための図(その3)である。
[図5A]図5Aは、図3Aの抵抗素子モジュールの製造工程を説明するための図(その4)である。
[図5B]図5Bは、図3Aの抵抗素子モジュールの製造工程を説明するための図(その5)である。
[図6A]図6Aは、図1のプリント配線板の製造工程を説明するための図(その1)であ。
[図6B]図6Bは、図1のプリント配線板の製造工程を説明するための図(その2)である。
[図6C]図6Cは、図1のプリント配線板の製造工程を説明するための図(その3)である。
[図7A]図7Aは、図1のプリント配線板の製造工程を説明するための図(その4)である。
[図7B]図7Bは、図1のプリント配線板の製造工程を説明するための図(その5)である。
[図7C]図7Cは、図1のプリント配線板の製造工程を説明するための図(その6)である。
[図8A]図8Aは、図1のプリント配線板の製造工程を説明するための図(その7)である。
[図8B]図8Bは、図1のプリント配線板の製造工程を説明するための図(その8)である。
[図8C]図8Cは、図1のプリント配線板の製造工程を説明するための図(その9)である。
[図9A]図9Aは、図1のプリント配線板の製造工程を説明するための図(その10)である。
[図9B]図9Bは、図1のプリント配線板の製造工程を説明するための図(その11)である。
[図10A]図10Aは、図1のプリント配線板の製造工程を説明するための図(その12)である。
[図10B]図10Bは、図1のプリント配線板の製造工程を説明するための図(その13)である。
[図11A]図11Aは、図1のプリント配線板の製造工程を説明するための図(その14)である。
[図11B]図11Bは、図1のプリント配線板の製造工程を説明するための図(その15)である。
[図12A]図12Aは、図1のプリント配線板の製造工程を説明するための図(その16)である。
[図12B]図12Bは、図1のプリント配線板の製造工程を説明するための図(その17)である。
[図13A]図13Aは、変形例のプリント配線板の製造に使用される第1の抵抗素子モジュールの概略的な構成を示す図である。
[図13B]図13Bは、変形例のプリント配線板の製造に使用される第2の抵抗素子モジュールの概略的な構成を示す図である。
[図14A]図14Aは、図13Aの抵抗素子モジュールの製造工程を説明するための図(その1)である。
[図14B]図14Bは、図13Aの抵抗素子モジュールの製造工程を説明するための図(その2)である。
[図14C]図14Cは、図13Aの抵抗素子モジュールの製造工程を説明するための図(その3)である。
[図15A]図15Aは、図13Aの抵抗素子モジュールの製造工程を説明するための図(その4)である。
[図15B]図15Bは、図13Aの抵抗素子モジュールの製造工程を説明するための図(その5)である。
[図15C]図15Cは、図13Aの抵抗素子モジュールの製造工程を説明するための図(その6)である。
[図16]図16は、銅箔(導体フィルム)33の表面33Sを示す図面代用写真(顕微鏡写真)である。
[図17]図17は、銅箔(導体フィルム)33の断面を示す図面代用写真(顕微鏡写真)である。
以下、本発明の一実施形態を、図1〜図10を参照して説明する。
図1には、本発明の一実施形態に係るプリント配線板10の構成がXZ断面図にて示されている。このプリント配線板10は、抵抗素子を2つ内蔵したプリント配線板である。
図1に示されるように、このプリント配線板10は、(a)絶縁層11と、(b)絶縁層11の+Z方向側表面に形成された、+Z方向に沿って導体パターン21と導体パターン22Uとが順次積層されて形成された導体パターン(以下、「導体パターン21,22U」と表記する)を備えている。ここで、導体パターン21と導体パターン22Uとは同一のXY平面形状を有している。
また、プリント配線板10は、(c)絶縁層11及び導体パターン21,22Uの+Z方向側表面上に形成された絶縁層13と、(d)絶縁層13の+Z方向側表面に形成された、+Z方向に沿って導体パターン35と導体パターン25Uとが順次積層されて形成された導体パターン(以下、「導体パターン35,25U」と表記する)を備えている。ここで、導体パターン35と導体パターン25Uとは同一のXY平面形状を有している。
また、プリント配線板10は、(e)絶縁層11の−Z方向側表面付近に埋め込まれた第1の抵抗素子である抵抗素子31と、(f)絶縁層11の−Z方向側表面と抵抗素子31の−Z方向側表面とが形成するパターン配線面の−Z方向側であって、当該パターン配線面上に形成された、−Z方向に沿って導体パターン35と導体パターン22Lとが順次積層されて形成された導体パターン(以下、「導体パターン35,22L」と表記する)と、(g)絶縁層11の−Z方向側表面、抵抗素子31の−Z方向側表面及び導体パターン35,22Lの−Z方向側表面に形成された絶縁層12とを備えている。ここで、導体パターン35と導体パターン22Lとは同一のXY平面形状を有している。
また、プリント配線板10は、(h)絶縁層12の−Z方向側表面付近に埋め込まれた第2の抵抗素子である抵抗素子31と、(j)絶縁層12の−Z方向側表面と抵抗素子31の−Z方向側表面とが形成するパターン配線面の−Z方向側であって、当該パターン配線面上に形成された、−Z方向に沿って導体パターン35と導体パターン25Lとが順次積層されて形成された導体パターン(以下、「導体パターン35,25L」と表記する)とを備えている。ここで、導体パターン35と導体パターン25Lとは同一のXY平面形状を有している。
また、プリント配線板10は、(k)プリント配線板10をZ軸方向に貫く、層間配線のためのバイアホール29及びバイアホール29を備えている。これらのバイアホール29及びバイアホール29それぞれの内壁には導体層が形成されており、また、バイアホール29及びバイアホール29それぞれの+Z方向側端部及び−Z方向端部にはラウンドパターンを形成する導体パターンが形成されている。なお、バイアホール29及びバイアホール29それぞれの内壁の導体層とラウンドパターンを形成する導体パターンとは電気的に導通している。
また、プリント配線板10は、(m)絶縁層13の+Z方向側表面上及び導体パターン35,25Uの+Z方向側表面上に形成されたソルダーマスク27Uと、(n)絶縁層12の−Z方向側表面上及び導体パターン35,25Lの+Z方向側表面上に形成されたソルダーマスク27Lとを備えている。なお、バイアホール29及びバイアホール29それぞれの+Z方向側のラウンドパターン上にはソルダーマスク27Uは形成されず、また、バイアホール29及びバイアホール29それぞれの−Z方向側のラウンドパターン上にはソルダーマスク27Lは形成されないようになっている。
絶縁層11,12,13の材料としては、エポキシ樹脂、ガラスクロスにエポキシ樹脂を含浸させたもの(以下、「ガラスエポキシ」又は「プリプレグ」ということがある。)、ポリイミド等を使用することができ、ガラスエポキシを使用することが、寸法安定性、量産性及び熱安定性の面から好ましい。なお、絶縁層11,12,13は、上記のような材料から選ばれる同一の材料を用いて形成してもよいし、互いに異なる材料を用いて形成してもよい。
導体パターン21,22,23の材料としては、銅、アルミニウム、ステンレススチール等の導体金属を使用することができ、加工性の点から銅を使用することが好ましい。
図2には、プリント配線板10の製造に使用される抵抗素子31,31の構成が概略的に示されている。ここで、図2Aには、抵抗素子31(j=1〜2)及びその周辺のXZ断面図が、抵抗素子31の表面粗さを強調した態様で示されている。また、図2Bには、高抵抗値を有する抵抗素子31の平面形状の例が示され、図2Cには、低抵抗値を有する抵抗素子31の平面形状の例が示されている。
図2Aに示されるように、抵抗素子31の+Z方向側表面及び−Z方向側表面には全面にわたって起伏が形成されている。ここで、抵抗素子31の−Z方向側表面の算術平均高さ(Ra)は、0.5〜5μmの算術平均高さ(Ra)とされている。そして、抵抗素子31のZ軸方向厚みは、算術平均高さ(Ra)の5〜50%とされている。
この抵抗素子31の主成分となる金属は、ニッケル、コバルト、クロム、インジウム、ランタン、リチウム、錫、タンタル、白金、鉄、パラジウム、バナジウム、チタン、及びジルコニウムからなる群から選ばれる少なくとも1つとすることが好ましく、ニッケル、クロム及び鉄とすることが、特に好ましい。これは、以下の2つの理由によるものである。第1に、上記の金属は、200℃以上の高温条件下においても酸化されにくい。第2に、これらの金属は、5μΩcm以上という比較的高い比抵抗を有しており(以下、「高比抵抗金属」ということがある。)、上記の金属以外の金属とも比較的容易に合金を作るため、多様な比抵抗を有するものを得ることができるからである。例えば、銅やアルミニウム等といった5μΩcm以下の比抵抗を有する金属(以下、「低比抵抗金属」ということがある。)との合金とした場合、これらの低比抵抗金属の割合を合金全体の10重量%未満とすると、比抵抗を極端に小さくせずに高い耐食性を得られるといった効果が得られる。
ここで、抵抗素子31の厚みを、算術平均高さ(Ra)の5〜50%としているのは、以下の理由による。すなわち5%以上としているのは、一般的には、厚みの薄い方が高い抵抗を得ることができるが、算術平均高さ(Ra)の5%未満の厚みでは、強度が低下するため、安定した抵抗値を有する電流経路の長い抵抗素子を得ることができないことによる。また、50%以下としているのは、50%を超えると粗面表面における起伏が埋められてしまうため、高い抵抗を得ることができないだけでなく、絶縁層11(12)との密着性が低下するためである。また、算術平均高さを0.5〜50μmとすると、上述した抵抗素子の表面を容易に粗化することができ、安定性及び抵抗精度を高めることができる。
図2Bに示される抵抗素子31の平面形状のパターンは、本実施形態では、パターン形成面が平面であるとしたときのパターン幅が50μm、パターン長が約100mmのミアンダパターンとなっている。なお、本実施形態では、抵抗素子31は、Z軸方向の平均厚みとして0.2μmを有している。
また、図2Cに示される抵抗素子31の平面形状のパターンは、本実施形態では、パターン形成面が平面であるとしたときのパターン幅が100μm、パターン長が500μmの矩形パターンである。なお、本実施形態では、抵抗素子31は、Z軸方向の平均厚みとして0.4μmを有している。
上述した抵抗素子31は、メッキ法、CVD法、PVD法等によって形成することができるが、緻密で強固な膜の形成が可能であるメッキ法を使用することが特に好ましい。メッキ法による場合には、抵抗素子31の組成に応じて電解メッキ又は無電解メッキを適宜使用する。メッキ浴は、上述した各種の金属又はこれらを含む合金を複数溶解した組成の浴を適宜調製して使用すればよい。
メッキ法の中でも、ニッケルメッキ浴を用いる方法(以下、「ニッケルメッキ」という)を最も好適に使用することができる。特に、ニッケルメッキ浴中に、金属とリンの合計重量に対して、5〜15重量%のリンを添加しておくことが好ましい。リンの含有率をこの範囲とするのは、リンの含有率が5重量%未満では、前記抵抗素子にピンホールが生じやすくなり、抵抗値が変化しやすくなる。また、ニッケル結晶間の結合強度が小さいために、熱や酸、アルカリ等の薬液に対する耐食性が低下する傾向があることによる。逆に15重量%を超えると、ニッケル内のリンが酸素によって酸化を受けやすくなり、高温の空気雰囲気下で使用された場合には、抵抗値が変化するおそれがあることによる。
次に、プリント配線板10の製造工程について説明する。
まず、図3Aに示される抵抗素子モジュール30及び図3Bに示される抵抗素子モジュール30を製造する。ここで、抵抗素子モジュール30は、(i)支持部材(以下、「キャリア部材」又は「キャリア」ということがある。)34の+Z方向側表面に銅フィルム等の導体フィルム33が積層された導体フィルム付キャリア36と、(ii)導体フィルム33の+Z方向側表面上に形成された抵抗素子31とを備えている。ここで、導体フィルム33の+Z方向側表面には、算術平均高さ(Ra)が所定値となるように租面化処理が施されている。導体フィルム33の粗化された表面33Sの電子顕微鏡写真を図16に示す。
導体フィルム付キャリア36は、支持部材34の+Z方向側表面上に導体フィルム33を圧着して貼り付けて製造してもよく、市販品を適宜選択して使用してもよい。市販品としては、例えば、Micro−Thin(三井金属鉱業(株)製)、XTR(オーリンブラス(株)製)、UTC−Foil(METFOILS社製)等を挙げることができる。導体フィルム付キャリア36の例として、Micro−Thin(三井金属鉱業(株)製)の断面図の顕微鏡写真を、図17に示す。この導体フィルム付キャリアは、導体フィルム33がキャリア34に接着層を介して貼り付けられたものである。
また、抵抗素子モジュール30は、(i)支持部材34と同様の支持部材34の+Z方向側表面に、導体フィルム33と同様の導体フィルム33が積層された導体フィルム付キャリア36と、(ii)導体フィルム33の+Z方向側表面上に形成された抵抗素子31とを備えている。
導体フィルム付キャリア36は、導体フィルム付キャリア36と同様に、支持部材34の+Z方向側表面上に導体フィルム33を圧着して貼り付けて製造してもよく、市販品を適宜選択して使用してもよい。市販品としては、導体フィルム付キャリア36の場合と同様のものを採用することができる。
抵抗素子モジュール30の製造に際しては、まず、導体フィルム付キャリア36を用意する(図4A参照)。引き続き、導体フィルム33の+Z方向側表面に液体レジストを塗布して、ドライレジスト層41を形成する(図4B参照)。ここで、ドライレジスト層41を形成する液体レジストとしては、例えば、PER−20(太陽インキ(株)製)等を用いることができる。
次に、抵抗素子形成領域上のドライレジスト層41を除去して凹部46を形成し、抵抗素子形成領域における導体フィルム33の+Z方向側表面を、所望の大きさで露出させる(図4C参照)。かかる抵抗素子形成領域上のドライレジストの除去は、周知のフォトリソグラフィ法等を用いて行う。
次いで、所望の組成を有する浴を用いたメッキ法や、PVD、CVD等の手法を用いて、上記のように露出した導体フィルム33上に抵抗素子31を形成する。メッキ法による場合には、浴の組成とメッキ条件(pH、温度、電解メッキの場合には電流密度と通電時間)を適宜調節することにより、所望のメッキの厚み、すなわち抵抗値を有する抵抗素子31を形成することができる(図5A参照)。例えば、下記の組成の浴を用いる硫酸ニッケル浴(pH4〜5)を用いて、所定の条件、例えば、40〜60℃、電流密度約2〜6A/dmで1分間、メッキを行うと、平均厚み0.20μmの抵抗素子を形成することができる。
Figure 2005002303
引き続き、導体フィルム33の+Z方向側表面上からドライレジスト41を除去する(図5B参照)。こうして、抵抗素子モジュール30が製造される。
抵抗素子モジュール30は、抵抗素子モジュール30と同様にして製造される。
なお、ドライレジスト層41の形成にあたっては、ドライフィルムレジストをラミネートする方法を使用することができる。こうしたドライフィルムレジストとしては、例えば、HW440(日立化成(株)製)等を挙げることができる。
また、メッキ法としては、下記表2のメッキ浴を用いた無電解メッキ法を使用することもできる。
Figure 2005002303
Figure 2005002303
なお、複数の複数凹部46を形成し、抵抗値が互いに異なる抵抗素子を形成することもでき、また、金、銀、クロム、鉄、バナジウム等を物理的気相成長法(PVD)、化学的気相成長法(CVD)等の蒸着法によって導体フィルム33,33の+Z方向側表面上に蒸着させて抵抗素子31,31を形成することもできる。
上述のようにして製造した抵抗素子モジュール30の+Z方向側表面上に絶縁部材を配設し、この絶縁部材の+Z方向に導体フィルム21Aを重ね、所定の条件下で処理、例えば、185℃、40kg/cmで1時間の加圧処理をすることにより、絶縁層11及び導体フィルム21Aを+Z方向に沿って順次積層させる(図6A参照)。この結果、抵抗素子31が絶縁層11の−Z方向側表面付近に埋め込まれる。ここで、絶縁部材11としては、例えば、GEA−67N(日立化成(株)製)、R1661(松下電工(株)製)等のプリプレグを挙げることができる。また、導体フィルム21Aは、上記の導体フィルム33,33と同様の材料で構成されている。
この後、キャリア部材34を剥離除去する(図6B参照)。
次に、導体フィルム21Aの+Z方向側表面の全面にドライフィルムレジスト42Uをラミネートするとともに、導体フィルム33の−Z方向にドライフィルムレジスト42Lをラミネートする(図6C参照)。
次いで、周知のフォトリソグラフィ法により、導体フィルム42Uの+Z方向側表面上の上述した導体パターン21を形成すべき領域からレジストを除去して凹部47Uを形成するとともに、導体フィルム42Lの−Z方向側表面上の上述した導体パターン22を形成すべき領域からレジストを除去して凹部47Lを形成する(図7A参照)。
次に、所望の浴を用いたメッキ法により、凹部47U,47Lに所望の厚みのメッキを施すことにより、導体パターン22U,22Lを形成する(図7B参照)。引き続き、ドライフィルムレジスト42Uを除去する(図7C参照)。
次いで、導体フィルム21A及び導体パターン22Uの+Z方向側表面の全面にレジスト剤を塗布してレジスト43Uを形成する。また、導体フィルム33及び導体パターン22Lの−Z方向側表面の全面にレジスト剤を塗布してレジスト43Lを形成する(図8A参照)。引き続き、周知のリソグラフィ法によって導体パターン22U,22Lが形成された以外の領域部分から、レジスト43U,43Lを除去し、その領域部分の導体フィルム21A,33を露出させる(図8B参照)。
次に、絶縁層11の+Z方向側においては、絶縁層11の+Z方向表面が露出するまで、露出させた領域部分の導体フィルム21Aをエッチングにより除去する。一方、絶縁層11の−Z方向では、絶縁層11の−Z方向表面及び抵抗素子31の−Z方向表面が露出するまで、露出させた領域部分の導体フィルム33をエッチングにより除去する。こうして、抵抗素子31が−Z方向側表面付近に埋め込まれた絶縁層11の+Z方向側表面上に導体パターン21,22Uが形成され、絶縁層11及び抵抗素子31の−Z方向側表面上に導体パターン33,22Lが形成された部材50が得られる(図8C参照)。ここで、抵抗素子31のXZ面及びYZ面は絶縁層11に埋め込まれているので、エッチングにより浸食されることはない。この結果、設計値に基づいて形成された抵抗素子モジュール30の製造時の抵抗素子31が、その抵抗値を精度よく維持しつつ部材50に実装されることになる。
引き続き、導体パターン21,22Uと、これから形成される絶縁層13との密着性の向上、及び、導体パターン33,22L、これから形成される絶縁層12との密着性の向上のため、導体パターン21,22U及び導体パターン33,22Lの黒化処理を行う。かかる黒化処理は、導体パターン21,22U及び導体パターン33,22Lの表面をアルカリ溶液で処理することにより行われる。
次いで、部材50の+Z方向側表面上に絶縁層13を形成する。ここで、絶縁層13としては、上述した絶縁層11を生成するために使用したのと同様のものを使用してもよく、また、他の材料を使用してもよい。一方、部材50の−Z方向側表面上にも絶縁層12を形成する。絶縁層12は、上記の絶縁層13と同様のものを使用して形成することができる。
次に、絶縁層13の+Z方向側の表面上に、前述した導体フィルム付キャリア36と同様に構成されている導体フィルム付キャリア36を、導体フィルム33が絶縁層13の+Z方向側表面と対向するように重ねる。一方、絶縁層12の−Z方向側表面上には、前述した抵抗素子モジュール30を、抵抗素子31が絶縁層12の−Z方向側表面と対向するように重ねる(図9A参照)。
引き続き、所望の条件下、例えば、約185℃、約40kg/mで1時間加圧した後、支持部材34及び支持部材34を剥離除去して積層体51を形成する(図9B参照)。
次いで、積層体51に、ドリル等を用いて、貫通孔49及び貫通孔49を形成する(図10A参照)。引き続き、積層体51の+Z方向側表面及び−Z方向側表面の全面、並びに貫通孔49及び貫通孔49の内壁に、所望の条件下、例えば、下記表3のメッキ浴を用いたメッキ法により、所望の条件でその全面にメッキを施し、メッキ膜25Aを形成する。具体的には、化学銅1〜2μmおよび電解銅13〜14μmの厚みのメッキを形成することにより、メッキ膜25Aの厚みを約15μmとすることができる(図10B参照)。
引き続き、貫通孔49及び貫通孔49の+Z方向側端部を含めたメッキ膜25Aの+Z方向側表面の全面にドライフィルムレジスト44Uをラミネートする。また、貫通孔49及び貫通孔49の−Z方向側端部を含めたメッキ膜25Aの−Z方向側表面の全面にドライフィルムレジスト44Lをラミネートする(図11A参照)。そして、貫通孔49及び貫通孔49の+Z方向側端部領域、並びに前述した導体パターン35,25Uの形成領域以外の領域部分上のドライフィルムレジスト44Uと、貫通孔49及び貫通孔49の−Z方向側端部領域、並びに前述した導体パターン35,25Lの形成領域以外の領域部分上のドライフィルムレジスト44Lとを、周知のフォトリソグラフィ法により除去し、それらの領域部分のメッキ膜25Aを露出させる(図11B)。
次に、露出された領域部分のメッキ膜25A及び導体フィルム33,33を、周知のエッチング法により除去し、導体パターン35,25U、導体パターン35,25、バイアホール29及びバイアホール29を形成する(図12A参照)。引き続き、バイアホール29及びバイアホール29の双方の+Z方向側端部及び−Z方向側端部を除く+Z方向側表面及び−Z方向側表面の全面にソルダマスク27U,27Lを形成する。こうして、プリント配線板10が製造される。
この後、本発明の抵抗素子を内蔵するプリント配線板には、所望により、ニッケルメッキやハンダメッキ等の処理をさらに行うこともできる。
以上説明したように、本実施形態では、抵抗素子31,31が、−Z方向側の表面において0.5〜5μmの算術平均高さ(Ra)の表面粗さを有するとともに、その算術平均高さ(Ra)の5〜50%の平均厚み有している。このため、抵抗素子31,31の両端に接続する導体パターン間における、抵抗素子31,31における電流経路の長さを確保しつつ、抵抗素子31,31として安定性を有する平均厚みを確保できる。
また、抵抗素子31,31が絶縁層11,12の−Z方向の表面付近に埋め込まれ、抵抗素子31,31の−Z方向側の表面が、絶縁層11,12の−Z方向側の表面とともに導体パターン配線面を形成するようになっている。このため、当該導体パターン配線面に導電材料層を配設して、フォトエッチング法等により導体パターンを形成しても、抵抗素子31,31の側面がエッチング液により侵食されることはない。
また、抵抗素子31,31の平均厚みを、抵抗素子31,31の−Z方向側の表面粗さである算術平均高さ(Ra)の50%以内としているので、絶縁層11,12との接続面である抵抗素子31,31の+Z方向側の表面も起伏を有するものとなっている。このため、抵抗素子31,31と絶縁層11,12とは密着性よく接続されるようになっている。
したがって、本実施形態によれば、幅広い抵抗値範囲で安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を得ることができる。
なお、抵抗素子の数を限定して説明したが、抵抗素子の数は特に限定されることはない。
また、抵抗素子31(j=1,2)の−Z方向側表面が、図8Cにおけるエッチングや図12Aにおけるエッチングに耐性のある保護膜で被覆されている構成とすることもできる。ここで、保護膜は、抵抗素子31の抵抗値に実質的に影響を与えない厚みに形成される。
こうした保護膜が形成された抵抗素子31を内蔵したプリント配線板は、次のようにして製造される。
まず、図13Aに示される抵抗素子モジュール30’及び図13Bに示される抵抗素子モジュール30’を製造する。ここで、抵抗素子モジュール30’は、上述した抵抗素子モジュール30(図3A及び図3B参照)と比べて、導体フィルム33と抵抗素子31との間に保護膜32が形成されている点のみが異なる。ここで、保護膜32の材料としては、導体フィルム導体フィルム33が銅フィルムである場合には、クロム(Cr)、鉄(Fe)、銀(Ag)、金(Au)、バナジウム(V)等を使用することができる。また、導体フィルム導体フィルム33が銀フィルムである場合には、クロム(Cr)、鉄(Fe)、金(Au)、バナジウム(V)等を使用することができる。
抵抗素子モジュール30’の製造に際しては、抵抗素子モジュール30の場合と同様にして、導体フィルム付キャリア36を用意し(図14A参照)、導体フィルム33の+Z方向側表面に液体レジストを塗布して、ドライレジスト層41を形成し(図14B参照)、抵抗素子形成領域上のドライレジスト層41を除去して凹部46を形成し、抵抗素子形成領域における導体フィルム33の+Z方向側表面を、所望の大きさで露出させる(図14C参照)。
次いで、メッキ法、CVD法、PVD法等を用いて凹部46内の導体フィルム33の+Z方向側表面上に保護膜32を形成する(図15A参照)。ここで、非常に薄い保護膜32を形成するには、PVD法の一種であるスパッタリング法を好適に使用することができる。
次に、抵抗素子モジュール30の場合と同様にして、保護膜32の+Z方向側表面上にメッキ法により抵抗素子31を形成する(図15B参照)。そして、導体フィルム33の+Z方向側表面上からドライレジスト41を除去する(図15C参照)。こうして、抵抗素子モジュール30’が製造される。
抵抗素子モジュール30’は、抵抗素子モジュール30と同様にして製造される。
以下に、本発明のプリント配線板の製造方法、及び製造されたプリント配線板の特性について、実施例を用いて詳細に説明する。なお、本実施例では、ニッケルメッキ等による抵抗素子(表8,9参照)の形成を例に挙げて説明するが、本発明は、以下の実施例に何ら制限されるものではない。
[1]実施例1用抵抗素子の製造
(1−1)実施例1−1用抵抗素子の製造
支持部材として、表面が粗化されたキャリア付導体フィルムとして、キャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。このキャリア付極薄銅箔は、3.5μm厚みの銅層が形成されており、この銅層の表面の算術平均高さ(Ra)は1.2μmである。
ドライフィルムレジスト(日立化成(株)製、HW440)を、この銅層の上にラミネートし、光量110mJ、NaCOを現像液として30秒間現像するという条件でフォトリソグラフィを行い、幅約50μm、長さ約100mmのミアンダパターンを形成して、約1.2mm×4.5mmの開口部を形成した。
ついで、下記表3に示す組成の次亜リン酸還元浴(pH4〜5)を用い、約90℃、1〜2分間の条件の下で、無電解ニッケルメッキを行った。これによって、10重量%のリンを含有する無電解ニッケル膜が形成された。この膜の平均厚みは0.2μmであり、Raに対する割合は16.7%であった。
Figure 2005002303
(1−2)実施例1−2用抵抗素子の製造
上記(1−1)で製造した抵抗素子よりも抵抗値の低い抵抗素子を有するプリント配線板を、以下のようにして製造した。
支持部材として、表面が粗化されたキャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。このキャリア付極薄銅箔は、35μm厚みの電解銅箔キャリア34に、有機接着層を介して5μm厚みの銅層33が形成されたものであり、この銅層の表面の算術平均高さ(Ra)は3.8μmである。図16で示したキャリア付極薄銅箔表面を、断面写真として示したものが図17である。この表面には、直径1〜2μmの銅粒子が重なり合って存在し、起伏に富んだ表面を形成している。以下、この表面を「導体表面」という。
このキャリア付極薄銅箔の片面に、液体レジスト(太陽インキ(株)製、PER−20)を塗布して、抵抗素子領域上にレジストを形成させた。引き続き、このレジストをフォトエッチングして除去し、開口部から上記の導体表面を幅100μm、長さ900μmの大きさで露出させた。
次に、下記表4に示す組成の硫酸ニッケル浴(pH4〜5)を用い、40〜60℃、電流密度約2〜6A/dm、約1分間という条件の下でニッケルメッキを行い、抵抗素子を形成した。ここで形成されたニッケルメッキの平均厚みは0.40μmであり、Raに対する割合は10.5%であった。
Figure 2005002303
なお、この後に、レジストをレジスト剥離液にて剥がし、抵抗素子モジュール30を製造した。
(1−3)実施例1−3用抵抗素子の製造
下記表5に示す組成の硫酸クロム浴(pH2.0〜2.7)を用い、30〜55℃、電流密度約18〜48A/dm、約1分間という条件の下でクロムメッキを行った他は上記(1−2)と同様にして、実施例2用の抵抗素子を形成した。ここで形成されたクロムメッキの平均厚みは1.6μmであり、Raに対する割合は42%であった。
Figure 2005002303
Figure 2005002303
(1−4)実施例1−4用抵抗素子の製造
支持部材として、表面が粗化されたキャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。このキャリア付極薄銅箔は、35μm厚みの電解銅箔キャリア34に、有機接着層を介して5μm厚みの銅層33が形成されたものであり、この銅層の表面の算術平均高さ(Ra)は3.8μmである。
ドライフィルムレジスト(日立化成(株)製、HW440)を、この銅層の上にラミネートし、光量110mJで、NaCOを現像液として30秒間現像するという条件の下にフォトリソグラフィを行い、幅約50μm、長さ約100mmのミアンダパターンを形成して、約1.2mm×4.5mmの開口部を形成した。
ついで、上記表3に示す組成の次亜リン酸還元浴(pH4〜5)を用い、約90℃、1〜2分間の条件の下で、無電解ニッケルメッキを行った。これによって、10重量%のリンを含有する無電解ニッケル膜が形成された。この膜の平均厚みは0.19μmであり、Raに対する割合は5.0%であった。
(1−5)実施例1−5用抵抗素子の製造
約90℃、5分間の条件下で、無電解ニッケルメッキを行った点以外は上記(1−1)と同様にして、実施例1−5用抵抗素子を製造し、10重量%のリンを含有する無電解ニッケル膜を形成させた。この膜の平均厚みは0.6μmであり、Raに対する割合は50.0%であった。
[2]実施例2−1〜2−5用抵抗素子の製造
上記表3に示す組成の次亜リン酸還元浴(pH4〜5)を用い、約90℃、1〜5分間の条件の下で、無電解ニッケルメッキを行った他は上記(1−1)と同様にして、5〜15重量%のリンを含有する無電解ニッケル膜を形成させた。
実施例2−1〜2−5用の抵抗素子のメッキ平均厚み及びRaに対する割合は、後述する表10に示すように、8.3〜16.7%であった。
[3]実施例3−1〜3−12用抵抗素子の製造
ニッケルに代えて表11に示す各種の金属を使用した無電解メッキを行った点以外は上記(2)と同様にして、実施例3−1〜3−12の抵抗素子を製造した。めっき浴の組成は、下記表6の通りであり、めっき浴は、pHは3〜5、めっき温度50〜90℃、1〜2分間という条件でめっきを行った。
なお、下記の金属浴で使用する表11に示す金属化合物は、硫酸コバルト、硫酸インジウム、硫酸第二インジウム、硫酸リチウム、硫酸チタン、硫酸クロム、硫酸スズ、硫酸鉄、硫酸バナジウム、硫酸ジルコニウム等の硫酸系化合物の他、塩化鉄、塩化白金、塩化クロム等の塩化物系化合物、酸化タンタル等の酸化物を適宜選択して使用した。
Figure 2005002303
[4]比較例用抵抗素子の製造
(4−1)比較例1用抵抗素子の製造
支持部材として、算術平均高さが7μmのキャリア付極薄銅箔(オーリンブラスト(株)製、キャリア付極薄銅箔)又は3.8μmのキャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。
次に、上記表4に示す組成の硫酸ニッケル浴(pH4〜5)を用い、40〜60℃、電流密度約2〜6A/dm、として、約1分間という条件の下でニッケルメッキを行い、比較例1用抵抗素子を製造した。
製造した比較例1用抵抗素子のニッケルメッキの平均厚み及びRaに対する割合を表8に示す。比較例1用抵抗素子のメッキ平均厚みは2.8μm、Raに対するメッキ平均厚みの割合は、73.7%であった。
(4−2)比較例2用抵抗素子の製造
実施例1−1用抵抗素子の製造に使用したのと同じ表面が粗化されたキャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。
これらのキャリア付極薄銅箔を、上記表3に示す組成の次亜リン酸還元浴(pH4〜5)を用い、約90℃、1〜5分間の条件の下で、これらに無電解ニッケルメッキを行った他は、実施例1−1用の抵抗素子を製造するのと同様に処理した。これによって、3〜17重量%のリンを含有する無電解ニッケル膜を形成させた。これらの膜の平均厚みとRaに対する割合を、表10に示す。比較例2用抵抗素子のメッキ平均厚みは0.03μm、Raに対するメッキ平均厚みの割合は、2.5%であった。
[5]参考例用抵抗素子の製造
(5−1)参考例1用抵抗素子の製造
支持部材として、算術平均高さが7μmのキャリア付極薄銅箔(オーリンブラスト(株)製、キャリア付極薄銅箔)又は3.8μmのキャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。
次に、上記表4に示す組成の硫酸ニッケル浴(pH4〜5)を用い、40〜60℃、電流密度2〜6A/dmとして、約1分間という条件の下でニッケルメッキを行い、参考例1用の抵抗素子を製造した。
ここで形成されたニッケルメッキの平均厚み及びRaに対する割合を、表9に示す。参考例1用抵抗素子のメッキ平均厚みは2.3μm、Raに対するメッキ平均厚みの割合は32.9%であった。
(5−2)参考例2及び3用抵抗素子の製造
支持部材として、実施例1−1用抵抗素子の製造に使用したのと同じ表面が粗化されたキャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。
これらのキャリア付極薄銅箔を、上記表3に示す組成の次亜リン酸還元浴(pH4〜5)を用い、約90℃、1〜5分間の条件の下で、これらに無電解ニッケルメッキを行った以外は、実施例1−1と同様に処理し、参考例2及び3用抵抗素子を製造した。これによって、3〜17重量%のリンを含有する無電解ニッケル膜を形成させた。ここで形成された膜の平均厚みとRaに対する割合とを表10に示す。参考例2及び3用抵抗素子メッキ平均厚みはいずれも0.2μm、Raに対するメッキ平均厚みの割合はいずれも16.7%であった。
[6]実施例1−1〜3−12、比較例1〜2および参考例1〜3のプリント配線板の製造及び平均抵抗値の測定
(6−1)実施例1−1〜3−12、比較例1〜2および参考例1〜3のプリント配線板の製造
上述のようにして個々の抵抗素子を製造するが、1枚の支持体上に100個又は200個の抵抗素子を形成し、実施例1−1〜3−12、比較例1〜2及び参考例1〜3のプリント配線板製造用モジュール30とした。
この母材上に絶縁層11を形成させるために、抵抗素子31又は31と対向するように、厚み60μmのプリプレグ(日立化成(株)製、GEA−67N)を配置した。ついで、このプリプレグの抵抗素子と対向していない面上に、さらに銅箔21A(三井金属(株)製、厚み12μm、3EC−III)を載せ、185℃、40kg/cmで1時間加圧プレスを行った。プリプレグが硬化した後、機械的にキャリア部材34を剥離除去した。
ついで、上記のキャリア部材34を同様に除去し、この両面に、アクリル樹脂系のドライフィルムレジスト(日立化成(株)製、HW440)をラミネータにてラミネートした。この後、フォトリソグラフィを行い、図7Aに示すような凹部47Uを設けた。
次に、下記表7に示す組成のメッキ浴を用いて、硫酸銅メッキ浴にて銅メッキを行い、厚み15μmのメッキ層を導体パターン22U及び22Lとして形成した。
Figure 2005002303
ついで、ドライフィルムレジスト42U及び42Lをフォトリソグラフィによって除去した。次に、ラミネータ又はロールコータ等により銅箔21Aの+Z方向にレジスト層43Uを、また、銅箔33の−Z方向にレジスト層43Uとを、図8Aに示すように形成した。この後、フォトリソグラフィによって、メッキ膜(導体パターン)22U及び22Lで被覆されていない領域からレジスト層を除去し、抵抗素子31が露出するまで銅箔33のエッチングを行った。
以上のようにして、図8Cに示す導体パターン22U、22Lを形成した。
以上のような処理を各母材について行い、実施例1−1〜1−5、比較例1〜2及び参考例1〜3のプリント配線板を、各30枚ずつ製造した。
絶縁層41及び43を形成する前に、絶縁層と回路61及び電極22aの密着性を向上させるため、上記のようにして作製した各々の抵抗素子を50℃の10% NaOH溶液を用いて黒化処理した。
(6−2)多層プリント配線板の製造
上述のようにして製造した母材と、プリプレグ13(日立化成(株)製、GEA−67N)、キャリア付銅箔36(三井金属(株)製、厚み12μm、3EC−III)及び上述のようにして製造した30を図9Aに示すように重ね、185℃、40kg/cmで1時間加圧プレスを行い、絶縁層12および13を形成させた。
ついで、キャリア34および34を剥離除去して、図9Bに示す積層体51を形成した。ついで、図10Aに示すように、所定の位置にスルーホールをドリルで形成し、下記表8に示すメッキ条件で、上記のように形成したスルーホールのない表面も含めて、上記の積層体全面に厚み15μmの銅メッキを施した(図10B参照)。
Figure 2005002303
ついで、図11Aに示すように、銅メッキを施した積層体の両面に、アクリル樹脂系のドライフィルムレジスト(日立化成(株)製、HW440)をラミネータにて塗布し、レジスト層44を形成させた。NaCOを30秒間シャワーするという条件でフォトリソグラフィを行い、図11Bに示すような開口部25Aを形成させ、アルカリエッチャントを用いてエッチングし、25U及び35、25L及び35からなる電極を形成した。
次に、太陽インキ(株)製AUS503をこの両面にスクリーン印刷にて塗布し、スルーホールの開口部を除いてソルダーマスク層27U及び27Lを形成させ、実施例1−1〜3−12、比較例1〜2及び参考例1〜3の多層配線板10を製造した。
(6−3)各種条件下における抵抗値、ずれ量等の測定
(6−3−1)抵抗素子の抵抗値の測定
抵抗測定機(HIOKI(株)製、3244 Hi TESTER)を用いて、上記実施例1−1〜2−5、比較例1及び2及び参考例1〜3の抵抗素子の実際の抵抗値を、200℃で測定した。その測定結果(抵抗値1)を表9及び表10に示す。
Figure 2005002303
Figure 2005002303
Figure 2005002303
Figure 2005002303
実施例1−1〜1−5の抵抗値の標準偏差は2.0〜3.2%であった。これに対し、参考例1の抵抗値の標準偏差は4.92%であり、比較例1及び2の抵抗値の標準偏差はそれぞれ8.33%と4.8%と高くなっていた。
(6−3−2)プリント配線板における抵抗値のずれ量の測定
上述のようにして作製した多層プリント配線板の抵抗値を、抵抗測定機(HIOKI(株)製、3244 Hi TESTER)を用いて測定した。上記(6−1)で測定した各抵抗素子の抵抗値を目標値としたときに、この測定結果がどの程度目標値とずれているかを求め、ずれ量(%)として表9〜11に示した。
Figure 2005002303
Figure 2005002303
上記の抵抗値のずれ量は5%以下であれば良好と判定できるが、実施例1−1〜3−12までの各抵抗素子、及び参考例1〜3の抵抗素子のずれ量はいずれも5%以下であり、良好と判定された。これらの中でも実施例1−1〜3−12の抵抗素子では、3%以下という低い数値を示し、非常に良好と判定された。一方、比較例1及び2の抵抗素子のずれ量は5%を超えるものとなっており、良好とは判定できなかった。
(6−3−3)高温下の抵抗値の測定
抵抗測定機(HIOKI(株)製、3244 Hi TESTER)を用いて、上記実施例、比較例および参考例の抵抗素子の260℃の温度下における抵抗値(抵抗値3)を測定した。
各抵抗値の値から、抵抗値1を基準としたときの抵抗変化率(%)を算出し、その結果を実施例1−1〜3−12、比較例1〜2および参考例1〜3の測定結果(抵抗値3、抵抗変化率)として、表9、表10及び表11に示した。抵抗変化係数は、実施例1−1〜2−5の抵抗素子について測定を実施した。
抵抗変化率は5%以下を良好と判定できるが、実施例1−1〜3−12の抵抗素子及び参考例1〜3の抵抗素子を用いた場合の抵抗変化率は、いずれも5%以下と小さく、良好であった。これらの中でも、実施例1−1〜3−12の抵抗素子では、3%以下とさらに低い数値を示し、非常に良好と判定された。一方、比較例2の抵抗素子では測定不能であり、比較例1の抵抗素子では5%以下であったが、上述した抵抗値1のばらつきが大きく、また、後述するオイルディップ試験における抵抗変化率が大きなものとなっており、良好という判定はできなかった。
以上より、実施例1−1〜3−12の抵抗素子では、抵抗値の安定性が非常に高いことが示された。
なお、抵抗変化係数(ppm/℃)を見ると、実施例が最も低く、次いで参考例、比較例という順に高い値となっていた。
(6−3−4)接続構造の安定性試験
実施例1−1〜3−12、比較例1及び2、並びに参考例1〜3の各積層体を被検体として、オイルディップ試験を行い、接続構造の安定性を試験した。オイルディップ試験は260℃のオイルに20秒間浸漬することを1サイクルとして、900サイクル行い、サイクル終了後の抵抗値を測定した。この測定値の抵抗値1に対する抵抗値の変化率を求め、表9〜11に示した。
積層体のオイルディップ試験における抵抗変化率は12%以下を良好と判定できるが、表9及び10に示すように、実施例1−1〜2−5、及び参考例1〜3のいずれの抵抗素子を用いた場合も、良好と判定された。
なかでも、実施例1−1〜1−5の抵抗素子を用いた場合、及び実施例2−1〜2−5の抵抗素子を用いた場合はいずれも5%以下と、非常に良い結果が示された。
一方、比較例1及び2の抵抗素子を用いた場合には、30%以上と非常に高い値となり、良好とは判定できなかった。
以上より、実施例1−1〜1−5の抵抗素子を用いた積層体では、接続構造の安定性が高いことが示された。
実施例2−1〜2−5のリン含有量は5〜15重量%であり、参考例2及び3の積層体のリン含有量3重量%と17重量%である。上記のオイルディップ試験後の抵抗変化率から、リンの含有量を5〜15重量%とすると、さらに誤差の少ない、構造安定性の高い積層体を製造できることが示された。
また、表11に示す金属を使用してメッキを行った抵抗素子を使用した場合にも、抵抗変化率(%)も5%以下、オイルディップ試験後の抵抗変化率も5%以下と、安定性の高い積層体を製造できることが示された。
以上説明したように、本発明のプリント配線板は、安定した精度の良い抵抗値を有する抵抗素子を内蔵したプリント配線板を提供できるため、通信機器等の電子機器において用いられるプリント配線板として有用である。

Claims (5)

  1. 絶縁層と;
    金属を主成分とし、一方側の表面が粗面とされ、前記粗面の算術平均高さの5〜50%の平均厚みを有するとともに、前記絶縁層の前記一方側の表面に埋め込まれた少なくとも1つの抵抗素子と;
    前記絶縁層の前記一方側の表面及び前記抵抗素子の前記一方側の表面によって形成される導体パターン配線面上に形成され、前記抵抗素子それぞれの端子部と接続された導体パターンと;を備えるプリント配線板。
  2. 前記粗面の算術平均高さが、0.5〜5μmの算術平均高さである、ことを特徴とする請求項1に記載のプリント配線板。
  3. 前記主成分となる金属は、ニッケル、コバルト、クロム、インジウム、ランタン、リチウム、錫、タンタル、白金、鉄、パラジウム、バナジウム、チタン、及びジルコニウムからなる群から選ばれる少なくとも1つである、ことを特徴とする請求項1又は2に記載のプリント配線板。
  4. 前記抵抗素子は、その総重量に対して、5〜15%のリンを含有するニッケル合金で形成される、ことを特徴とする請求項3に記載のプリント配線板。
  5. 前記抵抗素子の前記一方側の表面には、耐エッチング性を有する材料から成る保護用被膜が形成されている、ことを特徴とする請求項1に記載のプリント配線板。
JP2005511011A 2003-06-30 2004-06-21 プリント配線板 Expired - Fee Related JP4606329B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003186063 2003-06-30
JP2003186063 2003-06-30
PCT/JP2004/008721 WO2005002303A1 (ja) 2003-06-30 2004-06-21 プリント配線板

Publications (2)

Publication Number Publication Date
JPWO2005002303A1 true JPWO2005002303A1 (ja) 2006-11-24
JP4606329B2 JP4606329B2 (ja) 2011-01-05

Family

ID=33549680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005511011A Expired - Fee Related JP4606329B2 (ja) 2003-06-30 2004-06-21 プリント配線板

Country Status (7)

Country Link
US (1) US7453702B2 (ja)
EP (1) EP1641329A4 (ja)
JP (1) JP4606329B2 (ja)
KR (1) KR100736665B1 (ja)
CN (1) CN1810065B (ja)
TW (1) TWI276374B (ja)
WO (1) WO2005002303A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252090B (zh) * 2008-04-02 2010-06-02 日月光半导体制造股份有限公司 线路板的表面处理工艺
JP5429981B2 (ja) * 2008-11-26 2014-02-26 京セラSlcテクノロジー株式会社 配線基板の製造方法
KR101216864B1 (ko) 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
CN103384448A (zh) * 2013-06-27 2013-11-06 清华大学 印刷电路板及表面处理方法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP2020092119A (ja) * 2018-12-03 2020-06-11 株式会社東芝 配線板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234301A (ja) * 1986-04-04 1987-10-14 日立化成工業株式会社 抵抗回路基板の製造法
JPH03203393A (ja) * 1989-12-29 1991-09-05 Hitachi Chem Co Ltd 配線版の製造法
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JP2003152301A (ja) * 2001-11-16 2003-05-23 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2003174243A (ja) * 2001-12-04 2003-06-20 Victor Co Of Japan Ltd プリント基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (ja) * 1971-09-30 1976-12-11
JPS5469768A (en) * 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
US4296272A (en) * 1979-11-30 1981-10-20 Rca Corporation Composite substrate
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
JPH09500762A (ja) * 1993-07-21 1997-01-21 オーメガ エレクトロニクス インコーポレーテッド バリア層を伴う回路基板材料
JPH09139608A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd マイクロ波/ミリ波大電力用終端器
JPH1079561A (ja) 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 配線基板および配線基板の形成方法
ES2224209T3 (es) * 1996-10-16 2005-03-01 Macdermid Incorporated Procedimiento para la fabricacion de placas de circuito impreso con resistencias metalizadas impresas.
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH114056A (ja) 1997-06-11 1999-01-06 Sony Corp 印刷抵抗プリント配線板及びその製作方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2004506309A (ja) * 1997-12-31 2004-02-26 エルパック(ユーエスエー)、インコーポレイテッド モールドされた電子パッケージ、製作方法およびシールディング方法
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6489035B1 (en) * 2000-02-08 2002-12-03 Gould Electronics Inc. Applying resistive layer onto copper
US6585904B2 (en) * 2001-02-15 2003-07-01 Peter Kukanskis Method for the manufacture of printed circuit boards with plated resistors
JP2004040073A (ja) * 2002-01-11 2004-02-05 Shipley Co Llc 抵抗器構造物
JP4043242B2 (ja) * 2002-01-23 2008-02-06 アルプス電気株式会社 面実装型の電子回路ユニット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234301A (ja) * 1986-04-04 1987-10-14 日立化成工業株式会社 抵抗回路基板の製造法
JPH03203393A (ja) * 1989-12-29 1991-09-05 Hitachi Chem Co Ltd 配線版の製造法
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JP2003152301A (ja) * 2001-11-16 2003-05-23 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2003174243A (ja) * 2001-12-04 2003-06-20 Victor Co Of Japan Ltd プリント基板

Also Published As

Publication number Publication date
WO2005002303A1 (ja) 2005-01-06
KR20060052664A (ko) 2006-05-19
EP1641329A1 (en) 2006-03-29
KR100736665B1 (ko) 2007-07-06
CN1810065A (zh) 2006-07-26
EP1641329A4 (en) 2010-01-20
TWI276374B (en) 2007-03-11
US7453702B2 (en) 2008-11-18
US20060049509A1 (en) 2006-03-09
CN1810065B (zh) 2011-06-29
JP4606329B2 (ja) 2011-01-05
TW200503596A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
KR100720662B1 (ko) 프린트 배선 기판 및 그 제조 방법
JP2006216714A (ja) 多層プリント配線板
JP2006216713A (ja) 多層プリント配線板
US7453702B2 (en) Printed wiring board
JP2008130748A (ja) 抵抗素子を内蔵するプリント配線板の製造法
JP4924843B2 (ja) 2層フレキシブル基板及びその製造方法、並びに、該2層フレキシブル基板を用いたプリント配線基板及びその製造方法
TW200906264A (en) Method of producing printed circuit board incorporating resistance element
JP3852573B2 (ja) プリント配線板の製造方法
JP5474316B2 (ja) 銅張積層板、その銅張積層板製造に用いる表面処理銅箔及びその銅張積層板を用いて得られるプリント配線板
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP5671902B2 (ja) 銅導電体層付き抵抗薄膜素子の製造方法
JP2003110211A (ja) 回路基板およびその製造方法
JP2009146926A (ja) 多層配線板及びその製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP4540365B2 (ja) プリント配線板
JP3628313B2 (ja) 印刷配線板およびその製造方法
JP5034855B2 (ja) 多層プリント配線板とその製造方法
JPWO2007037075A1 (ja) 配線板の製造方法および配線板
JP2007059777A (ja) 多層プリント配線板及びその製造方法
JP2006054331A (ja) 多層フレックスリジッド配線基板の製造方法
JP2006310531A (ja) 配線基板及びその製造方法
JPH03228396A (ja) 多層プリント配線板の製造方法
JPH10284843A (ja) 多層回路基板及びその製造方法
KR20120026848A (ko) 연성인쇄회로기판 및 그의 제조 방법
JP2009141298A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees