JP5429981B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5429981B2
JP5429981B2 JP2009267913A JP2009267913A JP5429981B2 JP 5429981 B2 JP5429981 B2 JP 5429981B2 JP 2009267913 A JP2009267913 A JP 2009267913A JP 2009267913 A JP2009267913 A JP 2009267913A JP 5429981 B2 JP5429981 B2 JP 5429981B2
Authority
JP
Japan
Prior art keywords
layer
hole
conductor
plating layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009267913A
Other languages
English (en)
Other versions
JP2010153839A (ja
Inventor
孝一 大隅
知治 土田
Original Assignee
京セラSlcテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラSlcテクノロジー株式会社 filed Critical 京セラSlcテクノロジー株式会社
Priority to JP2009267913A priority Critical patent/JP5429981B2/ja
Publication of JP2010153839A publication Critical patent/JP2010153839A/ja
Application granted granted Critical
Publication of JP5429981B2 publication Critical patent/JP5429981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は配線基板の製造方法に関し、より詳細には、例えば半導体素子をフリップチップ接続により搭載するのに好適な配線基板の製造方法に関する。
従来から、半導体素子である半導体集積回路素子として、多数の電極端子を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドの上面を半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続パッドの露出する上面と前記半導体集積回路素子の電極端子とを対向させ、これらの間を半田や金等からなる導電バンプを介して電気的に接続する方法である。
図19は、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載した従来の配線基板の一例を示す概略断面図である。
この図19に示すように、従来の配線基板110は、コア用の絶縁板101の上下面に複数のビルドアップ用の絶縁層102が積層されて成る絶縁基体103の内部および表面にコア用の配線導体104およびビルドアップ用の配線導体105が被着されているとともに、その最表面には保護用のソルダーレジスト層106が被着されている。また、絶縁基体103の上面中央部には半導体集積回路素子Eが搭載される半導体素子搭載部103Aを有している。
コア用の絶縁板101の上面から下面にかけては複数のスルーホール107が形成されており、スルーホール107の内面にはコア用の配線導体104が被着されている。さらに、スルーホール107の内部には孔埋め樹脂108が充填されており、この孔埋め樹脂108上を含む絶縁板101の上下面にもコア用の配線導体104が被着されている。なお、コア用の配線導体104の一部は、スルーホール107を覆ってビルドアップ用の配線導体105と接続するためのランドパターン104Aを形成している。
また、ビルドアップ用の絶縁層102には、それぞれに複数のビアホール109が形成されており、各絶縁層102の表面およびビアホール109の内面には、ビルドアップ用の配線導体105が被着形成されている。そしてビルドアップ用の配線導体105はビアホール109を介してコア用の配線導体104におけるランドパターン104Aに接続している。さらに、このビルドアップ用の配線導体105のうち、配線基板110の上面側における最外層の絶縁層102上に被着された一部は、半導体素子搭載部103Aにおいて半導体集積回路素子Eの電極端子Tに導電バンプB1を介してフリップチップ接続により電気的に接続される円形の半導体素子接続パッド105Aを形成しており、これらの半導体素子接続パッド105Aは格子状の並びに複数並んで形成されている。そして、これらの半導体素子接続パッド105Aはその外周部がソルダーレジスト層106により覆われているとともに上面の中央部がソルダーレジスト層106から露出しており、半導体素子接続パッド105Aの露出部に半導体集積回路素子Eの電極端子Tが半田や金等から成る導電バンプB1を介して電気的に接続される。
他方、配線基板110の下面側における最外層の絶縁層102上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド105Bであり、この外部接続パッド105Bは格子状の並びに複数並んで形成されている。この外部接続パッド105Bはその外周部がソルダーレジスト層106により覆われているとともに、その下面中央部がソルダーレジスト層106から露出しており、外部接続パッド105Bの露出部に、図示しない外部電気回路基板の配線導体が半田ボールB2を介して電気的に接続される。なお、ソルダーレジスト層106は、最外層の配線導体105を保護するとともに、半導体素子接続パッド105Aや外部接続パッド105Bの露出部を画定する。
このような従来の配線基板110の製造方法について図20〜図25を基にして説明する。まず、図20(a)に示すように、ガラス−エポキシ樹脂等の電気絶縁材料から成る絶縁板101の上下面に銅箔111が積層されて成る両面銅張り板112を準備する。絶縁板101の厚みは例えば50〜800μm程度であり、銅箔111の厚みは例えば2〜18μm程度である。
次に、図20(b)に示すように、両面銅張り板112の上面から下面にかけてスルーホール107をドリル加工やレーザ加工により形成する。スルーホール107の直径は50〜300μm程度である。
次に、図21(c)に示すように、スルーホール107の内壁および銅箔111の表面の全面にわたり、第1の無電解銅めっき層113aおよび第1の電解銅めっき層113bを順次被着させて成る第1の導体層113を形成する。第1の無電解銅めっき層113aの厚みは0.1〜1.0μm程度であり、第1の電解銅めっき層113bの厚みは5〜30μm程度である。
次に、図21(d)に示すように、第1の導体層113が被着されたスルーホール107内に孔埋め樹脂108を充填する。
次に、図22(e)に示すように、孔埋め樹脂108の上下端および第1の導体層113の表面を、絶縁板101の上下面に銅箔111の層が残存するように研磨して平坦化する。このとき、絶縁板101上に残存する銅箔111の層の厚みは2〜8μm程度とする。
次に、図22(f)に示すように、残存した銅箔111の層の表面および第1の導体層113の端面および孔埋め樹脂108の端面の全面にわたり第2の無電解銅めっき層114aおよび第2の電解銅めっき層114bを順次被着させて成る第2の導体層114を形成する。第2の無電解銅めっき層114aの厚みは0.1〜1.0μm程度であり、第2の電解銅めっき層114bの厚みは10〜30μm程度である。
次に、図23(g)に示すように、第2の導体層114におけるスルーホール107上およびその周囲に対応する領域を被覆するランド形成用のマスクパターンを含む所定パターンのエッチングレジスト層115を第2の導体層114の表面に被着形成する。
次に、図23(h)に示すように、エッチングレジスト層115から露出する第2の導体層114およびその下の銅箔111の層をエッチング除去する。これによりエッチングレジスト層115に対応した形状の配線導体104が形成される。
次に、図24(i)に示すように、第2の導体層114上からエッチングレジスト層115を剥離除去する。これにより、スルーホール107上を覆うランドパターン104Aを含む所定パターンのコア用の配線導体104を有するコア用の絶縁板101が形成される。
次に、図25(j)に示すように、配線導体104が形成されたコア用の絶縁板101の上下面にビルドアップ用の絶縁層102を積層する。絶縁層102は、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、20〜50μm程度の厚みである。
次に、図25(k)に示すように、ビルドアップ用の絶縁層102にレーザ加工を施すことによりコア用の配線導体104を底面とするビアホール109を形成する。
次に、図25(l)に示すように、ビアホール109内および絶縁層102の表面にランドパターン104Aに接続する第3の導体層から成るビルドアップ用の配線導体105を形成する。第3の導体層から成る配線導体105は無電解めっき層および電解銅めっき層を順次被着させて成り、公知のセミアディティブ法を用いて形成する。
次に、図25(m)に示すように、次層の絶縁層102および配線導体105を必要に応じて所定層数形成し、最後に図19(n)に示すように、最表層の絶縁層102および配線導体105上にソルダーレジスト層106を被着形成して従来の配線基板110が完成する。
なお近時、半導体集積回路素子Eは、その高集積化が急激に進み、これを搭載する配線基板にも幅や間隔が20μm以下の高密度な微細配線が要求されるようになってきている。このような高密度な微細配線の要求に答えるために、半導体素子集積回路素子Eが接続されるビルドアップ用の配線導体105のみならず、コア用の配線導体104においてもその幅や間隔を30μm以下の微細なものにする要求が高まっているとともにコア用の絶縁板101に形成されたスルーホール107の直上にビルドアップ用のビアホール109を形成することによる配線の高密度化の要求が高まっている。
ところが、上述の従来の配線基板110においては、コア用の配線導体104におけるランドパターン104Aを含む絶縁板101上のパターンは、絶縁板101上に積層された厚みが2〜18μm程度の銅箔111の層の上に厚みが15〜30μm程度の第2の導体層を被着させた後、その上に形成したエッチングレジスト層115から露出する銅箔111の層および第2の導体層114をエッチング除去して形成することから、エッチングの際に、銅箔111の層および第2の導体層114がその厚みに応じて横方向にも極めて大きくエッチングされるので、例えば幅や隣接間隔が20μm以下の微細な配線パターンを含むコア用の配線導体104を形成することは困難であった。
特開平11−274730号公報
本発明の課題は、半導体素子を搭載する配線基板において、ビルドアップ用の配線導体のみならず、コア用の配線導体においてもその幅や間隔を20μm以下とした高密度な微細配線を有する配線基板の製造方法を提供することにある。
本発明の配線基板の製造方法は、コア用の絶縁板の上下面に、該絶縁板と密着する面が、十点平均高さRzが0.10〜7.0μmの粗面である銅箔が積層されて成る両面銅張り板、または複数のコア用の絶縁板が積層されて成る積層板の前記絶縁板間に銅箔から成る内層導体が配設されているとともに上下面に、前記絶縁板と密着する面が、十点平均高さRzが0.10〜7.0μmの粗面である銅箔が積層されて成る多層板を準備する工程と、前記両面銅張り板または多層板の上面から下面にかけて複数のスルーホールを形成する工程と、該スルーホール内壁をデスミア処理した後、該内壁および前記上下面の前記銅箔表面の全面にわたり第1の無電解めっき層および第1の電解めっき層を順次被着させて成る第1の導体層を形成する工程と、該第1の導体層が被着された前記スルーホール内に孔埋め樹脂を充填する工程と、該孔埋め樹脂の上下端および前記第1の導体層の表面を、前記上下面に前記銅箔の層が残存するように研磨して平坦化する工程と、前記上下面に残存する前記銅箔の層をエッチング除去して前記粗面に対応する十点平均高さRzが0.10〜7.0μmの凹凸が残る前記上下面を露出させるとともに前記スルーホール内の前記第1の導体層の端面を露出させる工程と、露出した前記凹凸が残る前記上下面および前記第1の導体層の端面および前記孔埋め樹脂の表面の全面にわたり第2の無電解めっき層を被着させる工程と、該第2の無電解めっき層における前記スルーホール上およびその周囲に対応する領域を露出させるランド形成用の開口パターンを含む所定パターンのめっきレジスト層を前記第2の無電解めっき層上に形成する工程と、前記めっきレジスト層から露出する前記第2の無電解めっき層上に第2の電解めっき層を被着させる工程と、前記第2の無電解めっき層上から前記めっきレジスト層を剥離除去した後、前記上下面に露出する前記第2の無電解めっき層をエッチング除去し、残った前記第2の無電解めっき層および前記第2の電解めっき層から成る第2の導体層により、前記スルーホール上およびその周囲を覆って前記スルーホール内の前記第1の導体層に接続するランドパターンを有するコア用の配線導体を形成する工程と、前記第2の導体層および露出する前記上下面の全面にわたりビルドアップ用の絶縁層を被着させるとともに、該絶縁層に前記ランドパターンの中央部を底面とするビアホールを形成する工程と、前記ビアホール内および前記絶縁層の表面に前記ランドパターンと接続する所定パターンの第3の導体層から成るビルドアップ用の配線導体を形成する工程とを順次行なうことを特徴とするものである。
本発明配線基板の製造方法によれば、第1の導体層が被着されたスルーホール内に充填した孔埋め樹脂の上下端、およびコア用の絶縁板の上下面または複数のコア用の絶縁板が積層されて成る積層板の上下面に積層された銅箔の層の上に被着させた第1の導体層の表面を前記銅箔の層が残存するように研磨して平坦化した後、銅箔の層をエッチング除去して前記上下面を露出させ、次に、露出した前記上下面および第1の導体層の端面および孔埋め樹脂の表面の全面にわたり第2の無電解めっき層を被着させた後、第2の無電解めっき層におけるスルーホール上およびその周囲に対応する領域を露出させるランド形成用の開口パターンを含む所定パターンのめっきレジスト層を第2の無電解めっき層上に形成し、次に、めっきレジスト層から露出する第2の無電解めっき層上に第2の電解めっき層を被着させた後、第2の無電解めっき層上からめっきレジスト層を剥離除去するとともに前記上下面に露出する第2の無電解めっき層をエッチング除去することにより、前記上下面に残った第2の無電解めっき層およびその上の第2の電解めっき層から成る第2の導体層により所定パターンのコア用の配線導体を形成することから、前記上下面およびスルーホール上に微細なコア用の配線導体を高密度で形成することができる。これは、コア用の絶縁板上に露出する第2の無電解めっき層をエッチング除去する際、第2の無電解めっき層の厚み分のみエッチングすればよいので第2の電解めっき層が横方向に大きくエッチングされることがないためである。従って、本発明の配線基板の製造方法によれば、コア用の絶縁板に形成されたスルーホール直上にビルドアップ用のビアホール形成ができ、かつコア用の配線導体においてもその幅や間隔を30μm以下とした高密度な微細配線を含む配線基板の製造方法を提供することができる。
図1は、本発明の製造方法により製造される配線基板の例を示す概略断面図である。 (a),(b)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (c),(d)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (e),(f)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (g),(h)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (i),(j)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (k)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (l)〜(p)は、本発明の配線基板の製造方法における一実施形態例を説明するための概略断面図である。 (f),(g)は、本発明の配線基板の製造方法における他の実施形態の一例を説明するための概略断面図である。 (h),(i)は、本発明の配線基板の製造方法における他の実施形態の一例を説明するための概略断面図である。 (j),(k)は、本発明の配線基板の製造方法における他の実施形態の一例を説明するための概略断面図である。 (a),(b)本発明の配線基板の製造方法における他の実施形態例の別の例を説明するための概略断面図である。 (a),(b)は、本発明の配線基板の製造方法における他の実施形態のさらに別の例を説明するための概略断面図である。 (c),(d)は、本発明の配線基板の製造方法における他の実施形態のさらに別の例を説明するための概略断面図である。 (e),(f)は、本発明の配線基板の製造方法における他の実施形態のさらに別の例を説明するための概略断面図である。 (g),(h)は、本発明の配線基板の製造方法における他の実施形態のさらに別の例を説明するための概略断面図である。 (i),(j)は、本発明の配線基板の製造方法における他の実施形態のさらに別の例を説明するための概略断面図である。 (k),(l)は、本発明の配線基板の製造方法における他の実施形態のさらに別の例を説明するための概略断面図である。 図19は、従来の製造方法により製造される配線基板を示す概略断面図である。 (a),(b)は、従来の配線基板の製造方法を説明するための概略断面図である。 (c),(d)は、従来の配線基板の製造方法を説明するための概略断面図である。 (e),(f)は、従来の配線基板の製造方法を説明するための概略断面図である。 (g),(h)は、従来の配線基板の製造方法を説明するための概略断面図である。 (i)は、従来の配線基板の製造方法を説明するための概略断面図である。 (j)〜(n)は、従来の配線基板の製造方法を説明するための概略断面図である。
以下、本発明にかかる配線基板の製造方法について図面を参照して詳細に説明する。
図1は、本発明にかかる製造方法により製造された配線基板の一実施形態例を示す概略断面図であり、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載する場合を示している。
本発明により製造される配線基板10は、図1に示すように、コア用の絶縁板1の上下面に複数のビルドアップ用の絶縁層2が積層されて成る絶縁基体3の内部および表面にコア用の配線導体4とビルドアップ用の配線導体5とが被着されているとともに、その最表面にソルダーレジスト層6が被着されて成る。また、絶縁基体3の上面中央部には半導体集積回路素子Eが搭載される半導体素子搭載部3Aを有している。
コア用の絶縁板1は、厚みが50〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁板1は、絶縁基体3のコア部材として機能する。
コア用の絶縁板1の上面から下面にかけては直径が50〜300μmの複数のスルーホール7が形成されており、スルーホール7の内面にはコア用の配線導体4が被着されている。さらに、スルーホール7の内部には孔埋め樹脂8が充填されており、この孔埋め樹脂8上を含む絶縁板1の上下面にもコア用の配線導体4が被着されている。なお、コア用の配線導体4の一部は、スルーホール7を覆ってビルドアップ用の配線導体5と接続するためのランドパターン4Aを形成している。ランドパターン4Aの直径はスルーホール7の直径よりも70〜150μm程度大きい。さらに絶縁板1上下面の配線導体4の一部は幅または間隔が30μm以下の微細なパターンを有している。
また、ビルドアップ用の絶縁層2は、厚みが20〜50μm程度であり、それぞれに直径が35〜100μm程度の複数のビアホール9が形成されており、各絶縁層2の表面およびビアホール9の内面には、ビルドアップ用の配線導体5が被着形成されている。そしてビルドアップ用の配線導体5は、ビアホール9の一部を介してコア用の配線導体4におけるランドパターン4Aに接続している。さらに、このビルドアップ用の配線導体5のうち、配線基板10の上面側における最外層の絶縁層2上に被着された一部は、半導体素子搭載部3Aにおいて半導体集積回路素子Eの電極端子Tに導電バンプB1を介してフリップチップ接続により電気的に接続される円形の半導体素子接続パッド5Aを形成しており、これらの半導体素子接続パッド5Aは格子状の並びに複数並んで形成されている。そして、これらの半導体素子接続パッド5Aはその外周部がソルダーレジスト層6により覆われているとともに上面の中央部がソルダーレジスト層6から露出しており、半導体素子接続パッド5Aの露出部に半導体集積回路素子Eの電極端子Tが半田や金等から成る導電バンプB1を介して電気的に接続される。
他方、配線基板10の下面側における最外層の絶縁層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド5Bであり、この外部接続パッド5Bは格子状の並びに複数並んで形成されている。この外部接続パッド5Bはその外周部がソルダーレジスト層6により覆われているとともに、その下面中央部がソルダーレジスト層6から露出しており、外部接続パッド5Bの露出部に、図示しない外部電気回路基板の配線導体が半田ボールB2を介して電気的に接続される。なお、ソルダーレジスト層6は、最外層の配線導体5を保護するとともに、半導体素子接続パッド5Aや外部接続パッド5Bの露出部を画定する。
このような本発明による配線基板10の製造方法について図2〜図8を基にして説明する。まず、図2(a)に示すように、ガラス−エポキシ樹脂やガラス−ビスマレイミドトリアジン樹脂等の電気絶縁材料から成る絶縁板1の上下面に銅箔11が積層されて成る両面銅張り板12を準備する。絶縁板1の厚みは例えば50〜800μm程度であり、銅箔11の厚みは例えば2〜18μm程度である。また銅箔11における絶縁板1と密着する面は、十点平均高さRzが0.10〜7.0μmの粗面となっている。このような両面銅張り板12はプリント配線基板用途に一般的に販売されているものを用いればよい。なお、銅箔11が5μmより厚い場合、研磨やエッチングによりその厚みを5μm以下に薄くしておくことが好ましい。このように両面銅張り板12における上下面の銅箔11の厚みを5μm以下としておくことによって、後述するスルーホール7を形成する工程において、スルーホール7の形成が容易となる。
次に、図2(b)に示すように、両面銅張り板12の上面から下面にかけてスルーホール7をドリル加工やレーザ加工により形成する。スルーホール7の直径は50〜300μm程度である。スルーホール7を形成した後、スルーホール7内壁を過マンガン酸カリウムや過マンガン酸ナトリウム等を含む水溶液でデスミア処理することが好ましい。
次に、図3(c)に示すように、スルーホール7の内壁および銅箔11の表面の全面にわたり、第1の無電解銅めっき層13aおよび第1の電解銅めっき層13bを順次被着させて成る第1の導体層13を形成する。第1の無電解銅めっき層13aの厚みは0.1〜1.0μm程度であり、第1の電解銅めっき層13bの厚みは15〜30μm程度である。これらのめっきを施すためのめっき液としては、公知のめっき液を用いればよい。
次に、図3(d)に示すように、第1の導体層13が被着されたスルーホール7内に孔埋め樹脂8を充填する。孔埋め樹脂8は、エポキシ樹脂等の熱硬化性樹脂にシリカ等の無機絶縁フィラーを分散させた樹脂系絶縁材料から成り、エポキシ樹脂等の熱硬化性樹脂組成物にシリカ等の無機絶縁フィラーを分散させて成る樹脂ペーストをスルーホール7内に注入するとともに熱硬化させることにより形成される。なお、樹脂ペーストの注入は公知のスクリーン印刷法を用いればよい。
次に、図4(e)に示すように、孔埋め樹脂8の上下端および第1の導体層13および銅箔11の表面を、絶縁板1の上下面に銅箔11の層が残存するように研磨して平坦化する。研磨にはロール研磨装置やベルト研磨装置が好適に用いられる。このとき、絶縁板1上に残存する銅箔11の層の厚みは2〜5μm程度とする。なお、研磨する際には露出する第1の導体層13表面や銅箔11の層の表面をエッチングすることにより孔埋め樹脂8の端部を第1の導体層13や銅箔11の層から突出させておき、しかる後、突出した孔埋め樹脂8を研磨する方法を複数回繰り返すことが好ましい。このような方法を採ることによって、孔埋め樹脂8の上下端および第1の導体層13および銅箔11の表面を効率よく研磨することができる。
次に、図4(f)に示すように、残存した銅箔11の層をエッチング除去して絶縁板1の上下面を露出させる。銅箔11のエッチングには塩化第二銅や塩化第二鉄等を含有するエッチング液を用いればよい。このとき、絶縁板1の表面には銅箔11の粗面に対応した十点平均高さRzが0.10〜7.0μmの凹凸が残る。この凹凸は後述する第2の導体層14を形成する際に絶縁板1と第2の導体層14との間の密着を強固とするアンカーとして機能する。
次に、図5(g)に示すように、絶縁板1の上下面および第1の導体層13の端面および孔埋め樹脂8の表面の全面にわたり第2の無電解銅めっき層14aを被着させる。第2の無電解銅めっき層14aは、その厚みが0.1〜1.0μm程度であり、公知の無電解めっき液を用いることにより被着される。
次に、図5(h)に示すように、第2の無電解銅めっき層14aにおけるスルーホール7上およびその周囲に対応する領域を露出させるランドパターン4A形成用の開口パターンを含む所定パターンのめっきレジスト層15を第2の無電解銅めっき層14aの表面に被着形成する。めっきレジスト層15は感光性樹脂から成るドライフィルムレジストを第2の無電解銅めっき層14a上に貼着するとともに上記所定のパターンに露光および現像することにより形成される。
次に、図6(i)に示すように、めっきレジスト層15から露出する第2の無電解銅めっき層14a上に第2の電解銅めっき層14bを被着させる。第2の電解銅めっき層4bは、厚みがは15〜30μm程度であり、公知の電解めっき液を用いることにより被着される。
次に、図6(j)に示すように、第2の無電解銅めっき層14a上からめっきレジスト層15を剥離除去する。めっきレジスト層15の剥離にはアルカリ系の剥離液を用いればよい。
次に、図7(k)に示すように、絶縁板1上に露出する第2の無電解銅めっき層14aをエッチング除去し、残った第2の無電解銅めっき層14aおよび第2の電解銅めっき層14bから成る第2の導体層14により、スルーホール7上およびその周囲を覆ってスルーホール7内の第1の導体層13に接続するランドパターン4A有するコア用の配線導体4を形成する。このような絶縁板1の上下面における第2の導体層14を用いた配線導体4の形成方法は、いわゆるセミアディティブ法と呼ばれる方法であり、配線導体4を形成するためのエッチングの際に第2の無電解銅めっき層14aの厚み分だけエッチングすればよいので第2の電解銅めっき層14bが横方向に大きくエッチングされることがない。したがって、コア用の絶縁板1上に残った第2の無電解銅めっき層14aおよびその上の第2の電解銅めっき層14bから成る第2の導体層14によりコア用の絶縁板1の上下面に微細なコア用の配線導体4を高密度で形成することができる。そしてこれにより、ビルドアップ用の配線導体5と接続するためのランドパターン4Aをスルーホール7上に形成してスルーホール7内の配線導体4とこれに接続されるビルドアップ用の配線導体5とをランドパターン4Aを介して最短で接続することができるとともにコア用の配線導体4における配線の幅や間隔を30μm以下とした高密度な微細配線を有する配線基板10を提供することができる。なお、無電解銅めっき層14aの厚みが0.1μm未満であると、その無電解銅めっき層14aの表面に第2の電解銅めっき層14bを良好に被着させることが困難となり、1.0μmを超えると、第2の無電解銅めっき層14aの露出部をエッチング除去する際に第2の電解銅めっき層14bが横方向にエッチングされる量が多くなり、特に幅や間隔が20μm以下の微細配線を良好に形成することが困難となる傾向にある。したがって、第2の無電解銅めっき層14aの厚みは、0.1〜1.0μmの厚みが好ましい。なお、エッチングには過酸化水素および過硫酸ナトリウム等を含有する公知のエッチング液を用いればよい。
次に、図8(l)に示すように、配線導体4が形成されたコア用の絶縁板1の上下面にビルドアップ用の絶縁層2を積層する。絶縁層2は、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、20〜50μm程度の厚みである。このような絶縁層2は、例えばエポキシ樹脂等の熱硬化性樹脂組成物およびシリカ等の無機絶縁フィラーを含有する未硬化の樹脂シートを、配線導体4が形成されたコア用の絶縁板1の上下面に貼着するとともに熱硬化させることにより形成される。なお、絶縁層2はガラスクロスを含有していてもよい。
次に、図8(m)に示すように、ビルドアップ用の絶縁層2にレーザ加工を施すことによりコア用の配線導体4を底面とするビアホール9を形成する。ビアホール9の直径は35〜100μm程度である。ビアホール9のいくつかはスルーホール7上のランドパターン4Aの中央部を底面としている。
次に、図8(n)に示すように、ビアホール9内および絶縁層2の表面にランドパターン4Aに接続する第3の導体層16から成るビルドアップ用の配線導体5を形成する。第3の導体層16から成る配線導体5は、厚みが0.1〜1.0μm程度の無電解銅めっき層および厚みが10〜20μm程度の電解銅めっき層を順次被着させて成り、公知のセミアディティブ法を用いて形成すればよい。
次に、図8(o)に示すように、次層の絶縁層2および配線導体5を必要に応じて所定層数形成し、最後に図8(p)に示すように、最表層の絶縁層2および配線導体5上にソルダーレジスト層6を被着形成して本発明による配線基板10が完成する。なお、ソルダーレジスト層6は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂とシリカ等の無機絶縁フィラーとを含有する樹脂系電気絶縁材料であり、10〜25μm程度の厚みである。このようなソルダーレジスト層6は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂組成物およびシリカ等の無機絶縁フィラーを含有する未硬化の感光性樹脂シートまたは樹脂ペーストを、最表層の絶縁層2および配線導体5上に被着させるとともに所定のパターンに露光および現像した後、熱硬化させることにより形成される。
かくして、本発明の配線基板の製造方法によれば、コア用の配線導体4における配線の幅や間隔を20μm以下とした高密度な微細配線を有する配線基板10を提供することができる。なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述した実施形態例においては、絶縁板1の上下面に銅箔11の層が残存するように孔埋め樹脂8の上下端および第1の導体層13の表面を研磨して平坦化した後、絶縁板1の上下面に残存した銅箔11の層を除去して絶縁板1の上下面を露出させ、しかる後、その上に第2の無電解銅めっき層14aを全面にわたり被着させるとともにその上に所定パターンの第2の電解銅めっき層14bを被着させ、最後に絶縁板1上に露出する第2の無電解銅めっき層14aをエッチング除去することにより、絶縁板1および孔埋め樹脂8の上にコア用の配線導体4を形成したが、上述の実施形態例において図2(a)〜図4(e)を基に説明した工程を経て絶縁板1の上下面に銅箔11の層が残存するように孔埋め樹脂8の上下端および第1の導体層13の表面を研磨して平坦化した後、図9(f)に示すように、絶縁板1の上下面に残存した銅箔11の層を完全にエッチング除去することなく、1.0〜2.0μmの厚みで残るようエッチングにより厚みを減少させ、しかる後、図9(g)に示すように、銅箔11の表面および第1の導体層13の端面および孔埋め樹脂8の表面の全面にわたり第2の無電解銅めっき層14aを0.1〜1.0μmの厚みに被着させ、次に図10(h)に示すように、第2の無電解銅めっき層14aの表面に所定パターンのめっきレジスト層15を被着形成するとともに、図10(i)に示すように、めっきレジスト層15から露出する第2の無電解銅めっき層14a上に第2の電解銅めっき層14bを被着させ、次に図11(j)に示すように、第2の無電解銅めっき層14a上からめっきレジスト層15を剥離除去した後、図11(k)に示すように、絶縁板1上に露出する第2の無電解銅めっき層14aおよびその下の銅箔11の層をエッチング除去することによってコア用の配線導体4を形成しても良い。
この場合、厚みが減少された銅箔11の層と第2の無電解銅めっき層14aとの厚み分だけエッチングすればよいので第2の電解銅めっき層14bが横方向に大きくエッチングされることがない。したがって、コア用の絶縁板1上に残った厚みの薄い銅箔11の層および第2の無電解銅めっき層14aおよびその上の第2の電解銅めっき層14bから成る第2の導体層14によりコア用の絶縁板1の表面およびスルーホール7上に微細なコア用の配線導体4を高密度で形成することができる。そしてこれにより、コア用の絶縁板1に形成されたスルーホール7直上にビルドアップ用のビアホール9形成ができ、かつコア用の配線導体4においてもその幅や間隔を30μm以下とした高密度な微細配線を含む配線基板の製造方法を提供することができる。なお、厚みが減少された銅箔11の層と無電解銅めっき層14aとの合計厚みが1μm未満であると、絶縁基板1の樹脂と銅箔11の層との密着強度が低下することになり、2μmを超えると、厚みが減少された銅箔11の層および第2の無電解銅めっき層14aの露出部をエッチング除去する際に第2の電解銅めっき層14bが横方向にエッチングされる量が多くなり、幅や間隔が30μm以下の微細配線を良好に形成することが困難となる傾向にある。したがって、厚みが減少された銅箔11の層と第2の無電解銅めっき層14aとの合計厚みは、1〜2μmの厚みが好ましい。またこの場合、銅箔11の絶縁板1と接する面は十点平均粗さRzが0.02〜3.0μmの範囲であることが好ましい。
さらに、上述の実施形態例では、コア用の基板として絶縁板1の上下面に銅箔11が被着された両面銅張り板12を用いたが、図12(a)に概略断面図で示すように、複数のコア用の絶縁板1が積層されて成る積層板における絶縁板1の間に銅箔から成る内層導体21が積層されるとともにその上下面に銅箔11が積層されて成る多層板22をコア用の基板として用い、上述の実施の形態例と同様の製造方法を用いて図12(b)に示すようなコア用の内層導体21を有する配線基板30を形成しても良い。
さらにまた、上述の実施形態例では、コア用の基板としてガラス−エポキシ樹脂やガラス−ビスマレイミドトリアジン樹脂等の電気絶縁材料から成る絶縁板1の上下面に銅箔11が直接被着された両面銅張り板12を用いたが、図13(a)に示すように、ガラス−エポキシ樹脂やガラス−ビスマレイミドトリアジン樹脂等の電気絶縁材料から成る絶縁板1の上下面に表面が粗化可能なプライマー樹脂層Pを介して銅箔11が被着されたプライマー樹脂層付き両面銅張り板32をコア用の出発材料として用いてもよい。なお、プライマー樹脂層Pは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含有するとともに、表面を過マンガン酸カリウムや過マンガン酸ナトリウムを含む水溶液等の粗化液により算術平均粗さRaで100〜600nmに粗化可能な樹脂を用いる。このような樹脂には、粗化液による処理の際に樹脂表面から突出したり脱落したりすることによりプライマー樹脂層Pの表面に粗化面を形成する微細な無機フィラーや、粗化液により優先的に溶解されることによりプライマー樹脂層Pの表面に粗化面を形成する微細な樹脂相が分散されている。また、銅箔11としては、プライマー樹脂層Pと接する面の表面粗さが算術平均粗さRaで500nm以下、特には300nm以下のものを用いる。この場合、銅箔11のプライマー樹脂層Pと接する面の表面粗さが500nmを超えると、後述するようにプライマー樹脂層Pの表面から銅箔11の層をエッチング除去した後のプライマー樹脂層P表面の算術平均粗さRaが600nmを超える粗い面となる危険性が高くなるので、そのプライマー樹脂層Pの表面に微細な配線導体4を形成することが困難となる傾向にある。
このようなプライマー樹脂層付き両面銅張り板32を用いて配線基板を製造する場合、まず、図13(b)に示すように、両面銅張り板32の上面から下面にかけてスルーホール7を上述の実施形態例と同様にして形成する。
次に、図14(c)に示すように、スルーホール7の内壁および銅箔11の表面の全面にわたり、第1の無電解銅めっき層13aおよび第1の電解銅めっき層13bを順次被着させて成る第1の導体層13を上述の実施形態例と同様にして形成する。
次に、図14(d)に示すように、第1の導体層13が被着されたスルーホール7内に孔埋め樹脂8を上述の実施形態例と同様にして充填する。
次に、図15(e)に示すように、孔埋め樹脂8の上下端および第1の導体層13および銅箔11の表面を、プライマー樹脂層P上に銅箔11の層が残存するように上述の実施形態例と同様にして研磨して平坦化する。
次に、図15(f)に示すように、残存した銅箔11の層を上述の実施形態例と同様にしてエッチング除去してプライマー樹脂層Pの表面を露出させる。このとき、プライマー樹脂層Pの表面には銅箔11の表面に対応した算術平均粗さRaが500nm以下の平滑な面となる。
次に、図16(g)に示すように、露出したプライマー樹脂層Pの表面をその算術平均粗さRaが100〜600nmの微小な凹凸を有するように粗化する。粗化には過マンガン酸カリウムや過マンガン酸ナトリウムを含有する水溶液等の粗化液を用いればよい。この微小な凹凸は後述する第2の導体層14を形成する際にプライマー樹脂層Pと第2の導体層14との間の密着を強固とするアンカーとして機能する。また、プライマー樹脂層Pの表面を算術平均粗さRaが100〜600nmの微小な凹凸を有するように粗化することによりプライマー樹脂層P上に微細な配線導体4を良好に形成することが可能となる。なお、プライマー樹脂層Pにおける粗化後の表面粗さが算術平均粗さRaで100nm未満であると、プライマー樹脂層Pと第2の導体層14とを強固に密着させることが困難となる傾向にあり、600nmを超えると、プライマー樹脂層Pの上に微細な配線導体4を良好に形成することが困難となる傾向にある。したがって、 プライマー樹脂層Pにおける粗化後の表面粗さは、算術平均粗さRaで100〜600nmの範囲であることが好ましい。
次に、図16(h)に示すように、プライマー樹脂層Pの表面および第1の導体層13の端面および孔埋め樹脂8の表面の全面にわたり第2の無電解銅めっき層14aを上述の実施形態例と同様にして被着させる。第2の無電解銅めっき層14aは、その厚みが0.1〜1.0μm程度である。このとき、第2の無電解銅めっき層14aが被着しているプライマー樹脂層Pの表面の算術平均粗さRaが100〜600nmと微細な凹凸を有する粗化面となっているので、第2の無電解銅めっき層14aとプライマー樹脂層Pとが前記微細な凹凸をアンカーとして強固に密着するとともに第2の無電解銅めっき層14aの表面もその表面の算術平均粗さRaが100〜600nmと微細な凹凸を有した面となる。
次に、図17(i)に示すように、第2の無電解銅めっき層14aにおけるスルーホール7上およびその周囲に対応する領域を露出させるランドパターン4A形成用の開口パターンを含む所定パターンのめっきレジスト層15を上述の実施形態例と同様にして第2の無電解銅めっき層14aの表面に被着形成する。このとき、第2の無電解銅めっき層14aの表面は、上述したように算術平均粗さRaが100〜600nmと微細な凹凸を有した面となっていることから、めっきレジスト層15と無電解銅めっき層14aとが隙間なく良好に密着することができる。
次に、図17(j)に示すように、めっきレジスト層15から露出する第2の無電解銅めっき層14a上に第2の電解銅めっき層14bを上述の実施形態例と同様にして被着させる。このとき、上述したようにめっきレジスト層15と無電解銅めっき層14aとが隙間なく良好に密着していることから、電解銅めっき層14bがめっきレジスト層15の下に潜り込むことなく、めっきレジスト層15の開口パターンに対応した正確なパターンに被着される。
次に、図18(k)に示すように、第2の無電解銅めっき層14a上からめっきレジスト層15を上述の実施形態例と同様にして剥離除去した後、図18(l)に示すように、プライマー樹脂層P上に露出する第2の無電解銅めっき層14aを上述の実施形態例と同様してエッチング除去し、残った第2の無電解銅めっき層14aおよび第2の電解銅めっき層14bから成る第2の導体層14により、スルーホール7上およびその周囲を覆ってスルーホール7内の第1の導体層13に接続するランドパターン4A有するコア用の配線導体4を形成する。そしてこれにより、コア用の絶縁板1に形成されたスルーホール7直上にビルドアップ用のビアホール9形成ができ、かつコア用の配線導体4においてもその幅や間隔を30μm以下とした高密度な微細配線を含む配線基板の製造方法を提供することができる。このとき、電解銅めっき層14bは、めっきレジスト層15の下に潜り込むことなく、めっきレジスト層15の開口パターンに対応した正確なパターンに被着されていることから、プライマー樹脂層P上に露出する第2の無電解銅めっき層14aをエッチング除去することにより、コア用の配線導体4における配線の幅や間隔を30μm以下(特に20μm以下)とした高密度な微細配線を有する配線基板をさらに確実に提供することができる。また、このようなプライマー樹脂層Pを図12(a)に示す多層板22における銅箔11と絶縁板1との間に用いてもよい。なお、コア用の配線導体4におけるビルドアップ用の絶縁層と接する表面は、ビルドアップ用の絶縁層との密着を強固とするために化学的に粗化処理することが好ましい。
1:コア用の絶縁板
2:ビルドアップ用の絶縁層
4:コア用の配線導体
4A:ランドパターン
5:ビルドアップ用の配線導体
7:スルーホール
8:孔埋め樹脂
9:ビアホール
11:銅箔
12:両面銅張り板
13:第1の導体層
13a:第1の無電解めっき層
13b:第1の電解めっき層
14:第2の導体層
14a:第2の無電解めっき層
14b:第2の電解めっき層
15:めっきレジスト層
16:第3の導体層
21:内層導体
22:多層板
32:プライマー樹脂層付き両面銅張り板
P:プライマー樹脂層

Claims (1)

  1. コア用の絶縁板の上下面に、該絶縁板と密着する面が、十点平均高さRzが0.10〜7.0μmの粗面である銅箔が積層されて成る両面銅張り板、または複数のコア用の絶縁板が積層されて成る積層板の前記絶縁板間に銅箔から成る内層導体が配設されているとともに上下面に、前記絶縁板と密着する面が、十点平均高さRzが0.10〜7.0μmの粗面である銅箔が積層されて成る多層板を準備する工程と、前記両面銅張り板または多層板の上面から下面にかけて複数のスルーホールを形成する工程と、該スルーホール内壁をデスミア処理した後、該内壁および前記上下面の前記銅箔表面の全面にわたり第1の無電解めっき層および第1の電解めっき層を順次被着させて成る第1の導体層を形成する工程と、該第1の導体層が被着された前記スルーホール内に孔埋め樹脂を充填する工程と、該孔埋め樹脂の上下端および前記第1の導体層の表面を、前記上下面に前記銅箔の層が残存するように研磨して平坦化する工程と、前記上下面に残存する前記銅箔の層をエッチング除去して前記粗面に対応する十点平均高さRzが0.10〜7.0μmの凹凸が残る前記上下面を露出させるとともに前記スルーホール内の前記第1の導体層の端面を露出させる工程と、露出した前記凹凸が残る前記上下面および前記第1の導体層の端面および前記孔埋め樹脂の表面の全面にわたり第2の無電解めっき層を被着させる工程と、該第2の無電解めっき層における前記スルーホール上およびその周囲に対応する領域を露出させるランド形成用の開口パターンを含む所定パターンのめっきレジスト層を前記第2の無電解めっき層上に形成する工程と、前記めっきレジスト層から露出する前記第2の無電解めっき層上に第2の電解めっき層を被着させる工程と、前記第2の無電解めっき層上から前記めっきレジスト層を剥離除去した後、前記上下面に露出する前記第2の無電解めっき層をエッチング除去し、残った前記第2の無電解めっき層および前記第2の電解めっき層から成る第2の導体層により、前記スルーホール上およびその周囲を覆って前記スルーホール内の前記第1の導体層に接続するランドパターンを有するコア用の配線導体を形成する工程と、前記第2の導体層および露出する前記上下面の全面にわたりビルドアップ用の絶縁層を被着させるとともに、該絶縁層に前記ランドパターンの中央部を底面とするビアホールを形成する工程と、前記ビアホール内および前記絶縁層の表面に前記ランドパターンと接続する所定パターンの第3の導体層から成るビルドアップ用の配線導体を形成する工程とを順次行なうことを特徴とする配線基板の製造方法。
JP2009267913A 2008-11-26 2009-11-25 配線基板の製造方法 Active JP5429981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009267913A JP5429981B2 (ja) 2008-11-26 2009-11-25 配線基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008301040 2008-11-26
JP2008301040 2008-11-26
JP2009267913A JP5429981B2 (ja) 2008-11-26 2009-11-25 配線基板の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013247002A Division JP5576547B2 (ja) 2008-11-26 2013-11-29 配線基板の製造方法
JP2013247001A Division JP5576546B2 (ja) 2008-11-26 2013-11-29 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010153839A JP2010153839A (ja) 2010-07-08
JP5429981B2 true JP5429981B2 (ja) 2014-02-26

Family

ID=42572522

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009267913A Active JP5429981B2 (ja) 2008-11-26 2009-11-25 配線基板の製造方法
JP2013247002A Active JP5576547B2 (ja) 2008-11-26 2013-11-29 配線基板の製造方法
JP2013247001A Active JP5576546B2 (ja) 2008-11-26 2013-11-29 配線基板の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013247002A Active JP5576547B2 (ja) 2008-11-26 2013-11-29 配線基板の製造方法
JP2013247001A Active JP5576546B2 (ja) 2008-11-26 2013-11-29 配線基板の製造方法

Country Status (1)

Country Link
JP (3) JP5429981B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565950B2 (ja) * 2010-08-23 2014-08-06 京セラSlcテクノロジー株式会社 配線基板の製造方法
JP5848110B2 (ja) 2011-02-15 2016-01-27 日本特殊陶業株式会社 多層配線基板の製造方法
JP6841585B2 (ja) * 2014-03-27 2021-03-10 積水化学工業株式会社 積層構造体の製造方法及び積層フィルム
CN111315124B (zh) * 2020-02-27 2021-06-18 歌尔光学科技有限公司 电路板组件和电子设备
JP6826241B1 (ja) * 2020-03-31 2021-02-03 株式会社メイコー Ivh多層基板及びその製造方法
JP2022057232A (ja) 2020-09-30 2022-04-11 イビデン株式会社 配線基板
CN114928945B (zh) * 2022-05-27 2024-02-06 珠海达汉电子科技有限公司 超细线路印刷线路板的制作工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183267A (ja) * 1991-12-30 1993-07-23 Nitto Denko Corp 回路板用誘電体シ−トの製造方法
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
JP2002016357A (ja) * 2000-06-30 2002-01-18 Shinko Electric Ind Co Ltd 多層配線基板の製造方法及び半導体装置
JP3662892B2 (ja) * 2002-04-12 2005-06-22 株式会社 大昌電子 プリント配線板の製造方法及びプリント配線板
KR100736665B1 (ko) * 2003-06-30 2007-07-06 이비덴 가부시키가이샤 프린트 배선판
JP2007042666A (ja) * 2005-07-29 2007-02-15 Victor Co Of Japan Ltd プリント配線板及びその製造方法
JP4668030B2 (ja) * 2005-10-27 2011-04-13 株式会社メイコー プリント配線板及びその製造方法
JPWO2008090835A1 (ja) * 2007-01-23 2010-05-20 味の素株式会社 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
JP5576546B2 (ja) 2014-08-20
JP2014039072A (ja) 2014-02-27
JP2010153839A (ja) 2010-07-08
JP2014039073A (ja) 2014-02-27
JP5576547B2 (ja) 2014-08-20

Similar Documents

Publication Publication Date Title
JP5576546B2 (ja) 配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2015015285A (ja) 配線基板及び配線基板の製造方法
JP2015122545A (ja) 多層配線基板及びその製造方法
JP2006147970A (ja) 多層配線基板およびその製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
TWI389279B (zh) 電路板結構及其製法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
US20150062851A1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP6721143B2 (ja) プリント回路基板及びその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP5289241B2 (ja) 配線基板およびその製造方法
JP5860303B2 (ja) 配線基板およびその製造方法
JP6737627B2 (ja) 配線基板
JP5565951B2 (ja) 配線基板およびその製造方法
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
JP5341796B2 (ja) 配線基板の製造方法
JP2004207338A (ja) 配線基板
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
TWI461134B (zh) 載板結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5429981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350