JP6826241B1 - Ivh多層基板及びその製造方法 - Google Patents
Ivh多層基板及びその製造方法 Download PDFInfo
- Publication number
- JP6826241B1 JP6826241B1 JP2020545753A JP2020545753A JP6826241B1 JP 6826241 B1 JP6826241 B1 JP 6826241B1 JP 2020545753 A JP2020545753 A JP 2020545753A JP 2020545753 A JP2020545753 A JP 2020545753A JP 6826241 B1 JP6826241 B1 JP 6826241B1
- Authority
- JP
- Japan
- Prior art keywords
- multilayer body
- via hole
- blind via
- multilayer
- ivh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Abstract
Description
Claims (3)
- 複数の導電層が絶縁層を介して積層されている多層体と、
該多層体の一方の側の表面から他方の側の裏面に向けて延びるブラインドビアホールと、
該ブラインドビアホールの壁面に形成されているめっき膜と、
該めっき膜の内側に充填されている充填材と、
該充填材で形成されていて前記ブラインドビアホールの先端よりも前記多層体の裏面側に突出している突起と、
該突起を覆って前記ブラインドビアホールの先端から前記多層体の裏面に向けて配されているソルダレジストとを備え、
前記ソルダレジストは前記多層体の裏面側のみにて露出する露出面を有し、且つ前記多層体内に充填されていて、
前記突起は前記露出面の凹みを防止するものであることを特徴とするIVH多層基板。 - 前記導電層は前記多層体の表裏面に配されている外層及び該外層以外の内層を有し、
前記絶縁層を介して対向する位置にある前記内層のうち、導体パターンが形成されている部分に対向する部分は非導体部として前記内層を形成する前記導電層が形成されていないことを特徴とする請求項1に記載のIVH多層基板。 - 請求項1に記載のIVH多層基板の製造方法であって、
前記多層体を貫通するスルーホールを形成し、該スルーホールの内側にめっき処理を施し、さらにその内側に前記充填材を充填し、前記多層体の裏面側からエッチング処理を施して前記突起を形成することを特徴とするIVH多層基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/014922 WO2021199336A1 (ja) | 2020-03-31 | 2020-03-31 | Ivh多層基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6826241B1 true JP6826241B1 (ja) | 2021-02-03 |
JPWO2021199336A1 JPWO2021199336A1 (ja) | 2021-10-07 |
Family
ID=74228094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020545753A Active JP6826241B1 (ja) | 2020-03-31 | 2020-03-31 | Ivh多層基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6826241B1 (ja) |
WO (1) | WO2021199336A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10322027A (ja) * | 1997-02-03 | 1998-12-04 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2010153839A (ja) * | 2008-11-26 | 2010-07-08 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2015018900A (ja) * | 2013-07-10 | 2015-01-29 | 富士通株式会社 | 回路基板の製造方法、回路基板及び電子装置 |
-
2020
- 2020-03-31 JP JP2020545753A patent/JP6826241B1/ja active Active
- 2020-03-31 WO PCT/JP2020/014922 patent/WO2021199336A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10322027A (ja) * | 1997-02-03 | 1998-12-04 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2010153839A (ja) * | 2008-11-26 | 2010-07-08 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2015018900A (ja) * | 2013-07-10 | 2015-01-29 | 富士通株式会社 | 回路基板の製造方法、回路基板及び電子装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021199336A1 (ja) | 2021-10-07 |
JPWO2021199336A1 (ja) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11277925B2 (en) | Wiring board and method for manufacturing the same | |
US20130081870A1 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
TWI529023B (zh) | A laser processing method, and a manufacturing method of a multilayer flexible printed wiring board using the laser processing method | |
US10674615B2 (en) | Method for manufacturing wiring board | |
US20170354034A1 (en) | Printed wiring board and method of manufacturing the same | |
KR101332079B1 (ko) | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 | |
KR100722739B1 (ko) | 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 | |
JP4857433B2 (ja) | 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法 | |
KR102268388B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101304359B1 (ko) | 캐비티 인쇄회로기판 제조방법 | |
JP4705400B2 (ja) | 多層プリント配線板の製造方法 | |
JP6826241B1 (ja) | Ivh多層基板及びその製造方法 | |
KR102442389B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
EP2405726B1 (en) | Method for manufacturing a printed circuit board | |
US6469256B1 (en) | Structure for high speed printed wiring boards with multiple differential impedance-controlled layers | |
JP2007335631A (ja) | 積層配線板の製造方法 | |
KR100298896B1 (ko) | 인쇄회로기판및그제조방법 | |
KR102333099B1 (ko) | 인쇄회로기판 | |
KR20030037738A (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
KR100745520B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JPH1041623A (ja) | メタルコアプリント配線板およびその製造方法 | |
JP3348729B2 (ja) | 多層基板の製造方法 | |
JP2007288102A (ja) | プリント配線板及び多層プリント配線板並びにそれらの製造方法 | |
KR100598264B1 (ko) | 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법 | |
JP2020188072A (ja) | 配線基板および配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200928 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200928 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20201020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6826241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |