KR101332079B1 - 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 - Google Patents

다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 Download PDF

Info

Publication number
KR101332079B1
KR101332079B1 KR1020120032431A KR20120032431A KR101332079B1 KR 101332079 B1 KR101332079 B1 KR 101332079B1 KR 1020120032431 A KR1020120032431 A KR 1020120032431A KR 20120032431 A KR20120032431 A KR 20120032431A KR 101332079 B1 KR101332079 B1 KR 101332079B1
Authority
KR
South Korea
Prior art keywords
base substrate
printed circuit
circuit board
layer
copper foil
Prior art date
Application number
KR1020120032431A
Other languages
English (en)
Other versions
KR20130110448A (ko
Inventor
정재엽
이양제
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120032431A priority Critical patent/KR101332079B1/ko
Priority to US13/793,618 priority patent/US20130256010A1/en
Priority to JP2013061528A priority patent/JP2013207300A/ja
Priority to CN2013101029144A priority patent/CN103369869A/zh
Publication of KR20130110448A publication Critical patent/KR20130110448A/ko
Application granted granted Critical
Publication of KR101332079B1 publication Critical patent/KR101332079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

본 발명은 구조적으로 안정된 내부 관통홀(IVH)을 형성하고, 이에 따라, 파인 패턴(fine pattern)구현 및 제품의 슬림화 구현에 용이한 인쇄회로기판 제조 방법에 관한 것으로, (a)양면에 동박이 형성된 베이스 기재를 준비하는 단계; (b)상기 베이스 기재 상에 절연층을 도포하는 단계; (c)상기 베이스 기재와 베이스 기재 상에 도포된 절연층을 관통하는 비아 홀을 가공한 다음 필(fill) 도금을 수행하는 단계; 및 (d)상기 필(fill) 도금에 따라 형성된 금속층 상에 적어도 하나 이상의 빌드업층을 적층하는 단계;를 포함하는 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판을 제공한다.

Description

다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판{METHOD OF MANUFACTURING A MULTI-LAYER PRINTED CIRCUIT BOARD AND A MULTI-LAYER PRINTED CIRCUIT BOARD MANUFACTURED BY THE SAME}
본 발명은 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판에 관한 것으로, 보다 상세하게는, 내부 관통홀(Inner Via Hole;IVH)을 제조하는 방법에 관한 발명이다.
최근 전자 기기의 휴대화 및 고기능화와 더불어, 인터넷, 동영상 등의 고용량의 데이터 송수신 등으로 인해 전자 기기에 수용되는 인쇄회로기판의 설계가 더욱 복잡해지고 있으며, 또한, 고밀도 및 소형화 회로에 대한 요구가 점점 증가하고 있다. 이에 따라, 전자 기기에 수용되는 인쇄회로기판은 박형화 및 소형화되고 있어, 인쇄회로기판의 기능 구현을 위해 인쇄회로기판의 배선의 선폭은 작아지고 있고, 인쇄회로기판의 구성도 단층에서 다층 구조로 제조되고 있다.
다층 인쇄회로기판은 층간 접속을 수행하기 위하여 절연층을 관통하는 비아 홀을 형성한다.
비아 홀의 형성 단계를 구체적으로 살펴보면 먼저, 회로 패턴이 형성된 금속층 상에 절연층을 도포하고, 도포된 절연층의 적절한 위치에 드릴을 이용하여 비아 홀을 형성하게 된다. 그리고 이후, 비아 홀 내부에 도금 공정 또는 도전물질의 충진 공정을 통해 금속을 충진하여 층간 접속을 수행하게 된다.
이러한 다층 인쇄회로기판에서 특히, 모든 층을 서로 접속하는 내부 관통홀(Inner Via Hole;IVH)이 가공될 필요가 있다.
내부 관통홀(IVH)은 보다 고밀도의 실장이 요구되는 다층 인쇄회로기판의 제조에 적용되는 기술로써, 인접층간에 열린 비아 홀에 도전성 재료를 충진하여 인접층끼리 접속하는 것을 특징으로 한다.
이러한 내부 관통홀(IVH)의 제조와 관련하여, 대한민국특허청 공개특허공보에 게재된 공개번호 제10-2007-0070225호(이하, 선행기술문헌)에서는, 낙하하였을 때의 충격력 등의 외부 응력을 억제하여 절연 기판이 잘 휘어지지 않게 하고, 도체 회로의 크랙이나 단선 등을 방지하기 위한 기술을 제시하고 있다.
그러나, 선행기술문헌의 도 10을 참조하여 선행기술문헌에 제시된 기술을 자세히 살펴보면, 여타의 종래 인쇄회로기판 제조 방법과 마찬가지로, 코어층이 되는 베이스 기재에서부터 비아 홀을 형성한 다음, 빌드업 공정마다 비아 홀을 가공하여 내부 관통홀(IVH)을 완성시키는 것을 알 수 있다.
종래 인쇄회로기판 제조 방법에서 내부 관통홀을 형성하는 과정을 보다 구체적으로 살펴보면, 먼저, 1단계로서, 동박이 형성된 베이스 기재(copper Cladded Laminate:CCL)에 윈도우 에칭을 수행하여 개구부를 형성하고, 2단계로서, 형성된 개구부에 CO2 레이저 등의 드릴링 작업을 수행하여 비아 홀을 가공한다. 그 다음 3단계로서, 필(fill)도금을 수행하여 비아 홀 내부에 도전성 물질을 충전한 뒤, 4단계로서, 동박에 회로 패턴을 형성한다. 그리고 5단계로서, 상기 베이스 기재(CCL) 상에 절연층 및 도금층을 적층한 다음, 6단계로서, 윈도우 에칭을 통한 개구부를 형성하고, 7단계로서, 개구부를 통해 레이저를 조사하여 비아 홀을 가공한 후, 8단계로서, 필(fill)도금하여 비아 홀 내부에 도전성 물질을 충전한 뒤, 마지막 9단계로서, 도금층을 식각하여 회로 패턴을 형성한다. 그리고, 요구되는 층수에 따라 상기 5 내지 9단계를 반복 수행하여 스택 비아(stack via) 구조로 내부 관통홀(IVH)을 형성한다.
이와 같이, 종래의 방식으로 내부 관통홀(IVH)을 형성하는 경우, 베이스 기재부터 비아 홀을 가공한 다음 필(fill) 도금을 수행하고, 층수가 올라갈 때마다 이와 같은 과정을 여러 번 반복 수행해야 하므로, 제품을 제조하는데 소요되는 리드 타임(lead time)이 길어지고 제조 원가가 상승하게 된다.
한편, 리지드-플렉서블 인쇄회로기판의 경우 얇은 두께의 연성 재질로 이루어진 베이스 기재를 사용하는데, 이와 같이 얇은 두께와 연성의 재질로 인하여 구조적으로 지지하는 힘이 약해 비아 홀 형성시 홀의 모양이 쉽게 무너지는 문제가 발생한다. 이에 따라, 안정적인 비아 홀 가공을 위해 베이스 기재의 두께가 두꺼워질 수 밖에 없고, 이는 결국, 제품의 슬힘화 구현에 역행하는 결과를 가져오게 된다.
특허문헌 : 대한민국 공개특허공보 제10-2007-0070225호
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 파인 패턴(fine pattern) 구현이 용이하고 제조 리드 타임 및 제조 원가를 낮출수 있는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, (a)양면에 동박이 형성된 베이스 기재를 준비하는 단계; (b)상기 베이스 기재 상에 절연층을 도포하는 단계; (c)상기 베이스 기재 상에 도포된 상기 절연층을 관통하여 상기 베이스 기재까지 관통하는 비아 홀을 가공하는 단계; (d)상기 비아 홀에 필(fill) 도금을 수행하는 단계; 및 (e)상기 필(fill) 도금에 따라 형성된 금속층 상에 적어도 하나 이상의 빌드업층을 적층하는 단계;를 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 (a)단계 이후, 상기 베이스 기재에서 비아 홀이 형성되는 부위의 일면에만 동박이 형성되게 타면의 동박을 식각하는 단계;를 더 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 베이스 기재는, 연성 또는 경성 재료로 이루어지는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 베이스 기재가 연성 재질로 이루어지는 경우,상기 베이스 기재의 두께는 5 내지 30㎛인, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 베이스 기재가 경성 재질로 이루어지는 경우, 상기 베이스 기재의 두께는 10 내지 50㎛인, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 (b)단계에 따라 도포된 상기 절연층 상에 시드층을 형성하는 단계; 를 더 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 (c)단계에서 비아 홀 가공 시, 상기 시드층에서 비아 홀이 형성되는 부위를 윈도우 에칭(Window etching)하여 개구부를 형성하는 단계;를 더 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 (a)단계 이후, 상기 베이스 기재에 형성된 동박에 회로 패턴을 형성하는 단계;를 더 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 (d)단계 이후, 상기 필(fill) 도금에 따라 형성된 금속층에 회로 패턴을 형성하는 단계;를 더 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 (e)단계에서 하나의 빌드업층을 적층하는 단계는, 상기 금속층을 복개하는 절연층을 도포하는 단계; 상기 절연층 상에 시드층을 형성하는 단계; 상기 절연층을 관통하는 비아 홀을 형성하는 단계; 필(fill) 도금을 수행하는 단계; 및 상기 필(fill) 도금에 의해 형성된 금속층에 회로 패턴을 형성하는 단계;를 포함하는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 비아 홀을 가공하는 단계는, 레이저 공법 또는 라우터 공법을 통해 이루어지는, 다층 인쇄회로기판 제조 방법을 제공한다.
또한, 상기 회로 패턴은, 애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법 또는 세미-애디티브(Semi-additive) 공법 중 어느 하나의 방식에 의해 형성되는, 다층 인쇄회로기판 제조 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 양면에 회로 패턴이 형성된 형성된 베이스 기재와 상기 베이스 기재의 상면 및 하면에 적층된 적어도 하나 이상의 빌드업층으로 구성된 다층 인쇄회로기판에 있어서, 상기 베이스 기재와 상기 베이스 기재의 일면에 적층된 빌드업층을 모두 관통하는 제1 비아; 상기 베이스 기재 타면에 적층된 빌드업층을 관통하는 제2 비아; 및 상기 베이스 기재의 상면 또는 하면에 위치하고, 상기 제1 비아와 제2 비아 사이에 구비된 동박;을 포함하는, 다층 인쇄회로기판을 제공한다.
또한, 상기 제1,2 비아 및 동박은, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 이루어지는, 다층 인쇄회로기판을 제공한다.
또한, 상기 하나의 빌드업층은, 상면에 회로 패턴이 형성된 절연층으로 이루어지는, 다층 인쇄회로기판을 제공한다.
본 발명에 따른 다층 인쇄회로기판 제조 방법에 따르면, 베이스 기재의 상면에 형성된 동박이 적절한 위치에 배치될 수 있도록 식각하고, 베이스 기재 상에 절연층을 도포한 상태에서 드릴링 작업에 의해 베이스 기재와 절연층을 동시에 관통하는 내부 관통홀(Inner Via Hole;IVH)을 형성함으로써, 종래 제조 방법에 비해 일공정 단계를 생략할 수 있고, 이에 따라, 제조 리드 타임을 단축시키며 제조 단가를 낮추는 효과를 제공한다.
또한, 베이스 기재 상에 절연층을 도포한 상태에서 드릴링 작업을 진행하므로, 경성 재질의 베이스 기재를 사용하는 리지드 인쇄회로기판에서 뿐만 아니라, 얇은 연성 재질의 베이스 기재를 사용하는 리지드-플렉서블 인쇄회로기판에서도 구조적으로 안정한 내부 관통홀(IVH) 형성이 가능하고, 이에 따라, 본 발명에 따른 인쇄회로기판 제조 방법으로 인쇄회로기판을 제조하면 제품의 슬림화, 소형화를 구현에 용이한 장점이 있다.
도 1은 본 발명에 따른 다층 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
도 2는 본 발명의 다층 인쇄회로기판의 제조 방법에 따라 제조된 다층 인쇄회로기판의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 다층 인쇄회로기판의 제조 방법을 나타낸 단면도이다. 도1에서 본 발명의 구성 요소 이외에 발명의 요지를 흐릴 수 있는 불필요한 구성은 생략하였음을 미리 밝혀 둔다.
본 발명에 따른 다층 인쇄회로기판의 제조 방법은 먼저, 도 1a에 도시된 바와 같이, 양면에 동박(11)이 형성된 베이스 기재(10)를 준비하는 단계를 수행한다.
여기서, 상기 베이스 기재(10)는 다층 인쇄회로기판에서 코어가 되는 층으로, 이러한 상기 베이스 기재(10)는 리지드 형태의 인쇄회로기판에 적용되는 경우 경성 재질로 이루어질 수 있고, 리지드-플렉서블 형태의 인쇄회로기판에 적용되는 경우 연성 재질로 이루어질 수 있다. 예를 들어, 상기 베이스 기재(10)는 FR-4, BT(Bismaleimide Triazine)등의 에폭시계 수지, 프리프레그(prepreg) 또는 ABF(Ajinomoto Build up Film) 등을 포함하는 재질로 이루어질 수 있다.
구체적으로, 상기 베이스 기재(10)를 경성 재질로 구성하는 경우, 상기 베이스 기재(10)의 두께를 10 내지 50㎛로 설정하는 것이 바람직하고, 상기 베이스 기재(10)를 연성 재질로 구성하는 경우, 상기 베이스 기재(10)의 두께를 5 내지 30㎛로 설정하는 것이 바람직하다. 이와 같이, 상기 베이스 기재(10)의 두께를 일정 범위내로 한정한 이유는 후설하는 본 발명에 따른 효과를 살펴볼 때 같이 살펴보기로 하고, 다만, 이와 같은 범위 내에서 상기 베이스 기재(10)의 두께를 설정하면 본 발명에 따른 효과가 더욱 발휘되는 것이므로, 상기 베이스 기재(10)의 두께가 앞서 상정한 수치 범위에 반드시 한정되는 것은 아님을 밝혀 둔다.
한편, 상기 베이스 기재(10)의 양면에 형성된 동박(11)은 구리(Cu) 외에도, 전기적 특성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 형성될 수 있다.
그 다음, 도 1b에 도시된 바와 같이, 상기 베이스 기재(10)의 양면에 형성된 동박(11)에 회로 패턴이 형성하는 단계를 수행한다.
상기 회로 패턴은 애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법 또는 세미-애디티브(Semi-additive) 공법 중 어느 하나의 방식을 통해 형성될 수 있다. 이러한 기술은 본 발명이 속하는 기술 분야에서 일반적으로 널리 알려진 기술이므로 이에 대한 자세한 설명은 생략하기로 한다.
그 다음, 도 1c에 도시된 바와 같이, 상기 동박(11)이 형성된 베이스 기재(10)의 양면에 절연층(21)을 도포하는 단계를 수행한다.
상기 절연층(21)은 하부의 회로 패턴을 매립하고 그 절연층(21) 상면에 회로 패턴이 구비되는 층으로, 층간 회로 패턴을 전기적으로 절연하는 기능을 한다. 상기 절연층(21)은 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 중 어느 하나로 형성될 수 있다.
상기 절연층(21) 도포 후, 절연층(21) 상면에 도금을 위한 시드층(22)을 형성할 수 있다. 상기 시드층(22)은 전해도금을 위한 인입선으로, 이를 통해 후술하는 필(fill) 도금이 이루어진다. 이에 따라, 상기 시드층(22)은 상기 베이스 기재(10)의 양면에 형성된 동박(11)과 마찬가지로, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 형성될 수 있다.
그 다음, 도 1d에 도시된 바와 같이, 상기 베이스 기재(10)와 베이스 기재(10) 상에 도포된 절연층(21), 또는 절연층(21)과 그 절연층(21) 하부의 베이스 기재(10)를 모두 관통하는 비아 홀(23a,23b,23c)을 가공하는 단계를 수행한다.
즉, 도 1d에 도시된 바와 같이, 비아 홀(23a,23b)은 상기 절연층(21) 뿐만 아니라 그 하부의 베이스 기재(10)까지 모두 관통하고, 이에 따라, 상기 비아 홀(23a,23b)은 내부 관통홀(Inner Via Hole;IVH)이 된다. 그리고, 상기 비아 홀(22c)의 경우 상기 절연층(21)만을 관통한다.
이러한 상기 비아 홀(23a,23b,23c)은 CNC 드릴(Computer Numerial Control drill), CO2 또는 Yag 레이저 드릴과 같은 드릴링 작업에 의해 가공될 수 있으며, 드릴링 작업에 앞서, 상기 시드층(22)에서 비아 홀(23a,23b,23c)이 형성되는 부위를 윈도우 에칭(Window etching)하여 개구부를 형성하면 상기 비아 홀(23a,23b,23c) 가공이 더욱 수월해 질 수 있다.
내부 관통홀(IVH)이 되는 상기 비아 홀(23a,23b) 가공 과정에서, 상기 베이스 기재(10)에 형성된 동박(11)이 스토퍼(stopper) 기능을 수행하도록 하기 위하여, 상기 베이스 기재(10)에서 내부 관통홀(IVH)이 되는 비아 홀(23a,23b)이 형성되는 부위는 일면에만 동박이 형성되도록 타면의 동박을 식각하는 것이 바람직하다.
즉, 도 1d에 도시된 바와 같이, 내부 관통홀(IVH)이 되는 비아 홀(23a)이 형성되는 베이스 기재(10)의 일면에 동박(11a)만이 존재하도록 타면의 동박을 식각하고, 내부 관통홀(IVH)이 되는 비아 홀(23b)이 형성되는 베이스 기재(10)의 일면 역시 동박(11b)만이 존재하도록 타면의 동박을 식각하는 것이다.
한편, 상기 동박(11a,11b)은 상기 베이스 기재(10)의 상면이나 하면에 위치할 수 있다. 예를 들어, 동박(11a)과 같이 상기 베이스 기재(10)의 하면에 위치할 수 있고, 동박(11b)과 같이 상기 베이스 기재(10)의 상면에 위치할 수 있다.
상기 동박(11a,11b)은 드릴링 작업시 스토퍼(stopper)로서 기능하여, 동박(11a)을 예로 들어, 상기 베이스 기재(10) 상부의 절연층(21)에 대해 드릴링 작업시 베이스 기재(10)까지 관통되고, 상기 베이스 기재(10) 하부의 절연층(21)에 대해 드릴링 작업시 그 절연층(21)까지만 관통되어 결국, 동박(11a)를 매개로 내부 관통홀(IVH)이 형성되는 것이다. 그리고, 후설하는 필(fill) 도금 공정에 의해 기판 상하부의 층간 접속이 이루어지게 된다.
종래 내부 관통홀(IVH)을 형성하는 과정을 보면, 동박이 형성된 베이스 기재에 윈도우 에칭을 수행하여 개구부를 형성하고(1단계), 상기 개구부를 통해 레이저를 조사하여 비아 홀을 형성하고(2단계), 필(fill)도금을 수행하여 비아 홀 내부에 도전성 물질을 충전한 다음(3단계), 동박에 회로 패턴을 형성한다(4단계). 그리고 상기 베이스 기재에 빌드업층이 올라갈 때마다 상기 베이스 기재에 절연층 및 금속층을 적층하고, 윈도우 에칭을 통해 개구부를 형성하고, 형성된 개구부를 통해 레이저를 조사하여 비아 홀을 가공하고, 필(fill)도금하여 비아 홀 내부에 도전성 물질을 충전한 다음, 금속층을 식각하여 회로 패턴을 형성하는 과정을 반복하여 내부 관통홀(IVH)을 형성한다.
이와 같이 종래에는 베이스 기재부터 비아 홀을 가공한 다음 필(fill) 도금하고, 베이스 기재 상에 적층되는 층마다 개구부 형성, 비아 홀 가공, 필(fill)도금을 반복 수행한다.
그러나, 본 발명에 따른 인쇄회로기판 제조 방법에 따르면, 베이스 기재의 상면에 형성된 동박이 적절한 위치에 배치될 수 있도록 식각하고, 베이스 기재 상에 절연층을 도포한 상태에서 드릴링 작업에 의해 베이스 기재와 절연층을 동시에 관통하는 내부 관통홀(IVH)을 형성함으로써, 종래에 비해 상기 1 내지 3단계 공정을 생략할 수 있다. 이에 따라, 제조 리드 타임을 단축시키며 제조 단가를 낮추는 효과를 제공한다.
한편, 리지드-플렉서블 인쇄회로기판에 적용되는 얇은 두께의 연성 재질로 이루어진 베이스 기재에 비아 홀을 가공하는 경우, 얇은 두께와 연성의 재질로 인하여 구조적으로 지지하는 힘이 약하여 종래의 방식으로는 안정적인 비아 홀을 가공하기 어려웠다.
그러나, 본 발명에 따른 인쇄회로기판 제조 방법에 따르면, 베이스 기재 상에 절연층을 도포한 상태에서 드릴링 작업을 진행하므로, 10 내지 50㎛ 두께의 경성 재질의 베이스 기재를 사용하는 리지드 인쇄회로기판에서 뿐만 아니라, 5 내지 30㎛ 두께의 얇은 연성 재질의 베이스 기재를 사용하는 리지드-플렉서블 인쇄회로기판에서도 모양이 무너지지 않으면서 일정한 형태의 내부 관통홀(IVH) 형성이 가능하다. 이에 따라, 본 발명에 따른 인쇄회로기판 제조 방법으로 인쇄회로기판을 제조하면 제품의 슬림화, 소형화 구현이 용이하다.
그 다음, 도 1e에 도시된 바와 같이, 상기 시드층을 인입선으로 하여 전해 필(fill) 도금을 수행하여 비아 홀(23a,23b,23c)의 내부에 구리(Cu)를 충진하는 단계를 수행한다. 이때, 전해 필(fill) 도금에 의해 충진되는 금속은 구리(Cu) 외에도, 전기적 특성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물일 수 있다.
이러한 필(fill) 도금에 의해 상기 비아 홀(23a,23b)에 금속이 충진되어 상기 베이스 기재(10) 상하부에서 층간 회로가 접속될 수 있고, 상기 절연층(보다 자세하게는 시드층(11)) 상에 금속층(24)이 형성될 수 있다.
그 다음, 도 1f에 도시된 바와 같이, 상기 필(fill) 도금에 의해 형성된 금속층(24), 구체적으로 상기 금속층(24)과 그 하지의 시드층(22)을 선택적으로 식각하여 회로 패턴을 형성하는 단계를 수행한다. 이는, 애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법 또는 세미-애디티브(Semi-additive) 공법 중 어느 하나의 방식을 통해 형성될 수 있다.
그 다음, 적어도 하나 이상의 빌드업층(도 1i,30)을 적층하는 단계를 수행한다.
여기서, 하나의 빌드업층(30)은 절연층과 그 절연층 상에 형성된 회로패턴으로 구성될 수 있고, 먼저, 도 1g에 도시된 바와 같이, 금속층(24)을 복개하는 절연층(31)을 도포한 다음 상기 절연층(31) 상에 시드층(32)을 형성한다.
그 다음, 도 1h에 도시된 바와 같이, 필(fill) 도금을 수행하여 금속층(33)을 형성하고, 도 1i에 도시된 바와 같이, 금속층(33)에 애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법 또는 세미-애디티브(Semi-additive) 공법 중 어느 하나의 방식으로 회로 패턴을 형성함으로써 하나의 빌드업층(30)을 형성할 수 있다.
이러한 빌드업층(30)을 필요에 따라 도 1j에 도시된 바와 같이, 다수 개로 적층할 수 있다. 이때, 각 빌드업층(30) 적층시, 각 빌드업층(30)에 포함된 절연층(31)에 비아 홀(23a,23b,23c)과 접속하는 비아 홀을 가공하여 스택 비아(stack via) 구조를 취할 수 있다.
이제 본 발명의 다층 인쇄회로기판 제조 방법에 따라 제조된 다층 인쇄회로기판에 대해 살펴보기로 한다.
도 2는 본 발명의 다층 인쇄회로기판의 제조 방법에 따라 제조된 다층 인쇄회로기판의 단면도이다.
도 2를 참조하면, 본 발명의 다층 인쇄회로기판 제조 방법에 따라 제조된 다층 인쇄회로기판(100)은, 동박(112a)을 포함한 회로 패턴(112)이 양면에 형성된 베이스 기재(111), 상기 베이스 기재(111)의 상면 및 하면에 적층된 적어도 하나 이상의 빌드업층(120)을 포함할 수 있다.
상기 동박(112a)은 상기 베이스 기재(111)의 어느 일면에만 형성되어 있고, 상기 동박(112a) 위로 상기 베이스 기재(111) 및 빌드업층(120)을 관통하는 제1 비아(130) 및 상기 동박(112a) 아래로 상기 빌드업층(120)을 관통하는 제2 비아(140)를 포함할 수 있다.
여기서, 상기 하나의 빌드업층(120)은, 절연층(121)과 그 상면에 형성된 회로 패턴(122)으로 구성될 수 있다. 그리고, 상기 베이스 기재(111)에 형성된 회로 패턴(112)과 빌드업층(120)에 포함된 회로 패턴(122)은 애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법 또는 세미-애디티브(Semi-additive) 공법 중 어느 하나의 방식으로 통해 형성될 수 있다.
상기 동박(112a)은 상기 베이스 기재(111)의 양면에 형성된 동박층에 회로 패턴(112) 형성시 상기 제1 비아(130)와 제2 비아(140)를 전기적으로 연결하기 위해 식각하지 않은 부분이다. 상기 동박(112a)은 상기 제1 비아(130)와 제2 비아(140)를 전기적으로 연결할 뿐만 아니라, 비아 홀 형성시 스토퍼(stopper)로 기능한다.
이러한 상기 동박(112a)은 상기 베이스 기재(111)의 상면 또는 하면에 위치할 수 있다. 상기 동박(112a)이 베이스 기재(111)의 상면에 위치하는 경우, 제2 비아(140)를 위한 비아 홀 가공시 상기 베이스 기재(111) 하부의 절연층과 베이스 기재(111)가 동시에 관통되고, 제1 비아(130)를 위한 비아 홀 가공시 상기 베이스 기재(111) 상부의 절연층만 관통된다.
이와 반대로, 상기 동박(112a)이 베이스 기재(111)의 하면에 위치하는 경우, 제2 비아(140)를 위한 비아 홀 가공시 상기 베이스 기재(111) 하부의 절연층만 관통되고, 제1 비아(130)를 위한 비아 홀 가공시 상기 베이스 기재(111) 상부의 절연층과 베이스 기재(111)가 동시에 관통된다.
이와 같이, 상기 동박(112a)은 상기 제1 비아(130)와 제2 비아(140) 사이에 구비되어 상기 제1 비아(130)와 제2 비아(140)를 전기적으로 연결한다. 따라서, 상기 제1,2 비아(130,140) 및 동박(112a)은, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 이루어지는 것이 바람직하다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
10, 111 : 베이스 기재
11,11a,11b,112a : 동박
112, 122: 회로 패턴
22,32 : 시드층
21,31,121 : 절연층
23a,23b,23c : 비아 홀
24,33 : 금속층
30,120 : 빌드업층
130 : 제1 비아
140 : 제2 비아:

Claims (15)

  1. (a)양면에 동박이 형성된 베이스 기재를 준비하고, 상기 베이스 기재에서 비아 홀이 형성되는 부위의 상,하면 동박 중 어느 일면의 동박만이 남도록 타면의 동박을 식각하는 단계;
    (b)상기 동박이 형성된 베이스 기재의 양면에 절연층을 도포하는 단계;
    (c)식각된 동박 반대편 부위의 동박 위,아래로 상기 절연층 및 베이스 기재를 관통하여 비아 홀을 가공하는 단계;
    (d)상기 비아 홀 내부를 포함한 상기 절연층 상면을 도금하여 금속층을 도금는 단계; 및
    (e)금속층을 선택적으로 식각하여 회로패턴을 형성하고, 그 위에 절연층 및 상기 절연층 상면에 형성된 회로패턴으로 구성되는 빌드업층을 적어도 한층 이상 적층하는 단계;를 포함하는, 다층 인쇄회로기판 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 베이스 기재는,
    연성 또는 경성 재료로 이루어지는,
    다층 인쇄회로기판 제조 방법.
  4. 제 3 항에 있어서,
    상기 베이스 기재가 연성 재질로 이루어지는 경우,
    상기 베이스 기재의 두께는 5 내지 30㎛인,
    다층 인쇄회로기판 제조 방법.
  5. 제 3 항에 있어서,
    상기 베이스 기재가 경성 재질로 이루어지는 경우,
    상기 베이스 기재의 두께는 10 내지 50㎛인,
    다층 인쇄회로기판 제조 방법.
  6. 제 1 항에 있어서,
    상기 (b)단계에 따라 도포된 상기 절연층 상에 시드층을 형성하는 단계;
    를 더 포함하는,
    다층 인쇄회로기판 제조 방법.
  7. 제 6 항에 있어서,
    상기 (c)단계에서 비아 홀 가공 시, 상기 시드층에서 비아 홀이 형성되는 부위를 윈도우 에칭(Window etching)하여 개구부를 형성하는 단계;
    를 더 포함하는,
    다층 인쇄회로기판 제조 방법.
  8. 제 1 항에 있어서,
    상기 (a)단계 이후,
    상기 베이스 기재에 형성된 동박에 회로 패턴을 형성하는 단계;
    를 더 포함하는,
    다층 인쇄회로기판 제조 방법.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 비아 홀을 가공하는 단계는,
    레이저 공법 또는 라우터 공법을 통해 이루어지는,
    다층 인쇄회로기판 제조 방법.
  12. 제 8 항에 있어서,
    상기 회로 패턴은,
    애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법 또는 세미-애디티브(Semi-additive) 공법 중 어느 하나의 방식에 의해 형성되는,
    다층 인쇄회로기판 제조 방법.
  13. 동박을 포함한 회로패턴이 양면에 형성된 베이스 기재와, 절연층 및 그 상면에 형성된 회로패턴으로 구성되어 상기 베이스 기재의 상면 및 하면에 적어도 한층 이상 적층된 빌드업층을 포함하는 다층 인쇄회로기판에 있어서,
    상기 동박은 상기 베이스 기재의 어느 일면에만 형성되어 있고, 상기 동박 위로 상기 베이스 기재 및 빌드업층을 관통하는 제1 비아 및 상기 동박 아래로 상기 빌드업층을 관통하는 제2 비아를 포함하는, 다층 인쇄회로기판.
  14. 제 13 항에 있어서,
    상기 제1,2 비아 및 동박은,
    구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 이루어지는,
    다층 인쇄회로기판.
  15. 삭제
KR1020120032431A 2012-03-29 2012-03-29 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 KR101332079B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120032431A KR101332079B1 (ko) 2012-03-29 2012-03-29 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US13/793,618 US20130256010A1 (en) 2012-03-29 2013-03-11 Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same
JP2013061528A JP2013207300A (ja) 2012-03-29 2013-03-25 多層プリント回路基板の製造方法及びこれにより製造された多層プリント回路基板
CN2013101029144A CN103369869A (zh) 2012-03-29 2013-03-27 制造多层印刷电路板的方法和多层印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120032431A KR101332079B1 (ko) 2012-03-29 2012-03-29 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20130110448A KR20130110448A (ko) 2013-10-10
KR101332079B1 true KR101332079B1 (ko) 2013-11-22

Family

ID=49233359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120032431A KR101332079B1 (ko) 2012-03-29 2012-03-29 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판

Country Status (4)

Country Link
US (1) US20130256010A1 (ko)
JP (1) JP2013207300A (ko)
KR (1) KR101332079B1 (ko)
CN (1) CN103369869A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067972A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
KR102163289B1 (ko) * 2014-02-21 2020-10-08 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US20150257281A1 (en) * 2014-03-10 2015-09-10 Marvell World Trade Ltd. Method for forming a via structure using a double-side laser process
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
KR102114406B1 (ko) * 2018-11-02 2020-06-17 한국광기술원 마이크로 led 용 플렉서블 기판 및 기판 제조방법
TW202114501A (zh) * 2019-08-19 2021-04-01 德商德國艾托特克公司 製備含以銅填充之微通孔的高密度互連印刷電路板的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283533A (ja) * 1994-04-04 1995-10-27 Hitachi Chem Co Ltd 多層プリント配線板の製造法
KR20070070225A (ko) * 2005-07-07 2007-07-03 이비덴 가부시키가이샤 다층 프린트 배선판
KR20100046969A (ko) * 2008-10-28 2010-05-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP2011134890A (ja) 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349119B1 (ko) * 1999-05-18 2002-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2001284810A (ja) * 2000-03-29 2001-10-12 Dainippon Printing Co Ltd 配線基板および配線基板の製造方法
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP4305088B2 (ja) * 2003-07-28 2009-07-29 凸版印刷株式会社 コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
JP2005136282A (ja) * 2003-10-31 2005-05-26 Toppan Printing Co Ltd 多層配線基板及びその製造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
KR20110028951A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011243767A (ja) * 2010-05-19 2011-12-01 Sony Chemical & Information Device Corp 多層配線板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283533A (ja) * 1994-04-04 1995-10-27 Hitachi Chem Co Ltd 多層プリント配線板の製造法
KR20070070225A (ko) * 2005-07-07 2007-07-03 이비덴 가부시키가이샤 다층 프린트 배선판
KR20100046969A (ko) * 2008-10-28 2010-05-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP2011134890A (ja) 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法

Also Published As

Publication number Publication date
CN103369869A (zh) 2013-10-23
US20130256010A1 (en) 2013-10-03
JP2013207300A (ja) 2013-10-07
KR20130110448A (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
KR101332079B1 (ko) 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN110999552A (zh) 印刷电路板
US20140166355A1 (en) Method of manufacturing printed circuit board
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
US7557304B2 (en) Printed circuit board having closed vias
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006287007A (ja) 多層プリント配線板とその製造方法
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013074270A (ja) リジッドフレキシブルプリント配線板の製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
JP2014072311A (ja) 多層配線基板及びその製造方法
JP4347143B2 (ja) 回路基板およびその製造方法
JP2005072064A (ja) 配線基板およびその製造方法
JPH11289165A (ja) 多層配線基板およびその製造方法
KR100598264B1 (ko) 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
JP5621311B2 (ja) 回路基板の製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
KR101077336B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee