CN103369869A - 制造多层印刷电路板的方法和多层印刷电路板 - Google Patents
制造多层印刷电路板的方法和多层印刷电路板 Download PDFInfo
- Publication number
- CN103369869A CN103369869A CN2013101029144A CN201310102914A CN103369869A CN 103369869 A CN103369869 A CN 103369869A CN 2013101029144 A CN2013101029144 A CN 2013101029144A CN 201310102914 A CN201310102914 A CN 201310102914A CN 103369869 A CN103369869 A CN 103369869A
- Authority
- CN
- China
- Prior art keywords
- base substrate
- hole
- described base
- insulating barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开的是制造多层印刷电路板的方法和多层印刷电路板,作为内部通孔(IVH)的通道具有稳定结构,从而容易地形成精细图案,因此使产品变薄。该方法包括:制备基础衬底,其包含形成在基础衬底的相对表面或单一表面上的铜箔;通过涂覆工艺在基础衬底上形成绝缘层;穿过形成在基础衬底上的绝缘层至基础衬底加工通孔;在通孔上执行填充镀覆;以及在通过填充镀覆形成的金属层上堆叠至少一个电路层。
Description
相关申请的交叉引用
本申请根据35U.S.C§119要求于2012年3月29日提交的题为“Method of Manufacturing Multilayer Printed Circuit Board and MultilayerPrinted Circuit Board Manufactured via the Same(制造多层印刷电路板的方法和通过该方法制造的多层印刷电路板)的韩国专利申请序列号No.10-2012-0032431的权益,其全部内容通过引用结合于本申请中。
技术领域
本发明涉及制造多层印刷电路板的方法和通过该方法制造的多层印刷电路板,更具体地,涉及形成内部通孔(IVH)的方法。
背景技术
近来,由于来自互联网的大量数据的传送和接收、移动图片等,以及电子设备的轻便性和高性能,电子设备中容纳的印刷电路板(PCB)已经设计得更复杂,并且对高密度和小尺寸的电路的需求也逐渐增加。因此,由于已经将电子设备中容纳的PCB变薄且小型化,为了实现PCB的各种功能,减小了PCB的布线的线宽,并且制造了具有多层结构(取代单层结构)的PCB。
在多层PCB中,为了使各层彼此连接,穿过绝缘层形成通孔。
如下所述地形成通孔。首先,在上面形成有的电路图案的金属层上涂覆绝缘层,并且利用钻孔机在所涂覆的绝缘层的适当的位置中形成通孔。然后,通过利用镀覆工艺或导电材料的填充工艺,在通孔中填充金属,以便使各层彼此连接。
关于多层PCB,需要加工内部通孔(IVH)来使所有的层彼此连接。
使用IVH技术来制造需要高密度堆叠的多层PCB。在这种情形中,通过在穿过相邻层形成的通孔中填充导电材料来形成IVH,以便使相邻层彼此连接。
关于IVH的形成,韩国专利公开出版物No.10-2007-0070225(在下文中,称为背景技术文献)公开了一种技术,其中,当绝缘衬底掉落时,阻止诸如冲击的外部应力,以便防止绝缘衬底容易地弯曲并防止传导电路破裂或断开。
针对背景技术文献的图10,将详细地描述在背景技术文献中公开的这种技术。可以确认的是,如同在制造PCB的其他传统方法中,从作为芯层的基础衬底形成通孔,然后对于每个形成工艺,通过加工通孔来完成IVH。
现在将详细地描述在制造PCB的传统方法中形成IVH的过程。作为第一工艺,通过窗口蚀刻,在基础衬底中形成开口(覆铜层压板(coppercladded laminate)(CCL)),在基础衬底上形成有铜箔。作为第二工艺,利用CO2激光器等,通过钻孔工艺,在开口中加工通孔。作为第三工艺,通过填充镀覆在通孔中填充导电材料。作为第四工艺,在铜箔上形成电路图案。作为第五工艺,在覆铜层压板(CCL)上堆叠绝缘层和镀覆层。作为第六工艺,通过窗口蚀刻形成开口。作为第七工艺,通过经过开口照射激光束加工通孔。作为第八工艺,通过填充镀覆在通孔中填充导电材料。最后,作为第九工艺,蚀刻镀覆层,以形成电路图案。另外,依照需要的层的数量,通过重复第五至第九工艺,形成具有堆叠通道结构的IVH。
类似地,当通过利用传统方法形成IVH时,从基础衬底加工通孔,执行填充镀覆,然后当层的数目增加时,将这些工艺重复几次,因此增加了制造产品所花费的交付时间(lead time),并且增加了制造成本。
刚柔PCB利用由柔性材料形成的薄基础衬底。因此,由于厚度较薄以及刚柔PCB的柔性材料,使得结在构上支撑刚柔PCB的强度较弱,在通孔的形成期间,通孔容易塌陷。因此,为了加工稳定的通孔,不得不增加基础衬底的厚度,其不利地影响产品的微型化。
[背景技术文献]
[专利文献]
(专利文献1)韩国专利公开出版物No.10-2007-0070225。
发明内容
本发明的目的是提供一种制造容易地形成精细图案且减少制造交付时间和制造成本的印刷电路板(PCB)的方法。
根据本发明的示例性实施方式,提供一种制造多层印刷电路板(PCB)的方法,包括:制备基础衬底,其包含形成在基础衬底的相对表面或单一表面上的铜箔;通过涂覆工艺在基础衬底上形成绝缘层;穿过形成在基础衬底上的绝缘层至基础衬底加工通孔;在通孔上执行填充镀覆;以及在通过填充镀覆形成的金属层上堆叠至少一个电路层。
该方法可进一步包括:在制备基础衬底之后,蚀刻形成在基础衬底的第一表面上的铜箔,使得铜箔仅保留在基础衬底的第二表面上,其中待形成通孔。
可由柔性或刚性材料形成基础衬底。
当基础衬底由柔性材料形成时,基础衬底可具有5至30μm的厚度。
当基础衬底由刚性材料形成时,基础衬底可具有10至50μm的厚度。
该方法可进一步包括:在绝缘层上形成晶籽层(seed layer),即在形成绝缘层期间形成晶籽层。
该方法可进一步包括:在加工通孔期间,通过窗口蚀刻晶籽层的一部分而形成开口,其中待形成通孔。
该方法可进一步包括:在制备基础衬底之后,在形成于基础衬底上的铜箔上形成电路图案。
该方法可进一步包括:在通孔上执行填充镀覆之后,在通过填充镀覆形成的金属层上形成电路图案。
至少一个电路层的堆叠可包括:通过涂覆工艺形成覆盖金属层的绝缘层;在绝缘层上形成晶籽层;穿过绝缘层形成通孔;执行填充镀覆;以及在通过填充镀覆形成的金属层上形成电路图案。
可通过激光工艺或刳刨(rounter)工艺执行通孔的加工。
可通过利用加成法、减去法和半加成法中的任何一种形成电路图案。
根据本发明的另一示例性实施方式,提供一种多层印刷电路板(PCB),包括基础衬底,该基础衬底具有形成在基础衬底的相对表面上的电路图案以及形成在基础衬底的上表面和下表面上的至少一个电路层,该多层印刷电路板包括:第一通道(via),穿过基础衬底和堆叠在基础衬底的第一表面上的至少一个电路层而形成;第二通道,穿过堆叠在基础衬底的第二表面上的至少一个电路层而形成;以及铜箔,设置在基础衬底的上表面或下表面上且设置在第一通道和第二通道之间。
第一通道和第二通道以及铜箔可包含选自铜(Cu)、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)和铂(Pt)中的至少一种或包含它们中的至少两种的混合物。
至少一个电路层可包含在上表面上形成有电路图案的绝缘层。
附图说明
图1A至图1J是用于描述根据本发明实施方式的制造多层印刷电路板(PCB)的方法的横截面图;以及
图2是通过利用根据本发明实施方式的制造方法制造的多层PCB的横截面图。
具体实施方式
从下面参照附图对具体实施方式的描述中,本发明的各种优势和特征及其实现方法将变得显而易见。然而,可以很多不同的形式来修改本发明,并且不应限于此处阐明的实施方式。可以提供这些实施方式,以便使本公开全面和完整,并将本发明的范围完全传达给本领域技术人员。在整篇描述中,相同的参考数字指示相同的元件。
本说明书中使用的术语用于解释实施方式,而不是限制本发明。除非明确地进行相反的描述,在本说明书中,单数形式包含复数形式。应该理解,单词“包括(comprise)”和变型,诸如“包含(comprises)或(comprising)”暗示包含指定的组成、步骤、操作和/或元件,但不排除任何其他的组成、步骤、操作和/或元件。
在下文中,将参考附图更详细地描述本发明的示例性实施方式的结构和作用效果。
图1A至图1J是用于描述根据本发明实施方式的制造多层印刷电路板(PCB)的方法的横截面图。在关于图1的下列描述中,如果使得本发明的主旨不清晰,将省略除了本发明的结构之外的不必要结构的详细描述。
在根据本实施方式的制造多层PCB的方法中,制备基础衬底10,其中如图1A中所示,在基础衬底10的相对表面或单一表面上形成有铜箔11。
在这种情形中,在多层PCB中,基础衬底10是芯层。当基础衬底10用于刚性PCB时,基础衬底10可由刚性材料形成。当基础衬底10用于刚柔PCB时,基础衬底10可由柔性材料形成。例如,基础衬底10可由包括环氧基树脂(如FR-4或双马来酰亚胺三嗪树脂(BT))、预浸料、Ajinomoto绝缘膜(ABF)等的材料形成。
具体地,当基础衬底10由刚性材料形成时,可将基础衬底10设定为具有10至50μm的厚度。当基础衬底10由柔性材料形成时,可将基础衬底10设定为具有5至30μm的厚度。如此,将在本发明效果的章节中描述将基础衬底10的厚度限制于预定范围的原因。当将基础衬底10的厚度设定在上述范围内时,仅仅可进一步显示本发明的效果。因此,基础衬底10的厚度不限于上述范围。
形成在基础衬底10的相对表面或单一表面上的铜箔11不仅可由铜(Cu)构成,而且可由具有良好电学特性的选自银(Ag)、钯(Pb)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)和铂(Pt)中的至少一种或者是包含它们中的至少两种的混合物构成。
然后,如图1B中所示,在形成于基础衬底10的相对表面或单一表面上的铜箔11上形成电路图案。
可通过利用加成法、减去法和半加成法中的任何一种形成电路图案。这些技术是本发明所属领域已知的,因此,此处将省略它的详细描述。
然后,如图1C中所示,通过涂覆工艺在基础衬底10上形成绝缘层21。
通过绝缘层21覆盖下部电路图案,并在绝缘层21的上表面上形成上部电路图案。绝缘层21使层间的电路图案彼此电绝缘。绝缘层21可由环氧树脂、酚醛树脂、预浸料、聚酰亚胺薄膜和ABF薄膜中的任何一种构成。
在通过涂覆工艺形成绝缘层21之后,可在绝缘层21的上表面上形成用于镀覆的晶籽层22。晶籽层22是电解镀覆导引(lead),通过该层执行将在下面描述的填充镀覆。因此,晶籽层22可由具有良好电学特性的选自Cu、Ag、Pd、Al、Ni、Ti、Au和Pt中的至少一种金属或者包含至少两种的混合物构成,类似于形成在基础衬底10的相对表面或单一表面上的铜箔11。
然后,如图1D中所示,加工通孔23a、23b、和23c,所述通孔穿过基础衬底10和形成在基础衬底10上的绝缘层21,或者穿过绝缘层21和形成在绝缘层21下面的基础衬底10而形成。
即,如图1D中所示,通孔23a和23b不仅穿过绝缘层21而且穿过形成在绝缘层21下面的基础衬底10而形成。因此,通孔23a和23b对应于内部通孔(IVH)。另外,通孔23c仅仅穿过绝缘层21而形成。
可通过钻孔工艺加工通孔23a、23b和23c,诸如计算机数字控制(CNC)钻孔、以及CO2或Yag激光钻孔等。在钻孔工艺之前,通过窗口蚀刻晶籽层22的部分而形成开口,在所述开口中形成通孔23a、23b和23c,从而有助于通孔23a、23b和23c的加工。
在作为IVH的通孔23a和23b的加工期间,可蚀刻形成在第一表面上的铜箔,使得对于基础衬底10的待形成作为IVH的通孔23a和23b的部分,可仅在第二表面上形成铜箔,因此形成在基础衬底10上的铜箔11可用作止挡物。
即,如图1D中所示,蚀刻形成在基础衬底10的第一表面上的铜箔,使得铜箔11a可仅保留在基础衬底10的第二表面上,其中形成作为IVH的通孔23a。另外,蚀刻基础衬底10的第一表面,使得仅铜箔11b可保留在基础衬底10的第二表面上,其中待形成作为IVH的通孔23b。
铜箔11a和11b可形成在基础衬底10的上表面和下表面上。例如,铜箔11a可形成在基础衬底10的下表面。铜箔11b可形成在基础衬底10的上表面。
在钻孔工艺期间,铜箔11a和11b用作止挡物。例如,对于铜箔11a,在形成于基础衬底10上的绝缘层21上执行钻孔工艺,钻至基础衬底10,并且在形成于基础衬底10下面的绝缘层21上执行钻孔工艺,仅钻至绝缘层21。结果,在铜箔11a上形成IVH。另外,通过将在下面描述的填充镀覆获得基础衬底10的上部和下部之间的层间连接。
现在将描述形成IVH的传统方法。通过窗口蚀刻上面形成有铜箔的基础衬底而形成开口(第一工艺),通过对开口照射激光束而形成通孔(第二工艺),通过填充镀覆在通孔中填充导电材料(第三工艺),然后在铜箔上形成电路图案(第四工艺)。另外,每当在基础衬底上增加电路层的数量时,重复包括在基础衬底上堆叠绝缘层和金属层、通过窗口蚀刻而形成开口、通过照射激光束穿过开口而加工通孔、通过填充镀覆在通孔中填充导电材料、以及蚀刻金属层以形成电路图案的工艺,从而完成IVH。
类似地,按照惯例,从基础衬底加工通孔,然后执行填充镀覆。关于形成在基础衬底上的每个相应的层,重复包括形成开口、加工通孔和填充镀覆的工艺。
然而,根据本发明,在制造多层PCB的方法中,蚀刻形成在基础衬底的表面上的铜箔,以保留在适当的位置,并且当已经在基础衬底上形成绝缘层时,执行钻孔工艺,以便形成穿过基础衬底和绝缘层二者而形成的IVH。因此,与传统方法相比,可省略第一至第三工艺。因此,可减少制造交付时间和制造成本。
通常,刚柔PCB利用由柔性材料构成的薄基础衬底。因此,当在薄基础衬底中形成通孔时,由于PCB的薄的厚度和柔性材料,使得在结构上支撑PCB的强度较弱,所以难以利用传统的方法加工稳定的通孔。
然而,根据本发明,在制造PCB的方法中,因为当已经在基础衬底上形成绝缘层时执行钻孔工艺,所以IVH可形成为具有预定的形状,而不仅在利用具有10至50μm的厚度且由刚性材料构成的基础衬底的刚性PCB中没有塌陷,而且在利用具有5至30μm的小厚度且由柔性材料构成的基础衬底的刚柔PCB中没有塌陷。因此,当利用根据本实施方式的制造方法制造PCB时,可容易地使PCB变薄和小型化。
然后,如图1E中所示,通过利用晶籽层22作为镀覆导引在通孔23a、23b和23c中填充铜(Cu)而执行电解填充镀覆。在这种情形中,通过电解填充镀覆而填充的金属可以例如不仅是Cu,而且是具有良好电学特性的选自Ag、Pd、Al、Ni、Ti、Au和Pt中的至少一种,或者是包含它们中的至少两种的混合物。
类似地,可通过填充镀覆用金属填充通孔23a和23b,以使基础衬底10的上部和下部之间的电路彼此连接,并在绝缘层21(更具体地,晶籽层22)上形成金属层24。
然后,如图1F中所示,在通过填充镀覆形成的金属层24上形成电路图案。如上所述,形成在金属层24上电路图案可通过利用加成法、减去法和半加成法中的任何一种形成。
然后,在金属层24上堆叠至少一个电路层30(参考图1I)。
在这种情形中,单一电路层30总体上涉及绝缘层和形成在绝缘层上的金属层。首先,如在图1G中所示,通过涂覆工艺形成覆盖金属层24的绝缘层31,然后在绝缘层31上形成晶籽层32。
然后,如图1H中所示,通过填充镀覆形成金属层33。如图1I中所示,可通过利用加成法、减去法和半加成法中的任何一种在金属层33上形成电路图案,以便形成单一电路层30。
如果必要,如图1J中所示,可形成多个电路层30。在这种情形中,当堆叠电路层30时,可在包括于电路层30中的绝缘层31中加工连接至通孔23a、23b和23c的通孔,从而具有堆叠通道结构。
在下文中,将针对本发明的示例性实施方式来描述利用制造方法制造的多层PCB。
图2是根据通过利用本发明实施方式的制造方法制造的多层PCB100的横截面图。
参考图2,利用根据本实施方式的制造方法制造的多层PCB100可包括基础衬底111,其含包形成在其相对表面上的电路图案112以及形成在基础衬底111的上表面和下表面上至少一个电路层120。
另外,多层PCB100可包括:第一通道130,其穿过基础衬底111和堆叠在基础衬底111的上表面上的电路层120而形成;以及第二通道140,其穿过形成在基础衬底111的下表面上的电路层120而形成。另外,多层PCB100可包括设置在第一通道130和第二通道140之间的铜箔112a。
在这种情形中,单一电路层120覆盖形成在电路层120下面的电路图案112,并且涉及包括形成在其上表面上的电路图案112的绝缘层121。另外,形成在基础衬底111上的电路图案112和包括于电路层120的电路图案112涉及通过利用加成法、减去法和半加成法中的任何一种蚀刻金属层而形成为具有预定图案的电路。
当在形成于基础衬底111的相对表面上的铜箔上形成电路图案112时,为了使第一通孔130和第二通道140彼此电连接,铜箔112a是不被蚀刻的部分。铜箔112a可使第一通道130和第二通道140彼此电连接,并且还可用作通孔形成期间的止挡物。
铜箔112a可设置在基础衬底111的上表面或下表面上。当铜箔112a设置在基础衬底111的上表面上时,穿过形成在基础衬底111下面的绝缘层和基础衬底111加工用于第二通道140的通孔,并且仅穿过形成在基础衬底111上的绝缘层加工用于第一通道130的通孔。
另一方面,当铜箔112a设置在基础衬底111的下表面上时,仅穿过形成在基础衬底111下面的绝缘层加工用于第二通道140的通孔,并且穿过形成在基础衬底111上的绝缘层和基础衬底111加工用于第一通道130的通孔。
类似地,铜箔112a设置在第一通道130和第二通道140之间,以使第一通道130和第二通道140彼此电连接。因此,第一通道130和第二通道140以及铜箔112a可由具有良好电学特性的选自Cu、Ag、Pd、Al、Ni、Ti、Au和Pt中的至少一种或者是包含它们中的至少两种的混合物构成。
根据本实施方式,在制造多层PCB的方法中,蚀刻形成在基础衬底的表面上的铜箔,以保留在适当的位置,并且当已经在基础衬底上形成绝缘层时执行钻孔工艺,以便形成穿过基础衬底和绝缘层而形成的IVH。因此,与传统方法相比,可省略预定工艺。因此,可减少制造交付时间和制造成本。
另外,因为当已经在基础衬底上形成绝缘层时执行钻孔工艺,不仅可在利用由刚性材料构成的基础衬底的刚性PCB中,而且可在利用由柔性材料构成的薄基础衬底的刚柔PCB中,形成具有稳定结构的IVH。因此,当利用根据本实施方式的制造方法制造PCB时,可容易地使PCB变薄和小型化。
上面的详细描述例示了本发明。而且,上述内容仅仅说明和描述本发明的优选实施方式,并且可在各种组合、改变和环境下使用本发明。即,本领域技术人员应该理解,在不背离一般发明概念的原理和精神的情况下,可在这些实施方式中进行取代、修饰和改变,本发明的范围由所附权利要求及其等同物限定。尽管已经公开了用于说明目的的本发明的示例性实施方式,但本领域技术人员应该理解,在不脱离所附权利要求中公开的本发明的范畴和精神的情况下,各种修饰、添加和取代都是可行的。因此,本发明的详细描述不倾向于将本发明限于公开的实施方式。而且,应该理解,所附权利要求甚至包括另外的实施方式。
Claims (16)
1.一种制造多层印刷电路板(PCB)的方法,包括:
制备基础衬底,其包含形成在所述基础衬底的相对表面或单一表面上的铜箔;
通过涂覆工艺在所述基础衬底上形成绝缘层;
穿过形成在所述基础衬底上的所述绝缘层至所述基础衬底加工通孔;
在所述通孔上执行填充镀覆;以及
在通过填充镀覆形成的金属层上堆叠至少一个电路层。
2.根据权利要求1所述的方法,进一步包括:在制备所述基础衬底之后,蚀刻形成在所述基础衬底的第一表面上的铜箔,使得所述铜箔仅保留在所述基础衬底的第二表面上,其中待形成所述通孔。
3.根据权利要求1所述的方法,其中,由柔性或刚性材料形成所述基础衬底。
4.根据权利要求3所述的方法,其中,当由柔性材料形成所述基础衬底时,所述基础衬底具有5至30μm的厚度。
5.根据权利要求3所述的方法,其中,当由刚性材料形成所述基础衬底时,所述基础衬底具有10至50μm的厚度。
6.根据权利要求1所述的方法,进一步包括:在所述绝缘层上形成晶籽层,即在形成所述绝缘层期间形成所述晶籽层。
7.根据权利要求6所述的方法,进一步包括:在加工所述通孔期间,通过窗口蚀刻所述晶籽层的一部分而形成开口,其中待形成所述通孔。
8.根据权利要求1所述的方法,进一步包括:在制备所述基础衬底之后,在形成于所述基础衬底上的所述铜箔上形成电路图案。
9.根据权利要求1所述的方法,进一步包括:在所述通孔上执行填充镀覆之后,在通过填充镀覆形成的所述金属层上形成电路图案。
10.根据权利要求1所述的方法,其中,所述至少一个电路层的堆叠包括:
通过涂覆工艺形成覆盖所述金属层的绝缘层;
在所述绝缘层上形成晶籽层;
穿过所述绝缘层形成通孔;
执行填充镀覆;以及
在通过填充镀覆形成的金属层上形成电路图案。
11.根据权利要求1所述的方法,其中,通过激光工艺或刳刨工艺执行所述通孔的加工。
12.根据权利要求8所述的方法,其中,通过利用加成法、减去法和半加成法中的任何一种形成所述电路图案。
13.根据权利要求9所述的方法,其中,通过利用加成法、减去法和半加成法中的任何一种形成所述电路图案。
14.一种多层印刷电路板(PCB),包括基础衬底,所述基础衬底具有形成在所述基础衬底的相对表面上的电路图案以及形成在所述基础衬底的上表面和下表面上的至少一个电路层,所述多层PCB包括:
第一通道,穿过所述基础衬底和堆叠在所述基础衬底的第一表面上的所述至少一个电路层而形成;
第二通道,穿过堆叠在所述基础衬底的第二表面上的所述至少一个电路层而形成;以及
铜箔,设置在所述基础衬底的上表面或下表面上且设置在所述第一通道和所述第二通道之间。
15.根据权利要求14所述的多层PCB,其中,所述第一通道和所述第二通道以及所述铜箔包含选自铜(Cu)、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)和铂(Pt)中的至少一种或包含它们中的至少两种的混合物。
16.根据权利要求14所述的多层PCB,其中,所述至少一个电路层包含在上表面上形成有电路图案的绝缘层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120032431A KR101332079B1 (ko) | 2012-03-29 | 2012-03-29 | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 |
KR10-2012-0032431 | 2012-03-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103369869A true CN103369869A (zh) | 2013-10-23 |
Family
ID=49233359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101029144A Pending CN103369869A (zh) | 2012-03-29 | 2013-03-27 | 制造多层印刷电路板的方法和多层印刷电路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130256010A1 (zh) |
JP (1) | JP2013207300A (zh) |
KR (1) | KR101332079B1 (zh) |
CN (1) | CN103369869A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783795A (zh) * | 2015-11-20 | 2017-05-31 | 恒劲科技股份有限公司 | 封装基板 |
CN114303447A (zh) * | 2019-08-19 | 2022-04-08 | 德国艾托特克有限两合公司 | 制备含以铜填充的微通孔的高密度互连印刷电路板的方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014067972A (ja) * | 2012-09-27 | 2014-04-17 | Hitachi Chemical Co Ltd | 多層配線基板及びその製造方法 |
KR102163289B1 (ko) * | 2014-02-21 | 2020-10-08 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
US20150257281A1 (en) * | 2014-03-10 | 2015-09-10 | Marvell World Trade Ltd. | Method for forming a via structure using a double-side laser process |
CN107404804B (zh) * | 2016-05-20 | 2020-05-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
KR102114406B1 (ko) * | 2018-11-02 | 2020-06-17 | 한국광기술원 | 마이크로 led 용 플렉서블 기판 및 기판 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1274256A (zh) * | 1999-05-18 | 2000-11-22 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN101072474A (zh) * | 2006-05-10 | 2007-11-14 | 三星电机株式会社 | 积层印刷电路板的制造方法 |
US20110061912A1 (en) * | 2009-09-14 | 2011-03-17 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283533A (ja) * | 1994-04-04 | 1995-10-27 | Hitachi Chem Co Ltd | 多層プリント配線板の製造法 |
JP2001284810A (ja) * | 2000-03-29 | 2001-10-12 | Dainippon Printing Co Ltd | 配線基板および配線基板の製造方法 |
JP3760101B2 (ja) * | 2001-02-13 | 2006-03-29 | 富士通株式会社 | 多層プリント配線板およびその製造方法 |
JP2003332752A (ja) * | 2002-05-14 | 2003-11-21 | Shinko Electric Ind Co Ltd | メタルコア基板およびその製造方法 |
JP4305088B2 (ja) * | 2003-07-28 | 2009-07-29 | 凸版印刷株式会社 | コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法 |
JP2005136282A (ja) * | 2003-10-31 | 2005-05-26 | Toppan Printing Co Ltd | 多層配線基板及びその製造方法 |
JP4551730B2 (ja) * | 2004-10-15 | 2010-09-29 | イビデン株式会社 | 多層コア基板及びその製造方法 |
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP2009231596A (ja) * | 2008-03-24 | 2009-10-08 | Fujitsu Ltd | 多層配線板、多層配線板ユニット、および電子機器 |
KR101055468B1 (ko) * | 2008-10-28 | 2011-08-08 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
JP5360494B2 (ja) | 2009-12-24 | 2013-12-04 | 新光電気工業株式会社 | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
US8541693B2 (en) * | 2010-03-31 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2011243767A (ja) * | 2010-05-19 | 2011-12-01 | Sony Chemical & Information Device Corp | 多層配線板とその製造方法 |
-
2012
- 2012-03-29 KR KR1020120032431A patent/KR101332079B1/ko not_active IP Right Cessation
-
2013
- 2013-03-11 US US13/793,618 patent/US20130256010A1/en not_active Abandoned
- 2013-03-25 JP JP2013061528A patent/JP2013207300A/ja active Pending
- 2013-03-27 CN CN2013101029144A patent/CN103369869A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1274256A (zh) * | 1999-05-18 | 2000-11-22 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN101072474A (zh) * | 2006-05-10 | 2007-11-14 | 三星电机株式会社 | 积层印刷电路板的制造方法 |
US20110061912A1 (en) * | 2009-09-14 | 2011-03-17 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783795A (zh) * | 2015-11-20 | 2017-05-31 | 恒劲科技股份有限公司 | 封装基板 |
CN114303447A (zh) * | 2019-08-19 | 2022-04-08 | 德国艾托特克有限两合公司 | 制备含以铜填充的微通孔的高密度互连印刷电路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101332079B1 (ko) | 2013-11-22 |
US20130256010A1 (en) | 2013-10-03 |
KR20130110448A (ko) | 2013-10-10 |
JP2013207300A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103369869A (zh) | 制造多层印刷电路板的方法和多层印刷电路板 | |
CN101690435B (zh) | 使用微通路激光钻凿和导电层预布图形成衬底芯层结构的方法以及根据该方法形成的衬底芯层结构 | |
US8215011B2 (en) | Method of manufacturing a printed circuit board | |
US8925193B2 (en) | Methods for fabricating circuit boards | |
CN103687339A (zh) | 电路板及其制作方法 | |
CN110999552A (zh) | 印刷电路板 | |
US20140166355A1 (en) | Method of manufacturing printed circuit board | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
US9554466B2 (en) | Printed circuit board and method of manufacturing the same | |
KR101109323B1 (ko) | 인쇄회로기판의 제조방법 | |
CN102573334A (zh) | 印刷电路板及其导通孔填充方法 | |
CN108811323B (zh) | 印刷电路板及其制造方法 | |
CN106888552A (zh) | 印刷电路板及其制造方法 | |
EP1802187A2 (en) | Printed circuit board and manufacturing method thereof | |
KR102442389B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
CN103781292A (zh) | 电路板及其制作方法 | |
US20060175081A1 (en) | method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material | |
KR100975927B1 (ko) | 패키지 기판 제조방법 | |
JP4347143B2 (ja) | 回路基板およびその製造方法 | |
KR100754071B1 (ko) | 전층 ivh 공법의 인쇄회로기판의 제조방법 | |
JP2014072311A (ja) | 多層配線基板及びその製造方法 | |
KR100598264B1 (ko) | 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법 | |
US20140076611A1 (en) | Printed circuit board and method of manufacturing the same | |
TWI251453B (en) | Stacked multi-layer circuit board and method for fabricating the same | |
KR101217436B1 (ko) | 반도체 디바이스용 서브스트레이트 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |