KR100349119B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100349119B1
KR100349119B1 KR1019990017733A KR19990017733A KR100349119B1 KR 100349119 B1 KR100349119 B1 KR 100349119B1 KR 1019990017733 A KR1019990017733 A KR 1019990017733A KR 19990017733 A KR19990017733 A KR 19990017733A KR 100349119 B1 KR100349119 B1 KR 100349119B1
Authority
KR
South Korea
Prior art keywords
insulating layer
via hole
layer
insulating
circuit
Prior art date
Application number
KR1019990017733A
Other languages
English (en)
Other versions
KR20000074048A (ko
Inventor
박건양
이병호
김굉식
최현상
이용삼
임영규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1019990017733A priority Critical patent/KR100349119B1/ko
Priority to TW089108326A priority patent/TW520630B/zh
Priority to JP2000136164A priority patent/JP2000332421A/ja
Priority to CN00107571A priority patent/CN1274256A/zh
Publication of KR20000074048A publication Critical patent/KR20000074048A/ko
Application granted granted Critical
Publication of KR100349119B1 publication Critical patent/KR100349119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조시 일반적인 사진식각방법과 CO2레이저를 사용하여 비어홀을 신속하게 형성하기 위한 것으로, 우선 사진식각방법에 의해 비어홀이 형성될 영역의 동박을 에칭하여 오픈영역을 형성한 후 CO2레이저로 절연층을 제거하여 비어홀을 형성한다. 다층 인쇄회로기판의 경우 비어홀이 형성된 내층의 동박을 사진식각방법에 의해 에칭하여 오픈영역을 형성하고 그 위에 절연층을 다시 적층한 후 역시 사진식각방법에 의해 동박을 에칭하여 오픈영역을 형성하며, 이어서 CO2레이저로 절연층을 한꺼번에 제거하여 비어홀을 형성한다. 복수의 층에 형성된 비어홀은 그 내부에 단차가 형성된 '계단형'으로 형성되어 금속층이 벗겨지는 것을 방지할 수 있게 된다.

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND METHOD OF FABRICATING THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 제조공정이 간단하고 생산성이 향상되며 제조비용이 절감되는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자부품과 부품내장기술의 발달과 더불어 회로도체를 중첩하는 다층 인쇄회로기판(multi-layer board)이 개발된 이래, 최근 다층 인쇄회로기판의 고밀도화에 대한 연구가 더욱 활발히 진행되고 있다. 그중에서도 빌드업(build-up)방식에 의해 다층 인쇄회로기판을 제조하는 방법이 널리 사용되고 있는데, 이 방법은 종래의 일반적인 BHV(blind via hole)공법과는 달리 절연층과 회로도체층을 순차적으로 적층해서 다층회로를 형성하는 방법이다. 따라서, 빌드업에 의한 인쇄회로기판의 제조는 그 방법자체가 간단할 뿐만 아니라 그에 따라 제조되는 다층 인쇄회로기판(즉, 빌드업 MLB)은 기판의 층간회로의 연결을 이루는 비어홀(via hole)의 형성이 용이하다는 장점이 있다.
도 1은 상기 빌드업방식에 의해 제작된 종래의 인쇄회로기판을 나타내는 도면이다. 도면에 도시한 바와 같이, 상기 인쇄회로기판은 양면 동박적층판(Cupper Clad lamination)의 동박이 에칭되어 그 양면에 각각 회로(3a,3b)가 형성되어 있으며, 그 위에는 각각 제1접착층(1b) 및 제2접착층(1c)이 형성되어 있다. 상기 제1접착층(1b) 및 제2접착층(1c)은 절연수지(resin)로 이루어진 절연층으로, 그 위에 동박을 위치시키고 압착함으로써 상기 동박이 기판에 부착된다. 이 동박을 에칭함으로써 제1접착층(1b) 및 제2접착층(1c) 위에 회로(3c,3d)가 형성된다.
동박적층판(1a)의 양면에 형성된 회로(3a,3b)는 제1접착층(1b) 및 제2접착층(1c)에 형성된 비어홀(21,22) 내부의 제1도금층(21b,22b)에 의해 상기 제1접착층(1b) 및 제2접착층(1c) 위에 형성된 회로(3c,3d)에 전기적으로 접속된다.
이러한 비어홀(21,22)은 회로의 고집적화를 위해 주로 CO2레이저와 야그(YAG)레이저를 이용하여 형성한다. 일반적으로 CO2레이저는 절연층의 가공시 그 가공속도가 빠른 대신 그 파장대가 동박이 흡수하는 파장대와는 다르기 때문에 동박을 가공하지는 못한다. 또한, 야그레이저는 동박을 가공할 수는 있지만 절연층을 가공하는 경우 그 가공속도가 느리며, 따라서 레이저 파워의 불안정이 야기되어 품질이 저하되는 문제가 있다. 따라서, 비어홀(21,22)을 형성하기 위해서는 동박을 야그레이저로 가공한 후 다시 CO2레이저로 제1접착층(1b) 및 제2접착층(1c)을 가공해야만 한다.
동박적층판(1a)과 제1접착층(1b) 및 제2접착층(1c)에는 관통홀(11)이 형성되어 있다 이 관통홀(11)은 제1접착층(1b)과 제2접착층(1c)에 형성된 회로(3c,3d)를 연결시켜 주기 위한 것으로, 그 내부에 제2도금층(12)이 형성되어 층간 회로(3c,3d)를 전기적으로 접속시킨다.
상기 제1접착층(1b) 및 제2접착층(1c) 위에는 각각 제3접착층(1d) 및 제5접착층(1e)가 형성된다. 상기 제3접착층(1d) 및 제4접착층(1e) 역시 절연수지로 이루어져 있으며, 그 위에 동박을 위치시키고 압착함으로써 동박이 부착된다.
제1접착층(1b) 및 제2접착층(1c)과 마찬가지로 제3접착층(1d) 및 제4접착층(1e) 위에도 회로(3e,3f)가 형성되어 있으며, 층간 회로를 접속시키는 비어홀이 형성되어 있다. 도면에서, 비어홀(25,26,29)은 제1접착층(1b)의 회로(3a)와 제3접착층(1d)의 회로(3e) 사이 및 제2접착층(1c)의 회로(3d)와 제4접착층(1e)의회로(3f) 사이를 연결시키기 위한 것이고, 비어홀(23,24)은 CCL(1a)의 회로(3a)와 제3접착층(1d)의 회로(3e)를 연결시기기 위한 것이며, 비어홀(28)은 제2접착층(1b)의 회로(3c)와 제4접착층(1e)의 회로(3f)를 연결시키기 위한 것이다. 다시 말해서, 상기 비어홀(23,24,25,26,27,28) 중 2층의 접착층에 걸쳐 형성되는 비어홀(23,24)은 인접하지 않는 층간의 회로를 연결하는 것이고 비어홀(28)은 인접하는 층의 회로와 인접하지 않은 층의 회로를 한꺼번에 연결시킨다.
인접하는 층간의 회로와 인접하지 않는 층간의 회로를 연결시키는 방법은 2가지가 존재한다. 첫번째 방법은 비어홀(28)과 같이 제2접착층(1c)의 비어홀과 제4접착층(1e)의 비어홀을 동일한 위치에 형성함으로써 실질적으로 하나의 비어홀을 형성하는 것이다. 즉, 일단 비어홀(28)이 형성될 제2접착층(1c)의 동박을 야그레이저로 가공한 후 다시 CO2레이저로 접착층을 가공하여 홀을 형성하고, 이어서 상기 제2접착층(1c) 위에 제4접착층(1e)을 적층한 후 상기 제2접착층(1c)에서와 동일한 방법으로 야그레이저와 CO2레이저로 상기 제2접착층(1c)에 형성된 홀 위치의 동박과 절연수지를 각각 제거함으로서 실질적으로 하나의 비어홀을 형성한다.
그러나, 상기 방법에 의해 제조되는 인쇄회로기판에서는 한층의 홀을 형성한 후 다시 그 위층에 홀을 형성하여 실질적인 하나의 비어홀을 형성하기 때문에 정확한 위치에 홀이 형성되지 않는 경우 각 접착층의 홀 사이에 편심이 생기게 된다. 이러한 편심의 발생은 비어홀 내부에 금속층을 형성했을 때 상기 금속층을 파손시키게 된다. 또한, 도면에는 도시하지 않았지만, 비어홀 내부에 형성되어 층간의 회로를 연결하는 금속층은 접착층의 회로와 연결되기 위해 접착층 위에서 회로와 겹치게 된다. 즉, 회로와의 연결부분에 2층으로 이루어진 금속층이 형성되어 접착층을 합착했을 때 균일한 접착이 이루어지지 않게 된다.
인접하는 층간의 회로와 인접하지 않는 층간의 회로를 연결시키는 또 다른 방법은 도 1에 도시된 제1접착층(1b)의 비어홀(21)과 제3접착층(1d)의 비어홀(25)을 다른 위치에 형성한 후 각각의 비어홀의 내부 금속층을 연결하는 것이다. 이러한 경우, 상술한 바와 같이 동일한 영역에 비어홀을 연결하여 실제적으로 하나의 비어홀을 형성하는 것에 비해, 비어홀의 편심발생에 의한 내부 금속층의 파손과 같은 문제점은 발생하지 않지만 층간을 접속시키기 위해 2개의 홀을 다른 영역에 형성하여 증간층에서 이를 연결하기 때문에 넓은 영역을 필요로 한다. 따라서, 현재의 고밀도 인쇄회로기판을 제조하기 어렵다는 문제가 있었다.
일반적으로 전자부품이 인쇄회로기판에 실장되는 경우 외부 환경에 대한 환경의 영향을 평가해야만 한다. 이러한 평가는 전자파적합성(Electro Magnetic Compatibility)에 의해 주로 실행되는데, 이러한 전자파적합성 평가에는 전자파내성(Electro Magnetic Sucepsibility) 평가와 전자파간섭(Electro Magnetic Intergerence) 평가가 있다. 전자부품이 인쇄회로기판에 실장되는 경우 기판의 외부환경에 의한 영향도 존재하지만 기판 내부의 회로에 의한 영향도 존재한다. 특히, 동일한 환경에서 작동하는 2개의 전자부품을 비교하는 경우, 동일한 외부환경에 의한 요인보다는 실질적으로 기판에 형성된 회로에 의한 요인이 전자부품에 영향을 미칠것이다.
상술한 2가지 방법에 의해 인접하는 층과 인접하지 않는 층을 연결하는 경우, 첫번째 방법의 경우, 즉 각 접착층의 비어홀을 동일한 위치에 형성하여 전체적으로 실제적인 하나의 비어홀을 형성하는 경우 비어홀의 내부에 도금되는 금속층이 층과 층 사이에 형성되어 있는 회로와 겹치게 된다. 이러한 현상은 접착층 위에 복수의 층으로 이루어진 회로가 형성된 것으로, 결국 회로에 의한 부품의 내성이 저하될 뿐만 아니라 전자파에 의한 간섭을 더욱 많이 받게 된다.
두번째 방법의 경우, 즉 접착층의 비어홀을 서로 다른 위치에 형성하고 비어홀의 내부 금속층에 의해 연결하는 경우에도 하부 비어홀의 내부 금속층을 중간층의 일정 영역까지 연장하여 중간층의 회로와 연결해야만 하기 때문에 회로의 증가를 야기하게 되며, 따라서 전자파에 의한 부품의 영향이 커지게 되는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비어홀의 형성시 절연층의 동박을 사진식각방법에 의해 가공한 후 CO2레이저로 절연층을 가공함으로써 비어홀의 형성이 신속해질 수 있는 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 복수 절연층의 회로 사이를 연결하는 비어홀을 형성하는 경우 비어홀을 내부에 단차가 존재하는 '계단형'으로 형성하여 비어홀 내부에 도금된 금속층이 벗겨지는 것을 방지할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 인쇄회로기판 제조방법은 적어도 한면에 제1금속층이 형성된 제1절연층을 준비하는 단계와, 상기 제1금속층을 에칭하여 회로를 형성하는 단계와, 상기 제1절연층의 적어도 한면 위에 제2금속층이 형성된 제2절연층을 적층하는 단계와, 상기 제2금속층을 사진식각방법에 의해 에칭하여 회로와 적어도 하나의 제1오픈영역을 형성하는 단계와, 상기 제2절연층 위에 제3금속층이 형성된 제3절연층을 적층하는 단계와, 상기 제3금속층을 사진식각방법에 의해 에칭하여 회로를 형성하고 상기 제1오픈영역 위에 적어도 하나의 제2오픈영역을 형성하는 단계와, 상기 제2절연층의 제1오픈영역과 제3절연층의 제2오픈영역을 CO2레이저로 에칭하여 비어홀을 형성하는 단계와, 상기 비어홀에 금속을 적층하여 상기 제2절연층의 회로와 제3절연층의 회로를 연결시키는 금속층을 형성하는 단계로 구성된다.
비어홀은 그 직경이 점차 작아져서 내주면이 경사지는 형상으로 형성되며, 제2절연층의 제1오픈영역은 형성되는 비어홀의 직경보다 작게 형성되어 CO2레이저로 상기 제2절연층을 가공하는 경우 비어홀 내부에 단차가 형성된 '계단형'의 비어홀을 형성할 수 있게 된다. 이러한 단차에 의해 비어홀 내부의 금속이 벗겨지는 것을 방지할 수 있게 된다.
도 1은 빌드업방식에 의해 제작된 종래의 인쇄회로기판을 나타내는 도면.
도 2는 본 발명에 따른 인쇄회로기판의 제조방법을 나타내는 도면.
도 3은 도 2의 A부분 확대도.
- 도면부호의 주요부분에 대한 부호의 간단한 설명-
101a : CCL 101b,101c,101d,101e : 접착층
103a,103b,103c,103d,103e,103f : 회로
113 : 관통홀 14 : 금속층
121,122,123,124,125,126,128,129 : 비어홀
121a,122a,123a,124a,125a,126a,128a,129a : 오픈영역
121c,122c,123c,124c,125c,126c,128c,120c : 금속층
이하, 첨부한 도면을 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명한다.
본 발명에서 인쇄회로기판의 비어홀을 형성하기 위해 일반적인사진식각공정(photolithography process)과 CO2를 이용한 레이저공정을 동시에 사용한다. 일반적으로 사진식각공정은 고속의 가공이 가능할 뿐만 아니라 통상 사용되는 장비를 사용할 수 있다. 따라서, 이러한 식각공정에 의해 금속층을 가공하는 경우 신속한 제조공정이 가능할 뿐만 아니라 제조비용을 절감할 수 있게 된다. 또한, CO2는 비록 금속의 가공에는 사용할 수 없지만 프리프레그, 절연수지, 액상절연수지 등과 같은 접착층을 가공하는 경우에는 신속한 가공이 가능하게 된다. 그러므로, 사진식각공정에 의해 동박적층판 위의 금속층이나 접착층 위의 금속층을 가공하여 비어홀이 형성될 영역에 미리 오픈영역을 형성한 후 CO2레이저로 접착층을 가공하여 비어홀을 형성하는 경우 더욱 신속한 인쇄회로기판의 제조가 가능하게 된다.
본 발명에 의해 형성된 비어홀, 특히 인접하는 층과 인접하지 않는 층 위의 회로를 연결하는 비어홀의 경우, 비어홀 내부의 중간층의 회로가 형성되어 있는 영역에 일정 폭의 단차를 형성하여 비어홀 내부에 금속층을 도금할 때 금속층이 벗겨지는 것을 방지한다. 일반적으로 비어홀은 원형상(비록 형상이 제한되지 않지만)으로 형성되기 때문에, 상기와 같이 비어홀 내부의 중간영역에 단차가 형성되어 있는 경우 평면도를 보면 그 모양이 마치 '도너츠(donut)'형상으로 된다. 따라서, 이러한 형상을 '계단형'이라 칭한다.
도 2는 본 발명에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다. 우선, 도 2(a)에 도시된 바와 같이, 동박적층판(101a)의 양면에 접착된 동박을 에칭하여 양면에 회로(103a,103b)를 형성한다. 동박의 에칭은 일반적인 사진식각공정에의해 이루어지는 것으로, 레지스트(resist)를 부착한 후 동박에 에천트를 작용시킴으로써 회로(103a,103b)가 형성된다. 동박적층판(101a)은 일반적으로 양면에 동박이 부착된 형태의 기판을 의미한다. 따라서, 상기 동박적층판(101a) 대신에 프리프레그(prepreg), 절연수지, 액상절연수지 등과 같은 절연물질에 동박을 부착한 기판도 사용가능하다.
이어서, 도 2(b)에 도시된 바와 같이 상기 CCL(101a)의 양면 위에 프리프레그, 절연수지, 액상절연수지 등과 같은 절연물질을 적층하여 절연층인 제1접착층(101b)과 제2접착층(101c)을 형성하고 그위에 각각 동박을 위치시킨 후 압착하여 동박을 부착한다. 그후, 상기 동박에 에천트를 작용시켜 회로(103c,103d)를 형성한다. 상기 회로(103c,103d)의 형성시 제1접착층(101b) 및 제2접착층(101c)의 비어홀이 형성될 영역의 동박을 제거하여 제1오픈영역(121a), 제2오픈영역(122a) 및 제3오픈영역(128a)을 형성한다. 이때, 상기 제1오픈영역(121a) 및 제2오픈영역(122a)은 인접하는 접착층 사이의 회로를 연결하기 위한 비어홀용 오픈영역이고 제3오픈영역(128a)은 복수의 접착층 위의 회로 사이를 연결하기 위한 비어홀용 오픈영역이다.
이후, 도 2(c)에 도시한 바와 같이 제1접착층(101b)의 제1오픈영역(121a)과 제2접착층(101c)의 제2오픈영역(122a)에 각각 CO2레이저를 조사하여 제1접착층(101b)과 제2접착층(101c)을 가공한다. 이러한 CO2레이저가공에 의해 제1비어홀(121) 및 제2비어홀(122)을 형성한 후, 상기 비어홀(121,122)에 금속을 도금하여 층간의 회로를 연결하는 제1금속층(121c) 및 제2금속층(122c)을 형성한다. 도면에는 도시하지 않았지만, 상기 제1금속층(121c) 및 제2금속층(122c)은 층간의 회로를 연결하기 위해 각 접착층의 회로와 일정 영역 겹치게 된다. 상기 동박적층판(101a), 제1접착층(101b) 및 제2접착층(101c)에는 기계적인 장치에 의해 관통홀(through hole;111)이 형성되며 그 내부에 금속이 도금되어 상기 제1접착층(101b)과 제2접착층(101c)의 회로를 연결하는 제3금속층(112)이 형성된다.
이어서, 도 2(d)에 도시한 바와 같이 제1접착층(101b) 및 제2접착층(101c) 위에 각각 프리프레그, 절연수지, 액상절연수지 등과 같은 절연물질을 적층하여 제3접착층(101d) 및 제4접착층(101e)을 형성한 후 동박을 부착한다. 그후, 상기 동박을 사진식각공정에 의해 에칭하여 제3접착층(101d) 및 제4접착층(101e) 위에 각각 회로를 형성한다. 이 경우에 있어서도, 도 2(b)에 도시한 비어홀(121,122)의 형성시와 마찬가지로 동박의 에칭시 비어홀이 형성될 영역에 미리 일정 영역의 동박을 에칭하여 제4오픈영역(123a), 제5오픈영역(124a), 제6오픈영역(125a), 제7오픈영역(126a), 제8오픈영역(128b), 제9오픈영역(129a)을 형성한다. 이때, 제6오픈영역(125a), 제7오픈영역(126a) 및 제9오픈영역(129a)은 인접하는 접착층의 회로 사이를 연결하기 위한 비어홀용 오픈영역이고 제4오픈영역(123a)과 제5오픈영역(124a)은 인접하지 않는 접착층의 회로를 연결하기 위한 비어홀용 오픈영역이며, 제8오픈영역(128b)은 복수의 접착층의 회로들(즉, 인접하는 접착층의 회로와 인접하지 않는 접착층의 회로)을 모두 연결하기 위한 비어홀용 오픈영역이다.이때, 상기 제8오픈영역(128b)는 제3접착층(101c)의 제3오픈영역(128a)과 동일한 위치에 형성된다. 이것은 이후의 가공에 의해 상기 제3오픈영역(128a)과 제8오픈영역(128b)에 하나의 비어홀을 형성하기 위해서이다.
이어서, 도 2(e)에 도시된 바와 같이, 일정한 빔크기를 갖는 CO2레이저를 오픈영역(123a,125a,124a,126a,128b,129a)의 접착층에 조사하여 제3비어홀(123), 제4비어홀(124), 제5비어홀(125), 제6비어홀(126), 제7비어홀(128) 및 제8비어홀(129)을 형성한다. 또한, 상기 비어홀 내부에 금속을 도금하여 상기 비어홀(123,124,125,126,128,129) 내부에 각각 제4금속층(123c), 제5금속층(124c), 제6금속층(125c), 제7금속층(126c), 제8금속층(128c) 및 제9금속층(129c)을 형성한다.
도면에 도시된 바와 같이, 제7비어홀(128)은 제2접착층(101c)과 제4접착층(101)을 CO2레이저로 가공함으로써 형성된다. 도 2(b)에 나타낸 바와 같이, 제2접착층(101c) 위에 회로(103d)를 형성할 때 사진식각방법으로 동박을 에칭하여 상기 제7비어홀(128)이 형성될 제3오픈영역(128a)이 이미 형성되어 있으며, 상기 제3오픈영역(128a)과 동일한 위치의 제4접착층(101e)의 동박이 역시 사진식각방법에 의해 제거되어 제8오픈영역(128b)이 형성된다.
상기 동박적층판(101a) 및 제1접착층∼제4접착층(101b∼101e)에는 기계적인 방법에 의해 관통홀(113)이 형성되며 그 내부에 제10금속층(113)이 형성되어 제3접착층(101d)의 회로(103e)와 제4접착층(101e)의 회로(103f)가 전기적으로 접속된다.
본 발명의 인쇄회로기판에서는 도면에 도시된 바와 같이 복수 접착층 위의 회로 사이를 연결하는 경우 중간층(도면에서는 제2접착층)과 최외각층(도면에서는 제4접착층)의 동박을 사진식각방법에 의해 미리 에칭한 후 복수의 접착층을 CO2레이저로 한꺼번에 가공하여 비어홀을 형성한다. 즉, CO2레이저로 가공되지 않는 동박층을 미리 사진식각방법에 의해 가공하여 CO2레이저로는 접착층만을 가공함으로써 신속한 비어홀을 형성할 수 있게 된다.
일반적으로 레이저의 가공에 의한 접착층의 제거시 비어홀은 내부의 직경이 작아져서 그 내주면이 경사지는 원형상으로 형성된다. 그 이유는 비어홀 내부에 금속이 도금될 때, 내부면을 경사시킴으로써 금속층이 비어홀 내부벽으로부터 벗겨지는 것을 방지하기 위한 것이다.
제2접착층(101c)과 제4접착층(101e)의 회로(103d,103f)를 사진식각방법에 의해 미리 에칭하여 오픈영역을 형성한 후에 CO2레이저로 상기 접착층(101c,101e)을 가공하여 비어홀(128)을 형성하기 위해서는, 제2접착층(101c)과 제4접착층(101e)의 경계면이 연속적으로 되도록 제2접착층(101c)의 오픈영역(128a)의 직경을 설정 크기로 형성한다.
또한, 제2접착층(101c)의 오픈영역(128a)의 직경을 설정 크기 보다 작게 할 수 있다. 이 경우 비어홀(128)을 형성했을 때 제2접착층(101c)과 제4접착층(101e)의 경계면에서 제2접착층(101c)의 비어홀 직경이 제4접착층(101e)의 비어홀 직경 보다 작기 때문에 결국 상기 제2접착층(101c)의 일부가 단차를 형성하는 '계단형'의 비어홀(128)을 형성할 수 있게 된다.
도 3에 단차가 형성된 '계단형'의 비어홀이 도시되어 있다. 즉, 제2접착층(101c)과 제4접착층(101e)의 경계면에서의 비어홀의 직경을 달리하여 상기 제2접착층(101c)과 제4접착층(101e) 사이에 단차(B)를 형성한다. 이러한 단차에 의해 비어홀(128)에 금속층(128c)이 도금되는 경우 금속층(128c)이 벗겨지는 것을 더욱 확실하게 방지할 수 있게 된다.
상기와 같이, '계단형'의 비어홀을 형성하기 위해서는 사진식각방법에 의해 오픈영역을 형성할 때, 제3오픈영역(128b)과 제8오픈영역(128a)의 직경을 다르게 한다. 따라서, CO2레이저로 제2접착층(101c)과 제4접착층(101e)을 조사하면 우선 더 큰 직경을 갖는 제4접착층(101e)이 가공된 후, 상기 제2접착층(101c)의 회로(즉, 층간에 연결되는 회로)에 의해 제3오픈영역(128b) 이외의 영역에 조사되는 CO2레이저가 블로킹된 상태에서 제2접착층(101c)이 가공된다.
상기한 바와 같이, 본 발명의 가장 큰 특징은 인쇄회로기판의 제조시 층간을 연결하는 비어홀을 사진식각방법과 CO2레이저로 형성한다는 것이다. 상기한 설명에서는 비록 이러한 제조방법이 5층으로 구성된 인쇄회로기판에 대해서만 설명되어 있지만 본 발명의 방법이 상기 구조의 인쇄회로기판에만 적용되는 것은 아니다. 예를 들면, 3층이나 7층과 같이 5층 보다 작은 수나 많은 수의 층으로 구성된 인쇄회로기판에도 적용가능하다. 또한, CCL과 프리프레그로 이루어진 인쇄회로기판 뿐만 아니라 수지와 같은 일반적인 절연층으로 이루어진 인쇄회로기판에도 물론 적용가능하다.
본 발명은 상기한 바와 같이, 인쇄회로기판의 동박을 사진식각방법에 의해 미리 오픈영역을 형성하고 상기 오픈영역의 절연층을 CO2레이저로 가공함으로써 비어홀을 형성하기 때문에 신속한 비어홀 가공이 가능하게 된다.
또한, 내층의 접착층에 형성되는 회로를 종래 방법에 의해 제조되는 인쇄회로기판에 비해 줄일 수 있기 때문에 전자파에 대한 내성이 향상될 뿐만 아니라 전자파에 의한 간섭을 덜 받게 된다.
더우기, 복수층의 회로를 연결하는 경우 비어홀을 '계단형'으로 형성함으로써 층간을 연결하는 금속층의 형성시 금속층이 비어홀 내벽으로 벗겨지는 것을 방지할 수 있게 된다.

Claims (19)

  1. 적어도 한면에 제1금속층이 형성된 제1절연층을 준비하는 단계;
    상기 제1금속층을 에칭하여 회로를 형성하는 단계;
    상기 제1절연층의 적어도 한면 위에 제2금속층이 형성된 제2절연층을 적층하는 단계;
    상기 제2금속층을 사진식각방법에 의해 에칭하여 회로와 적어도 하나의 제1오픈영역을 형성하는 단계;
    상기 제2절연층 위에 제3금속층이 형성된 제3절연층을 적층하는 단계;
    상기 제3금속층을 사진식각방법에 의해 에칭하여 회로를 형성하고 상기 제1오픈영역 위에 적어도 하나의 제2오픈영역을 형성하는 단계;
    상기 제2절연층의 제1오픈영역과 제3절연층의 제2오픈영역을 CO2레이저로 에칭하여 비어홀을 형성하는 단계; 및
    상기 비어홀에 금속을 적층하여 상기 제2절연층의 회로와 제3절연층의 회로를 연결시키는 금속층을 형성하는 단계로 구성된 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기 제1절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서, 상기 제2절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제1항에 있어서, 상기 제3절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제1항에 있어서, 상기 비어홀은 그 내주면에 적어도 하나의 단차를 갖는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제5항에 있어서, 상기 단차는 제2절연층의 제1오픈영역을 비어홀의 설정 크기 보다 작게 함으로써 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제1항에 있어서, 상기 비어홀의 내주면이 경사진 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제7항에 있어서, 상기 비어홀의 내주면에 적어도 하나의 단차를 갖는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 양면에 동박이 부착된 동박적층판을 제공하는 단계;
    상기 동박을 에칭하여 회로를 형성하는 단계;
    상기 동박적층판의 양면에 제1금속층 및 제2금속층이 각각 형성된 제1절연층 및 제2절연층을 적층하는 단계;
    상기 제1금속층 및 제2금속층을 사진식각방법에 의해 에칭하여 회로 및 제1오픈영역 및 제2오픈영역을 형성하는 단계;
    상기 제1절연층 및 제2절연층 위에 각각 금속층이 형성된 절연층을 적층하고 회로를 형성하며 상기 제1절연층 및 제2절연층의 제1오픈영역 및 제2오픈영역 위에 적어도 하나의 제3오픈영역 및 제4오픈영역을 형성하는 단계를 반복하여 복수층으로 이루어진 제3절연층 및 제4절연층을 형성하는 단계;
    상기 제1절연층 및 복수의 제3절연층의 제1오픈영역 및 제3오픈영역을 CO2레이저로 조사하여 비어홀을 형성하는 단계;
    상기 제2절연층 및 복수의 제4절연층의 제2오픈영역 및 제4오픈영역을 CO2레이저로 조사하여 비어홀을 형성하는 단계; 및
    상기 비어홀 내부에 금속을 도금하여 층간의 회로를 연결하는 금속층을 형성하는 단계로 구성된 인쇄회로기판 제조방법.
  10. 제9항에 있어서, 상기 제1절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  11. 제9항에 있어서, 상기 제2절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제9항에 있어서, 상기 제3절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제9항에 있어서, 상기 제4절연층이 프리프레그, 절연수지, 액상절연수지 등으로 이루어진 일군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  14. 제9항에 있어서, 상기 비어홀은 그 내주면에 적어도 하나의 단차를 갖는 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제14항에 있어서, 상기 단차는 제1절연층의 제1오픈영역과 제2절연층의 제2오픈영역을 각각 비어홀의 설정 크기 보다 작게 함으로써 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  16. 제9항에 있어서, 상기 비어홀의 내주면이 경사진 것을 특징으로 하는 인쇄회로기판 제조방법.
  17. 제16항에 있어서, 상기 비어홀의 내주면에 적어도 하나의 단차를 갖는 것을 특징으로 하는 인쇄회로기판 제조방법.
  18. 제9항에 있어서, 상기 동박적층판 및 제1∼제4절연층에 관통홀을 형성하는 단계; 및
    상기 관통홀 내부에 금속을 도금하여 층간 회로를 연결하는 금속층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  19. 적어도 한면에 제1회로가 형성된 제1절연층을 준비하는 단계;
    상기 제1절연층의 적어도 한면 위에 제2회로가 형성된 제2절연층을 적층하는 단계;
    상기 제2회로를 사진식각방법에 의해 에칭하여 비어홀이 형성될 영역에 제1오픈영역을 형성하는 단계;
    상기 제2절연층 위에 제3회로가 형성된 제3절연층을 적층하는 단계;
    상기 제3회로를 사진식각방법에 의해 에칭하여 상기 제1오픈영역 위에 제2오픈영역을 형성하는 단계;
    상기 제2절연층의 제1오픈영역과 제3절연층의 제2오픈영역을 CO2레이저로 에칭하여 제2절연층과 제3절연층의 경계면에서의 직경이 다른 '계단형'의 비어홀을 형성하는 단계; 및
    상기 비어홀에 금속을 적층하여 상기 제1절연층의 제1회로, 제2절연층의 제1회로 및 제3절연층의 제3회로를 연결시키는 금속층을 형성하는 단계로 구성된 인쇄회로기판 제조방법.
KR1019990017733A 1999-05-18 1999-05-18 인쇄회로기판 및 그 제조방법 KR100349119B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990017733A KR100349119B1 (ko) 1999-05-18 1999-05-18 인쇄회로기판 및 그 제조방법
TW089108326A TW520630B (en) 1999-05-18 2000-05-02 A printed circuit board and a method of manufacturing therefor
JP2000136164A JP2000332421A (ja) 1999-05-18 2000-05-09 印刷回路基板およびその製造方法
CN00107571A CN1274256A (zh) 1999-05-18 2000-05-16 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017733A KR100349119B1 (ko) 1999-05-18 1999-05-18 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000074048A KR20000074048A (ko) 2000-12-05
KR100349119B1 true KR100349119B1 (ko) 2002-08-17

Family

ID=19586062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017733A KR100349119B1 (ko) 1999-05-18 1999-05-18 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
JP (1) JP2000332421A (ko)
KR (1) KR100349119B1 (ko)
CN (1) CN1274256A (ko)
TW (1) TW520630B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384769B1 (ko) * 2001-06-21 2003-05-23 (주)포커스전자 반도체 검사용 기기에 사용되는 인쇄회로기판에 있어서,인쇄회로기판에 형성된 테스트죤의 홀이 폐쇄된 기판과 그폐쇄방법
JP4736251B2 (ja) * 2001-06-27 2011-07-27 凸版印刷株式会社 フィルムキャリア及びその製造方法
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
KR100627072B1 (ko) * 2005-07-23 2006-09-25 삼성테크윈 주식회사 스루우 홀 구조 형성 방법 및 스루우 홀 구조
TWI298608B (en) 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing stack via of hdi printed circuit board
JP5165265B2 (ja) * 2007-03-23 2013-03-21 日本メクトロン株式会社 多層プリント配線板の製造方法
TWI337059B (en) 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
CN101346037B (zh) * 2007-07-11 2010-06-02 巨擘科技股份有限公司 多层基板及其制造方法
KR20090053628A (ko) * 2007-11-23 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2012234937A (ja) * 2011-04-28 2012-11-29 Nec Toppan Circuit Solutions Inc リジッドフレキシブルプリント配線板及びその製造方法
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
CN102917554B (zh) * 2012-10-17 2015-07-08 无锡江南计算技术研究所 双铜芯多层板制作方法
JP6623870B2 (ja) * 2016-03-17 2019-12-25 富士通株式会社 多層配線基板及び多層配線基板の製造方法
TWI634636B (zh) * 2016-09-09 2018-09-01 思鷺科技股份有限公司 半導體結構
CN106793577B (zh) * 2017-01-16 2019-07-05 生益电子股份有限公司 一种高速pcb的制作方法及pcb

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279678A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH09232760A (ja) * 1996-02-26 1997-09-05 Nippon Avionics Co Ltd 多層プリント配線板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279678A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH09232760A (ja) * 1996-02-26 1997-09-05 Nippon Avionics Co Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
CN1274256A (zh) 2000-11-22
KR20000074048A (ko) 2000-12-05
JP2000332421A (ja) 2000-11-30
TW520630B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
US7151228B2 (en) Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
US6405431B1 (en) Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US7721427B2 (en) Method for manufacturing single sided substrate
KR100349119B1 (ko) 인쇄회로기판 및 그 제조방법
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
US7557304B2 (en) Printed circuit board having closed vias
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP5407470B2 (ja) 多層回路基板の製造方法
JP2004087697A (ja) 配線基板の製造方法
JPH11261236A (ja) 多層プリント配線板およびその製造方法
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JP2005108941A (ja) 多層配線板及びその製造方法
KR100353355B1 (ko) 다층 인쇄회로기판의 제조방법
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JPH1041623A (ja) メタルコアプリント配線板およびその製造方法
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JP2024058997A (ja) 多層配線基板及びその製造方法
KR100328252B1 (ko) 야그레이저를 이용한 다층 인쇄회로기판 제조방법
JPH06302959A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee