KR100222752B1 - 레이저를 이용한 다층 인쇄회로기판의 제조방법 - Google Patents

레이저를 이용한 다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100222752B1
KR100222752B1 KR1019960024640A KR19960024640A KR100222752B1 KR 100222752 B1 KR100222752 B1 KR 100222752B1 KR 1019960024640 A KR1019960024640 A KR 1019960024640A KR 19960024640 A KR19960024640 A KR 19960024640A KR 100222752 B1 KR100222752 B1 KR 100222752B1
Authority
KR
South Korea
Prior art keywords
copper foil
printed circuit
substrate
forming
multilayer printed
Prior art date
Application number
KR1019960024640A
Other languages
English (en)
Other versions
KR980007902A (ko
Inventor
신동
박건양
신영환
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019960024640A priority Critical patent/KR100222752B1/ko
Priority to JP9172410A priority patent/JPH1075069A/ja
Publication of KR980007902A publication Critical patent/KR980007902A/ko
Application granted granted Critical
Publication of KR100222752B1 publication Critical patent/KR100222752B1/ko
Priority to US09/467,780 priority patent/US6405431B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 컴퓨터, VTR, 또는 휴대폰 등에 사용되는 다층인쇄회로기판의 제조방법에 관한 것이며, 그 목적은 야그레이저(YAG Laser ;Yttrium Aluminum Garnet Laser)를 이용하므로써 드릴공정이 간단하게 되고 또한 층간 비어흘(Via Hole)형성정도(精度)가 향상되는 빌드업 다층인쇄회로기판(build-up multi-layer printed circuit board)을 제공함에 있다.
상기 목적달성을 위한 본 발명은 양면에 동박막이 적층된 동박적층판상에 통상의 사진식각을 통해 인쇄회로패턴을형성하는 단계; 패턴이 형성된 기판에 그 일측면에 레진이 부착된 동박을 적치시키고 이를 가열, 가압하는 예비적층단계; 예비적층된 판에 야그레이저(YAG laser)를 조사하여 비어흘을 형성시키는 단계; 비어홀이 형성된 기판을 무전해도금에 이어 전해도금을 행하여 도금층을 형성시키는 단계; 및 상기 단계들을 반복하여 다층 인쇄회로패턴을 형성하는 단계;를 포함하여 구성되는 야그레이저를 이용한 다층인쇄회로기판의 제조방법에 관한 것을 그 기술적 요지로 한다.

Description

레이저를 이용한 다층인쇄회로기판의 제조방법
본 발명은 컴퓨터, VTR, 또는 휴대폰 등에 사용되는 다층인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 야그레이저(YAG Laser ;Yttrium Aluminum Garnet Laser)를 이용하므로써 드릴공정이 간단하게 되고 또한 층간 비어흘(Via Hole)형성정도(精度)가 향상되는 빌드업 다층인쇄회로기판(build-up multi-layer printed circuit board)의 제조방법에 관한 것이다.
[종래기술]
전자부품과 부품내장기술의 발달과 더불어 회로도체를 중첩하는 다층 인쇄회로기판이 개발된 이래, 최근 다층 인쇄회로기판의 고밀도화에 대한 연구가 더욱 활발히 진행되고 있다. 그증에서도 빌드업(build-up)방식에 의해 다층인쇄회로기판을 제조하는 방법이 널리 사용되고 있는데, 이 방법은 종래의 일반적인 BVH(blind via hole) 공법과는 달리 절연층과 회로도체층을 순차적으로 적층해서 다층회로를 형성하는 방법이다. 따라서, 빌드업에 의한 인쇄회로기판의 제조는 그 방법 자체가 간단할 뿐만아니라 그에 따라 제조되는 다층 인쇄회로기판(이하, 단지 '빌드업 MLB')은 기판의 층간회로의 연결을 이루는 비어흘(via hole)의 형성이 용이하며, 극소경의 비어흘의 형성이 가능하고 회로도체의 두께가 얇아 미세회로의 형성이 용이한 잇점을 갖는다.
이러한 빌드업 MLB 제조시 종래에는 엑시머레이저(Excimer laser)를 이용한 방법이 주로 사용되고 있는데, 이를 제1도를 통해 설명하면 다음과 같다. 제1(a)도, 제1(b)도에 도시된 바와 같이, 엑시머레이저를 이용한 기판의 제조방법은 우선, 그 양측에 산화동이 형성된 절면층으로 이루어진 동박적층판(copper clad laminate; 이하, 단지 'CCL')(10)에 통상의 사진식각을 통해 내층패턴(12)를 형성하고, 내층패턴(12)이 마련된 상기 CCL(10)과 그 일측면이 유기질 필름(15)이 부착된 동박적층판(14)을 가열가압하에 (c)와 같이 예비적층한다. 이때, 동박적층판(14)을 가열가압하에 (c)와 같이 예비적층한다. 이때, 동박적층판(14)은 엑시머레이저를 이용한 방법에 있어서는 통상 동박에 무기질섬유강화제가 없는 유기질필림(15), 즉 폴리미이드 필림(potyimide film)을 사용한다. 이렇게 예비적층된 기판은 엑시머레이저에 의한 홀 가공전에 상기 동박적층판(14)상의 동박을 에칭에 의해 제거함이 필요한데, 그 이유는 엑시머레이저의 경우 동박 가공이 곤란하기 때문이다. 제1(d)도는 에칭에 의해 동박적층판(14)상의 동박을 제거한 상태를 나타낸다. 이후, 상기 기판은 제1(e)도와 같이, 기판상에 엑시머레이저를 조사하여 직경 약 0.05-0.2㎜정도의 비어흘(via hole)(16)을 가공하고, 상기 비어흘(16)에 의해 기판의 층간접촉이 원활히 이루어지도록 제1(f)도와 같이 무전해Cu도금을 행하여 도금층(17)을 형성하고 이어서 전해도금을 행하여 (g)와 같은 패턴(18)을 형성시킨다. 그 다음, 제1(c)도 내지 (g)와 같은 공정을 반복하고 또한 기계가공 또는 레이저가공에 의해 관통홀(19)을 형성한 후 도금을 하게 되면 제1(b)도와 같은 다층기판이 얻어진다. 이러한 제조과정은 기판의 양쪽면에 동일한 과정으로 이루어지지만, 제1도에서는 편의상 한쪽면만을 도시하였다.
그러나, 엑시머레이저를 사용하여 비어홀을 형성하는 경우 동박적층판 또는 FR-4의 동박를 에칭에 의해 완전제거하고 다시 CU도금을 행해야 하는 등 공정이 추가될 뿐만 아니라 엑시머레이저 사용시 빛의 산란물 막기 위해 동박에 이미지홀 마스크(image hole mask)를 사용해야 하는 공정이 필료하게 된다. 더우기 FR-4 재질의 경우 엑시머레이저가공이 불가능하기 때문에 원자재 선택에 제약을 받고, 가공시에도 특정깊이까지 가공의 자유도가 낮아 기판의 밀도화가 떨어지는 단점이 있다. 이외에도 엑시머레이어 자체는 Xe, Cl, KrF 등의 유해가스를 사용하므로 완전밀페가 필요하는 등 공장가동을 위해서는 환경적인 제약도 따르는 문제가 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 기존의 엑시머레이저 대신 야그레이저(YAG Laser ;Yttrium Aluminum Garnet Laser)를 이용하므로써 드릴공정이 간단하게 되고 또한 층간 비어홀(Via Hole)형성정도(精度)가 향상되는 빌드업 다층인쇄회로기판을 제공함에 그 목적이 있다.
제1도는 엑시머레이저를 이용한 종래의 다층 인쇄회로기판의 제조과정을 설명하기 위한 모식도.
제2도는 야그레이저를 이용한 본 발명의 다층회로기판의 제조과정을 설명하기 위한 모식도.
제3도는 본 발명방법에 부합되는 적층판의 일단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 22 : 패턴
24 : 동박 26 : 비어홀
27 : 도금층 29 : 관통홀
본 발명은 양면에 동박막이 적층된 동박적층판상에 통상의 사진식각을 통해 인쇄회로패턴을 형성하는 단계; 패턴이 형성된 기판에 그 일측면에 레진이 부착된 동박을 적치시키고 이를 가열, 가압하는 예비적층단계; 예비적층된 기판에 야그레이저(YAG laser)를 조사하여 비어홀을 형성시키는 단계; 비어흘이 형성된 기판을 무전해도금에 이어 전해도금을 행하여 도금층을 형성시키는 단계; 및 상기 단계들을 반복하여 다층 인쇄회로패턴을 형성하는 단계;를 포함하여 구성되는 야그레이저를 이용한 다층인쇄회로기판의 제조방법에 관한 것이다.
이하, 본 발명을 도면을 통하여 구체적으로 설명한다.
먼저, 제2(a)도, 제2(b)도에 도시된 바와 같이, 양면에 동박막이 부착된 동박적층판(copper clad laminate)(20)상에 통상의 사진식각을 통해 인쇄회로패턴(22)을 형성한다. 그리고, 제2(c)도와 같이, 패턴이 형성된 기판(20)에 그 일측면에 레진이 부착된 동박(24)을 적치시키고 이를 가멸, 가압하는 예비적층한다. 이때, 본 발명에서는 상기 동박(24)로서 FR-4, 동박, 폴리이미드, 순수레진 시안네이트 에스테르(pure resin cyanate ester), aramide, PTFE 등의 PCB재를 사용할 수 있는데, 바람직하게는 제3도와 같이 유리섬유(glass cloth)가 없는 B-stage와 C-stage 레진(24b)(24c)이 동박(24a)에 코팅된 RCF 자재(24)카 좋다. 또한, 레진이 부착된 동박등은 기판의 층수를 증가시킬 경우 가열, 가압공점이 수회 반복해서 이루어지므로 이를 고려해 전이온도(Tg)가 높은, 예를들면 Tg가 170℃이상인 재료를 사용함이 바람직하다.
이후, 야그레이저를 이용해 제2(d)도와 같이, 상기 기판(20)에 비어홀(26)을 형성한다.
야그레이저는 광학적인 힘에 의해 발진하는 레이저 매질인 야그(YAG; Yttrium Aluminum Garnet; Y3Al5O12)를 이용한 레이저를 말하는데, 야그레이저를 이용하여 기판에 드릴을 행할 경우 직경 약 0.05㎜인 비어홀 형성이 가능하며, 무멋보다도 야그레이저는 동박에 대해 가공이 가능하므로 기존의 방법에서와 같은 동박 에칭작업이 필요치 않다는 잇점이 있다. 야그레이저를 이용한 가공조건은 예를들면 출력을 750mw, 주파수를 3㎑, 파장을 355㎚, 펄스폭을 40nsec로 하면된다. 그 다음, 제2(e)도와 같이, 야그레이저로 비어홀이 형성된 기판위에 층간접속을 이루기 위해 무전해Cu도금후, 전해Cu도금을 행하는데, 전체 도금층(27)은 최소 약 15㎛의 두께로 함이 적당하다.
이후 제2(f)도와 같이, 통상의 방법으로 감광성레지스트(imagible resist)를 도포하고 노광, 현상을 통한 회로패턴(28)을 형성한 다음, 패턴도금을 하여 약 10㎛ 두께의 전해Cu도금, 약 10㎛ 두께의 Sn/Pb도금으로 에칭레지스트를 형성하고 건식필림(dry film)도포, 노광, 현상, 박리 및 에칭에 의해 불필요한 동박을 제거가고, Sn/Pb를 박리하여 외층과 내층을 연결시켜주는 회로를 형성한다. 만일 계속적으로 층을 쌓아 4층 이상의 기판을 제조하려면 내층공정에서 레지스트도포, 노광, 현상, 에칭 및 도금후 다시 제2(c)도 내지 (e)와 같은 공정을 반복하여 층간 접속을 이루면서 적층하면 됨은 물론이다. 이렇게 형성된 기판은 최종적으로 제2(g)도와 같이, 기계적 드릴링에 의해 관통홀(29)을 형성하고, 도금으로 회로를 형성하면 원하는 빌드업MLB가 얻어진다.
상술한 바와 같이, 본 발명은 수지절연층과 회로도체층을 순차적으로 적층된 빌드업방식의 다층 인쇄회로기판을 제조시 야그레이저를 이용하여 비어홀을 가공하므로써, 기판에 형성되는 비어홀내의 도금신뢰성이 높게 되며 특정한 회로층까지 가공이 가능하여 기판설계의 자유도가 높아 필요부에 비어홀형성이 가능하여 제품의 경박단소화 및 고밀도화가 가능할 뿐만아니라 특히 인쇄회로의 원자재의 선택폭이 매우 확대될 수 있는 효과가 있다.

Claims (2)

  1. 양면에 동박막이 적층된 동박적층판(20)상에 통상의 사진식각을 통해 인쇄회로패턴(22)을 형성하는 단계; 패턴(22)이 형성된 기판(20)에 그 일측면에 레진이 부착된 동박(24)을 적치시키고 이를 가열, 가압하는 예비적층단계; 예비적층된 기판에 야그레이저(YAG laser)를 조사하여 비어홀(26)을 형성시키는 단계; 비어홀(26)이 형성된 기판을 무전해도금에 이어 전해도금을 행하여 도금층(27)을 형성시시는 단계; 및 상기 단계들을 반복하여 다층 인쇄회로패턴을 형성하는 단계;를 포함하여 구성됨을 특징으로 하는 야그레이저를 이용한 다층인쇄회로기판의 제조방법.
  2. 제1항에 있어서, 상기 동박(24)은 그 일면에 B-stage와 C-stage의 레진이 부착된 것임을 특징으로 하는 야그레이저를 이용한 다층인쇄회로기판의 제조방법.
KR1019960024640A 1996-06-27 1996-06-27 레이저를 이용한 다층 인쇄회로기판의 제조방법 KR100222752B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960024640A KR100222752B1 (ko) 1996-06-27 1996-06-27 레이저를 이용한 다층 인쇄회로기판의 제조방법
JP9172410A JPH1075069A (ja) 1996-06-27 1997-06-27 Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
US09/467,780 US6405431B1 (en) 1996-06-27 1999-12-20 Method for manufacturing build-up multi-layer printed circuit board by using yag laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024640A KR100222752B1 (ko) 1996-06-27 1996-06-27 레이저를 이용한 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR980007902A KR980007902A (ko) 1998-03-30
KR100222752B1 true KR100222752B1 (ko) 1999-10-01

Family

ID=19463969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024640A KR100222752B1 (ko) 1996-06-27 1996-06-27 레이저를 이용한 다층 인쇄회로기판의 제조방법

Country Status (2)

Country Link
JP (1) JPH1075069A (ko)
KR (1) KR100222752B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432725B1 (ko) * 2001-09-11 2004-05-24 엘지전자 주식회사 인쇄회로기판의 비어홀 충진방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
ATE303712T1 (de) * 1998-04-01 2005-09-15 Mitsui Mining & Smelting Co Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
US6120693A (en) * 1998-11-06 2000-09-19 Alliedsignal Inc. Method of manufacturing an interlayer via and a laminate precursor useful for same
AU1646500A (en) * 1999-01-05 2000-07-24 Ppc Electronic Ag Method for producing a multilayer printed circuit board
EP1172025B2 (en) 1999-03-23 2006-04-26 Circuit Foil Luxembourg S.a.r.l. Method for manufacturing a multilayer printed circuit board and composite foil for use therein
LU90376B1 (en) * 1999-03-23 2000-09-25 Circuit Foil Luxembourg Trading Sarl Method for manufacturing a multilayer printed circuit board and composite foil for use therein
KR100328252B1 (ko) * 1999-07-08 2002-03-16 이형도 야그레이저를 이용한 다층 인쇄회로기판 제조방법
JP4548892B2 (ja) * 2000-03-01 2010-09-22 イビデン株式会社 プリント配線板の製造方法
JP3261119B2 (ja) * 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
KR101251659B1 (ko) * 2006-09-20 2013-04-05 엘지이노텍 주식회사 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 pcb 카드의제조방법
JP4722904B2 (ja) * 2007-12-17 2011-07-13 イビデン株式会社 多層プリント基板の製造法
CN103917049A (zh) * 2013-11-22 2014-07-09 大连太平洋电子有限公司 一种采用次外层芯材减铜的激光钻孔板加工方法
CN104066281B (zh) * 2014-07-04 2017-10-27 华进半导体封装先导技术研发中心有限公司 奇数层基板的制造方法和奇数层基板
CN116723640B (zh) * 2023-08-10 2023-12-12 四川超声印制板有限公司 一种多层pcb板盲孔打孔方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334308A (ja) * 1993-05-19 1994-12-02 Japan Aviation Electron Ind Ltd 三次元回路形成法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334308A (ja) * 1993-05-19 1994-12-02 Japan Aviation Electron Ind Ltd 三次元回路形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432725B1 (ko) * 2001-09-11 2004-05-24 엘지전자 주식회사 인쇄회로기판의 비어홀 충진방법

Also Published As

Publication number Publication date
KR980007902A (ko) 1998-03-30
JPH1075069A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
US6405431B1 (en) Method for manufacturing build-up multi-layer printed circuit board by using yag laser
KR100797692B1 (ko) 인쇄회로기판 및 그 제조방법
US7707715B2 (en) Method of fabricating multilayer printed circuit board
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
KR100346400B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US20070070613A1 (en) Method of manufacturing high density printed circuit boad
JPH0590756A (ja) リジツドフレキ基板の製造方法
JP2006148038A (ja) 高密度プリント基板の製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR100349119B1 (ko) 인쇄회로기판 및 그 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
AU7486787A (en) Multilayer circuit board fabrication process
JP2002134918A (ja) 多層プリント配線板の製造方法
JPH1187922A (ja) 多層配線板の製造法
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR20030042339A (ko) 인쇄배선기판의 관통 홀 형성방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100905567B1 (ko) 인쇄회로기판의 제조방법
KR19990047208A (ko) 다층인쇄회로기판의 제조방법
KR100332516B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee