JP4722904B2 - 多層プリント基板の製造法 - Google Patents

多層プリント基板の製造法 Download PDF

Info

Publication number
JP4722904B2
JP4722904B2 JP2007324769A JP2007324769A JP4722904B2 JP 4722904 B2 JP4722904 B2 JP 4722904B2 JP 2007324769 A JP2007324769 A JP 2007324769A JP 2007324769 A JP2007324769 A JP 2007324769A JP 4722904 B2 JP4722904 B2 JP 4722904B2
Authority
JP
Japan
Prior art keywords
hole
copper
layer
substrate
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007324769A
Other languages
English (en)
Other versions
JP2008113022A (ja
Inventor
博史 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007324769A priority Critical patent/JP4722904B2/ja
Publication of JP2008113022A publication Critical patent/JP2008113022A/ja
Application granted granted Critical
Publication of JP4722904B2 publication Critical patent/JP4722904B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、レーザを用いるスルーホールの形成基板、多層プリント配線板に関する。
近年、高密度多層化の要求により、ビルドアップ多層プリント配線板が注目されている。この多層配線板は、コア基板上に導体回路と層間樹脂層が交互に積層された多層配線板であり、各層の導体回路がバイアホールで接続されている。コア基板に設けられるスルーホールは、微細化が要求されており、直径100μm未満のスルーホールは、ドリルによる削孔は極めて困難であり、銅張積層板にレーザ加工により削孔する。
使用されるレーザ光としては、炭酸ガスレーザがコストも安く、工業生産としては最適である。しかしながら、炭酸レーザ光では、銅箔表面で反射されてしまい、レーザ加工により直接銅張積層板に貫通孔を形成することは不可能というのが技術的な常識であった。このため、銅張積層板の銅箔表面を黒化処理(酸化処理)してレーザ光を照射する技術が特開昭61−99596号として提案されている。
特開昭61−99596号公報
しかし、このような技術においては、最初に黒化処理が必要であり、工程が長くなるという問題がある。本発明者らは鋭意研究した結果、銅箔を薄くすることにより、表面での反射にもかかわらず、銅箔に開口を形成できるという意外な事実を発見した。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、銅張積層板を直接レーザで穿孔できる技術とともに、このような方法で得られたスルーホールの形成基板および多層プリント配線板を提案することにある。
本発明のスルーホールの形成基板は、両面銅張積層板に貫通孔が設けられ、その内壁を導電化してスルーホールが形成された基板において、前記貫通孔にはテーパが形成されてなることを技術的特徴とする。
また、本発明の多層プリント配線板は、両面銅張積層板に貫通孔が設けられ、その内壁を導電化してスルーホールが形成された基板の少なくとも一方の面に層間樹脂絶縁層および導体回路が形成されてなる多層プリント配線板において、前記貫通孔にはテーパが形成されてなることを技術的特徴とする。
本発明者らは鋭意研究した結果、炭酸ガスレーザ光により12μm以上の銅箔に穿孔できない理由は、表面での反射ではなく、銅箔が厚くなることにより熱伝導しやすくなり、レーザ光のエネルギーが熱となって伝搬してしまうからであることを知見した。さらに、銅箔の厚さを12μm未満、望ましくは1〜10μm程度とすることにより、レーザ光のエネルギーが熱となって伝搬することを抑制し、レーザ光による穿孔を実現した。本発明で使用される銅張積層板は、ガラス布エポキシ樹脂、ガラス布ビスマレイミド−トリアジン樹脂、ガラス布フッ素樹脂などのプリプレグに銅箔を貼付した銅張積層板を使用することができる。
銅箔の厚さは、1〜10μmが望ましい。10μm以下ならばレーザ光で穿孔しやすく、他方、1μm未満ではふくれなどが生じ易いからである。銅箔の厚さの調整は、エッチングにより行う。具体的には、硫酸−過酸化水素水溶液、過硫酸アンモニウム、塩化第二銅、塩化第二鉄の水溶液を用いた化学エッチング、イオンビームエッチングなどの物理エッチングで行う。銅張積層板の厚さは、0.5〜1.0mmが望ましい。厚すぎると穿孔できず、薄すぎると反りなどが発生しやすいからである。本発明で使用される炭酸ガスレーザは、20〜40mJ、10-4〜10-8 秒の短パルスレーザであることが望ましい。ショット数は、5〜100ショットである。
形成される貫通孔の直径は、50〜150μmが望ましい。50μm未満では、めっき等により壁面を導電化できず、また150μmを越えるとドリル加工の方が有利だからである。貫通孔の直径が、100μmを越えると貫通孔にテーパが生じる。レーザ光の入射側に貫通孔の直径が大きくなるようなテーパが生じる。また、レーザ光を表面および裏面から照射すると、断面がつつみ形の貫通孔が生じる。
この貫通孔を導電化する。導電化の方法としては、電気めっき、無電解めっき、スパッタ、蒸着、導電性ペーストの充填などの方法による。導電性ペーストを充填する場合には、貫通孔にはテーパが形成されていることが望ましい。ペーストを充填しやすいからである。電気めっき、無電解めっき、スパッタ、蒸着などにより、内壁面を金属化することによりスルーホールを形成した場合にも、このスルーホールに充填材を充填することができる。
また、金属化されたスルーホール内壁は、粗化されていてもよい。スルーホール内壁を金属化する場合は、銅箔および金属化層(たとえば無電解めっき層)の厚さは、10〜30μmであることが望ましい。充填材としては、ビスフェノールF型エポキシ樹脂およびシリカ、アルミナ等の無機粒子からなるもの、また、金属粒子および樹脂からなるものなど各種のものを使用できる。
このようにして形成されたスルーホール形成基板に導体回路を設ける。導体回路はエッチング処理により形成する。導体回路表面は、密着性改善のため粗化処理することが望ましい。ついで絶縁樹脂からなる層間樹脂絶縁層を設ける。
前記絶縁樹脂は、熱硬化性樹脂、熱可塑性樹脂、あるいはこれらの複合樹脂が用いられる。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等が用いられる。また熱可塑性樹脂としては、熱可塑性樹脂としては、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルフォン(PPS)、ポリフェニレンサルファイド(PPES)、ポリフェニルエーテル(PPE)、ポリエーテルイミド(PI)、フッ素樹脂などを使用できる。
本発明では、層間樹脂絶縁層は、無電解めっき用接着剤でもよい。例えば、酸や酸化剤に難溶性の耐熱性樹脂中に酸、酸化剤によって溶解する粒子を含ませておき、この粒子を酸や酸化剤で溶解することで、絶縁樹脂層の表面を粗化することができる。かかる耐熱性樹脂粒子としては、アミノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂(ビスフェノール型エポキシ樹脂をアミン系硬化剤で硬化させたものが最適)、ビスマレイミド−トリアジン樹脂等からなる耐熱性樹脂粒子を用いることができる。
また、かかる無電解めっき用接着剤には、特に、硬化処理された耐熱性樹脂粒子、無機粒子や繊維質フィラー等を、必要により含ませることができる。かかる耐熱性樹脂粒子には、(1) 平均粒径が10μm以下の耐熱性樹脂粉末、(2) 平均粒径が2μm以下の耐熱性樹脂粉末を凝集させた凝集粒子、(3) 平均粒径が2〜10μmの耐熱性樹脂粉末と平均粒径が2μm未満の耐熱性樹脂粉末との混合物、(4) 平均粒径が2〜10μmの耐熱性樹脂粉末の表面に、平均粒径が2μm以下の耐熱性樹脂粉末及び無機粉末の少なくとも1種を付着させた疑似粒子、(5) 平均粒子径が0.8 を超え2.0 μm未満の耐熱性樹脂粉末と平均粒子径が0.1 〜0.8 μmの耐熱性樹脂粉末との混合物、及び(6) 平均粒径が0.1 〜1.0 μmの耐熱性樹脂粉末からなる群より選ばれる少なくとも1種の粒子を用いるのが望ましい。これらの粒子は、より複雑な粗化面を形成するからである。
このような層間樹脂絶縁層は、レーザ光や露光、現像処理で開口を設けることができる。
次いで、Pd触媒などの無電解めっき用の触媒を付与し、バイアホール用開口内をめっきしてバイアホールを設け、また、絶縁樹脂層表面に導体回路を設ける。無電解めっき膜を開口内壁、絶縁樹脂層表面全体に形成し、めっきレジストを設けた後、電気めっきして、めっきレジストを除去し、エッチングにより導体回路を形成する。
以下、実施例及び比較例に基づき、本発明を説明する。
実施例1
(1)基板130に厚さ12μmの銅箔132が貼付された厚さ0.6mmの両面銅張積層板(松下電工 R5715)130Aを用意した(図1(A)参照)。
(2)この銅箔132を硫酸−過酸化水素水溶液でエッチングして厚さを5μmとした(図1(B)参照)。
(3)この両面銅張積層板130Aに炭酸ガスレーザ(三菱電機 ML605GTL)を用いて、30mJ、52×10-6秒のパルス条件で10ショットにて直径150μm(上径D1:160μm 下径D2:140μmのテーパあり)の孔116を設けた(図1(C))。このように、レーザにて5μmの銅箔132を貫通して基板130に孔を明けることができる。(3)以下の条件で該孔116内に無電解銅めっきを行い、めっきスルーホール136を形成した(図1(D))。
無電解めっき液;
EDTA : 150 g/L
硫酸銅 : 20 g/L
HCHO : 30 mL/L
NaOH : 40 g/L
α、α’−ビピリジル : 80 mg/L
PEG : 0.1 g/L無電解めっき条件;
70℃の液温度で30分
実施例2
(1)基板230に厚さ12μm銅箔232が貼付された厚さ0.6mmの両面銅張積層板(松下電工 R5715)230Aを用意した(図2(A))。
(2)この銅箔232を硫酸−過酸化水素水溶液でエッチングして厚さを9μmとした(図2(B)。
(3)この両面銅張積層板230Aに炭酸ガスレーザ(三菱電機 ML605GTL)を用いて、30mJ、52×10-6秒のパルス条件で15ショットにて直径150μm(上径D1:160μm 下径D2:140μmのテーパあり)の孔216を設けた(図2(C))。このように、レーザにて9μmの銅箔132を貫通して基板130に孔を明けることができる。
(4)実施例1と同様にして無電解銅めっきを施してめっきスルーホール236を形成した(図2(C))。
実施例3
(1)基板330に厚さ12μm銅箔332が貼付された厚さ0.6mmの両面銅張積層板(松下電工 R5715)330Aを用意した(図3(A))。
(2)この銅箔332を硫酸−過酸化水素水溶液でエッチングして厚さを5μmとした(図3(B))。
(3)この両面銅張積層板330Aに炭酸ガスレーザ(三菱電機 ML605GTL)を用いて、30mJ、52×10-6秒のパルス条件で15ショットにて表面および裏面から照射して直径150μm(最大径D3:160μm 最小径D4:140μmのテーパあり)の孔316を設けた。孔316の断面はつつみ形状である(図3(C))。
(4)実施例1と同様にして無電解銅めっきを施してめっきスルーホール336を形成した(図3(D))。この実施例4では、表及び裏面からレーザを照射するため、基板の厚さが厚くともスルーホールを形成できる。
比較例1
(1)厚さ12μm銅箔が貼付された厚さ0.6mmの両面銅張積層板(松下電工 R5715)を用意した。
(2)この両面銅張積層板に炭酸ガスレーザ(三菱電機 ML605GTL)を用いて、30mJ、52×10-6秒のパルス条件で15ショットの条件でレーザを照射したが、穿孔できなかった。この例から、銅箔の厚みが12μmを越えるとスルーホールが形成できないことが分かった。
実施例4引き続き、レーザによりスルーホールを形成して多層プリント配線板を製造する第4実施例について、図4〜図10を参照して説明する。先ず、本発明の実施例4に係る多層プリント配線板10の構成について、図9を参照して説明する。多層プリント配線板10では、コア基板30の表面及び裏面にビルドアップ配線層80A、80Bが形成されている。該ビルトアップ層80Aは、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とからなる。また、ビルドアップ配線層80Bは、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とからなる。
多層プリント配線板10の上面側には、ICチップのランド(図示せず)へ接続するための半田バンプ76Uが配設されている。半田バンプ76Uはバイアホール160及びバイアホール60を介してスルーホール36へ接続されている。一方、下面側には、ドーターボードのランド(図示せず)に接続するための半田バンプ76Dが配設されている。該半田バンプ76Dは、バイアホール160及びバイアホール60を介してスルーホール36へ接続されている。
引き続き、多層プリント配線板10の製造方法について説明する。
ここでは、先ず、実施例4の多層プリント配線板の製造方法に用いるA.無電解めっき用接着剤、B.樹脂充填剤、C.ソルダーレジスト組成物の調整について説明する。
A.無電解めっき用接着剤(上層用接着剤)の調製(1) クレゾールノボラック型エポキシ樹脂(日本化薬製:分子量2500)の25重量%アクリル化物を35重量部、感光性モノマー(東亜合成製:商品名アロニックスM315)3.15重量部、消泡剤(サンノプコ製S-65)0.5 重量部、N-メチルピロリドン(NMP )3.6 重量部を攪拌混合した。
(2) ポリエーテルスルフォン(PES )12重量部、エポキシ樹脂粒子(三洋化成製:商品名ポリマーポール)の平均粒径1.0 μmのものを7.2 重量部、平均粒径0.5 μmのものを3.09重量部を混合した後、更にNMP 30重量部を添加し、ビーズミルで攪拌混合した。
(3) イミダゾール硬化剤(四国化成製:商品名2E4MZ-CN)2重量部、光開始剤(チバガイギー製:イルガキュア I-907)2重量部、光増感剤(日本化薬製:DETX-S)0.2 重量部、NMP 1.5 重量部を攪拌混合した。
(4) 混合物(1) 〜(3) を混合して、無電解めっき用接着剤組成物を得た。
B.樹脂充填剤の調整(1) ビスフェノールF型エポキシモノマー(油化シェル製:分子量310 、商品名YL983U ) 100重量部と平均粒径 1.6μmで表面にシランカップリング剤がコーティングされたSiO2 球状粒子〔アドマテック製:CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み(15μm)以下とする。〕 170重量部、レベリング剤(サンノプコ製:商品名ペレノールS4)1.5 重量部を3本ロールにて混練し、その混合物の粘度を23±1℃で45,000〜49,000cps に調整した。
(2) イミダゾール硬化剤(四国化成製、商品名:2E4MZ-CN)6.5 重量部。
(3) 混合物(1) と(2) とを混合して、樹脂充填剤を調製した。
C.ソルダーレジストの調整DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、2E4MZ-CN)1.6 g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604 )3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A ) 1.5g、分散系消泡剤(サンノプコ社製、S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を 0.2g加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。
プリント配線板の製造
(1) 厚さ0.6mmのガラスエポキシ樹脂からなる基板30の両面に12μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図4(A))。これをエッチングして厚さを5μmに調整した(図4(B))。
(2) この銅張積層板30Aに、炭酸ガスレーザ(三菱電機 ML605GTL)を用いて、30mJ、52×10-6秒のパルス条件で15ショットの条件でレーザを照射して、直径100μm(上径D1:110μm 下径D2:90μmのテーパあり)の貫通孔16を設けた(図4(C))。次に無電解めっき、電解めっきを施し(図4(D))、更に銅箔を常法に従いパターン状にエッチングすることにより、基板の両面に厚さ15μmの内層銅パターン(下層導体回路)34及びスルーホール36を形成した(図4(E))。
次に、内層銅パターン34の表面と、スルーホール36のランド36A表面と内壁とに、それぞれ、粗化面38を設けて、配線基板を製造した(図4(F))。粗化面38は、前述の基板30を水洗し、乾燥した後、エッチング液を基板の両面にスプレイで吹きつけて、内層銅パターン34の表面とスルーホール36のランド36a表面と内壁とをエッチングすることによって形成した。エッチング液には、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部、イオン交換水78重量部を混合したものを用いた。
(3) 次いで、樹脂層40を配線基板の内層銅パターン34間とスルーホール36内とに設けた(図5(G))。樹脂層40は、予め調製した上記Bの樹脂充填剤を、ロールコータにより配線基板の両面に塗布し、内層銅パターンの間とスルーホール内に充填し、 100℃で1時間、120 ℃で3時間、 150℃で1時間、 180℃で7時間、それぞれ加熱処理することにより硬化させて形成した。
(4) (3) の処理で得た基板30の片面を、ベルトサンダー研磨した。この研磨で、#600 のベルト研磨紙(三共理化学製)を用い、内層銅パターン34の粗化面38やスルーホール36のランド36a表面に樹脂充填剤40が残らないようにした(図5(H))。次に、このベルトサンダー研磨による傷を取り除くために、バフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
得られた配線基板30は、内層銅パターン34間に樹脂層40が設けられ、スルーホール36内に樹脂層40が設けられている。内層銅パターン34の粗化面38とスルーホール36のランド36a表面の粗化面が除去されており、基板両面が樹脂充填剤により平滑化されている。樹脂層40は内層銅パターン34の側面の粗化面387又はスルーホール36のランド部36a側面の粗化面38と密着し、また、樹脂層はスルーホールの内壁の粗化面と密着している。
(5) 更に、露出した内層銅パターン34とスルーホール36のランド36a上面を(2) のエッチング処理で粗化して、深さ3μmの粗化面42を形成した(図5(I))。
この粗化面42をスズ置換めっきして、0.3 μmの厚さのSn層(図示せず)を設けた。置換めっきは、ホウフッ化スズ0.1 モル/L、チオ尿素1.0 モル/L、温度50℃、pH=1.2 の条件で、粗化面をCu−Sn置換反応させた。
(6) 得られた配線基板30の両面に、上記Aの無電解めっき用接着剤をロールコータを用いて塗布した。この接着剤は、基板を水平状態で20分間放置してから、60℃で30分乾燥し、厚さ35μmの接着剤層50を形成した(図5(J))。
(7) 得られた配線基板30の両面を超高圧水銀灯により 500mJ/cm2 で露光し、150℃で5時間加熱した。
(8) 得られた基板30をクロム酸に1分間浸漬し、接着剤層50の表面に存在するエポキシ樹脂粒子を溶解除去した。この処理によって、粗化面を、接着剤層50の表面に形成した。その後、得られた基板30を中和溶液(シプレイ社製)に浸漬してから水洗した(図5(K))。
(9) ついで、基板30の全面に厚さ0.6μmの無電解銅めっき44を施した(図6(L))。
(10) エッチングレジスト(図示せず)を設けて、硫酸−過酸化水素水溶液でエッチングシて、無電解銅めっき44のバイアホール形成部分にφ50μmの開口44aを設けた(図6(M))。
(11)上記無電解銅めっき44をコンフォーマルマスクとして用い、短パルス(10-4秒)のレーザ光(三菱電機 ML605GTL )により、開口44a下の接着剤層50を除去してバイアホール用開口48を設けた(図6(N))。
更に、配線基板30の表面に、パラジウム触媒(アトテック製)を付与することにより、無電解めっき膜44表面およびバイアホール用開口48の粗化面に触媒核を付けた。
(12)得られた基板30を以下の条件の無電解銅めっき浴中に浸漬し、厚さ1.6 μmの無電解銅めっき膜52を基板30の全体に形成した(図6(O))。
無電解めっき液;
EDTA : 150 g/L
硫酸銅 : 20 g/L
HCHO : 30 mL/L
NaOH : 40 g/L
α、α’−ビピリジル : 80 mg/L
PEG : 0.1 g/L
無電解めっき条件;
70℃の液温度で30分
(13)次に、市販の感光性ドライフィルム(図示せず)を無電解銅めっき膜52に張り付け、パターンが印刷されたマスクフィルム(図示せず)を載置した。この基板30を、100mJ/cm2 で露光し、その後0.8%炭酸ナトリウムで現像処理して、厚さ15μmのめっきレジスト54を設けた(図6(P))。
(14) 次いで、得られた基板に以下の条件で電解銅めっきを施し、厚さ15μmの電解銅めっき膜56を形成した(図6(Q))。
電解めっき液;
硫酸 : 180 g/L
硫酸銅 : 80 g/L
添加剤 : 1mL/L(添加剤はアトテックジャパン製:商品名カパラシドGL)
電解めっき条件;
電流密度 : 1A/dm2
時間 : 30分
温度 : 室温
(15)めっきレジスト54を5%KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜52を溶解除去し、銅箔32、無電解めっき44、無電解銅めっき膜52と電解銅めっき膜56とからなる厚さ18μm(10μm〜30μm)の導体回路58及びバイアホールを60を得た(図6(R))。ここで、厚みを10μm〜30μmにすることで、ファインピッチと接続信頼性とを両立させる。
更に、70℃で80g/Lのクロム酸に3分間浸漬して、導体回路58間の無電解めっき用接着剤層50の表面を1μmエッチング処理し、表面のパラジウム触媒を除去した。
(16)(5) と同様の処理を行い、導体回路58及びバイアホール60の表面にCu-Ni-P からなる粗化面62を形成し、さらにその表面にSn置換を行った(図7(S)参照)。
(17)(6) 〜(16)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層160とバイアホール160及び導体回路158を形成する。さらに、バイアホール160及び該導体回路158の表面に粗化層162を形成し、多層プリント配線板を完成する(図6(T))。なお、この上層の導体回路を形成する工程においては、Sn置換は行わなかった。
(18)そして、上述した多層プリント配線板にはんだバンプを形成する。前記(17)で得られた基板30両面に、上記C.にて説明したソルダーレジスト組成物を45μmの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルム(図示せず)を密着させて載置し、1000mJ/cm2 の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で1時間、 100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理し、はんだパッド部分(バイアホールとそのランド部分を含む)に開口(開口径 200μm)71を有するソルダーレジスト層(厚み20μm)70を形成する(図8(U))。
(19)次に、塩化ニッケル2.31×10-1mol/l、次亜リン酸ナトリウム2.8 ×10-1mol/l、クエン酸ナトリウム1.85×10-1mol/l、からなるpH=4.5の無電解ニッケルめっき液に該基板30を20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成した。さらに、その基板を、シアン化金カリウム4.1 ×10-2mol/l、塩化アンモニウム1.87×10-1mol/l、クエン酸ナトリウム1.16×10-1mol/l、次亜リン酸ナトリウム1.7 ×10-1mol/lからなる無電解金めっき液に80℃の条件で7分20秒間浸漬して、ニッケルめっき層上に厚さ0.03μmの金めっき層74を形成することで、バイアホール160及び導体回路158に半田パッド75を形成する(図8(V))。
(22)そして、ソルダーレジスト層70の開口部71に、半田ペーストを印刷して200℃でリフローすることにより、半田バンプ(半田体)76U、76Dを形成し、多層プリント配線板10を形成した(図8(W)参照)。
(実施例5)
実施例4と同様であるが、実施例3で得られたつつみ型スルーホール336を有するスルーホール形成基板330をコア基板として使用した。
(実施例6)
図10は、実施例6に係る多層プリント配線板の構成を示している。このプリント配線板においては、スルーホル36の通孔16の直径Dは、レーザにより100〜200μmに形成されている。この例では、通孔16にはテーパが設けられていない。そして、多層プリント配線板10では、コア基板30に形成されたスルーホール36の通孔16を塞ぐようにバイアホール60が形成することで、スルーホール36の直上にバイアホール60を配置している。このため、多層プリント配線板内の配線長が最短になり、ICチップの高速化に対応することができる。
また、スルーホール36直上の領域を内層パッドとして機能せしめることでデッドスペースが無くなる。しかも、スルーホール36からバイアホール60に接続するための内層パッドを配線する必要もないので、スルーホール36のランド36aの形状を真円とすることができる。その結果、多層コア基板30中に設けられるスルーホール36の配置密度が向上しする。なお、本実施例では、バイアホール60の底面の内の20%〜50%が、スルーホール36のランド36aと接触しておれば、十分な電気的接続を達成できる。
以上説明のように、本発明では、直接銅張積層板を炭酸ガスレーザで穿孔できるため、低コストで微細なスルーホールを形成できる。
図1(A)、図1(B)、図1(C)、図1(D)は、本発明の実施例1に係るスルーホール形成基板の製造工程図である。 図2(A)、図2(B)、図2(C)、図2(D)は、本発明の実施例2に係るスルーホール形成基板の製造工程図である。 図3(A)、図3(B)、図3(C)、図3(D)は、本発明の実施例3に係るスルーホール形成基板の製造工程図である。 図4(A)、図4(B)、図4(C)、図4(D)、図4(E)、図4(F)は、本発明の実施例4に係る多層プリント配線板の製造工程図である。 図5(G)、図5(H)、図5(I)、図5(J)、図5(K)は、本発明の実施例4に係る多層プリント配線板の製造工程図である。 図6(L)、図6(M)、図6(N)、図6(O)、図6(P)は、本発明の実施例4に係る多層プリント配線板の製造工程図である。 図7(Q)、図7(R)、図7(S)、図7(T)は、本発明の実施例4に係る多層プリント配線板の製造工程図である。 図8(U)、図8(V)、図8(W)は、本発明の実施例4に係る多層プリント配線板の製造工程図である。 本発明の実施例4に係る多層プリント配線板の断面図である。 本発明の実施例6に係る多層プリント配線板の断面図である。
符号の説明
16 通孔
30 コア基板
34 導体回路
36 スルーホール
48 開口
50 層間樹脂絶縁層
52 無電解めっき層
56 電解めっき層
58 導体回路
60 バイアホール
80A、80B ビルドアップ配線層
150 層間樹脂絶縁層
158 導体回路

Claims (1)

  1. コア基板に形成されるスルーホールの断面がテーパ形状である多層プリント基板の製造法において、
    (1) コア基板とする両面銅張積層板の銅層をエッチングによりμmの範囲に調整する工程
    (2)レーザ条件20〜40mJ、10 -4 〜10 -8 秒の炭酸ガスレーザーでコア基板の一方向に向けてその直径が大きくなるように貫通孔を形成する工程
    (3) コア基板表面と貫通孔側面に無電解めっきで導電化する工程
    (4) コア基板表面の無電解めっき層上に電解めっきを施し導体層厚を10〜30μmに調整する工程
    (5) コア基板表面の銅層をパターン状にエッチングし、内層銅パターンおよびスルーホールを形成する工程
    (6) 内層銅パターン表面およびスルーホールの内壁に粗化面を形成する工程
    (7) 前記スルーホール内に樹脂充填剤を充填する工程
    (8) 前記形成基板の少なくとも1面に、層間絶縁層と導体パターンを積層する工程
    (9) 前記貫通孔の直径が大きい側に、ICチップへ接続するための半田バンプを配設する工程。
JP2007324769A 2007-12-17 2007-12-17 多層プリント基板の製造法 Expired - Fee Related JP4722904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324769A JP4722904B2 (ja) 2007-12-17 2007-12-17 多層プリント基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007324769A JP4722904B2 (ja) 2007-12-17 2007-12-17 多層プリント基板の製造法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28194298A Division JP2000091750A (ja) 1998-09-03 1998-09-16 スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2008113022A JP2008113022A (ja) 2008-05-15
JP4722904B2 true JP4722904B2 (ja) 2011-07-13

Family

ID=39445333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324769A Expired - Fee Related JP4722904B2 (ja) 2007-12-17 2007-12-17 多層プリント基板の製造法

Country Status (1)

Country Link
JP (1) JP4722904B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090079A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP7294394B2 (ja) * 2019-12-26 2023-06-20 大日本印刷株式会社 貫通電極基板
KR20230009126A (ko) * 2021-07-08 2023-01-17 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
KR20230065808A (ko) * 2021-11-05 2023-05-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199596A (ja) * 1984-10-22 1986-05-17 Hitachi Ltd 基板の穴あけ方法
JPS62239591A (ja) * 1986-04-11 1987-10-20 キヤノン株式会社 プリント配線板の製造方法
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH08116174A (ja) * 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH1075069A (ja) * 1996-06-27 1998-03-17 Samsung Electro Mech Co Ltd Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763666B2 (ja) * 1998-04-15 2006-04-05 日本カーバイド工業株式会社 プリント配線板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199596A (ja) * 1984-10-22 1986-05-17 Hitachi Ltd 基板の穴あけ方法
JPS62239591A (ja) * 1986-04-11 1987-10-20 キヤノン株式会社 プリント配線板の製造方法
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH08116174A (ja) * 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH1075069A (ja) * 1996-06-27 1998-03-17 Samsung Electro Mech Co Ltd Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法

Also Published As

Publication number Publication date
JP2008113022A (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
US7332816B2 (en) Method of fabricating crossing wiring pattern on a printed circuit board
KR100882664B1 (ko) 다층 프린트 배선판
KR100709513B1 (ko) 다층 프린트배선판
WO2000076281A1 (fr) Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP4722904B2 (ja) 多層プリント基板の製造法
JP2000114727A (ja) 多層プリント配線板
JP2000091750A (ja) スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP4117951B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP4698046B2 (ja) 多層プリント配線板
JP4817516B2 (ja) 多層プリント配線板
JP4159136B2 (ja) 多層プリント配線板
JP4592890B2 (ja) 多層回路基板
JP2001102751A (ja) 多層プリント配線板およびその製造方法
JPH11251752A (ja) 多層プリント配線板
JPH11261228A (ja) 多層プリント配線板
JP2013021374A (ja) 多層プリント配線板
JP2000077851A (ja) 多層プリント配線板の製造方法
JP2010166099A (ja) プリント配線板及びプリント配線板の製造方法
JP4817517B2 (ja) 多層プリント配線板
JPH11261232A (ja) 多層プリント配線板
JP2000101246A (ja) 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JPH11340590A (ja) プリント配線板
JP2002280737A (ja) 多層プリント配線板
JP2001144410A (ja) プリント配線板及びプリント配線板の製造方法
JP2001177254A (ja) スルーホールの充填方法および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees