JP4592890B2 - 多層回路基板 - Google Patents
多層回路基板 Download PDFInfo
- Publication number
- JP4592890B2 JP4592890B2 JP2000245650A JP2000245650A JP4592890B2 JP 4592890 B2 JP4592890 B2 JP 4592890B2 JP 2000245650 A JP2000245650 A JP 2000245650A JP 2000245650 A JP2000245650 A JP 2000245650A JP 4592890 B2 JP4592890 B2 JP 4592890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- multilayer
- conductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ベースとなる多層化基板の片面にビルドアップ配線層が形成された多層回路基板に係り、とくに、ベースとなる基板の多層化が、充填ビアホールを備えた複数の片面または両面回路基板を積層し、接着剤を介して一括加熱プレスすることにより行なわれ、その多層化基板内の導体回路と多層化基板の片面に形成したビルドアップ配線層との電気的接続が、多層化基板に形成した充填ビアホールと、その直上に形成したビルドアップ配線層内のビアホールとを介して確保できる高密度配線化に有利な多層回路基板について提案する。
【０００２】
【従来の技術】
近年、ＬＳＩ等の半導体チップを含む電子部品を実装するパッケージ基板は、電子工業の進歩に伴う電子機器の小型化あるいは高速化に対応し、ファインパターンによる高密度化および信頼性の高いものが求められている。このようなパッケージ基板として、１９９７年、１月号の「表面実装技術」には、多層化基板の両面にビルドアップ多層配線層が形成されたものが開示されている。
【０００３】
ところが、上掲の従来技術に係るパッケージ基板では、多層化基板内の導体層とビルドアップ配線層との接続は、多層化基板の表面にスルーホールから配線した内層パッドを設け、この内層パッドにビアホールを接続させて行っていた。このため、スルーホールのランド形状がダルマ形状あるいは鉄アレイ形状となり、その内層パッドの領域がスルーホールの配置密度の向上を阻害し、スルーホールの形成数には一定の限界があった。それ故に、配線の高密度化を図るためにコア基板を多層化すると、外層のビルドアップ配線層は、多層化基板内の導体層と十分な電気的接続を確保することができないという問題があった。
【０００４】
なお、このような問題点については、本発明者らは先に、特願平第１０−１５３４６号（特開平第１１−２１４８４６号）としてその改善方法を提案した。
このような改善提案による多層回路基板は、内層に導体層を有する多層化基板上に、層間樹脂絶縁層と導体層とが交互に積層されて各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、多層化基板には、スルーホールが形成され、そのスルーホールには充填材が充填されるとともに該充填材のスルーホールからの露出面を覆って導体層が形成され、その導体層にはビアホールが接続された構成であり、それによってスルーホールの配置密度が向上し、高密度化したスルーホールを介して多層化したコア基板内の導体回路との接続が確保できるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、かかる構成の多層回路基板におけるスルーホールは、多層化されたコア基板にドリル等で貫通孔を明け、その貫通孔の壁面および基板表面に無電解めっきを施して形成されるため、その開口性や経済性を考慮すると、形成され得るスルーホール開口径の下限は３００μｍ程度であり、現在の電子産業界の要請を満足するような超高密度配線を実現するためには、５０〜２５０μｍ程度のより小さな開口径と、より狭いスルーホールランドピッチを得るための技術開発が望まれている。
【０００６】
そこで、本発明者らは、硬質材料からなるコア材の片面または両面に導体回路を有し、その片面からコア材を貫通して導体回路に達する開口内に導電性物質を充填したビアホールを形成してなる回路基板の複数枚を互いに積層し、接着剤を介して一括して加熱プレスすることにより多層化基板を形成すれば、多層化基板にスルーホールを設けることなく、多層化基板内の導体回路同士、および多層化基板内の導体回路と多層化基板上に形成したビルドアップ配線層との電気的接続が、多層化基板に形成した充填ビアホールと、その直上に形成したビルドアップ配線層内のビアホールとを介して十分に確保できることを知見し、さらに、
ビルドアップ配線層の最も外側に位置する導体回路の一部をはんだパッドに形成し、そのはんだパッドに対してＬＳＩ等の半導体チップを含んだ電子部品に接続できる導電性バンプを配設し、さらに、多層化基板の外側に露出するビアホール直上の導体回路に対して、あるいはビアホールから露出する導電性物質の一部をはんだパッドに形成しそのはんだパッドに対して、マザーボードに直接的に接続できる導電性ピンまたは導電性ボールを配設することによって高密度配線および電子部品の高密度実装化が可能となることを知見した。
本発明の目的は、このような高密度配線および高密度実装化に有利な多層回路基板を提供することにある。
【０００７】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、本発明の多層回路基板は、
内層に導体回路を有する多層化基板の一方の表面上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層化基板は、硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が、接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の最も外側の導体層表面には、ビアホール直上に位置して、ＬＳＩ等の半導体チップを含む電子部品に接続されるはんだバンプが配設され、また上記多層化基板の他方の表面に露出する導体回路上には、上記充填ビアホールの直上に位置して、マザーボードに接続される導電性ピンまたは導電性ボールが配設されており、
上記多層化基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする。
上記多層化基板を構成する各回路基板のビアホール形成用開口内に充填される導電性物質は、金属粒子と、熱硬化性樹脂または熱可塑性樹脂とからなる導電性ペースト、もしくは電解めっき処理によって形成された電解銅めっきであることが望ましい。
【０００８】
また、上記多層化基板を構成する各回路基板には、そのビアホール位置に対応して、そのビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体が形成されており、その突起状導体は、導電性ペーストから形成されることが望ましい。
【０００９】
さらに、上記ビルドアップ配線層のビアホールの一部は、上記多層化基板に形成されたビアホールの直上に位置して、そのビアホールに直接接続されていることが望ましい。
【００１０】
また、上記多層化基板を構成する各回路基板の絶縁性基材は、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材、から選ばれるいずれかの硬質基材から形成されることが望ましく、厚さが２０〜１００μｍのガラス布エポキシ樹脂基材から形成されることがさらに望ましい。
【００１１】
このようなガラス布エポキシ樹脂基材から形成された絶縁性基材に形成される充填ビアホール径は、５０〜２５０μｍであることが望ましい。
【００１２】
上記ビアホールは、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ms以上、ショット数が３〜５０の条件で、ガラス布エポキシ樹脂基材の表面に照射される炭酸ガスレーザによって形成された開口に対して形成されることが望ましい。
【００１３】
【発明の実施の形態】
本発明は、内層に導体回路を有する多層化基板の一方の表面上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層化基板は、硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が、接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の最も外側の導体層表面には、ビアホール直上に位置して、ＬＳＩ等の半導体チップを含む電子部品に接続されるはんだバンプが配設され、また上記多層化基板の他方の表面に露出する導体回路上には、上記充填ビアホールの直上に位置して、マザーボードに接続される導電性ピンまたは導電性ボールが配設されており、
上記多層化基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有している点に特徴がある。
【００１４】
このような本発明の構成によれば、支持材となる多層化基板にスルーホールを設けることが不要となるので、従来技術に比べてランドなどのパッド配設の自由度が向上する。その結果、充填ビアホールを高密度に設けることができるので、多層化基板内における配線の高密度化が可能となり、こうして高密度化されたビアホールを介して、外層のビルドアップ配線層が多層化基板内の導体回路と十分な接続を確保することが可能になり、高密度配線化が可能となる。
【００１５】
また、ビルドアップ配線層内に高密度に形成されたビアホールを有する導体層のうち、最も外側に位置するソルダーレジスト層に形成された開口内に露出する導体層（導体パッド）に対して導電性バンプを配設し、多層化基板のビルドアップ配線層が形成されない側の表面に露出するビアホール直上の導体パッドに対して導電性ピンまたは導電性ボールを配設するので、ビルドアップ配線層が、このような導電性バンプ、導電性ピンまたは導電性ボールを介して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに最短の配線長で接続され、高密度配線化および電子部品の高密度実装化が可能となる。
【００１６】
本発明において、多層化基板を構成する各回路基板は、従来のような半硬化状態のプリプレグではなく、完全に硬化した硬質の樹脂材料から形成された絶縁性樹脂基材から形成される。
【００１７】
このような絶縁性基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッド（硬質）な積層基材が使用され、ガラス布エポキシ樹脂基材が最も望ましい。
【００１８】
上記絶縁性基材上に導体回路を形成する場合には、絶縁性基材上に銅箔を加熱プレスによって圧着させる工程において、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれが最小限度に抑えられ、ビアランド径を小さくでき、その結果、配線ピッチを小さくして配線密度を向上させることができる。
【００１９】
また、硬化された樹脂基材を絶縁性基材として用いるので、基材の厚みを実質的に一定に保つことができ、ひいてはビアホール形成用開口を形成する際のレーザ加工条件の設定が容易となる。
【００２０】
上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると微細なビアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００２１】
また、上記範囲の厚さを有するガラスエポキシ基板上に形成されるビアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が0.５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００２２】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、あるいは必要に応じて、半硬化状態の樹脂接着剤層を介して樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
前者の方法は、片面に予め銅箔を貼り付けた絶縁性基材に銅箔の反対側からレーザ照射を行なうことによって、非貫通孔を設け、その非貫通孔内に銅箔をめっきリードとして電解めっき層を充填した後、エッチング処理することによって片面回路基板を製作する場合、あるいは片面銅張積層板をエッチング処理して導体回路を予め形成した絶縁性基材にレーザ照射により非貫通孔を設け、その非貫通孔内に銅箔をめっきリードとして電解めっき層を充填することによって片面回路基板を製作する場合に採用され、後者は、絶縁性基材に予めレーザ照射により貫通孔を設け、その貫通孔を導電性ペーストで充填した後に、絶縁性基材の両面に銅箔を貼り付け、エッチング処理することによって両面回路基板を製作する場合に採用される。
この樹脂接着剤は、銅箔を絶縁性基材の表面に接着するためのものであり、たとえば、ビスフェノールＡ型エポキシ樹脂から形成され、その厚みは１０〜５０μｍの範囲が好ましい。
【００２３】
上記絶縁性基材上にあるいはその絶縁性基材上に形成した樹脂接着剤層の上に貼付けられた樹脂フィルムは、ビアホール形成用の開口内に電解めっきを充填してビアホールを形成する際の保護フィルムとして、あるいは開口内に導電性ペーストを充填してビアホールと突起状導体を形成する際の、あるいは電解めっき層の上に導電性ペーストを充填して電解めっき層の直上に突起状導体（バンプ）を形成する際の印刷用マスクとして機能し、導電性物質の充填後は、絶縁性基材あるいは接着剤層から剥離されるような粘着剤層を有する。
この樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
【００２４】
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００２５】
上記絶縁性基材に形成した開口内部に充填される導電性物質としては、電解めっき処理によって形成される金属めっきや導電性ペーストが好ましい。
導電性ペーストは、工程をシンプルにして、製造コストを低減させ、歩留まりを向上させる点では好ましいが、接続信頼性の点から金属めっきがより好ましい。
【００２６】
上記導電性ペーストとしては、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。
上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
このような導電性ペーストとしては、金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂と、ポリフェニレンスルフイド（ＰＰＳ）などの熱可塑性樹脂とを加えた有機系導電性ペーストが望ましい。
【００２７】
上記絶縁性基材の片面または両面に形成される導体回路は、厚さが５〜１８μｍの銅箔を半硬化状態に保持された樹脂接着剤層を介して熱プレスした後、適切なエッチング処理をすることによって形成されるのが好ましい。このような熱プレスは、適切な温度および加圧力のもとで行なわれる。より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
【００２８】
このような導体回路が硬質の絶縁性基材の両面に形成されるような回路基板は、多層コア基板のコアとして適切であるが、各ビアホールに対応した基板表面には、導体回路の一部としてのビアランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
【００２９】
また、導体回路が硬質の絶縁性基材の片面に形成されるような回路基板は、それらの複数枚を順次重ね合わせて多層化基板とすることができるだけでなく、両面回路基板をコアとし、その両側に積層される積層用回路基板として適切であり、ビアホールに充填された導電性物質の位置の真上に突起状導体が形成されることが好ましい。
【００３０】
上記突起状導体は、導電性ペーストや低融点金属から形成されることが好ましく、各回路基板を積層して、一括して加熱プレスする工程において、導電性ペーストあるいは低融点金属が熱変形するので、前記ビアホール内に充填される導電性物質の高さのばらつきを吸収することができ、それ故に、接続不良を防止して接続信頼性に優れた多層化基板を得ることができる。
このような突起状導体は、ビアホール内に充填される導電性ペーストと同一の材料で、しかも同一の充填工程によって形成することもできる。
【００３１】
さらに、多層化基板上に形成するビルドアップ配線層を、後述するような樹脂の塗布および硬化によって形成する場合には、多層化基板の表面に設けた導体回路の表面には、粗化層が形成されていることが有利である。
その理由は、多層化基板上に積層されるビルドアップ配線層内の層間樹脂絶縁層やビアホールとの密着性を改善することができるからである。
とくに、導体回路の側面に粗化層が形成されていると、その導体回路側面と層間樹脂絶縁層との密着不足によってこれらの界面を起点として層間樹脂絶縁層に向けて発生するクラックを抑制することができる。
【００３２】
一方、ビルドアップ配線層を、後述するような樹脂フィルムの積層および加熱加圧による硬化によって形成する場合には、粗化層の形成は必ずしも必要でない。
【００３３】
このような導体回路の表面に形成される粗化層の厚さは、 ０．１〜１０μｍがよい。この理由は、厚すぎると層間ショートの原因となり、薄すぎると被着体との密着力が低くなるからである。
この粗化層としては、有機酸と第二銅錯体の混合水溶液で処理して形成したもの、あるいは銅−ニッケル−リン針状合金のめっき処理にて形成したものがよい。
【００３４】
これらの粗化処理のうち、有機酸−第二銅錯体の混合水溶液を用いた処理では、スプレーやバブリングなどの酸素共存条件下で次のように作用し、導体回路である銅などの金属箔を溶解させる。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
Ａは錯化剤（キレート剤として作用）、ｎは配位数である。
【００３５】
この処理で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅などを酸化するための酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。なかでもイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールなどがよい。
このアゾール類の第二銅錯体の含有量は、１〜１５重量％がよい。この範囲内にあれば、溶解性および安定性に優れるからである。
【００３６】
また、有機酸は、酸化銅を溶解させるために配合させるものである。
具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸から選ばれるいずれか少なくとも１種がよい。
この有機酸の含有量は、０．１〜３０重量％がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。
なお、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。
また、有機酸に加えて、ホウフッ酸、塩酸、硫酸などの無機酸を添加してもよい。
【００３７】
この有機酸−第二銅錯体からなるエッチング液には、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオンなどを加えてもよい。このハロゲンイオンは、塩酸、塩化ナトリウムなどを添加して供給できる。
【００３８】
ハロゲンイオン量は、０．０１〜２０重量％がよい。この範囲内にあれば、形成された粗化層は層間樹脂絶縁層との密着性に優れるからである。
この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製する。
【００３９】
また、銅−ニッケル−リンからなる針状合金のめっき処理では、硫酸銅１〜４０ｇ／ｌ、硫酸ニッケル 0.１〜６.0 ｇ／ｌ、クエン酸１０〜２０ｇ／ｌ、次亜リン酸塩１０〜１００ ｇ／ｌ、ホウ酸１０〜４０ｇ／ｌ、界面活性剤００１〜１０ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
【００４０】
本発明においては、多層化基板は、上記片面または両面に導体回路を有する回路基板の複数枚を積層して、それらを一括して加熱加圧することによって形成されるが、その多層化基板上に形成されるビルドアップ配線層を構成する層間樹脂絶縁層は、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。
【００４１】
熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレンエーテル（ＰＰＥ）などが使用できる。
熱可塑性樹脂としては、フェノキシ樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂などが使用できる。
熱硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ樹脂−ＰＥＳ、エポキシ樹脂−ＰＳＦ、エポキシ樹脂−ＰＰＳ、エポキシ樹脂−ＰＰＥＳ、エポキシ樹脂−フェノキシ樹脂、フェノール樹脂−フェノキシ樹脂などが使用できる。
【００４２】
また本発明において、ビルドアップ配線層を構成する層間樹脂絶縁層は、ポリオレフィン系樹脂等の所望枚数の樹脂フィルムを積層し、加熱プレスした後、熱硬化させて一体化させて形成することができる。
ポリオレフィン系樹脂層の厚さは、５〜２００μｍの範囲が望ましい。その理由は、５μｍ未満では層間絶縁の確保が難しく、２００μｍを超えるとレーザ加工による開口を形成し難くなるからである。
【００４３】
また本発明において、ビルドアップ配線層を構成する層間樹脂絶縁層としては、無電解めっき用接着剤を用いることができる。
この無電解めっき用接着剤としては、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、硬化処理によって酸あるいは酸化剤に難溶性となる未硬化の耐熱性樹脂中に分散されてなるものが最適である。この理由は、酸や酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面が形成できるからである。
粗化面の深さは、０．１〜２０μｍがよい。密着性を確保するためである。また、セミアディティブプロセスにおいては、０．１〜５μｍがよい。密着性を確保しつつ、無電解めっき膜を除去できる範囲だからである。
【００４４】
上記無電解めっき用接着剤において、特に硬化処理された前記耐熱性樹脂粒子としては、(1)平均粒径が１０μｍ以下の耐熱性樹脂粉末、(2)平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、(3)平均粒径が２〜１０μｍの耐熱性樹脂粉末と平均粒径が２μｍ以下の耐熱性樹脂粉末との混合物、(4)平均粒径が２〜１０μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、(5)平均粒径が０．１〜０．８μｍの耐熱性樹脂粉末と平均粒径が０．８μｍを超え２μｍ未満の耐熱性樹脂粉末との混合物、(6)平均粒径が０．１〜１０μｍの耐熱性樹脂粉末、から選ばれるいずれか少なくとも１種を用いることが望ましい。
また上記樹脂粒子の代わりに金属粒子や無機粒子を用いてもよく、さらにそれらの複数種類を適宜混合して用いてもよい。より複雑なアンカーを形成できるからである。
上記無電解めっき用接着剤で使用される耐熱性樹脂は、前述の熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。
【００４５】
本発明において、多層コア基板上に形成された導体回路とビルドアップ配線層内の導体回路との電気的接続は、層間樹脂絶縁層内に形成したビアホールで接続することができる。この場合、ビアホールは、めっき膜や充填材で充填してもよい。
【００４６】
以下、本発明の多層回路基板を製造する一例について、添付図面を参照にして具体的に説明する。なお、以下に述べる方法において、多層化基板上へのビルドアップ配線層の形成は、セミアディティブ法によって行う。
【００４７】
（Ａ）多層化基板の形成
(1) まず多層化基板を構成する両面回路基板を形成する。そのコア材としては、完全に硬化した絶縁性基材が使用される。この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッド（硬質）な積層基材が使用され、ガラス布エポキシ樹脂基材が最も好ましい。
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは強度が低下して取扱いが難しくなり、６００μｍを超えると微細なビアホールの形成および導電性物質の充填が難しくなるからである。
【００４８】
このような絶縁性基材１０の両面に半硬化状態の接着剤、すなわちＢステージの接着剤層１２を設け(図１(a)参照)、さらに、その接着剤層１２の上に保護フィルム１４を貼付ける（図１(b)参照）。
上記接着剤層１２は導体回路を形成する銅箔を接着するためのものであり、たとえば、エポキシ樹脂ワニスが使用され、その層厚は１０〜５０μｍの範囲が好ましい。
また上記保護フィルム１４は、後述する導電性ペーストの印刷用マスクとして使用され、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。
前記ＰＥＴフィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【００４９】
(2) ついで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上からレーザ照射を行って、絶縁性基材を貫通するビアホール形成用開口１６を形成する（図１(ｃ)参照）。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われる。加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得る開口１６の開口径は、５０〜２５０μｍであることが望ましい。
その後、開口１６の内壁面に残留する樹脂を取り除くために、酸素プラズマ放電処理、コロナ放電処理等のデスミア処理を行うことが、接続信頼性確保の点で望ましい。
【００５０】
(3) 次に、前記(2)の工程においてＰＥＴフィルム１４に形成された開口からビアホール形成用開口１６内に、導電性ペースト１８を印刷によって充填し、あるいは基板上の金属箔をめっきリードとして電解めっき処理を施して、開口１６内に電解めっき層を充填してビアホール２０を形成する（図１(ｄ)参照）。
この際、ＰＥＴフィルム１４は、印刷用マスクあるいはめっき保護フィルムとして機能する。
【００５１】
上記導電性物質の充填方法には、(1)絶縁性基材を貫通して形成された開口１６の上部をわずかに残して開口内の隙間のほとんど全てに、めっき処理による金属めっきを充填した後、ＰＥＴフィルム１４を貫通して形成された開口および接着剤層１２を貫通して形成された開口内の隙間の全てに導電性ペーストを充填するやり方と、(2)絶縁性基材を貫通して形成された開口１６と、ＰＥＴフィルム１４を貫通して形成された開口と、接着剤層１２を貫通して形成された開口内の隙間の全てに導電性ペーストを充填するやり方があるが、この実施形態においては、(2)の方法を採用する。
上記めっき処理としては電解めっき処理が好ましく、とくに、電解銅めっき処理によって形成された電解銅めっきが好ましい。
また上記導電性ペーストは、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。
上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
このような導電性ペーストとしては、金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂、ポリフェニレンスルフイド（ＰＰＳ）などの熱可塑性樹脂を加えた有機系導電性ペーストが望ましい。
【００５２】
また、上記導電性ペーストに代えて、低融点金属である半田ペーストを用いて印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により、導電性物質を開口内に形成することもでき、低融点金属としては、Ｐｂ−Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用することができる。
【００５３】
(4) その後、ＰＥＴフィルム１４を接着剤層１２の表面から剥離させたのち（図１(ｅ)参照）、銅箔２２を樹脂接着剤層１２を介して絶縁性基材１０の両面に熱プレスによって圧着して、樹脂接着剤層１２を硬化させる（図１(f)参照）。
その際、銅箔２２は硬化した樹脂接着剤層１２を介して絶縁性基材１０に接着され、導電性ペースト１８は接着剤層１２を貫通して銅箔２２と電気的に接続される。
銅箔２２の厚さは、５〜１８μｍが望ましい。その理由は、レーザ加工で絶縁性基材にビアホール形成用開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、回路パターンにアンダーカットが形成されるためファインパターンを形成し難いからである。
【００５４】
(5) ついで、銅箔２２上にエッチング保護フィルムを貼付して、所定パターンのマスクを披覆した後、エッチング処理を行って導体回路２４（ビアランドを含む）を形成する（図１(g)参照）。
この処理工程においては、先ず、銅箔２２の表面に感光性ドライフィルムレジストを貼付するか、液状感光性レジストを塗布した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成した後、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体パターン２４を形成する。
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも１種の水溶液が望ましい。
上記銅箔２２をエッチングして導体回路２４を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔２２の表面全面をエッチングして厚さを１〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がビアホール径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００５５】
(6) エッチング処理の後、(5)の工程において形成した導体回路２４の表面を粗化処理して（粗化層の表示は省略する）、コア用回路基板３０を形成する。
この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００５６】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路を溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【００５７】
この式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
またエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体１０重量部、グリコール酸７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
【００５８】
(7) 次に、前記(6)の工程にて形成したコア用回路基板に積層される片面回路基板を製造する。この積層用片面回路基板の製造に当たって、片面に金属層４２の形成された絶縁性基材４０を出発材料として用いる。
使用する絶縁性基材４０としては、コア用回路基板と同様に、完全に硬化した樹脂材料から形成され、たとえば、ガラス布エポキシ樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミド−トリアジン樹脂基材から選ばれるリジッド（硬質）な積層基材が使用される。特に、ガラス布エポキシ樹脂基材が好ましい。
また、絶縁性基材４０の一方の表面に形成された金属層４２は、銅箔を使用できる。銅箔は密着性改善のため、マット処理されていてもよく、また絶縁性基材４０の表面に、金属を蒸着した後、電解めっき処理を施して形成した銅めっきを、金属層４２とすることもできる。
【００５９】
上記絶縁性基材４０の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに電気的絶縁性に対する信頼性が低くなり、６００μｍを超えると、微細なビアホールの形成および導電性物質の充填が難しくなるからである。
一方、金属層４２の厚さは、５〜１８μｍが望ましい。その理由は、レーザ加工で絶縁性基材にビアホール形成用開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
上記絶縁性基材４０および金属層４２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、金属層４２がエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００６０】
(8) 次に、絶縁性基材４０の金属層４２形成面と反対側の表面に保護フィルム４４を貼付する（図２(a)参照）。
この保護フィルム４４は、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。
【００６１】
(9) ついで、絶縁性基材４０の保護フィルム４４上からレーザ照射を行って、保護フィルム４４および絶縁性基材４０を貫通して金属層４２に至るビアホール形成用開口４６を形成する（図２(b)参照）。この開口４６の形成は、パルス発振型炭酸ガスレーザ加工装置によって行われる。
このようなビアホール形成用開口４６の加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲であることが望ましく、このような加工条件のもとで形成される開口４６の開口径は、５０〜２５０μｍであることが望ましい。
その後、開口４６の内壁面に残留する樹脂を取り除くために、酸素プラズマ放電処理、コロナ放電処理等のデスミア処理を行うことが、接続信頼性確保の点で望ましい。
【００６２】
(10) 次に、レーザ加工で形成したビアホール形成用開口４６内に、導電性物質４８を充填してビアホール４９を形成する。
このような導電性物質４８は、上記(3)の工程と同様に、導電性ペーストの充填あるいは電解めっき処理による金属めっきの充填により形成されるのが好ましい。
【００６３】
(11) その後、絶縁性基材４０に貼付した保護フィルム４４の上に、さらにエッチング保護フィルム５０を貼付し（図２(ｃ)参照）、一方、金属層４２には所定パターンのマスクで披覆した後、上記(5)の工程にしたがうエッチングを行って、導体回路５２を形成する（図２(d)参照）。
この処理工程においては、先ず、金属層４２の表面に感光性ドライフィルムレジストを貼付するか、液状感光性レジストを塗布した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成した後、エッチングレジスト非形成部分の金属層４２をエッチングして導体パターン５２を形成する。
【００６４】
(12)エッチング処理の後、保護フィルム４４および５０を剥離し（図２(e)参照）、必要に応じて、導体回路５２の表面を粗化処理する。この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためであり、その粗化処理方法は、上記(6)の工程にしたがって行う。
【００６５】
絶縁性基板４０から保護フィルム５０を剥離した状態においては、開口４６内に充填した導電性物質４８は、絶縁性基板４０の表面から保護フィルム４４の厚さ分だけ突出しており、この突出部分５３（以下、「突起状導体」という）の高さは、１０〜４０μｍの範囲が望ましい。その理由は、１０μｍ未満では、接続不良を招きやすく、４０μｍを越えると抵抗値が高くなると共に、加熱プレス工程において突起状導体が熱変形した際に、絶縁性基板の表面に沿って拡がりすぎるので、ファインパターンが形成できなくなるからである。
また、上記導電ペーストから形成される突起状導体は、プレキュアされた状態であることが望ましい。その理由は、突起状導体は半硬化状態でも硬いので、後述するような積層プレスの段階で軟化した有機系接着剤層を貫通し、積層される他の回路基板のビアホールと電気的接触が可能となるからである。また、加熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、突起状導体の高さのばらつきを是正することができる。
【００６６】
(13) 次いで、絶縁性基材４０の突起状導体５３側の表面に樹脂接着剤５４を塗布する（図２(ｆ)参照）。
上記積層用回路基板は、それらの複数枚が相互に積層接着されたり、予め製造されたコア用回路基板に積層接着されたりして多層化されるが、接着剤はこのような積層段階で使用される。
例えば、絶縁性基材４０の突起状導体５３側の表面全体および／または導体回路５２側の表面全体に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層５４として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００６７】
前記接着剤層５４は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００６８】
上記導体回路の形成直後に、その導体回路５２やビアホール４９の検査が可能であり、積層する前に不良個所の有無を検査することかできる。上記コア用片面回路基板に対する積層段階では、不良のない片面回路基板のみを用いることができるので、多層化基板、ひいては多層回路基板を高い歩留まりで製造することができる。
【００６９】
（Ｂ）上記(1)〜(13)の工程によって製造された複数の両面および片面回路基板、たとえば４枚の回路基板を相互に積層して多層化基板を製造する。
(1) まず、コア用両面回路基板３０と積層用片面回路基板３２、３４および３６を互いに対向するように積層する(図３参照)。この重ね合わせは、隣接する片面回路基板の突起状導体５３と導体回路５２とが、対向するような位置に配置することにより行なわれる、すなわち、各回路基板の周囲に設けられたガイドホールにガイドピン（図示せず）を挿通することにより、位置合わせしながら行なわれる。また、位置合わせは、画像処理にて行ってもよい。
【００７０】
(2) 上記積層された４層基板を、熱プレスを用いて１５０〜２００℃で加熱し、０．５〜１０ＭＰａ、望ましくは２〜５ＭＰａで加熱プレスすることにより、回路基板３０〜３６を、１度のプレス成形により一体化し、多層化基板６０を得る（図４参照）。
ここでは、先ず、加圧されることで、積層用片面回路基板３２の突起状導体５３が、未硬化の接着剤５４を周囲に押し出し、その突起状導体５３がコア用両面回路基板３０の導体回路５２に当接して両者の電気的接続がなされる。同様に、積層用片面回路基板３４の突起状導体５３が積層用片面回路基板３６の導体回路５２と当接して両者の電気的接続がなされ、積層用片面回路基板３６の突起状導体５３は、コア用両面回路基板３０の導体回路５２に当接して両者の電気的接続がなされる。
【００７１】
さらに、加圧と同時に加熱することで、各回路基板３０〜３６の接着剤層５４が硬化し、隣接する片面回路基板との間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。
このように、積層された４層の回路基板を一括して加熱加圧しながら、各回路基板の突起状導体を接着剤層に嵌入・貫通せしめて、その突起状導体と対向する前記導体回路に接続させて一体化することにより、多層化基板６０が製造される。
上述した実施形態では、４層の回路基板を用いて多層化したが、３層、５層あるいは６層を超える多層化基板の製造にも適用できる。
【００７２】
（Ｃ）ビルドアップ配線層の形成
上記(Ａ)および(Ｂ)の工程によって形成された多層化基板６０の片面に、ビルドアップ配線層を形成する。図５においては、多層化基板６０を構成する両面および片面回路基板の図示は、簡単化の目的ですべて省略する（図５（ａ）参照）。
(1) 多層化基板６０の片面にある導体回路５２の表面に銅−ニッケル−リンからなる粗化層６２を形成する（図５（ｂ）参照）。
この粗化層６２は、無電解めっきにより形成される。この無電解めっき水溶液の液組成は、銅イオン濃度、ニッケルイオン濃度、次亜リン酸イオン濃度が、それぞれ２．２×１０−２〜４．１×１０−２ ｍｏｌ／ｌ、２．２×１０−３〜４．１×１０−３ｍｏｌ／ｌ、０．２０〜０．２５ｍｏｌ／ｌであることが望ましい。
この範囲で析出する被膜の結晶構造は針状構造になるため、アンカー効果に優れるからである。この無電解めっき水溶液には上記化合物に加えて錯化剤や添加剤を加えてもよい。
粗化層の形成方法としては、前述したように、銅−ニッケル−リン針状合金めっきによる処理、酸化−還元処理、銅表面を粒界に沿ってエッチングする処理にて粗化面を形成する方法などがある。
【００７３】
(2) 次に、前記(1)で作製した粗化層を有する多層化基板６０の上に、層間樹脂絶縁層６４を形成する（図５（ｃ））。
特に本発明では、後述するビアホール７０を形成する層間樹脂絶縁材として、熱硬化性樹脂と熱可塑性樹脂の複合体を樹脂マトリックスとした無電解めっき用接着剤を用いることが望ましい。また、半硬化状態の樹脂フィルムを積層して用いてもよい。
【００７４】
(3) 前記(2)で形成した無電解めっき用接着剤層を乾燥した後、ビアホール形成用の開口部６５を設ける（図５（ｄ））。
感光性樹脂の場合は、露光，現像してから熱硬化することにより、また、熱硬化性樹脂の場合は、熱硬化したのちレーザ加工することにより、前記接着剤層６４にビアホール形成用の開口部６５を設ける。
【００７５】
(4) 次に、硬化した前記接着剤層６４の表面に存在するエポキシ樹脂粒子を酸あるいは酸化剤によって分解または溶解して除去し、接着剤層表面に粗化処理を施して粗化面６６とする（図５（ｅ））。
ここで、上記酸としては、リン酸、塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸があるが、特に有機酸を用いることが望ましい。粗化処理した場合に、ビアホールから露出する金属導体層を腐食させ難いからである。
一方、上記酸化剤としては、クロム酸、過マンガン酸塩（過マンガン酸カリウムなど）を用いることが望ましい。
【００７６】
(5) 次に、接着剤層６４表面の粗化面６６に触媒核を付与する。
触媒核の付与には、貴金属イオンや貴金属コロイドなどを用いることが望ましく、一般的には、塩化パラジウムやパラジウムコロイドを使用する。なお、触媒核を固定するために加熱処理を行うことが望ましい。このような触媒核としてはパラジウムがよい。
【００７７】
(6) さらに、（無電解めっき用）接着剤層６４の表面に無電解めっきを施し、粗化面全域に追従するように、無電解めっき膜６７を形成する（図５（ｆ））。このとき、無電解めっき膜６７の厚みは、０．１〜５μｍの範囲が好ましく、より望ましくは０．５〜３μｍとする。
次に、無電解めっき膜６７上にめっきレジスト６８を形成する（図６（ａ))。めっきレジスト組成物としては、特にクレゾールノボラック型エポキシ樹脂やフェノールノボラック型エポキシ樹脂のアクリレートとイミダゾール硬化剤からなる組成物を用いることが望ましいが、他に市販品のドライフィルムを使用することもできる。
【００７８】
(7) さらに、無電解めっき膜６７上のめっきレジスト非形成部に電解めっきを施して、上層導体回路７２を形成すべき導体層を設けると共に開口６５内部に電解めっき膜６９を充填してビアホール７０を形成する（図６（ｂ））。
この時、開口５の外側に露出する電解めっき膜９の厚みは、５〜３０μｍが望ましい。ここで、上記電解めっきとしては、銅めっきを用いることが望ましい。
【００７９】
(8) さらに、めっきレジスト６８を除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜を溶解除去して、独立した上層導体回路７２と充填ビアホール７０とする。
【００８０】
(9) 次に、上層導体回路７２の表面に粗化層７４を形成する。
粗化層７４の形成方法としては、エッチング処理、研磨処理、酸化還元処理、めっき処理がある。
これらの処理のうち、酸化還元処理は、ＮａＯＨ（２０ｇ／ｌ）、ＮａＣｌＯ2（５０ｇ／ｌ）、ＮａＰＯ４（１５．０ｇ／ｌ）を酸化浴（黒化浴）とし、ＮａＯＨ（２．７ｇ／ｌ）、ＮａＢＨ４(１．０ｇ／ｌ）を還元浴とする。また、銅−ニッケル−リン合金層からなる粗化層は、無電解めっき処理による析出により形成される。
【００８１】
この合金の無電解めっき液としては、硫酸銅１〜４０ｇ／ｌ、硫酸ニッケル０．１ 〜６．０ｇ／ｌ、クエン酸１０〜２０ｇ／ｌ、次亜リン酸塩１０〜１００ｇ／ｌ、ホウ酸１０〜４０ｇ／ｌ、界面活性剤０．０１〜１０ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
さらに、この粗化層７４の表面をイオン化傾向が銅より大きくチタン以下である金属もしくは貴金属の層にて被覆する。
スズの場合は、ホウフッ化スズ−チオ尿素、塩化スズ−チオ尿素液を使用する。このとき、Ｃｕ−Ｓｎの置換反応により０．１〜２μｍ程度のＳｎ層が形成される。貴金属の場合は、スパッタや蒸着などの方法が採用できる。
【００８２】
(10) 次に、この基板上に層間樹脂絶縁層として、無電解めっき用接着剤層７６を形成する。
(11) さらに、前記工程(3)〜(9)を繰り返して、ビアホール７０の真上に他のビアホール８０を設けると共に上記上層導体回路７２よりもさらに外側に上層導体回路８２および粗化層８４を設ける（図６（ｃ）参照）。このビアホール８０の表面は、はんだパッドとして機能する導体パッドに形成される。
【００８３】
(12) 次いで、こうして得られた配線基板の外表面に、ソルダーレジスト組成物９０を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体層のうちはんだパッド（導体パッド、ビアホールを含む）部分を露出させた開口９１を形成する（図７（ａ）参照）。
ここで、露出する開口の開口径は、はんだパッドの径よりも大きくすることができ、はんだパッドを完全に露出させてもよい。また、逆に前記開口の開口径は、はんだパッドの径よりも小さくすることができ、はんだパッドの縁周をソルダーレジスト層９０で被覆することができる。この場合、はんだパッドをソルダーレジスト層９０で抑えることができ、はんだパッドの剥離を防止できる。
【００８４】
(13) さらに、前記ソルダーレジスト層９０の開口部９１から露出した前記はんだパッド部上に「ニッケル−金」からなる金属層を形成する。
ニッケルめっき層９２は１〜７μｍが望ましく、金めっき層９４は０．０１〜０．０６μｍがよい。この理由は、ニッケルめっき層９２は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金めっき層９４は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【００８５】
(14) さらに、多層化基板の片面に形成したビルドアップ配線層の最も外側に位置するソルダーレジスト層の一方に形成した開口部９１（上方に位置する開口部）から露出する導体回路（はんだパッド）上には、はんだ体を供給してはんだバンプ９６を形成するとともに、多層化基板のビルドアップ配線層が形成されない側の表面に露出した導体回路５２（はんだパッド）上には、はんだ体を供給してＴピン９８又ははんだボール１００を形成することによって、多層回路基板が製造される（図７（ｂ）参照）。
【００８６】
はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることにより、はんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。一方、印刷法は、パッドに相当する箇所に貫通孔を設けた印刷マスク（メタルマスク) を基板に載置し、はんだペーストを印刷して加熱処理する方法である。はんだとしては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
【００８７】
なお、導電性バンプ９６を形成するはんだ体としては、融点が比較的に低いスズ／鉛はんだ（融点１８３℃）やスズ／銀はんだ（融点２２０℃）を用い、導電性ピン９８や導電性ボール１００を接続するはんだ体としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモンはんだ、スズ／銀はんだ、スズ／銀／銅はんだを用いることが好ましい。
【００８８】
【実施例】
（実施例１）
（１）エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を基板として用いて、両面回路基板を製作する。この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは、１２μｍであった。
この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、フィルム自体の厚みが１２μｍのＰＥＴフィルム１４をラミネートする。
【００８９】
（２）次いで、ＰＥＴフィルム１４上からパルス発振型炭酸ガスレーザを照射して銅箔１２に達するビアホール形成用の非貫通孔１６を形成し、さらに銅箔１２をめっきリードとして電解銅めっき処理を施して、非貫通孔１６上部にわずかの隙間を残してその非貫通孔内部に電解銅めっき１８を充填して、充填ビアホール２０を形成する。
【００９０】
この実施例においては、ビアホール形成用の非貫通孔の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのビアホール形成用の開口を形成した。
【００９１】
（３）ＰＥＴフィルム１４を印刷用マスクとして、レーザ照射により形成された開口から、充填ビアホール２０の上部に残った隙間に導電性ペースト２２を充填した。
【００９２】
（４）ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離すると、絶縁性基材１０のビアホール２０側の表面に、ビアホール２０の真上に突起状導体２４が形成される。さらに、エポキシ樹脂接着剤を突起状導体側の全面に塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの接着剤層２６を形成した後、厚さ１２μｍの銅箔２８を、加熱温度１８０℃、加熱時間７０分、圧力２ＭＰａ、真空度２．５×１０３Ｐａの条件のもとで、接着剤層２６上に加熱プレスする。
【００９３】
（５）その後、基板両面の銅箔１２および２８に適切なエッチング処理を施して、導体回路３０および３２（ビアランドを含む）を形成して、コア用両面回路基板３４を作製した。
【００９４】
（６）次に、積層用の片面回路基板を作製する。この回路基板は両面回路基板と同様に、片面銅張積層板を基板として用いる。絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは、１２μｍである。この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、フィルム自体の厚みが１２μｍのＰＥＴフィルム１４をラミネートする。
【００９５】
（７）ついで、上記（２）および（３）の工程にしたがった処理を行って、充填ビアホール２０のわずかな隙間に導電性ペースト２２を充填して、突起状導体４４を形成する。
【００９６】
（８）上記ＰＥＴフィルム１４を覆って、エッチング保護フィルムとしての厚さ２２μｍのＰＥＴフィルム２５を貼付けた後、絶縁性基材１０の充填ビアホール２０と反対側の表面に貼付けた銅箔１２に適切なエッチング処理を施して、導体回路４０を形成する。
【００９７】
（９）その後、ＰＥＴフィルム１４および２５をすべて絶縁性基材１０から剥離すると、絶縁性基材１０のビアホール２０側の表面に、ビアホール２０の真上に突起状導体４４が形成される。さらに、エポキシ樹脂接着剤を突起状導体側の全面に塗布してプレキュアして、多層化のための接着剤層４６を形成する。このような積層用片面回路基板を３枚作製する。
【００９８】
（１０）上記（１）〜（９）の処理によって形成された、１層の両面回路基板３４をコアとして、その両面に対して３層の片面回路基板５０、５２および５４を所定の位置にスタックし（図３参照）、真空熱プレスを用いて１８０℃の温度で積層プレスして全層がＩＶＨ構造を有する多層コア基板６０を作成した（図４参照）。
このように製造された多層コア基板６０においては、Ｌ/Ｓ=７５μｍ/７５μｍ、ランド径が２５０μｍ、ビアホール口径が１５０μｍ、導体層の厚みが１２μｍ、そして絶縁層の厚みが７５μｍであった。
本発明の多層回路基板は、上記多層コア基板６０の片面にビルドアップ配線層を形成することによって製作されるので、ビルドアップ配線層の形成前に、多層コア基板６０の片面に保護フィルム（図示を省略）を貼り付けておく。
【００９９】
（１１）次に、片面に保護フィルムを貼り付けた多層コア基板６０を、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電解めっき液に浸漬して、多層コア基板６０の片側の導体回路４０の表面に厚さ３μｍの銅−ニッケル−リンからなる粗化層６２を形成した。次いで、その基板を水洗いし、０．１ｍｏｌ／ｌホウふっ化スズ−１．０ｍｏｌ／ｌチオ尿素液からなる無電解スズ置換めっき浴に５０℃で１時間浸漬し、前記粗化層６３の表面に ０．３μｍのスズ層を設けた（図５(b)参照、但し、スズ層については図示しない）。
【０１００】
（１２）下記(1)〜(3)で得た組成物を混合撹拌して、無電解めっき用接着剤を調製した。
(1) クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の２５％アクリル化物を３５重量部（固形分８０％）、感光性モノマー（東亜合成製、アロニックスＭ315）４重量部、消泡剤（サンノプコ製、Ｓ−65）０．５ 重量部、ＮＭＰ ３．６重量部を撹拌混合した。
(2)ポリエーテルスルフォン（ＰＥＳ）８重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径０．５μｍのものを７．２４５重量部、を混合した後、さらにＮＭＰ２０重量部を添加し撹拌混合した。
(3)イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−907）２重量部、光増感剤（日本化薬製、DETX-S）０．２重量部、ＮＭＰ１．５重量部を撹拌混合した。
【０１０１】
（１３）前記（１２）で調製した無電解めっき用接着剤を上記（１１）の処理を施した基板６０に塗布し（図５(c)参照）、乾燥させて接着剤層を形成したその基板６０の両面に、８５μｍφの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により５００ｍJ／ｃｍ２で露光した。これをＤＭＤＧ（ジエチレングリコールジメチルエーテル）溶液でスプレー現像することにより、接着剤層に８５μｍφのビアホールとなる開口６５を形成した。さらに、当該基板を超高圧水銀灯により３０００ｍJ／ｃｍ２で露光し、１００℃で１時間、その後 １５０℃で５時間の加熱処理をすることにより、フォトマスクフィルムに相当する寸法精度に優れた開口を有する厚さ３５μｍの層間絶縁材層６４（接着剤層）を形成した（図５(ｄ) 参照）。なお、ビアホールとなる開口６５には、スズめっき層を部分的に露出させた。
【０１０２】
（１４）ビアホール形成用開口６５を形成した基板を、クロム酸に２０分間浸漬し、接着剤層表面に存在するエポキシ樹脂粒子を溶解除去して、当該接着剤層６４の表面をRmax=１〜５μｍ程度の深さで粗化して粗化面６６を形成し、その後、中和溶液（シプレイ社製）に浸漬してから水洗した。
【０１０３】
（１５）接着剤層表面の粗化層６６（粗化深さ ３.５μｍ）に対し、パラジウム触媒（アトテック製）を付与することにより、接着剤層６４およびビアホール形成用開口６５の表面に触媒核を付与した。
【０１０４】
（１６）以下の組成の無電解銅めっき浴中に基板を浸漬して、粗化面全体に厚さ０．６μｍの無電解銅めっき膜６７を形成した（図５（ｆ）参照）。このとき、その無電解めっき膜６７は、薄いために、その膜表面には、接着剤層６４の粗化面６６に追従した凹凸が観察された。
〔無電解めっき水溶液〕
ＮｉＳＯ４ ：０．００３ｍｏｌ／ｌ
酒石酸 ：０．２０ｍｏｌ／ｌ
硫酸銅 ：０．０３ｍｏｌ／ｌ
ＨＣＨＯ ：０．０５ｍｏｌ／ｌ
ＮａＯＨ ：０．１０ｍｏｌ／ｌ
α、α’−ビピリジル ：４０ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ）：０．１ｇ／ｌ
〔無電解めっき条件〕
３３℃の液温度
【０１０５】
（１７）前記（１６）で形成した無電解銅めっき膜６７上に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍJ／ｃｍ２で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト６８を設けた（図６（ａ）参照）。
【０１０６】
（１８）次に、以下の条件にて、めっきレジスト非形成部分に電解めっきを施し、厚さ２０μｍの電解めっき膜６９を設けて上層導体回路７２を形成すべき導体層を設けると同時に、開口部内をめっき膜６９で充填してビアホール７０を形成した（図６(b)参照）。
〔電解めっき水溶液〕
硫酸銅・５水和物 ：６０ｇ／ｌ
レベリング剤（アトテック製、ＨＬ） ：４０ｍｌ／ｌ
硫酸 ：１９０ｇ／ｌ
光沢剤（アトテック製、ＵＶ） ：０．５ ｍｌ／ｌ
塩素イオン ：４０ｐｐｍ
〔電解めっき条件〕
バブリング ：３．０リットル／分
電流密度 ：０．５Ａ／ｄｍ２
設定電流値 ： ０．１８ Ａ
めっき時間 ： １３０分
【０１０７】
（１９）めっきレジスト６８を剥離、除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜６７を溶解、除去して、無電解めっき膜６７と電解銅めっき膜６９からなる厚さ約２０μｍ、Ｌ／Ｓ＝２５μｍ／２５μｍの上層導体回路７２を形成した。このとき、ビアホール７０の表面は平坦であり、導体回路表面とビアホール表面のレベルは同一であった。
【０１０８】
（２０）この基板に上記（１１）と同様の処理を行って粗化層８４を形成し、さらに上記（１２）〜（１９）の手順を繰り返して、さらに上層の層間樹脂絶縁層７６と導体回路８２（ビアホール８０を含む）を１層積層し、片面３層のビルドアップ配線層を得た（図７（ａ）参照）。
なお、ここでは、導体回路８２の表面に銅−ニッケル−リンからなる粗化層８４を設けるが、この粗化層８４表面にはスズ置換めっき層を形成しない。
【０１０９】
（２１）一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）０．３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感割としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±０．３ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）を用いて行い、６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１１０】
（２２）上記（２０）で得られたビルドアップ配線層の表面に、前記（２１）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。次いで、７０℃で２０分間、７０℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理した。さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分が開口した（開口径２００μｍ）ソルダーレジスト層９０（厚み２０μｍ）を形成した。
【０１１１】
（２３）次に、ソルダーレジスト層９０を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層９２を形成した。さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層９２上に厚さ０．０３μｍの金めっき層９４を形成した。
【０１１２】
（２４）ついで、上記（１１）の工程において多層化基板６０の片面に貼りつけた保護フィルムを剥離させた後、その多層化基板６０の片面に形成された導体回路４０（はんだパッド）上に、融点が２３０℃のスズ／アンチモンはんだからなるはんだペーストを印刷し、融点近傍の雰囲気温度でリフローさせることで、はんだパッド上にＴピン９６又ははんだボール１００を固着させ、ビルドアップ配線層のソルダーレジスト層９０の開口から露出する金めっき層９４（はんだパッド）上には、融点が１８３℃のスズ／鉛はんだからなるはんだペーストを印刷し、融点近傍の雰囲気温度でリフローさせることで、はんだパッド上にはんだバンプ９６を形成して多層回路基板を製作した（図７（ｂ）参照）。
【０１１３】
このようにして製造した多層回路基板では、多層コア基板のビアホールのランド形状を真円とすることができ、ランドピッチを６００μｍ程度にできるため、ビアホールを密集して形成でき、ビアホールの高密度化が容易に達成できる。しかも、多層コア基板中のビアホール数を増やすことができるので、多層コア基板内の導体回路とビルドアップ配線層内の導体回路との電気的接続を十分に確保することができる。
また、ビルドアップ配線層の外側に設けたソルダーレジスト層９０の開口から露出した金めっき層９４（はんだパッド）に形成したはんだバンプ９６を介してＬＳＩ等の半導体チップを含む電子部品に接続され、多層コア基板の片面の導体回路４０（はんだパッド）に形成した導電性ピン９８または導電性ボール１００を介してマザーボード上の接続端子等に接続されるので、電子部品の高密度実装が可能となる。
【０１１４】
（実施例２）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例１と同様にして多層回路基板を製作した。
【０１１５】
（実施例３）
層間樹脂絶縁層を、厚さ２０μｍのエポキシ樹脂フィルムを熱圧着させることにより形成し、炭酸ガスレーザを照射して直径６０μｍのビアホール形成用の開口を設け、その開口内壁面を含んだ層間樹脂絶縁層の表面を過マンガン酸溶液によって粗化処理を行ったこと以外は、実施例１と同様にして多層回路基板を製造した。
上記エポキシ樹脂フィルムは、フェノキシ樹脂との樹脂複合体であることが望ましく、粗化層形成用の粒子を含有させている。
【０１１６】
（実施例４）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例３と同様にして多層回路基板を製作した。
【０１１７】
（実施例５）
層間樹脂絶縁層を、厚さ２０μｍのポリオレフィン樹脂フィルムを熱圧着させることにより形成し、炭酸ガスレーザを照射して直径６０μｍのビアホール形成用の開口を設け、その後、無電解めっき膜を形成する代わりに、粗化処理を施さないで、スパッタリングによって開口内壁面を含んだ層間樹脂絶縁層の表面に厚さ０．１μｍのＣｕスパッタ膜またはＣｕ−Ｎｉスパッタ膜を形成したこと以外は実施例１と同様にして多層回路基板を製造した。
【０１１８】
（実施例６）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例５と同様にして多層回路基板を製作した。
【０１１９】
（比較例）
（１）厚さ０．8μｍの両面銅張積層板からなる絶縁基板をコア基板とし、そのコア基板に直径３００μｍの貫通孔をドリルで削孔し、その後、無電解めっき、電解めっき処理を施してスルーホールを含む導体層を形成し、さらに、スルーホールを含む導体層の全表面に粗化層を設け、スルーホール内に非導電性の穴埋め用充填材を充填し、乾燥、硬化させた。
（２）次いで、スルーホールからはみ出した充填材を取り除いて平坦化し、その表面に無電解めっき、電解めっき処理を施して厚付けして導体回路、およびスルーホールに充填された充填材を覆う導体層となる部分を形成した。
（３）導体回路およびスルーホールに充填された充填材を覆う導体層となる部分を形成した基板の表面に、エッチングレジストを形成し、そのエッチングレジスト非形成部分のめっき膜をエッチング除去し、さらにエッチングレジストを剥離除去して、独立した導体回路および充填材を覆う導体層を形成した。さらに、実施例１の（１１）〜（２３）と同様の工程に従って多層回路基板を製造した。
【０１２０】
上記実施例１〜６および比較例について、ＩＣチップからはんだバンプ、ＢＧＡ（ボールグリッドアレイ）またはＰＧＡ(ピングリッドアレイ)までの配線長およびコアのランド形成数を調べた結果、比較例と比べて実施例１〜６は、配線長を１０〜２５％短縮させ、単位面積（ｃｍ２）当りのコアランド数を１０〜３０％増加させることができ、電気特性や信頼性に悪影響をもたらすものは確認されなかった。
【０１２１】
【発明の効果】
以上説明したように、本発明の多層回路基板によれば、レーザ加工により微細に形成し得る充填ビアホールおよび導体回路を有する多数の回路基板を積層して一括熱プレスすることによって形成した多層化基板の片面にビルドアップ配線層を形成したので、多層化基板内の配線を高密度化できるとともに、従来のようなスルーホールを設けることなく、ビルドアップ配線層との電気的接続が充填ビアホールを介して十分に確保することができる。
【０１２２】
さらに、ビルドアップ配線層の層数を少なくできるので、配線板上に載置されるＬＳＩ等の半導体チップを含む電子部品を含めた配線板全体としての厚みを薄くすることができるという効果を得ることができる。
【０１２３】
さらにまた、ビルドアップ配線層のソルダーレジスト層に設けた開口内に露出する導体パッド、すなわちビアホール直上のはんだパッド上に、導電性バンプを配設し、多層化基板のビルドアップ配線層が形成されない側の表面に露出する導体回路（はんだパッド）上に、導電性ピンまたは導電性ボールが配設されるので、ビルドアップ配線層内の配線層は、ビアホール直上にある導電性バンプを介して、ＬＳＩ等の半導体チップを含んだ電子部品に接続され、多層化基板内の配線層は、充填ビアホール直上の導電性ピンまたは導電性ボールを介してマザーボードに最短の配線長で接続され、高密度配線化および電子部品の高密度実装化が可能となる。
【０１２４】
さらに、多層化基板は、片面あるいは両面回路基板を同一材料で形成し、それらを積層した構造なので、熱膨張に起因する界面を起点とするクラックや剥離が起きにくく、したがって、温度サイクル試験に対する信頼性も向上する。
また、片面回路基板だけを用いて多層化基板を構成した場合には、配線形成の有無に関わらず反りが発生し難くなるという効果も得られる。
【図面の簡単な説明】
【図１】(a) 〜(f) は、本発明にかかる多層回路基板のベースとなる多層化基板の製造工程の一部を示す図である。
【図２】(a) 〜(e) は、本発明にかかる多層回路基板のベースとなる多層化基板の製造工程の一部を示す図である。
【図３】本発明にかかる多層回路基板のベースとなる多層化基板の製造工程の一部を示す図である。
【図４】本発明にかかる多層回路基板における積層された多層化基板を示す図である。
【図５】（ａ）〜（ｆ） は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【図６】（ａ）〜（ｃ） は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【図７】（ａ）〜（ｂ） は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【符号の説明】
１０ 絶縁性基材
１２ 接着剤
１４ 保護フィルム
１６ ビアホール形成用開口
１８ 導電性ペースト
２０ ビアホール
２２ 銅箔
２４ 導体回路
３０ 両面回路基板
３２、３４，３６ 片面回路基板
４０ 絶縁性基材
４２ 銅箔
４４ ＰＥＴフィルム
４６ ビアホール形成用開口
４８ 導電性ペースト
４９ ビアホール
５０ エッチング保護フィルム
５２ 導体回路
５３ 突起状導体
５４ 接着剤層
６０ 多層化基板
６２ 粗化層
６４ 無電解めっき用接着剤層
６５ ビアホール形成用開口
６６ 粗化層
６７ 無電解めっき膜
６８ めっきレジスト
６９ 電解めっき膜
７０ ビアホール
７２ 導体回路
７４ 粗化層
７６ 無電解めっき用接着剤層
８０ ビアホール
８２ 導体回路
８４ 粗化層
９０ ソルダーレジスト層
９２ ニッケルめっき層
９４ 金めっき層
９６ はんだバンプ
９８ Ｔピン
１００ はんだボール
【発明の属する技術分野】
この発明は、ベースとなる多層化基板の片面にビルドアップ配線層が形成された多層回路基板に係り、とくに、ベースとなる基板の多層化が、充填ビアホールを備えた複数の片面または両面回路基板を積層し、接着剤を介して一括加熱プレスすることにより行なわれ、その多層化基板内の導体回路と多層化基板の片面に形成したビルドアップ配線層との電気的接続が、多層化基板に形成した充填ビアホールと、その直上に形成したビルドアップ配線層内のビアホールとを介して確保できる高密度配線化に有利な多層回路基板について提案する。
【０００２】
【従来の技術】
近年、ＬＳＩ等の半導体チップを含む電子部品を実装するパッケージ基板は、電子工業の進歩に伴う電子機器の小型化あるいは高速化に対応し、ファインパターンによる高密度化および信頼性の高いものが求められている。このようなパッケージ基板として、１９９７年、１月号の「表面実装技術」には、多層化基板の両面にビルドアップ多層配線層が形成されたものが開示されている。
【０００３】
ところが、上掲の従来技術に係るパッケージ基板では、多層化基板内の導体層とビルドアップ配線層との接続は、多層化基板の表面にスルーホールから配線した内層パッドを設け、この内層パッドにビアホールを接続させて行っていた。このため、スルーホールのランド形状がダルマ形状あるいは鉄アレイ形状となり、その内層パッドの領域がスルーホールの配置密度の向上を阻害し、スルーホールの形成数には一定の限界があった。それ故に、配線の高密度化を図るためにコア基板を多層化すると、外層のビルドアップ配線層は、多層化基板内の導体層と十分な電気的接続を確保することができないという問題があった。
【０００４】
なお、このような問題点については、本発明者らは先に、特願平第１０−１５３４６号（特開平第１１−２１４８４６号）としてその改善方法を提案した。
このような改善提案による多層回路基板は、内層に導体層を有する多層化基板上に、層間樹脂絶縁層と導体層とが交互に積層されて各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、多層化基板には、スルーホールが形成され、そのスルーホールには充填材が充填されるとともに該充填材のスルーホールからの露出面を覆って導体層が形成され、その導体層にはビアホールが接続された構成であり、それによってスルーホールの配置密度が向上し、高密度化したスルーホールを介して多層化したコア基板内の導体回路との接続が確保できるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、かかる構成の多層回路基板におけるスルーホールは、多層化されたコア基板にドリル等で貫通孔を明け、その貫通孔の壁面および基板表面に無電解めっきを施して形成されるため、その開口性や経済性を考慮すると、形成され得るスルーホール開口径の下限は３００μｍ程度であり、現在の電子産業界の要請を満足するような超高密度配線を実現するためには、５０〜２５０μｍ程度のより小さな開口径と、より狭いスルーホールランドピッチを得るための技術開発が望まれている。
【０００６】
そこで、本発明者らは、硬質材料からなるコア材の片面または両面に導体回路を有し、その片面からコア材を貫通して導体回路に達する開口内に導電性物質を充填したビアホールを形成してなる回路基板の複数枚を互いに積層し、接着剤を介して一括して加熱プレスすることにより多層化基板を形成すれば、多層化基板にスルーホールを設けることなく、多層化基板内の導体回路同士、および多層化基板内の導体回路と多層化基板上に形成したビルドアップ配線層との電気的接続が、多層化基板に形成した充填ビアホールと、その直上に形成したビルドアップ配線層内のビアホールとを介して十分に確保できることを知見し、さらに、
ビルドアップ配線層の最も外側に位置する導体回路の一部をはんだパッドに形成し、そのはんだパッドに対してＬＳＩ等の半導体チップを含んだ電子部品に接続できる導電性バンプを配設し、さらに、多層化基板の外側に露出するビアホール直上の導体回路に対して、あるいはビアホールから露出する導電性物質の一部をはんだパッドに形成しそのはんだパッドに対して、マザーボードに直接的に接続できる導電性ピンまたは導電性ボールを配設することによって高密度配線および電子部品の高密度実装化が可能となることを知見した。
本発明の目的は、このような高密度配線および高密度実装化に有利な多層回路基板を提供することにある。
【０００７】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、本発明の多層回路基板は、
内層に導体回路を有する多層化基板の一方の表面上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層化基板は、硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が、接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の最も外側の導体層表面には、ビアホール直上に位置して、ＬＳＩ等の半導体チップを含む電子部品に接続されるはんだバンプが配設され、また上記多層化基板の他方の表面に露出する導体回路上には、上記充填ビアホールの直上に位置して、マザーボードに接続される導電性ピンまたは導電性ボールが配設されており、
上記多層化基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする。
上記多層化基板を構成する各回路基板のビアホール形成用開口内に充填される導電性物質は、金属粒子と、熱硬化性樹脂または熱可塑性樹脂とからなる導電性ペースト、もしくは電解めっき処理によって形成された電解銅めっきであることが望ましい。
【０００８】
また、上記多層化基板を構成する各回路基板には、そのビアホール位置に対応して、そのビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体が形成されており、その突起状導体は、導電性ペーストから形成されることが望ましい。
【０００９】
さらに、上記ビルドアップ配線層のビアホールの一部は、上記多層化基板に形成されたビアホールの直上に位置して、そのビアホールに直接接続されていることが望ましい。
【００１０】
また、上記多層化基板を構成する各回路基板の絶縁性基材は、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材、から選ばれるいずれかの硬質基材から形成されることが望ましく、厚さが２０〜１００μｍのガラス布エポキシ樹脂基材から形成されることがさらに望ましい。
【００１１】
このようなガラス布エポキシ樹脂基材から形成された絶縁性基材に形成される充填ビアホール径は、５０〜２５０μｍであることが望ましい。
【００１２】
上記ビアホールは、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ms以上、ショット数が３〜５０の条件で、ガラス布エポキシ樹脂基材の表面に照射される炭酸ガスレーザによって形成された開口に対して形成されることが望ましい。
【００１３】
【発明の実施の形態】
本発明は、内層に導体回路を有する多層化基板の一方の表面上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層化基板は、硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が、接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の最も外側の導体層表面には、ビアホール直上に位置して、ＬＳＩ等の半導体チップを含む電子部品に接続されるはんだバンプが配設され、また上記多層化基板の他方の表面に露出する導体回路上には、上記充填ビアホールの直上に位置して、マザーボードに接続される導電性ピンまたは導電性ボールが配設されており、
上記多層化基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有している点に特徴がある。
【００１４】
このような本発明の構成によれば、支持材となる多層化基板にスルーホールを設けることが不要となるので、従来技術に比べてランドなどのパッド配設の自由度が向上する。その結果、充填ビアホールを高密度に設けることができるので、多層化基板内における配線の高密度化が可能となり、こうして高密度化されたビアホールを介して、外層のビルドアップ配線層が多層化基板内の導体回路と十分な接続を確保することが可能になり、高密度配線化が可能となる。
【００１５】
また、ビルドアップ配線層内に高密度に形成されたビアホールを有する導体層のうち、最も外側に位置するソルダーレジスト層に形成された開口内に露出する導体層（導体パッド）に対して導電性バンプを配設し、多層化基板のビルドアップ配線層が形成されない側の表面に露出するビアホール直上の導体パッドに対して導電性ピンまたは導電性ボールを配設するので、ビルドアップ配線層が、このような導電性バンプ、導電性ピンまたは導電性ボールを介して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに最短の配線長で接続され、高密度配線化および電子部品の高密度実装化が可能となる。
【００１６】
本発明において、多層化基板を構成する各回路基板は、従来のような半硬化状態のプリプレグではなく、完全に硬化した硬質の樹脂材料から形成された絶縁性樹脂基材から形成される。
【００１７】
このような絶縁性基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッド（硬質）な積層基材が使用され、ガラス布エポキシ樹脂基材が最も望ましい。
【００１８】
上記絶縁性基材上に導体回路を形成する場合には、絶縁性基材上に銅箔を加熱プレスによって圧着させる工程において、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれが最小限度に抑えられ、ビアランド径を小さくでき、その結果、配線ピッチを小さくして配線密度を向上させることができる。
【００１９】
また、硬化された樹脂基材を絶縁性基材として用いるので、基材の厚みを実質的に一定に保つことができ、ひいてはビアホール形成用開口を形成する際のレーザ加工条件の設定が容易となる。
【００２０】
上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると微細なビアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００２１】
また、上記範囲の厚さを有するガラスエポキシ基板上に形成されるビアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が0.５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００２２】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、あるいは必要に応じて、半硬化状態の樹脂接着剤層を介して樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
前者の方法は、片面に予め銅箔を貼り付けた絶縁性基材に銅箔の反対側からレーザ照射を行なうことによって、非貫通孔を設け、その非貫通孔内に銅箔をめっきリードとして電解めっき層を充填した後、エッチング処理することによって片面回路基板を製作する場合、あるいは片面銅張積層板をエッチング処理して導体回路を予め形成した絶縁性基材にレーザ照射により非貫通孔を設け、その非貫通孔内に銅箔をめっきリードとして電解めっき層を充填することによって片面回路基板を製作する場合に採用され、後者は、絶縁性基材に予めレーザ照射により貫通孔を設け、その貫通孔を導電性ペーストで充填した後に、絶縁性基材の両面に銅箔を貼り付け、エッチング処理することによって両面回路基板を製作する場合に採用される。
この樹脂接着剤は、銅箔を絶縁性基材の表面に接着するためのものであり、たとえば、ビスフェノールＡ型エポキシ樹脂から形成され、その厚みは１０〜５０μｍの範囲が好ましい。
【００２３】
上記絶縁性基材上にあるいはその絶縁性基材上に形成した樹脂接着剤層の上に貼付けられた樹脂フィルムは、ビアホール形成用の開口内に電解めっきを充填してビアホールを形成する際の保護フィルムとして、あるいは開口内に導電性ペーストを充填してビアホールと突起状導体を形成する際の、あるいは電解めっき層の上に導電性ペーストを充填して電解めっき層の直上に突起状導体（バンプ）を形成する際の印刷用マスクとして機能し、導電性物質の充填後は、絶縁性基材あるいは接着剤層から剥離されるような粘着剤層を有する。
この樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
【００２４】
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００２５】
上記絶縁性基材に形成した開口内部に充填される導電性物質としては、電解めっき処理によって形成される金属めっきや導電性ペーストが好ましい。
導電性ペーストは、工程をシンプルにして、製造コストを低減させ、歩留まりを向上させる点では好ましいが、接続信頼性の点から金属めっきがより好ましい。
【００２６】
上記導電性ペーストとしては、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。
上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
このような導電性ペーストとしては、金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂と、ポリフェニレンスルフイド（ＰＰＳ）などの熱可塑性樹脂とを加えた有機系導電性ペーストが望ましい。
【００２７】
上記絶縁性基材の片面または両面に形成される導体回路は、厚さが５〜１８μｍの銅箔を半硬化状態に保持された樹脂接着剤層を介して熱プレスした後、適切なエッチング処理をすることによって形成されるのが好ましい。このような熱プレスは、適切な温度および加圧力のもとで行なわれる。より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
【００２８】
このような導体回路が硬質の絶縁性基材の両面に形成されるような回路基板は、多層コア基板のコアとして適切であるが、各ビアホールに対応した基板表面には、導体回路の一部としてのビアランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
【００２９】
また、導体回路が硬質の絶縁性基材の片面に形成されるような回路基板は、それらの複数枚を順次重ね合わせて多層化基板とすることができるだけでなく、両面回路基板をコアとし、その両側に積層される積層用回路基板として適切であり、ビアホールに充填された導電性物質の位置の真上に突起状導体が形成されることが好ましい。
【００３０】
上記突起状導体は、導電性ペーストや低融点金属から形成されることが好ましく、各回路基板を積層して、一括して加熱プレスする工程において、導電性ペーストあるいは低融点金属が熱変形するので、前記ビアホール内に充填される導電性物質の高さのばらつきを吸収することができ、それ故に、接続不良を防止して接続信頼性に優れた多層化基板を得ることができる。
このような突起状導体は、ビアホール内に充填される導電性ペーストと同一の材料で、しかも同一の充填工程によって形成することもできる。
【００３１】
さらに、多層化基板上に形成するビルドアップ配線層を、後述するような樹脂の塗布および硬化によって形成する場合には、多層化基板の表面に設けた導体回路の表面には、粗化層が形成されていることが有利である。
その理由は、多層化基板上に積層されるビルドアップ配線層内の層間樹脂絶縁層やビアホールとの密着性を改善することができるからである。
とくに、導体回路の側面に粗化層が形成されていると、その導体回路側面と層間樹脂絶縁層との密着不足によってこれらの界面を起点として層間樹脂絶縁層に向けて発生するクラックを抑制することができる。
【００３２】
一方、ビルドアップ配線層を、後述するような樹脂フィルムの積層および加熱加圧による硬化によって形成する場合には、粗化層の形成は必ずしも必要でない。
【００３３】
このような導体回路の表面に形成される粗化層の厚さは、 ０．１〜１０μｍがよい。この理由は、厚すぎると層間ショートの原因となり、薄すぎると被着体との密着力が低くなるからである。
この粗化層としては、有機酸と第二銅錯体の混合水溶液で処理して形成したもの、あるいは銅−ニッケル−リン針状合金のめっき処理にて形成したものがよい。
【００３４】
これらの粗化処理のうち、有機酸−第二銅錯体の混合水溶液を用いた処理では、スプレーやバブリングなどの酸素共存条件下で次のように作用し、導体回路である銅などの金属箔を溶解させる。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
Ａは錯化剤（キレート剤として作用）、ｎは配位数である。
【００３５】
この処理で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅などを酸化するための酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。なかでもイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールなどがよい。
このアゾール類の第二銅錯体の含有量は、１〜１５重量％がよい。この範囲内にあれば、溶解性および安定性に優れるからである。
【００３６】
また、有機酸は、酸化銅を溶解させるために配合させるものである。
具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸から選ばれるいずれか少なくとも１種がよい。
この有機酸の含有量は、０．１〜３０重量％がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。
なお、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。
また、有機酸に加えて、ホウフッ酸、塩酸、硫酸などの無機酸を添加してもよい。
【００３７】
この有機酸−第二銅錯体からなるエッチング液には、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオンなどを加えてもよい。このハロゲンイオンは、塩酸、塩化ナトリウムなどを添加して供給できる。
【００３８】
ハロゲンイオン量は、０．０１〜２０重量％がよい。この範囲内にあれば、形成された粗化層は層間樹脂絶縁層との密着性に優れるからである。
この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製する。
【００３９】
また、銅−ニッケル−リンからなる針状合金のめっき処理では、硫酸銅１〜４０ｇ／ｌ、硫酸ニッケル 0.１〜６.0 ｇ／ｌ、クエン酸１０〜２０ｇ／ｌ、次亜リン酸塩１０〜１００ ｇ／ｌ、ホウ酸１０〜４０ｇ／ｌ、界面活性剤００１〜１０ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
【００４０】
本発明においては、多層化基板は、上記片面または両面に導体回路を有する回路基板の複数枚を積層して、それらを一括して加熱加圧することによって形成されるが、その多層化基板上に形成されるビルドアップ配線層を構成する層間樹脂絶縁層は、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。
【００４１】
熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレンエーテル（ＰＰＥ）などが使用できる。
熱可塑性樹脂としては、フェノキシ樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂などが使用できる。
熱硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ樹脂−ＰＥＳ、エポキシ樹脂−ＰＳＦ、エポキシ樹脂−ＰＰＳ、エポキシ樹脂−ＰＰＥＳ、エポキシ樹脂−フェノキシ樹脂、フェノール樹脂−フェノキシ樹脂などが使用できる。
【００４２】
また本発明において、ビルドアップ配線層を構成する層間樹脂絶縁層は、ポリオレフィン系樹脂等の所望枚数の樹脂フィルムを積層し、加熱プレスした後、熱硬化させて一体化させて形成することができる。
ポリオレフィン系樹脂層の厚さは、５〜２００μｍの範囲が望ましい。その理由は、５μｍ未満では層間絶縁の確保が難しく、２００μｍを超えるとレーザ加工による開口を形成し難くなるからである。
【００４３】
また本発明において、ビルドアップ配線層を構成する層間樹脂絶縁層としては、無電解めっき用接着剤を用いることができる。
この無電解めっき用接着剤としては、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、硬化処理によって酸あるいは酸化剤に難溶性となる未硬化の耐熱性樹脂中に分散されてなるものが最適である。この理由は、酸や酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面が形成できるからである。
粗化面の深さは、０．１〜２０μｍがよい。密着性を確保するためである。また、セミアディティブプロセスにおいては、０．１〜５μｍがよい。密着性を確保しつつ、無電解めっき膜を除去できる範囲だからである。
【００４４】
上記無電解めっき用接着剤において、特に硬化処理された前記耐熱性樹脂粒子としては、(1)平均粒径が１０μｍ以下の耐熱性樹脂粉末、(2)平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、(3)平均粒径が２〜１０μｍの耐熱性樹脂粉末と平均粒径が２μｍ以下の耐熱性樹脂粉末との混合物、(4)平均粒径が２〜１０μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、(5)平均粒径が０．１〜０．８μｍの耐熱性樹脂粉末と平均粒径が０．８μｍを超え２μｍ未満の耐熱性樹脂粉末との混合物、(6)平均粒径が０．１〜１０μｍの耐熱性樹脂粉末、から選ばれるいずれか少なくとも１種を用いることが望ましい。
また上記樹脂粒子の代わりに金属粒子や無機粒子を用いてもよく、さらにそれらの複数種類を適宜混合して用いてもよい。より複雑なアンカーを形成できるからである。
上記無電解めっき用接着剤で使用される耐熱性樹脂は、前述の熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。
【００４５】
本発明において、多層コア基板上に形成された導体回路とビルドアップ配線層内の導体回路との電気的接続は、層間樹脂絶縁層内に形成したビアホールで接続することができる。この場合、ビアホールは、めっき膜や充填材で充填してもよい。
【００４６】
以下、本発明の多層回路基板を製造する一例について、添付図面を参照にして具体的に説明する。なお、以下に述べる方法において、多層化基板上へのビルドアップ配線層の形成は、セミアディティブ法によって行う。
【００４７】
（Ａ）多層化基板の形成
(1) まず多層化基板を構成する両面回路基板を形成する。そのコア材としては、完全に硬化した絶縁性基材が使用される。この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッド（硬質）な積層基材が使用され、ガラス布エポキシ樹脂基材が最も好ましい。
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは強度が低下して取扱いが難しくなり、６００μｍを超えると微細なビアホールの形成および導電性物質の充填が難しくなるからである。
【００４８】
このような絶縁性基材１０の両面に半硬化状態の接着剤、すなわちＢステージの接着剤層１２を設け(図１(a)参照)、さらに、その接着剤層１２の上に保護フィルム１４を貼付ける（図１(b)参照）。
上記接着剤層１２は導体回路を形成する銅箔を接着するためのものであり、たとえば、エポキシ樹脂ワニスが使用され、その層厚は１０〜５０μｍの範囲が好ましい。
また上記保護フィルム１４は、後述する導電性ペーストの印刷用マスクとして使用され、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。
前記ＰＥＴフィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【００４９】
(2) ついで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上からレーザ照射を行って、絶縁性基材を貫通するビアホール形成用開口１６を形成する（図１(ｃ)参照）。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われる。加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得る開口１６の開口径は、５０〜２５０μｍであることが望ましい。
その後、開口１６の内壁面に残留する樹脂を取り除くために、酸素プラズマ放電処理、コロナ放電処理等のデスミア処理を行うことが、接続信頼性確保の点で望ましい。
【００５０】
(3) 次に、前記(2)の工程においてＰＥＴフィルム１４に形成された開口からビアホール形成用開口１６内に、導電性ペースト１８を印刷によって充填し、あるいは基板上の金属箔をめっきリードとして電解めっき処理を施して、開口１６内に電解めっき層を充填してビアホール２０を形成する（図１(ｄ)参照）。
この際、ＰＥＴフィルム１４は、印刷用マスクあるいはめっき保護フィルムとして機能する。
【００５１】
上記導電性物質の充填方法には、(1)絶縁性基材を貫通して形成された開口１６の上部をわずかに残して開口内の隙間のほとんど全てに、めっき処理による金属めっきを充填した後、ＰＥＴフィルム１４を貫通して形成された開口および接着剤層１２を貫通して形成された開口内の隙間の全てに導電性ペーストを充填するやり方と、(2)絶縁性基材を貫通して形成された開口１６と、ＰＥＴフィルム１４を貫通して形成された開口と、接着剤層１２を貫通して形成された開口内の隙間の全てに導電性ペーストを充填するやり方があるが、この実施形態においては、(2)の方法を採用する。
上記めっき処理としては電解めっき処理が好ましく、とくに、電解銅めっき処理によって形成された電解銅めっきが好ましい。
また上記導電性ペーストは、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。
上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
このような導電性ペーストとしては、金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂、ポリフェニレンスルフイド（ＰＰＳ）などの熱可塑性樹脂を加えた有機系導電性ペーストが望ましい。
【００５２】
また、上記導電性ペーストに代えて、低融点金属である半田ペーストを用いて印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により、導電性物質を開口内に形成することもでき、低融点金属としては、Ｐｂ−Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用することができる。
【００５３】
(4) その後、ＰＥＴフィルム１４を接着剤層１２の表面から剥離させたのち（図１(ｅ)参照）、銅箔２２を樹脂接着剤層１２を介して絶縁性基材１０の両面に熱プレスによって圧着して、樹脂接着剤層１２を硬化させる（図１(f)参照）。
その際、銅箔２２は硬化した樹脂接着剤層１２を介して絶縁性基材１０に接着され、導電性ペースト１８は接着剤層１２を貫通して銅箔２２と電気的に接続される。
銅箔２２の厚さは、５〜１８μｍが望ましい。その理由は、レーザ加工で絶縁性基材にビアホール形成用開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、回路パターンにアンダーカットが形成されるためファインパターンを形成し難いからである。
【００５４】
(5) ついで、銅箔２２上にエッチング保護フィルムを貼付して、所定パターンのマスクを披覆した後、エッチング処理を行って導体回路２４（ビアランドを含む）を形成する（図１(g)参照）。
この処理工程においては、先ず、銅箔２２の表面に感光性ドライフィルムレジストを貼付するか、液状感光性レジストを塗布した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成した後、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体パターン２４を形成する。
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも１種の水溶液が望ましい。
上記銅箔２２をエッチングして導体回路２４を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔２２の表面全面をエッチングして厚さを１〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がビアホール径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００５５】
(6) エッチング処理の後、(5)の工程において形成した導体回路２４の表面を粗化処理して（粗化層の表示は省略する）、コア用回路基板３０を形成する。
この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００５６】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路を溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【００５７】
この式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
またエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体１０重量部、グリコール酸７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
【００５８】
(7) 次に、前記(6)の工程にて形成したコア用回路基板に積層される片面回路基板を製造する。この積層用片面回路基板の製造に当たって、片面に金属層４２の形成された絶縁性基材４０を出発材料として用いる。
使用する絶縁性基材４０としては、コア用回路基板と同様に、完全に硬化した樹脂材料から形成され、たとえば、ガラス布エポキシ樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミド−トリアジン樹脂基材から選ばれるリジッド（硬質）な積層基材が使用される。特に、ガラス布エポキシ樹脂基材が好ましい。
また、絶縁性基材４０の一方の表面に形成された金属層４２は、銅箔を使用できる。銅箔は密着性改善のため、マット処理されていてもよく、また絶縁性基材４０の表面に、金属を蒸着した後、電解めっき処理を施して形成した銅めっきを、金属層４２とすることもできる。
【００５９】
上記絶縁性基材４０の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに電気的絶縁性に対する信頼性が低くなり、６００μｍを超えると、微細なビアホールの形成および導電性物質の充填が難しくなるからである。
一方、金属層４２の厚さは、５〜１８μｍが望ましい。その理由は、レーザ加工で絶縁性基材にビアホール形成用開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
上記絶縁性基材４０および金属層４２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、金属層４２がエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００６０】
(8) 次に、絶縁性基材４０の金属層４２形成面と反対側の表面に保護フィルム４４を貼付する（図２(a)参照）。
この保護フィルム４４は、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。
【００６１】
(9) ついで、絶縁性基材４０の保護フィルム４４上からレーザ照射を行って、保護フィルム４４および絶縁性基材４０を貫通して金属層４２に至るビアホール形成用開口４６を形成する（図２(b)参照）。この開口４６の形成は、パルス発振型炭酸ガスレーザ加工装置によって行われる。
このようなビアホール形成用開口４６の加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲であることが望ましく、このような加工条件のもとで形成される開口４６の開口径は、５０〜２５０μｍであることが望ましい。
その後、開口４６の内壁面に残留する樹脂を取り除くために、酸素プラズマ放電処理、コロナ放電処理等のデスミア処理を行うことが、接続信頼性確保の点で望ましい。
【００６２】
(10) 次に、レーザ加工で形成したビアホール形成用開口４６内に、導電性物質４８を充填してビアホール４９を形成する。
このような導電性物質４８は、上記(3)の工程と同様に、導電性ペーストの充填あるいは電解めっき処理による金属めっきの充填により形成されるのが好ましい。
【００６３】
(11) その後、絶縁性基材４０に貼付した保護フィルム４４の上に、さらにエッチング保護フィルム５０を貼付し（図２(ｃ)参照）、一方、金属層４２には所定パターンのマスクで披覆した後、上記(5)の工程にしたがうエッチングを行って、導体回路５２を形成する（図２(d)参照）。
この処理工程においては、先ず、金属層４２の表面に感光性ドライフィルムレジストを貼付するか、液状感光性レジストを塗布した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成した後、エッチングレジスト非形成部分の金属層４２をエッチングして導体パターン５２を形成する。
【００６４】
(12)エッチング処理の後、保護フィルム４４および５０を剥離し（図２(e)参照）、必要に応じて、導体回路５２の表面を粗化処理する。この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためであり、その粗化処理方法は、上記(6)の工程にしたがって行う。
【００６５】
絶縁性基板４０から保護フィルム５０を剥離した状態においては、開口４６内に充填した導電性物質４８は、絶縁性基板４０の表面から保護フィルム４４の厚さ分だけ突出しており、この突出部分５３（以下、「突起状導体」という）の高さは、１０〜４０μｍの範囲が望ましい。その理由は、１０μｍ未満では、接続不良を招きやすく、４０μｍを越えると抵抗値が高くなると共に、加熱プレス工程において突起状導体が熱変形した際に、絶縁性基板の表面に沿って拡がりすぎるので、ファインパターンが形成できなくなるからである。
また、上記導電ペーストから形成される突起状導体は、プレキュアされた状態であることが望ましい。その理由は、突起状導体は半硬化状態でも硬いので、後述するような積層プレスの段階で軟化した有機系接着剤層を貫通し、積層される他の回路基板のビアホールと電気的接触が可能となるからである。また、加熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、突起状導体の高さのばらつきを是正することができる。
【００６６】
(13) 次いで、絶縁性基材４０の突起状導体５３側の表面に樹脂接着剤５４を塗布する（図２(ｆ)参照）。
上記積層用回路基板は、それらの複数枚が相互に積層接着されたり、予め製造されたコア用回路基板に積層接着されたりして多層化されるが、接着剤はこのような積層段階で使用される。
例えば、絶縁性基材４０の突起状導体５３側の表面全体および／または導体回路５２側の表面全体に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層５４として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００６７】
前記接着剤層５４は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００６８】
上記導体回路の形成直後に、その導体回路５２やビアホール４９の検査が可能であり、積層する前に不良個所の有無を検査することかできる。上記コア用片面回路基板に対する積層段階では、不良のない片面回路基板のみを用いることができるので、多層化基板、ひいては多層回路基板を高い歩留まりで製造することができる。
【００６９】
（Ｂ）上記(1)〜(13)の工程によって製造された複数の両面および片面回路基板、たとえば４枚の回路基板を相互に積層して多層化基板を製造する。
(1) まず、コア用両面回路基板３０と積層用片面回路基板３２、３４および３６を互いに対向するように積層する(図３参照)。この重ね合わせは、隣接する片面回路基板の突起状導体５３と導体回路５２とが、対向するような位置に配置することにより行なわれる、すなわち、各回路基板の周囲に設けられたガイドホールにガイドピン（図示せず）を挿通することにより、位置合わせしながら行なわれる。また、位置合わせは、画像処理にて行ってもよい。
【００７０】
(2) 上記積層された４層基板を、熱プレスを用いて１５０〜２００℃で加熱し、０．５〜１０ＭＰａ、望ましくは２〜５ＭＰａで加熱プレスすることにより、回路基板３０〜３６を、１度のプレス成形により一体化し、多層化基板６０を得る（図４参照）。
ここでは、先ず、加圧されることで、積層用片面回路基板３２の突起状導体５３が、未硬化の接着剤５４を周囲に押し出し、その突起状導体５３がコア用両面回路基板３０の導体回路５２に当接して両者の電気的接続がなされる。同様に、積層用片面回路基板３４の突起状導体５３が積層用片面回路基板３６の導体回路５２と当接して両者の電気的接続がなされ、積層用片面回路基板３６の突起状導体５３は、コア用両面回路基板３０の導体回路５２に当接して両者の電気的接続がなされる。
【００７１】
さらに、加圧と同時に加熱することで、各回路基板３０〜３６の接着剤層５４が硬化し、隣接する片面回路基板との間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。
このように、積層された４層の回路基板を一括して加熱加圧しながら、各回路基板の突起状導体を接着剤層に嵌入・貫通せしめて、その突起状導体と対向する前記導体回路に接続させて一体化することにより、多層化基板６０が製造される。
上述した実施形態では、４層の回路基板を用いて多層化したが、３層、５層あるいは６層を超える多層化基板の製造にも適用できる。
【００７２】
（Ｃ）ビルドアップ配線層の形成
上記(Ａ)および(Ｂ)の工程によって形成された多層化基板６０の片面に、ビルドアップ配線層を形成する。図５においては、多層化基板６０を構成する両面および片面回路基板の図示は、簡単化の目的ですべて省略する（図５（ａ）参照）。
(1) 多層化基板６０の片面にある導体回路５２の表面に銅−ニッケル−リンからなる粗化層６２を形成する（図５（ｂ）参照）。
この粗化層６２は、無電解めっきにより形成される。この無電解めっき水溶液の液組成は、銅イオン濃度、ニッケルイオン濃度、次亜リン酸イオン濃度が、それぞれ２．２×１０−２〜４．１×１０−２ ｍｏｌ／ｌ、２．２×１０−３〜４．１×１０−３ｍｏｌ／ｌ、０．２０〜０．２５ｍｏｌ／ｌであることが望ましい。
この範囲で析出する被膜の結晶構造は針状構造になるため、アンカー効果に優れるからである。この無電解めっき水溶液には上記化合物に加えて錯化剤や添加剤を加えてもよい。
粗化層の形成方法としては、前述したように、銅−ニッケル−リン針状合金めっきによる処理、酸化−還元処理、銅表面を粒界に沿ってエッチングする処理にて粗化面を形成する方法などがある。
【００７３】
(2) 次に、前記(1)で作製した粗化層を有する多層化基板６０の上に、層間樹脂絶縁層６４を形成する（図５（ｃ））。
特に本発明では、後述するビアホール７０を形成する層間樹脂絶縁材として、熱硬化性樹脂と熱可塑性樹脂の複合体を樹脂マトリックスとした無電解めっき用接着剤を用いることが望ましい。また、半硬化状態の樹脂フィルムを積層して用いてもよい。
【００７４】
(3) 前記(2)で形成した無電解めっき用接着剤層を乾燥した後、ビアホール形成用の開口部６５を設ける（図５（ｄ））。
感光性樹脂の場合は、露光，現像してから熱硬化することにより、また、熱硬化性樹脂の場合は、熱硬化したのちレーザ加工することにより、前記接着剤層６４にビアホール形成用の開口部６５を設ける。
【００７５】
(4) 次に、硬化した前記接着剤層６４の表面に存在するエポキシ樹脂粒子を酸あるいは酸化剤によって分解または溶解して除去し、接着剤層表面に粗化処理を施して粗化面６６とする（図５（ｅ））。
ここで、上記酸としては、リン酸、塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸があるが、特に有機酸を用いることが望ましい。粗化処理した場合に、ビアホールから露出する金属導体層を腐食させ難いからである。
一方、上記酸化剤としては、クロム酸、過マンガン酸塩（過マンガン酸カリウムなど）を用いることが望ましい。
【００７６】
(5) 次に、接着剤層６４表面の粗化面６６に触媒核を付与する。
触媒核の付与には、貴金属イオンや貴金属コロイドなどを用いることが望ましく、一般的には、塩化パラジウムやパラジウムコロイドを使用する。なお、触媒核を固定するために加熱処理を行うことが望ましい。このような触媒核としてはパラジウムがよい。
【００７７】
(6) さらに、（無電解めっき用）接着剤層６４の表面に無電解めっきを施し、粗化面全域に追従するように、無電解めっき膜６７を形成する（図５（ｆ））。このとき、無電解めっき膜６７の厚みは、０．１〜５μｍの範囲が好ましく、より望ましくは０．５〜３μｍとする。
次に、無電解めっき膜６７上にめっきレジスト６８を形成する（図６（ａ))。めっきレジスト組成物としては、特にクレゾールノボラック型エポキシ樹脂やフェノールノボラック型エポキシ樹脂のアクリレートとイミダゾール硬化剤からなる組成物を用いることが望ましいが、他に市販品のドライフィルムを使用することもできる。
【００７８】
(7) さらに、無電解めっき膜６７上のめっきレジスト非形成部に電解めっきを施して、上層導体回路７２を形成すべき導体層を設けると共に開口６５内部に電解めっき膜６９を充填してビアホール７０を形成する（図６（ｂ））。
この時、開口５の外側に露出する電解めっき膜９の厚みは、５〜３０μｍが望ましい。ここで、上記電解めっきとしては、銅めっきを用いることが望ましい。
【００７９】
(8) さらに、めっきレジスト６８を除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜を溶解除去して、独立した上層導体回路７２と充填ビアホール７０とする。
【００８０】
(9) 次に、上層導体回路７２の表面に粗化層７４を形成する。
粗化層７４の形成方法としては、エッチング処理、研磨処理、酸化還元処理、めっき処理がある。
これらの処理のうち、酸化還元処理は、ＮａＯＨ（２０ｇ／ｌ）、ＮａＣｌＯ2（５０ｇ／ｌ）、ＮａＰＯ４（１５．０ｇ／ｌ）を酸化浴（黒化浴）とし、ＮａＯＨ（２．７ｇ／ｌ）、ＮａＢＨ４(１．０ｇ／ｌ）を還元浴とする。また、銅−ニッケル−リン合金層からなる粗化層は、無電解めっき処理による析出により形成される。
【００８１】
この合金の無電解めっき液としては、硫酸銅１〜４０ｇ／ｌ、硫酸ニッケル０．１ 〜６．０ｇ／ｌ、クエン酸１０〜２０ｇ／ｌ、次亜リン酸塩１０〜１００ｇ／ｌ、ホウ酸１０〜４０ｇ／ｌ、界面活性剤０．０１〜１０ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
さらに、この粗化層７４の表面をイオン化傾向が銅より大きくチタン以下である金属もしくは貴金属の層にて被覆する。
スズの場合は、ホウフッ化スズ−チオ尿素、塩化スズ−チオ尿素液を使用する。このとき、Ｃｕ−Ｓｎの置換反応により０．１〜２μｍ程度のＳｎ層が形成される。貴金属の場合は、スパッタや蒸着などの方法が採用できる。
【００８２】
(10) 次に、この基板上に層間樹脂絶縁層として、無電解めっき用接着剤層７６を形成する。
(11) さらに、前記工程(3)〜(9)を繰り返して、ビアホール７０の真上に他のビアホール８０を設けると共に上記上層導体回路７２よりもさらに外側に上層導体回路８２および粗化層８４を設ける（図６（ｃ）参照）。このビアホール８０の表面は、はんだパッドとして機能する導体パッドに形成される。
【００８３】
(12) 次いで、こうして得られた配線基板の外表面に、ソルダーレジスト組成物９０を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体層のうちはんだパッド（導体パッド、ビアホールを含む）部分を露出させた開口９１を形成する（図７（ａ）参照）。
ここで、露出する開口の開口径は、はんだパッドの径よりも大きくすることができ、はんだパッドを完全に露出させてもよい。また、逆に前記開口の開口径は、はんだパッドの径よりも小さくすることができ、はんだパッドの縁周をソルダーレジスト層９０で被覆することができる。この場合、はんだパッドをソルダーレジスト層９０で抑えることができ、はんだパッドの剥離を防止できる。
【００８４】
(13) さらに、前記ソルダーレジスト層９０の開口部９１から露出した前記はんだパッド部上に「ニッケル−金」からなる金属層を形成する。
ニッケルめっき層９２は１〜７μｍが望ましく、金めっき層９４は０．０１〜０．０６μｍがよい。この理由は、ニッケルめっき層９２は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金めっき層９４は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【００８５】
(14) さらに、多層化基板の片面に形成したビルドアップ配線層の最も外側に位置するソルダーレジスト層の一方に形成した開口部９１（上方に位置する開口部）から露出する導体回路（はんだパッド）上には、はんだ体を供給してはんだバンプ９６を形成するとともに、多層化基板のビルドアップ配線層が形成されない側の表面に露出した導体回路５２（はんだパッド）上には、はんだ体を供給してＴピン９８又ははんだボール１００を形成することによって、多層回路基板が製造される（図７（ｂ）参照）。
【００８６】
はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることにより、はんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。一方、印刷法は、パッドに相当する箇所に貫通孔を設けた印刷マスク（メタルマスク) を基板に載置し、はんだペーストを印刷して加熱処理する方法である。はんだとしては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
【００８７】
なお、導電性バンプ９６を形成するはんだ体としては、融点が比較的に低いスズ／鉛はんだ（融点１８３℃）やスズ／銀はんだ（融点２２０℃）を用い、導電性ピン９８や導電性ボール１００を接続するはんだ体としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモンはんだ、スズ／銀はんだ、スズ／銀／銅はんだを用いることが好ましい。
【００８８】
【実施例】
（実施例１）
（１）エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を基板として用いて、両面回路基板を製作する。この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは、１２μｍであった。
この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、フィルム自体の厚みが１２μｍのＰＥＴフィルム１４をラミネートする。
【００８９】
（２）次いで、ＰＥＴフィルム１４上からパルス発振型炭酸ガスレーザを照射して銅箔１２に達するビアホール形成用の非貫通孔１６を形成し、さらに銅箔１２をめっきリードとして電解銅めっき処理を施して、非貫通孔１６上部にわずかの隙間を残してその非貫通孔内部に電解銅めっき１８を充填して、充填ビアホール２０を形成する。
【００９０】
この実施例においては、ビアホール形成用の非貫通孔の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのビアホール形成用の開口を形成した。
【００９１】
（３）ＰＥＴフィルム１４を印刷用マスクとして、レーザ照射により形成された開口から、充填ビアホール２０の上部に残った隙間に導電性ペースト２２を充填した。
【００９２】
（４）ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離すると、絶縁性基材１０のビアホール２０側の表面に、ビアホール２０の真上に突起状導体２４が形成される。さらに、エポキシ樹脂接着剤を突起状導体側の全面に塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの接着剤層２６を形成した後、厚さ１２μｍの銅箔２８を、加熱温度１８０℃、加熱時間７０分、圧力２ＭＰａ、真空度２．５×１０３Ｐａの条件のもとで、接着剤層２６上に加熱プレスする。
【００９３】
（５）その後、基板両面の銅箔１２および２８に適切なエッチング処理を施して、導体回路３０および３２（ビアランドを含む）を形成して、コア用両面回路基板３４を作製した。
【００９４】
（６）次に、積層用の片面回路基板を作製する。この回路基板は両面回路基板と同様に、片面銅張積層板を基板として用いる。絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは、１２μｍである。この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、フィルム自体の厚みが１２μｍのＰＥＴフィルム１４をラミネートする。
【００９５】
（７）ついで、上記（２）および（３）の工程にしたがった処理を行って、充填ビアホール２０のわずかな隙間に導電性ペースト２２を充填して、突起状導体４４を形成する。
【００９６】
（８）上記ＰＥＴフィルム１４を覆って、エッチング保護フィルムとしての厚さ２２μｍのＰＥＴフィルム２５を貼付けた後、絶縁性基材１０の充填ビアホール２０と反対側の表面に貼付けた銅箔１２に適切なエッチング処理を施して、導体回路４０を形成する。
【００９７】
（９）その後、ＰＥＴフィルム１４および２５をすべて絶縁性基材１０から剥離すると、絶縁性基材１０のビアホール２０側の表面に、ビアホール２０の真上に突起状導体４４が形成される。さらに、エポキシ樹脂接着剤を突起状導体側の全面に塗布してプレキュアして、多層化のための接着剤層４６を形成する。このような積層用片面回路基板を３枚作製する。
【００９８】
（１０）上記（１）〜（９）の処理によって形成された、１層の両面回路基板３４をコアとして、その両面に対して３層の片面回路基板５０、５２および５４を所定の位置にスタックし（図３参照）、真空熱プレスを用いて１８０℃の温度で積層プレスして全層がＩＶＨ構造を有する多層コア基板６０を作成した（図４参照）。
このように製造された多層コア基板６０においては、Ｌ/Ｓ=７５μｍ/７５μｍ、ランド径が２５０μｍ、ビアホール口径が１５０μｍ、導体層の厚みが１２μｍ、そして絶縁層の厚みが７５μｍであった。
本発明の多層回路基板は、上記多層コア基板６０の片面にビルドアップ配線層を形成することによって製作されるので、ビルドアップ配線層の形成前に、多層コア基板６０の片面に保護フィルム（図示を省略）を貼り付けておく。
【００９９】
（１１）次に、片面に保護フィルムを貼り付けた多層コア基板６０を、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電解めっき液に浸漬して、多層コア基板６０の片側の導体回路４０の表面に厚さ３μｍの銅−ニッケル−リンからなる粗化層６２を形成した。次いで、その基板を水洗いし、０．１ｍｏｌ／ｌホウふっ化スズ−１．０ｍｏｌ／ｌチオ尿素液からなる無電解スズ置換めっき浴に５０℃で１時間浸漬し、前記粗化層６３の表面に ０．３μｍのスズ層を設けた（図５(b)参照、但し、スズ層については図示しない）。
【０１００】
（１２）下記(1)〜(3)で得た組成物を混合撹拌して、無電解めっき用接着剤を調製した。
(1) クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の２５％アクリル化物を３５重量部（固形分８０％）、感光性モノマー（東亜合成製、アロニックスＭ315）４重量部、消泡剤（サンノプコ製、Ｓ−65）０．５ 重量部、ＮＭＰ ３．６重量部を撹拌混合した。
(2)ポリエーテルスルフォン（ＰＥＳ）８重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径０．５μｍのものを７．２４５重量部、を混合した後、さらにＮＭＰ２０重量部を添加し撹拌混合した。
(3)イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−907）２重量部、光増感剤（日本化薬製、DETX-S）０．２重量部、ＮＭＰ１．５重量部を撹拌混合した。
【０１０１】
（１３）前記（１２）で調製した無電解めっき用接着剤を上記（１１）の処理を施した基板６０に塗布し（図５(c)参照）、乾燥させて接着剤層を形成したその基板６０の両面に、８５μｍφの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により５００ｍJ／ｃｍ２で露光した。これをＤＭＤＧ（ジエチレングリコールジメチルエーテル）溶液でスプレー現像することにより、接着剤層に８５μｍφのビアホールとなる開口６５を形成した。さらに、当該基板を超高圧水銀灯により３０００ｍJ／ｃｍ２で露光し、１００℃で１時間、その後 １５０℃で５時間の加熱処理をすることにより、フォトマスクフィルムに相当する寸法精度に優れた開口を有する厚さ３５μｍの層間絶縁材層６４（接着剤層）を形成した（図５(ｄ) 参照）。なお、ビアホールとなる開口６５には、スズめっき層を部分的に露出させた。
【０１０２】
（１４）ビアホール形成用開口６５を形成した基板を、クロム酸に２０分間浸漬し、接着剤層表面に存在するエポキシ樹脂粒子を溶解除去して、当該接着剤層６４の表面をRmax=１〜５μｍ程度の深さで粗化して粗化面６６を形成し、その後、中和溶液（シプレイ社製）に浸漬してから水洗した。
【０１０３】
（１５）接着剤層表面の粗化層６６（粗化深さ ３.５μｍ）に対し、パラジウム触媒（アトテック製）を付与することにより、接着剤層６４およびビアホール形成用開口６５の表面に触媒核を付与した。
【０１０４】
（１６）以下の組成の無電解銅めっき浴中に基板を浸漬して、粗化面全体に厚さ０．６μｍの無電解銅めっき膜６７を形成した（図５（ｆ）参照）。このとき、その無電解めっき膜６７は、薄いために、その膜表面には、接着剤層６４の粗化面６６に追従した凹凸が観察された。
〔無電解めっき水溶液〕
ＮｉＳＯ４ ：０．００３ｍｏｌ／ｌ
酒石酸 ：０．２０ｍｏｌ／ｌ
硫酸銅 ：０．０３ｍｏｌ／ｌ
ＨＣＨＯ ：０．０５ｍｏｌ／ｌ
ＮａＯＨ ：０．１０ｍｏｌ／ｌ
α、α’−ビピリジル ：４０ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ）：０．１ｇ／ｌ
〔無電解めっき条件〕
３３℃の液温度
【０１０５】
（１７）前記（１６）で形成した無電解銅めっき膜６７上に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍJ／ｃｍ２で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト６８を設けた（図６（ａ）参照）。
【０１０６】
（１８）次に、以下の条件にて、めっきレジスト非形成部分に電解めっきを施し、厚さ２０μｍの電解めっき膜６９を設けて上層導体回路７２を形成すべき導体層を設けると同時に、開口部内をめっき膜６９で充填してビアホール７０を形成した（図６(b)参照）。
〔電解めっき水溶液〕
硫酸銅・５水和物 ：６０ｇ／ｌ
レベリング剤（アトテック製、ＨＬ） ：４０ｍｌ／ｌ
硫酸 ：１９０ｇ／ｌ
光沢剤（アトテック製、ＵＶ） ：０．５ ｍｌ／ｌ
塩素イオン ：４０ｐｐｍ
〔電解めっき条件〕
バブリング ：３．０リットル／分
電流密度 ：０．５Ａ／ｄｍ２
設定電流値 ： ０．１８ Ａ
めっき時間 ： １３０分
【０１０７】
（１９）めっきレジスト６８を剥離、除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜６７を溶解、除去して、無電解めっき膜６７と電解銅めっき膜６９からなる厚さ約２０μｍ、Ｌ／Ｓ＝２５μｍ／２５μｍの上層導体回路７２を形成した。このとき、ビアホール７０の表面は平坦であり、導体回路表面とビアホール表面のレベルは同一であった。
【０１０８】
（２０）この基板に上記（１１）と同様の処理を行って粗化層８４を形成し、さらに上記（１２）〜（１９）の手順を繰り返して、さらに上層の層間樹脂絶縁層７６と導体回路８２（ビアホール８０を含む）を１層積層し、片面３層のビルドアップ配線層を得た（図７（ａ）参照）。
なお、ここでは、導体回路８２の表面に銅−ニッケル−リンからなる粗化層８４を設けるが、この粗化層８４表面にはスズ置換めっき層を形成しない。
【０１０９】
（２１）一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）０．３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感割としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±０．３ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）を用いて行い、６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１１０】
（２２）上記（２０）で得られたビルドアップ配線層の表面に、前記（２１）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。次いで、７０℃で２０分間、７０℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理した。さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分が開口した（開口径２００μｍ）ソルダーレジスト層９０（厚み２０μｍ）を形成した。
【０１１１】
（２３）次に、ソルダーレジスト層９０を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層９２を形成した。さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層９２上に厚さ０．０３μｍの金めっき層９４を形成した。
【０１１２】
（２４）ついで、上記（１１）の工程において多層化基板６０の片面に貼りつけた保護フィルムを剥離させた後、その多層化基板６０の片面に形成された導体回路４０（はんだパッド）上に、融点が２３０℃のスズ／アンチモンはんだからなるはんだペーストを印刷し、融点近傍の雰囲気温度でリフローさせることで、はんだパッド上にＴピン９６又ははんだボール１００を固着させ、ビルドアップ配線層のソルダーレジスト層９０の開口から露出する金めっき層９４（はんだパッド）上には、融点が１８３℃のスズ／鉛はんだからなるはんだペーストを印刷し、融点近傍の雰囲気温度でリフローさせることで、はんだパッド上にはんだバンプ９６を形成して多層回路基板を製作した（図７（ｂ）参照）。
【０１１３】
このようにして製造した多層回路基板では、多層コア基板のビアホールのランド形状を真円とすることができ、ランドピッチを６００μｍ程度にできるため、ビアホールを密集して形成でき、ビアホールの高密度化が容易に達成できる。しかも、多層コア基板中のビアホール数を増やすことができるので、多層コア基板内の導体回路とビルドアップ配線層内の導体回路との電気的接続を十分に確保することができる。
また、ビルドアップ配線層の外側に設けたソルダーレジスト層９０の開口から露出した金めっき層９４（はんだパッド）に形成したはんだバンプ９６を介してＬＳＩ等の半導体チップを含む電子部品に接続され、多層コア基板の片面の導体回路４０（はんだパッド）に形成した導電性ピン９８または導電性ボール１００を介してマザーボード上の接続端子等に接続されるので、電子部品の高密度実装が可能となる。
【０１１４】
（実施例２）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例１と同様にして多層回路基板を製作した。
【０１１５】
（実施例３）
層間樹脂絶縁層を、厚さ２０μｍのエポキシ樹脂フィルムを熱圧着させることにより形成し、炭酸ガスレーザを照射して直径６０μｍのビアホール形成用の開口を設け、その開口内壁面を含んだ層間樹脂絶縁層の表面を過マンガン酸溶液によって粗化処理を行ったこと以外は、実施例１と同様にして多層回路基板を製造した。
上記エポキシ樹脂フィルムは、フェノキシ樹脂との樹脂複合体であることが望ましく、粗化層形成用の粒子を含有させている。
【０１１６】
（実施例４）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例３と同様にして多層回路基板を製作した。
【０１１７】
（実施例５）
層間樹脂絶縁層を、厚さ２０μｍのポリオレフィン樹脂フィルムを熱圧着させることにより形成し、炭酸ガスレーザを照射して直径６０μｍのビアホール形成用の開口を設け、その後、無電解めっき膜を形成する代わりに、粗化処理を施さないで、スパッタリングによって開口内壁面を含んだ層間樹脂絶縁層の表面に厚さ０．１μｍのＣｕスパッタ膜またはＣｕ−Ｎｉスパッタ膜を形成したこと以外は実施例１と同様にして多層回路基板を製造した。
【０１１８】
（実施例６）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例５と同様にして多層回路基板を製作した。
【０１１９】
（比較例）
（１）厚さ０．8μｍの両面銅張積層板からなる絶縁基板をコア基板とし、そのコア基板に直径３００μｍの貫通孔をドリルで削孔し、その後、無電解めっき、電解めっき処理を施してスルーホールを含む導体層を形成し、さらに、スルーホールを含む導体層の全表面に粗化層を設け、スルーホール内に非導電性の穴埋め用充填材を充填し、乾燥、硬化させた。
（２）次いで、スルーホールからはみ出した充填材を取り除いて平坦化し、その表面に無電解めっき、電解めっき処理を施して厚付けして導体回路、およびスルーホールに充填された充填材を覆う導体層となる部分を形成した。
（３）導体回路およびスルーホールに充填された充填材を覆う導体層となる部分を形成した基板の表面に、エッチングレジストを形成し、そのエッチングレジスト非形成部分のめっき膜をエッチング除去し、さらにエッチングレジストを剥離除去して、独立した導体回路および充填材を覆う導体層を形成した。さらに、実施例１の（１１）〜（２３）と同様の工程に従って多層回路基板を製造した。
【０１２０】
上記実施例１〜６および比較例について、ＩＣチップからはんだバンプ、ＢＧＡ（ボールグリッドアレイ）またはＰＧＡ(ピングリッドアレイ)までの配線長およびコアのランド形成数を調べた結果、比較例と比べて実施例１〜６は、配線長を１０〜２５％短縮させ、単位面積（ｃｍ２）当りのコアランド数を１０〜３０％増加させることができ、電気特性や信頼性に悪影響をもたらすものは確認されなかった。
【０１２１】
【発明の効果】
以上説明したように、本発明の多層回路基板によれば、レーザ加工により微細に形成し得る充填ビアホールおよび導体回路を有する多数の回路基板を積層して一括熱プレスすることによって形成した多層化基板の片面にビルドアップ配線層を形成したので、多層化基板内の配線を高密度化できるとともに、従来のようなスルーホールを設けることなく、ビルドアップ配線層との電気的接続が充填ビアホールを介して十分に確保することができる。
【０１２２】
さらに、ビルドアップ配線層の層数を少なくできるので、配線板上に載置されるＬＳＩ等の半導体チップを含む電子部品を含めた配線板全体としての厚みを薄くすることができるという効果を得ることができる。
【０１２３】
さらにまた、ビルドアップ配線層のソルダーレジスト層に設けた開口内に露出する導体パッド、すなわちビアホール直上のはんだパッド上に、導電性バンプを配設し、多層化基板のビルドアップ配線層が形成されない側の表面に露出する導体回路（はんだパッド）上に、導電性ピンまたは導電性ボールが配設されるので、ビルドアップ配線層内の配線層は、ビアホール直上にある導電性バンプを介して、ＬＳＩ等の半導体チップを含んだ電子部品に接続され、多層化基板内の配線層は、充填ビアホール直上の導電性ピンまたは導電性ボールを介してマザーボードに最短の配線長で接続され、高密度配線化および電子部品の高密度実装化が可能となる。
【０１２４】
さらに、多層化基板は、片面あるいは両面回路基板を同一材料で形成し、それらを積層した構造なので、熱膨張に起因する界面を起点とするクラックや剥離が起きにくく、したがって、温度サイクル試験に対する信頼性も向上する。
また、片面回路基板だけを用いて多層化基板を構成した場合には、配線形成の有無に関わらず反りが発生し難くなるという効果も得られる。
【図面の簡単な説明】
【図１】(a) 〜(f) は、本発明にかかる多層回路基板のベースとなる多層化基板の製造工程の一部を示す図である。
【図２】(a) 〜(e) は、本発明にかかる多層回路基板のベースとなる多層化基板の製造工程の一部を示す図である。
【図３】本発明にかかる多層回路基板のベースとなる多層化基板の製造工程の一部を示す図である。
【図４】本発明にかかる多層回路基板における積層された多層化基板を示す図である。
【図５】（ａ）〜（ｆ） は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【図６】（ａ）〜（ｃ） は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【図７】（ａ）〜（ｂ） は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【符号の説明】
１０ 絶縁性基材
１２ 接着剤
１４ 保護フィルム
１６ ビアホール形成用開口
１８ 導電性ペースト
２０ ビアホール
２２ 銅箔
２４ 導体回路
３０ 両面回路基板
３２、３４，３６ 片面回路基板
４０ 絶縁性基材
４２ 銅箔
４４ ＰＥＴフィルム
４６ ビアホール形成用開口
４８ 導電性ペースト
４９ ビアホール
５０ エッチング保護フィルム
５２ 導体回路
５３ 突起状導体
５４ 接着剤層
６０ 多層化基板
６２ 粗化層
６４ 無電解めっき用接着剤層
６５ ビアホール形成用開口
６６ 粗化層
６７ 無電解めっき膜
６８ めっきレジスト
６９ 電解めっき膜
７０ ビアホール
７２ 導体回路
７４ 粗化層
７６ 無電解めっき用接着剤層
８０ ビアホール
８２ 導体回路
８４ 粗化層
９０ ソルダーレジスト層
９２ ニッケルめっき層
９４ 金めっき層
９６ はんだバンプ
９８ Ｔピン
１００ はんだボール
Claims (8)
- 内層に導体回路を有する多層化基板の一方の表面上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層化基板は、硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が、接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の最も外側の導体層表面には、ビアホール直上に位置して、ＬＳＩ等の半導体チップを含む電子部品に接続されるはんだバンプが配設され、また上記多層化基板の他方の表面に露出する導体回路上には、上記充填ビアホールの直上に位置して、マザーボードに接続される導電性ピンまたは導電性ボールが配設されており、
上記多層化基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする多層回路基板。 - 上記導電性物質は、金属粒子と、熱硬化性樹脂または熱可塑性樹脂とからなる導電性ペーストであることを特徴とする請求項１に記載の多層回路基板。
- 上記導電性物質層は、電解めっき処理によって形成された電解銅めっきであることを特徴とする請求項１に記載の多層回路基板。
- 上記突起状導体は、導電性ペーストから形成されることを特徴とする請求項１〜３のいずれかに記載の多層回路基板。
- 上記ビルドアップ配線層のビアホールの一部は、上記多層化基板に形成されたビアホールの直上に位置して、そのビアホールに直接接続されていることを特徴とする請求項１〜４のいずれかに記載の多層回路基板。
- 上記多層化基板を構成する各回路基板の絶縁性基材は、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材、から選ばれるいずれかの硬質基材から形成されることを特徴とする請求項１〜５のいずれかに記載の多層回路基板。
- 上記多層化基板を構成する各回路基板の絶縁性基材は、厚さが２０〜１００μmのガラス布エポキシ樹脂基材から形成され、前記充填ビアホール径は５０〜２５０μｍであることを特徴とする請求項６に記載の多層回路基板。
- 上記多層化基板を構成する各回路基板のビアホールは、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ms以上、ショット数が３〜５０の条件で、ガラス布エポキシ樹脂基材の表面に照射される炭酸ガスレーザによって形成された開口に対して形成されたことを特徴とする請求項７に記載の多層回路基板。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245650A JP4592890B2 (ja) | 1999-11-26 | 2000-08-14 | 多層回路基板 |
| TW089124881A TW512653B (en) | 1999-11-26 | 2000-11-23 | Multilayer circuit board and semiconductor device |
| PCT/JP2000/008291 WO2001039267A1 (fr) | 1999-11-26 | 2000-11-24 | Carte de circuit imprime multicouches et dispositif semi-conducteur |
| CNB008030944A CN1319157C (zh) | 1999-11-26 | 2000-11-24 | 多层电路板和半导体装置 |
| EP00977912A EP1156525A4 (en) | 1999-11-26 | 2000-11-24 | MULTILAYER CONDUCTOR PLATE AND SEMICONDUCTOR COMPONENT |
| KR1020017006409A KR100763692B1 (ko) | 1999-11-26 | 2000-11-24 | 다층 회로기판 및 반도체 장치 |
| US09/821,460 US6534723B1 (en) | 1999-11-26 | 2000-11-24 | Multilayer printed-circuit board and semiconductor device |
| EP06025045A EP1760778A3 (en) | 1999-11-26 | 2000-11-24 | Multilayer circuit board |
| MYPI20011869A MY127326A (en) | 2000-08-14 | 2001-04-19 | Multilayer printed-circuit board and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33553499 | 1999-11-26 | ||
| JP11-335534 | 1999-11-26 | ||
| JP2000245650A JP4592890B2 (ja) | 1999-11-26 | 2000-08-14 | 多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217544A JP2001217544A (ja) | 2001-08-10 |
| JP4592890B2 true JP4592890B2 (ja) | 2010-12-08 |
Family
ID=26575206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245650A Expired - Fee Related JP4592890B2 (ja) | 1999-11-26 | 2000-08-14 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592890B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009176B1 (ko) * | 2008-03-18 | 2011-01-18 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
| KR100956889B1 (ko) * | 2008-03-25 | 2010-05-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP4876272B2 (ja) * | 2008-04-02 | 2012-02-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| KR101044103B1 (ko) * | 2008-04-03 | 2011-06-28 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
| US8866022B2 (en) * | 2009-09-02 | 2014-10-21 | Panasonic Corporation | Printed wiring board, build-up multi-layer board, and production method therefor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198946A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 多層プリント回路基板の製造方法 |
| JPH07240582A (ja) * | 1994-02-28 | 1995-09-12 | Hitachi Ltd | 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置 |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JPH11214846A (ja) * | 1998-01-28 | 1999-08-06 | Ibiden Co Ltd | 多層プリント配線板 |
| JPH11251754A (ja) * | 1997-12-29 | 1999-09-17 | Ibiden Co Ltd | 多層プリント配線板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154926A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 片面回路基板およびその製造方法 |
| JPH1126945A (ja) * | 1997-07-07 | 1999-01-29 | Toagosei Co Ltd | 多層プリント配線板の製造方法 |
-
2000
- 2000-08-14 JP JP2000245650A patent/JP4592890B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198946A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 多層プリント回路基板の製造方法 |
| JPH07240582A (ja) * | 1994-02-28 | 1995-09-12 | Hitachi Ltd | 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置 |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JPH11251754A (ja) * | 1997-12-29 | 1999-09-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JPH11214846A (ja) * | 1998-01-28 | 1999-08-06 | Ibiden Co Ltd | 多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217544A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100763692B1 (ko) | 다층 회로기판 및 반도체 장치 | |
| US6376049B1 (en) | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole | |
| WO1999044403A1 (fr) | Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins | |
| WO2008053833A1 (fr) | Tableau de câblage imprimé multicouche | |
| WO2007074941A1 (ja) | 多層プリント配線板 | |
| JP2003023252A (ja) | 多層プリント配線板 | |
| JP4592889B2 (ja) | 多層回路基板 | |
| JP4592929B2 (ja) | 多層回路基板 | |
| JP4442832B2 (ja) | 多層プリント配線板 | |
| JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4592890B2 (ja) | 多層回路基板 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP4159136B2 (ja) | 多層プリント配線板 | |
| JP4817516B2 (ja) | 多層プリント配線板 | |
| JP4037697B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP4017451B2 (ja) | 多層化回路基板およびその製造方法 | |
| JPH10247783A (ja) | 多層プリント配線板およびその製造方法 | |
| JP4748889B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2013021374A (ja) | 多層プリント配線板 | |
| JP4017450B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP2004079554A (ja) | 片面回路基板およびその製造方法 | |
| JP2004335505A (ja) | 多層プリント配線板 | |
| JPH114069A (ja) | 無電解めっき用接着剤およびプリント配線板 | |
| JP2001024322A (ja) | プリント配線板およびその製造方法 | |
| JP2001060765A (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4592890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |