KR100328252B1 - 야그레이저를 이용한 다층 인쇄회로기판 제조방법 - Google Patents
야그레이저를 이용한 다층 인쇄회로기판 제조방법 Download PDFInfo
- Publication number
- KR100328252B1 KR100328252B1 KR1019990027466A KR19990027466A KR100328252B1 KR 100328252 B1 KR100328252 B1 KR 100328252B1 KR 1019990027466 A KR1019990027466 A KR 1019990027466A KR 19990027466 A KR19990027466 A KR 19990027466A KR 100328252 B1 KR100328252 B1 KR 100328252B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- via hole
- circuit board
- printed circuit
- copper
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910052802 copper Inorganic materials 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 62
- 239000011889 copper foil Substances 0.000 abstract description 25
- 239000011229 interlayer Substances 0.000 abstract description 14
- 239000011810 insulating material Substances 0.000 abstract description 10
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 야그레이저를 이용한 다층 인쇄회로기판의 제조의 제조방법은 절연층과 동박을 야그레이저에 의해 한꺼번에 가공하여 하나의 비어홀을 형성함으로써 층간 회로를 연결한다. 레이저의 가공은 2회에 걸쳐서 실행되며, 우선 제1조사에 의해 특정 크기의 비어홀을 형성한 후, 제1조사 보다 작은 에너지를 갖는 레이저를 제2조사하여 비어홀 내부에 남아 있는 절연물질을 더욱 가공하여 원하는 크기의 비어홀을 형성한다.
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 야그레이저로 복수의 층을 한꺼번에 가공하여 하나의 비어홀을 형성함으로써 제조공정이 간단하고 고밀도의 회로형성이 가능한 인쇄회로기판 제조방법에 관한 것이다.
전자부품과 부품내장기술의 발달과 더불어 회로도체를 중첩하는 다층 인쇄회로기판(multi-layer board)이 개발된 이래, 최근 다층 인쇄회로기판의 고밀도화에 대한 연구가 더욱 활발히 진행되고 있다. 그중에서도 빌드업(build-up)방식에 의해 다층 인쇄회로기판을 제조하는 방법이 널리 사용되고 있는데, 이 방법은 종래의 일반적인 BHV(blind via hole)공법과는 달리 절연층과 회로도체층을 순차적으로 적층해서 다층회로를 형성하는 방법이다. 따라서, 빌드업에 의한 인쇄회로기판의 제조는 그 방법자체가 간단할 뿐만 아니라 그에 따라 제조되는 다층 인쇄회로기판(즉, 빌드업(MLB)은 기판의 층간회로의 연결을 이루는 비어홀(via hole)의 형성이 용이하다는 장점이 있다.
도 1은 빌드업방식에 의해 제작된 종래의 인쇄회로기판을 나타내는 도면이다. 도면에 도시한 바와 같이, 상기 인쇄회로기판에서는 2개의 제1동박적층판(Cupper Clad Lamination;1) 및 제2동박적층판(3)이 프리프레그와 같은 접착층(9)에 의해 서로 합착되어 있다. 상기 제1동박적층판(1) 및 제2동박적층판(3)은 양면 동박적층판으로서, 양면에 부착된 동박이 에칭되어 각각 회로(5a,5b,7a,7b)가 형성된다.
상기 제1동박적층판(1) 및 제2동박적층판(3)에는 각각 비어홀(20,26)이 형성되어 있으며, 그 내주면에 금속층(21,27)이 도금되어 층간 회로를 서로 연결시킨다. 상기 비어홀(20,26)은 일반적으로 드릴과 같은 장치를 사용하여 기계적으로 가공할 수 있지만, 이 경우 드릴비트의 직경이 일정 크기 이상으로 되어 있기 때문에 실제 비어홀(20,26)을 가공했을 때 대구경의 비어홀이 형성된다. 따라서, 미세 비어홀의 형성하는데에는 적당하지 못하다는 단점이 있었다.
상기한 문제를 해결하기 위해 제안된 방법이 레이저를 이용하여 비어홀을 형성하는 방법이다. 레이저로는 CO2레이저나 야그레이저를 사용하는데, 이러한 레이저를 이용함으로써 드릴을 사용했을 때 보다 그 크기가 훨씬 작은 미세 비어홀(20,26)의 형성이 가능하게 된다.
상기 제1동박적층판(1) 및 제2동박적층판(3) 위에는 각각 제1절연층(11) 및 제2절연층(13)이 형성되어 있으며, 그 위에 각각 회로(15,17)가 형성되어 있다. 또한, 상기 제1절연층(11)과 제2절연층(13)도 각각 CO2레이저나 야그레이저에 의해 가공되어 제3비어홀(23) 및 제4비어홀(29)이 형성되며, 그 내부면에 금속층(24,30)이 도금되어 층간 회로를 연결한다.
도면에는 도시하지 않았지만, 서로 인접하지 않는 층간의 회로를 연결하기 위해 제1동박적층판(1)에 형성된 제1비어홀(20)과 제1절연층(11)에 형성된 제3비어홀(23) 내부에 도금된 도금층(21,24)은 서로 연결되어 있다. 또한, 제2동박적층판(3)에 형성된 제2비어홀(26)과 제2절연층(13)에 형성된 제4비어홀(29) 내부에 도금된 도금층(27,30)은 서로 연결되어 있다. 즉, 종래의 인쇄회로기판에서는 각각의 층에 비어홀을 형성하고 비어홀 내부에 금속을 도금하여 층간 회로를 연결하는 도금층을 연결함으로써 인접하지 않는 층의 회로를 접속하였다. 그러나, 이러한 방법은 층간 회로의 연결시 상기 비어홀이 형성되는 기판에 넓은 영역을 필요로 하기 때문에, 고밀도의 인쇄회로기판의 제작이 불가능하다는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 복수의 절연층과 동박을 야그레이저로 한번 가공하여 하나의 비어홀을 형성함으로써 제조방법이 간단하고 고밀도 회로의 형성이 가능한 다층 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 다층 인쇄회로기판 제조방법은 제1회로가 형성된 제1절연층의 적어도 한면에 제2회로가 각각 형성된 복수의 제2절연층을 적층하는 단계;상기 제2절연층 및 제2회로를 야그레이저로 한꺼번에 가공하며 제1에너지를 갖는 레이저를 조사하여 비어홀을 형성하는 단계;상기 제1에너지 보다 작은 에너지를 갖는 레이저를 조사하여 형성된 비어홀을 원하는 크기로 형성하는 단계; 및상기 비어홀 내부에 금속을 도금하여 상기 제1회로와 제2회로를 연결하는 단계로 구성된다.
야그레이저에 의한 비어홀 가공은 서로 다른 에너지를 갖는 레이저빔을 2번에 걸쳐서 조사함으로서 이루어지는데, 제1조사에 의해 특정 크기, 즉 원하는 직경 및 깊이의 비어홀 보다 대략 작은 비어홀을 형성한 후 제1조사 보다 작은 에너지를 갖는 레이저를 제2조사함으로써 원하는 직경 및 깊이의 비어홀을 형성한다.
도 1은 종래의 다층 인쇄회로기판의 구조를 나타내는 도면.
도 2는 본 발명에 의해 제작된 다층 인쇄회로기판의 구조를 나타내는 도면.
도 3은 본 발명에 따른 다층 인쇄회로기판의 제조방법을 나타내는 도면.
도 4는 본 발명에 의해 제작된 다층 인쇄회로기판의 다른 구조를 나타내는 도면.
- 도면부호의 주요부분에 대한 부호의 간단한 설명 -
101,103 : 동박적층판 111,113 : 절연층
105,107,115,117 : 회로 120,124 : 비어홀
121,125 : 금속층
본 발명의 인쇄회로기판 제조방법에서는 인접하지 않는 층간의 회로를 연결하기 위한 비어홀이 동일한 위치에 형성된다. 다시 말해서, 복수층의 회로를 연결하기 위해 각 층의 비어홀을 동일한 위치에 형성함으로써 고밀도 회로기판을 제작하는 것이 가능하게 된다. 이를 위해, 레이저로 복수의 절연층을 레이저로 한꺼번에 가공한다. 이때, 레이저는 절연층에 형성된 회로까지도 가공하고 비어홀 내부에 도금층을 형성함으로써 층간 회로의 연결이 가능하게 된다.
일반적으로 CO2레이저는 절연층의 가공시 그 가공속도가 빠른 대신 그 파장대가 동박이 흡수할 수 있는 파장대와는 다르기 때문에 동박을 가공하지는 못한다. 반면에, 야그레이저의 파장은 동박에 흡수될 수 있기 때문에 동박을 가공할 수 있게 된다. 따라서, 본 발명의 인쇄회로기판 제조방법에서는 야그레이저를 사용하여 절연층과 동박을 한꺼번에 가공하여 비어홀을 형성하고 그 내부에 도금층을 도금함으로써 층간 회로를 연결한다.
도 2는 본 발명에 따른 다층 인쇄회로기판을 나타내는 도면이다. 도면에 도시된 바와 같이, 동박이 에칭되어 양면에 회로(105a,105b,107a,107b)가 각각 형성된 제1동박적층판(101) 및 제2동박적층판(103)이 프리프레그와 같은 접착층(109)에 의해 서로 합착되어 있다. 상기 제1동박적층판(101)과 제2동박적층판(103) 위에는 절연수지 등으로 이루어진 제1절연층(111) 및 제2절연층(113)이 각각 형성되어 있으며, 그 위에 회로(115,117)이 형성되어 있다.
상기 제1동박적층판(101)과 제1절연층(111)에는 제1비어홀(120)이 형성되어 있다. 상기 제1비어홀(120)은 야그레이저에 의해 제1동박적층판(101)과 제1절연층(111) 및 회로(105a)가 한꺼번에 가공된 것으로, 그 내부에는 층간 회로를 연결시키는 금속층(121)이 도금되어 있다. 도면에 도시된 바와 같이, 상기 금속층(121)에 의해 제1절연층(111)의 회로(115)가 제1동박적층판(101) 하면의 회로(105b)뿐만 아니라 제1동박적층판(101) 상면의 회로(105a)와도 전기적으로 접속된다. 또한, 상기 제1동박적층판(101) 상하면의 회로(105a,105b) 역시 서로 전기적으로 접속된다.
또한, 제2동박적층판(103)과 제2절연층(113) 및 회로(107b)도 역시 야그레이저에 의해 한꺼번에 가공되어 제2비어홀(124)이 형성되어 있으며, 그 내부에 층간 회로를 접속시키는 금속층(125)이 형성되어 있다.
상기한 바와 같이, 본 발명에 따른 인쇄회로기판은 야그레이저에 의해 복수의 층이 한꺼번에 가공되어 하나의 비어홀이 형성되기 때문에 복수의 홀이 형성되어 층간 회로를 연결하던 종래의 인쇄회로기판에 비해 비어홀 형성영역이 작아져서 고밀도 회로의 형성이 가능하게 된다.
이하, 도 3을 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명한다. 우선, 도 3(a)에 도시된 바와 같이, 제1동박적층판(101) 양면에 부착된 동박을 사진식각공정에 의해 에칭하여 회로(105a,105b)를 형성한다. 이어서, 제2동박적층판(103) 양면의 동박을 제1동박적층판(101)과 마찬가지로 사진식각공정에 의해 에칭하여 회로(107a,107b)를 형성한 후, 도 3(b)에 도시된 바와 같이 접착층(110)을 사이에 두고 상기 제1동박적층판(101) 및 제2동박적층판(103)을 합착한다.
이후, 도 3(c)에 나타낸 바와 같이, 합착된 제1동박적층판(101) 및 제2동박적층판(103) 위에 절연수지층과 같은 제1절연층(111) 및 제2절연층(113)을 각각 형성하고 금속을 도금한 후 에칭하여 회로(115,117)를 형성한다. 상기절연층(111,113)과 회로(115,117)는 절연층을 도포한 후 금속을 도금하여 형성할 수도 있지만, 동박이 부착된 RCC(Resin Coated Cupper)를 상기 제1동박적층판(101) 및 제2동박적층판(103)에 부착한 후 동박을 에칭함으로써 형성할 수도 있다.
상기 제1동박적층판(101), 제1절연층(111) 및 회로(105a)는 야그레이저에 의해 가공되어 제1비어홀(120)이 형성된다. 레이저가공은 레이저를 2회 스캔(scan)가공함으로써 이루어지며, 이러한 레이저의 가공에 의해 절연물질과 동박이 한꺼번에 에칭되어 비어홀이 형성된다. 즉, 특정 크기의 에너지를 갖는 레이저를 제1조사하여 원하는 직경 및 깊이의 비어홀을 형성한 후 다시 제1조사시의 레이저 보다 작은 에너지를 갖는 레이저를 제2조사하여 제1조사에 의해 형성된 비어홀 보다 작은 직경을 갖는 비어홀을 가공한다.
야그레이저의 제1조사시 제1동박적층판(101) 및 제1절연층(111)과 같은 절연물질이나 동박에 조사되는 레이저 부분은 레이저빔의 촛점으로부터 약 0.15mm 윗부분으로, 약 1.30W의 에너지가 절연물질과 동박에 부여되어 가공된다. 이때, 절연물질과 동박에 조사되는 레이저의 유효스펏(effective spot)은 빔의 촛점으로부터 약 0.15mm 위쪽이기 때문에 그 크기는 약 21μm가 된다. 레이저는 약 3∼5회 왕복으로 스캔조사되며, 이때의 스캔속도는 약 16mm/s이다. 이러한 스캔조사를 약 2번 실시하여 설정 깊이 및 직경의 비어홀을 형성한다.
이러한 레이저의 제1조사에 의해 형성되는 비어홀(120)은 원하는 직경으로 가공되지만 그 깊이는 원하는 깊이(설정된 깊이) 보다 작게 되어, 상기 제1동박적층판(101) 하면의 회로(105b) 위에 일정 두께의 절연물질이 남아 있게 된다.
상기와 같이, 야그레이저를 2회에 걸쳐서 조사하는 것은 높은 에너지를 갖는 레이저를 조사하는 경우 이 레이저에 의해 비어홀의 바닥의 회로(105b)가 손상되는 것을 방지하기 위한 것이다. 즉, 제1조사 보다 작은 에너지를 갖는 야그레이저를 제2조사함으로써 비어홀 바닥에 남아 있는 절연물질이 더 가공되어 비어홀 바닥의 회로에 레이저가 조사되는 경우에도 상기 회로가 파손되는 것을 방지할 수 있게 된다. 따라서, 레이저의 제2조사시에는 동박은 가공되지 않고 절연물질만을 가공할 수 있는 에너지로 레이저의 출력을 조정해야만 한다. 또한, 더 작은 에너지를 갖는 레이저의 제2조사에 의해 제1조사에 의해 가공되는 비어홀 보다 작은 직경을 갖는 비어홀이 가공된다. 이것은 레이저조사(즉, 제1조사 및 제2조사)에 의해 형성된 비어홀이 테이퍼(taper)형상으로 가공된다는 것을 의미하는 것으로, 비어홀이 상기와 같이 테이퍼진 경우 비어홀 내부에 금속을 도금하는 경우 금속이 비어홀 내부에 더욱 안정되게 도금된다.
이를 위해, 레이저의 제2조사시 레이저빔의 촛점으로부터 약 1.8mm 위쪽 부분이 절연물질과 동박에 조사되도록 레이저와 기판 사이의 거리를 조정한다. 이때, 레이저의 유효스펏은 약 50μm로서 약 1.14W의 에너지를 갖으며, 바닥에 약간 남아있는 레진을 제거하기 위해 약 60mm/s의 트리팬(tre pan)방식으로 2번 조사함으로써 원하는 비어홀을 얻을 수 있게 된다. 또한, 상기와 마찬가지로 제2동박적층판(103)과 제2절연층(113) 및 회로(107b)를 레이저로 2회 가공함으로써 제2비어홀(124)을 형성한다.
상기 제1비어홀(120)과 제2비어홀(124)의 내부에는 각각 금속이 도금된 금속층(121,125)이 형성되어 상기 층간 회로를 연결한다.
상기한 바와 같이, 본 발명에 따른 다층 인쇄회로기판 제조방법에서는 야그레이저로 복수의 절연층과 동박을 한꺼번에 가공하여 비어홀을 형성하기 때문에, 제조가 간단하게 되고 신속한 제작이 가능하게 된다. 또한, 출력이 다른 레이저로 2회 가공하여 비어홀을 형성하기 때문에 정확한 깊이를 갖는 비어홀을 형성할 수 있을 뿐만 아니라 레이저에 의해 회로가 파손되는 것을 방지할 수 있게 된다.
도 4는 본 발명에 제작된 다층 인쇄회로기판의 다른 구조를 나타내는 도면이다. 상기한 구조의 인쇄회로기판을 제작하기 위한 방법은 도 3에 도시된 방법과는 유사하며, 단지 도 3에서는 2개의 동박적층판을 접착층으로 합착하고 상기 동박적층판 위에 절연층을 형성하고 레이저가공함으로써 인쇄회로기판이 완성되는데 반해, 도 4에 도시된 구조의 인쇄회로기판에서는 동박적층판(201)의 양면에 각각 회로가 형성된 2층의 RCC(205,210,214,216)을 적층하고 레이저로 이를 가공함으로써 층간 회로를 연결하는 것이다.
즉, 양면의 동박을 에칭하여 회로(203a,203b)가 형성된 동박적층판(201)의 양면에 제1RCC(205) 및 제2RCC(210)를 적층하고 각 RCC 위에 계속해서 제3RCC(214)와 제4RCC(216)를 적층한다. 상기 제1∼제4RCC(205,210,214,216)에는 각각 동박이 에칭되어 회로(207,211,215,217)가 형성되어 있다. 이때, 상기 RCC 대신에 절연물질을 동박적층판(201)에 적층한 후 금속을 도금하고 에칭하여 회로를 형성할 수도 있다. 상기 RCC와 회로를 야그레이저로 한꺼번에 가공하여 제1비어홀(223)과 제2비어홀(229)을 형성한 후 상기 비어홀(223,229) 내부에 금속층(224,230)을 형성하여 층간 회로를 형성하게 된다.
또한, 상기 제3RCC(214)와 제4RCC(216) 역시 야그레이저에 의해 가공되어 제3비어홀(220) 및 제4비어홀(226)이 형성되며 그 내부에 각각 금속층(221,227)이 형성된다. 상기 제3비어홀(220) 및 제4비어홀(226)은 제1RCC(205)의 회로와 제3RCC(214)의 회로 및 제2RCC(210)의 회로와 제4RCC(216)의 회로를 각각 연결시키기 위한 것이다. 이 경우 CO2레이저를 이용하여 상기 제3비어홀(220) 및 제4비어홀(226)을 형성하는 것도 가능하지만, 야그레이저를 사용하는 것이 제1비어홀(223) 및 제2비어홀(229)을 형성시 사용된 레이저를 계속해서 사용할 수 있기 때문에 더욱 편리하다. 야그레이저 가공은 도 3의 방법과 마찬가지로 2회 가공되며, 그 조건은 역시 도 3의 방법과 유사하다.
본 발명에 따른 인쇄회로기판 제조방법은 상기한 바와 같이, 절연물질과 동박을 야그레이저로 한꺼번에 가공해서 비어홀을 형성하여 층간 회로를 연결하기 때문에 제조방법이 간단하게 된다. 또한, 완성된 인쇄회로기판의 인접하지 않는 층간을 연결하는 비어홀도 동일한 위치에 형성되기 때문에 각 층의 서로 다른 위치에 비어홀이 형성되던 종래의 인쇄회로기판에 비해 고밀도의 회로를 형성할 수 있게 된다.
Claims (14)
- 제1회로가 형성된 제1절연층의 적어도 한면에 제2회로가 각각 형성된 복수의 제2절연층을 적층하는 단계;상기 제2절연층 및 제2회로를 야그레이저로 한꺼번에 가공하며 제1에너지를 갖는 레이저를 조사하여 비어홀을 형성하는 단계;상기 제1에너지 보다 작은 에너지를 갖는 레이저를 조사하여 형성된 비어홀을 원하는 크기로 형성하는 단계; 및상기 비어홀 내부에 금속을 도금하여 상기 제1회로와 제2회로를 연결하는 단계로 구성된 다층 인쇄회로기판 제조방법.
- 제1항에 있어서, 상기 제1절연층이 동박적층판인 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제2절연층이 RCC(Resin Coated Cupper)인 것을 특징으로 하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990027466A KR100328252B1 (ko) | 1999-07-08 | 1999-07-08 | 야그레이저를 이용한 다층 인쇄회로기판 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990027466A KR100328252B1 (ko) | 1999-07-08 | 1999-07-08 | 야그레이저를 이용한 다층 인쇄회로기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010009198A KR20010009198A (ko) | 2001-02-05 |
KR100328252B1 true KR100328252B1 (ko) | 2002-03-16 |
Family
ID=19600226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990027466A KR100328252B1 (ko) | 1999-07-08 | 1999-07-08 | 야그레이저를 이용한 다층 인쇄회로기판 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100328252B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980007902A (ko) * | 1996-06-27 | 1998-03-30 | 이형도 | 레이저를 이용한 다층인쇄회로기판의 제조방법 |
-
1999
- 1999-07-08 KR KR1019990027466A patent/KR100328252B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980007902A (ko) * | 1996-06-27 | 1998-03-30 | 이형도 | 레이저를 이용한 다층인쇄회로기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20010009198A (ko) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7427562B2 (en) | Method for fabricating closed vias in a printed circuit board | |
US7151228B2 (en) | Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same | |
CN101610643B (zh) | 一种激光加工盲孔的方法 | |
US6548767B1 (en) | Multi-layer printed circuit board having via holes formed from both sides thereof | |
KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
JP5165265B2 (ja) | 多層プリント配線板の製造方法 | |
WO2016136222A1 (ja) | 印刷配線板及びその製造方法 | |
WO2012065376A1 (zh) | 印刷电路板基板及其制作方法 | |
US6642478B2 (en) | Method for forming a via hole, flexible wiring board using the method, and method for producing the flexible wiring board | |
KR100349119B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US7557304B2 (en) | Printed circuit board having closed vias | |
KR101387564B1 (ko) | 다층 프린트 배선판의 제조방법 및 그 배선판 | |
JP2009026912A (ja) | 多層プリント配線板の製造方法 | |
KR100328252B1 (ko) | 야그레이저를 이용한 다층 인쇄회로기판 제조방법 | |
JPH09172261A (ja) | 多層プリント配線板の製造方法 | |
JP2000269647A (ja) | 片面回路基板、多層プリント配線板およびその製造方法 | |
JP4153328B2 (ja) | 多層プリント配線板の製造方法 | |
JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
JP2001358464A (ja) | ビルドアッププリント配線板およびその製造方法 | |
KR100298896B1 (ko) | 인쇄회로기판및그제조방법 | |
KR100443375B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
KR20030037738A (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
KR20090106723A (ko) | 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법 | |
KR20030071112A (ko) | 빌드업 인쇄회로기판 및 이의 제조공정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |