JP4128649B2 - 薄膜多層回路基板の製造方法 - Google Patents

薄膜多層回路基板の製造方法 Download PDF

Info

Publication number
JP4128649B2
JP4128649B2 JP7981198A JP7981198A JP4128649B2 JP 4128649 B2 JP4128649 B2 JP 4128649B2 JP 7981198 A JP7981198 A JP 7981198A JP 7981198 A JP7981198 A JP 7981198A JP 4128649 B2 JP4128649 B2 JP 4128649B2
Authority
JP
Japan
Prior art keywords
film
thin film
resin
interlayer insulating
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7981198A
Other languages
English (en)
Other versions
JPH11274731A (ja
Inventor
香苗 中川
浩司 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7981198A priority Critical patent/JP4128649B2/ja
Publication of JPH11274731A publication Critical patent/JPH11274731A/ja
Application granted granted Critical
Publication of JP4128649B2 publication Critical patent/JP4128649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は薄膜多層回路基板の製造方法に関するものであり、特に、高密度化が可能で、且つ、環境性に優れた薄膜多層回路基板の製造方法に関するものである。
【0002】
【従来の技術】
近年の電子計算機の高速化、半導体装置の大容量化、高集積化に伴い、その実装方法も大きく変化してきており、半導体装置等を実装するために用いる実装回路基板も高密度実装、微細配線、及び、多層化が主流になり、小さなスペースで多数の配線層が形成されるようになってきた。
【0003】
従来における高密度実装回路基板としては、プリント基板をコア基板として、その上に導体回路及び樹脂等の絶縁層を交互に積み上げ、内・外装回路を接続・導通させるビルドアップ多層配線板が知られている。
【0004】
この場合、配線パターンを形成する方法としては、導体層の成膜工程においては、電解メッキ法、無電解メッキ法、蒸着法、或いは、スパッタリング法等が用いられており、また、絶縁層のパターニング方法としては、感光性樹脂を用いたフォトリソグラフィーによる方法、非感光性樹脂を用い、レーザ、プラズマ、或いは、サンドブラストを用いた方法がある。
【0005】
また、導体回路、即ち、導体パターンの形成方法としては、絶縁層の表面を全面パネルメッキ後にエッチングによりパターンを形成するサブトラクティブ法、絶縁層の表面にレジストパターンを形成し、無電解メッキにより導体層を形成したのちレジストを剥離するフルアディティブ法、或いは、絶縁層の表面にシード層となる薄い導体層を形成し、その上にレジストパターンを形成し、電解メッキにより導体層を形成したのち、レジストパターンを剥離し、次いで、全面エッチングによりレジストパターンに被覆されていたシード層をエッチングするセミアディティブ法が知られている。
【0006】
ここで、図8を参照して、従来のビルドアップ多層プリント配線板の製造工程を簡単に説明する。
図8(a)参照
まず、銅張りのコア基板91にスルーホール92を設け、電解メッキ法によりスルーホール92の内壁にCuメッキ層93を形成したのち、コア基板91の表面に張ってある銅層を選択的にエッチングして第1配線パターン94を形成する。
【0007】
図8(b)参照
次いで、樹脂ワニスを塗布して硬化させたり、或いは、熱可塑性樹脂からなるドライフィルムをラミネートして第1層間絶縁膜95を形成する。
【0008】
図8(c)参照
次いで、フォトリソグラフィー法、レーザ加工法、或いは、サンドブラスト法を用いて第1層間絶縁膜95に第1配線パターン94に対するビアホール96を選択的に形成する。
【0009】
図8(d)参照
次いで、上述のサブトラクティブ法、セミアディティブ法、或いは、フルアディティブ法等によってビアホール96を介して第1配線パターン94に接続する第2配線パターン97を形成する。
【0010】
図8(e)参照
次いで、同様に、第2層間絶縁膜98を形成し、この第2層間絶縁膜98にビアホールを形成したのち、第3配線パターン99を形成し、この工程を所望の層数繰り返すことによって多層プリント配線板が完成する。
【0011】
【発明が解決しようとする課題】
しかし、この様なビルドアップによる多層配線層の形成方法は多段階工程を必要とする上に、さらに、二層以上の導体層間の接続を行う場合に直線的な接続はできず、図8(e)に示すように、交互にずらして接続しなければならないため、ビアホールの占有する空間が大きくなり、高密度化に限界があるという問題がある。
【0012】
また、層間絶縁膜の形成工程において、樹脂ワニス等の液状ポリマを使用した場合には、表面が完全に平坦にならず多少の凹凸が形成され、多層化した場合には、この凹凸が累積されていくために、現在の製造技術レベルでは、無理なく製造できる層数は2〜3層であり、さらなる多層化が困難であるという問題がある。
【0013】
さらに、従来のプロセスにおいては、樹脂ワニスの溶媒として有機溶剤、ビアホールパターンを形成するための現像液、無電解メッキによりCu薄膜を形成するための前処理として絶縁層の表面に微小な窪みを形成するためのデスミアや無電解メッキに使用する数種類の薬品、エッチングレジストの剥離液等の、各種の多数の薬品を使用しなければならず、環境を考えた場合に、これらの薬品の使用を減らしていくことが社会的に見て必須の課題となる。
【0014】
したがって、本発明は、多層化工程を簡略化し、また、ビアホールの占有空間を減少させて高密度化し、且つ、薬品類の使用を低減することを目的とする。
【0015】
【課題を解決するための手段】
ここで、図1を参照して、本発明における課題を解決するための手段を説明するが、図1(a)は薄膜多層回路基板の要部断面図であり、また、図1(b)は、多層配線層部を構成するラミネートフィルムの要部断面図である。
図1(a)及び(b)参照
(1)本発明は、薄膜多層回路基板の製造方法において、層間絶縁膜となる第1の樹脂膜、前記第1の樹脂膜の両面に設けられた第1の金属薄膜、及び、前記第1の金属薄膜の表面に設けられたパターン形成マスクとなる第2の樹脂からなる第1のラミネートフィルムの前記第2の樹脂をパターニングする第1の工程と、前記パターニングした前記第2の樹脂をマスクとして、前記第1の金属薄膜をパターニングし、第1の配線パターンを形成する第2の工程と、層間絶縁膜となる第3の樹脂膜、前記第3の樹脂膜の片面に設けられた第2の金属薄膜、及び、前記第2の金属薄膜の表面に設けられたパターン形成マスクとなる第4の樹脂からなる第2のラミネートフィルムを、真空に吸引した雰囲気下において、押圧しながら加熱することで、前記第2のラミネートフィルムの第3の樹脂膜側が接するように前記第1の配線パターンの形成された前記第1のラミネートフィルムにラミネートする第3の工程と、前記第2のラミネートフィルムの前記第4の樹脂をパターニングする第4の工程と、前記第4の工程でパターニングした前記第4の樹脂をマスクとして、前記第2の金属薄膜をパターニングし、第2の配線パターンを形成する第5の工程と、前記第3の工程から前記第5の工程を少なくとも1回実行した後で、複数の層間絶縁膜を貫通すると共に、異なる層間絶縁膜上に形成された前記第2の配線パターン同士、又は前記第1の配線パターンと前記異なる層間絶縁膜上に形成された第2の配線パターンの少なくともいずれかを貫通するビアホールを形成する第6の工程と、前記ビアホールに導電膜を埋め込む第7の工程とにより、多層配線層部を形成したのち、前記多層配線層部をコア基板に導電的に接続し、一体化したことを特徴とする。
【0016】
この様に、ラミネートフィルム6を用いて多層配線層部1を構成しているので、多層化工程が簡略化され、且つ、薬品類の使用工程及び使用量が低減するので、環境性に優れる。
【0017】
また、多層配線層部1を構成するラミネートフィルム6は、層間絶縁膜となる樹脂膜7及び金属薄膜8からなり、且つ、以降の配線パターン5の形成工程を簡略化するために、金属薄膜8の表面にパターン形成マスクとなる樹脂膜9を設けたものである。
【0018】
この様に、2以上の層間絶縁膜を介して上下の配線パターン5を接続する際に、2以上の層間絶縁膜を貫通するビアホール3,4を設けて直接接続することによってビアホール3,4の占有空間を低減することができ、それによって高密度化が可能になる。
【0021】
)また、本発明は、上記()において、ビアホールを形成する第6の工程において、ビアホール3,4をレーザ加工によって形成するとともに、少なくとも導体層の除去時におけるレーザ光の出力を、最下層の層間絶縁膜の除去時のレーザ光の出力より大きくすることを特徴とする。
【0022】
この様に、2以上の層間絶縁膜を貫通するビアホール3,4をレーザ加工によって形成する際に、レーザ光の出力を除去対象によって制御することによって、層間絶縁膜となる樹脂膜7と導体層を一連の工程で除去することができ、且つ、最下層の層間絶縁膜の除去時のレーザ光の出力をより小さくすることにより、接続対象となる下層配線パターン5を形成するための金属薄膜8に損傷を与えることなくビアホール3,4を形成することができる。
【0024】
)また、本発明は、上記(1)または(2)において、層間絶縁膜となる樹脂膜7の少なくとも片面に設けられた金属薄膜8を、メッキ法によりビアホール3,4に導電体を埋め込む工程におけるシード層とすることを特徴とする。
【0025】
この様に、ラミネートフィルム6に設けた金属薄膜8を、ビアホール3,4に導電体を埋め込むメッキ工程におけるシード層とすることによって、シード層を別体で構成する必要がなく、構成及び製造工程共に簡略化することができる。
【0026】
)また、本発明は、上記()において、メッキ工程が電解メッキ工程であり、層間絶縁膜となる樹脂膜7の少なくとも片面に設けられた金属薄膜8を選択的に除去することによって配線パターン5を形成することを特徴とする。
【0027】
この様に、ビアホール3,4を埋め込む際に、電解メッキ法を用いることによって速やかにビアホール3,4を埋め込むことができ、また、配線パターン5はラミネートフィルム6を構成する金属薄膜8をパターニングするサブトラクティブ法によって形成することにより、メッキ液等の薬品類の使用量を少なくすることができる。
【0028】
)また、本発明は、上記()において、ビアホール3,4に導電体を埋め込むメッキ工程が無電解メッキ工程または電解メッキ工程のいずれかであり、且つ、配線パターン5を形成する際に、層間絶縁膜となる樹脂膜7の少なくとも片面に設けられた金属薄膜8をシード層として無電解メッキ或いは電解メッキのいずれかを行うことを特徴とする。
【0029】
この様に、メッキ工程としては無電解メッキ法を用いても良いものであり、また、配線パターン5の形成工程においては金属薄膜8をシード層としてメッキするセミアディティブ法によって形成することにより、配線パターン5の微細化が可能になる。
【0030】
)また、本発明は、上記(4)または(5)において、金属薄膜8の表面に設けられた配線パターン形成マスクとなる樹脂膜9が、電解メッキ工程において、電解メッキのための電極を金属薄膜8に接続する際の支持膜として作用することを特徴とする。
【0031】
この様に、ラミネートフィルム6を構成する配線パターン形成マスクとなる樹脂膜9を、電解メッキ工程において、電極を金属薄膜8に接続する際の支持膜になるように構成することによって、構成を複雑化することなく電解メッキ工程におけるシード層の損傷を防止することができる。
【0033】
【発明の実施の形態】
ここで、図2乃至図4を参照して、本発明の第1の実施の形態の多層プリント配線板の製造工程を説明する。
図2(a)参照
まず、厚さ20〜50μm、例えば、30μmの熱可塑性樹脂、例えば、ポリイミド系熱可塑性樹脂からなる樹脂層12の両面に厚さ5〜15μm、例えば、10μmのCu薄膜13,14を張りつけたドライフィルム11を用意する。
【0034】
このドライフィルム11を構成するCu薄膜13,14の表面には、Cu薄膜13,14を支持し、且つ、Cu薄膜13,14のパターニング工程においてエッチングマスクとなる厚さ5〜20μm、例えば、15μmの支持膜15,16を設ける。
なお、支持膜15,16は、パターニング工程としてフォトプロセスを用いた場合にはドライフィルムレジストを用い、また、エキシマレーザ、炭酸ガスレーザ、或いは、Nd:YAGレーザ等を用いたレーザ加工によってパターニングする場合には、レーザ加工が可能な樹脂を用いれば良く、ここではドライフィルムレジストとする。
【0035】
図2(b)参照
次いで、ドライフィルム11を真空吸引で固定したのち、Nd:YAGレーザの第4高調波(λ=266nm)を用い、発振周波数を低くしレーザ光出力を大きくした状態でレーザ光17を選択的に照射し、支持膜16及びCu薄膜14を除去し、次いで、発振周波数を高くしレーザ光出力を小さくした状態でレーザ光17を照射して樹脂層12を除去して、ビアホール18を形成する。
【0036】
このレーザ加工工程において、波長が266nmの紫外線を用いているので、樹脂と金属の両方を効率的に除去することができ、且つ、レーザ光17の出力を除去対象に応じて調整しているので、Cu薄膜13を損傷することなく、且つ、Cu薄膜13をエッチング停止層として樹脂層12を精度良く除去することが可能になる。
【0037】
図2(c)参照
次いで、ドライフィルム11の端部に露出するCu薄膜13、即ち、端子部19に電解メッキのための電極を接続し、支持膜15でドライフィルム11を固定した状態でメッキ浴中で電解メッキを行うことによって、ビアホール18の内部をCuで埋め込んでCuビア20を形成する。
【0038】
なお、この場合のCuビア20の高さは、後のパターニング工程におけるエッチング量を補償する程度に余分に高く形成しておく。
また、端子部19は、図2(b)のビアホール18の形成工程で同時に設けても良いし、或いは、ドライフィルム11自体の製造工程において、予め端部を露出させるようにしても良い。
【0039】
図2(d)参照
次いで、フォトプロセスによって支持膜16を選択的にエッチング除去して、配線パターンを形成するための開口部21を有するエッチングマスクを形成する。
【0040】
図2(e)及び(f)参照
次いで、開口部21を設けた支持膜16をエッチングマスクとしてCu薄膜14をエッチングしたのち、支持膜16を剥離することによって配線パターン22が得られる。
【0041】
図3(g)参照
次いで、熱可塑性樹脂からなる樹脂層24の片面だけにCu薄膜25及び支持膜26を設けたドライフィルム23を真空に吸引した雰囲気下において、押圧しながら加熱することによってラミネートする。
このラミネート工程において、樹脂層24と樹脂層12とがボイドを生ずることなく密着するので、隣接する配線パターン22の間の凹部は樹脂で充填されることになる。
【0042】
図3(h)参照
次いで、再び、266nmの紫外線のレーザ光27を、除去対象に応じて出力を調整しながら照射することによって、Cu薄膜25に達する2層の層間絶縁膜となる樹脂層12及び樹脂層24を貫通するビアホール28を形成する。
【0043】
図3(i)参照
次いで、再び、電解メッキによってビアホール28の内部をCuで埋め込んでCuビア29を形成する。
なお、この場合には、新たにラミネートしたドライフィルム23のCu薄膜25の端子部に電解メッキの際の電極を接続してCu薄膜25がシード層となり、また、支持膜26がシード層を支える支持膜となるものであり、この場合の端子部もビアホール28の形成工程で形成しても良いし、或いは、ドライフィルム23自体に予め設けておいても良いものである。
【0044】
図3(j)参照
次いで、再び、フォトプロセスによって支持膜15を選択的にエッチング除去して、配線パターンを形成するための開口部を有するエッチングマスクとし、このエッチングマスクを利用してCu薄膜13をエッチングしたのち、支持膜15を剥離することによって配線パターン30を形成する。
【0045】
図3(k)参照
次いで、反対側の面に対しても、フォトプロセスによって支持膜26を選択的にエッチング除去して、配線パターンを形成するための開口部を有するエッチングマスクとし、このエッチングマスクを利用してCu薄膜25をエッチングしたのち、支持膜26を剥離することによって配線パターン31を形成する。
【0046】
図3(l)参照
次いで、再び、熱可塑性樹脂からなる樹脂層の片面だけにCu薄膜及び支持膜を設けたドライフィルム32,33を真空に吸引した雰囲気下において、配線パターン30及び配線パターン31を形成した面に夫々押圧しながら加熱することによってラミネートする。
【0047】
図4(m)参照
次いで、再び、266nmの紫外線のレーザ光34を、除去対象に応じて出力を調整しながら照射することによって、ドライフィルム33を構成するCu薄膜に達する樹脂層39乃至樹脂層40の4層の層間絶縁膜を貫通するビアホール35を形成する。
【0048】
図4(n)参照
次いで、再び、電解メッキによってビアホール35の内部をCuで埋め込んでCuビア36を形成したのち、両側のドライフィルム32,33を構成するCu薄膜をパターニングして配線パターン37,38を形成することによって多層のラミネートフィルムからなる多層配線層部が完成する。
なお、この場合にも、新たにラミネートしたドライフィルム33のCu薄膜の端子部に電解メッキの際の電極を接続してCu薄膜をシード層とするが、端子はビアホール35の形成工程で形成しても良いし、或いは、ドライフィルム33自体に予め設けておいても良いものである。
【0049】
図4(o)参照
最後に、真空に吸引した雰囲気下において、スルーホール42の内壁をCuメッキしたコア基板41に、多層配線層部を押圧しながら加熱して一体化することによって多層プリント配線板、即ち、薄膜多層回路基板が完成する。
【0050】
なお、図においては、コア基板41の片側にしかフィルムラミネート法により形成した多層配線層部を一体化していないが、コア基板41の両面にフィルムラミネート法により形成した多層配線層部を貼り付けても良いものであり、両面に貼り付けた方が、応力が両面に均等に加わるので、薄膜多層回路基板の湾曲、撓みを防止することができる。
【0051】
この様に、本発明の第1の実施の形態においては、多層配線層部をドライフィルムを用いたフィルムラミネート法によって形成しているので、多段階のビルドアップ工程が簡略化され、また、2層以上の層間絶縁膜で分離された上下の配線パターンを2層以上の層間絶縁膜を貫通するビアホール内に充填したCuビアによって直接接続しているのでビアホール或いはCuビアの占有空間を少なくすることができ、それによって、薄膜多層回路基板を高密度化することができる。
【0052】
また、ドライフィルムを用いているので、樹脂ワニス等による層間絶縁膜の形成工程が不要になるため層間絶縁膜の成膜工程に伴う溶剤等が不要になり、且つ、ビアホールの形成工程をレーザ加工で行っているので、化学エッチング工程に伴うエッチング液等も不要になり、さらに、支持膜をそのままエッチングマスクとして用いているのでフォトレジストの塗布工程が不要になるので、使用する薬品種類及び使用量を低減することができ、それによって環境に調和した製造プロセスにすることができる。
【0053】
次に、図5乃至図7を参照して、本発明の第2の実施の形態のセミアディティブ法による多層プリント配線板の製造工程を説明する。
図5(a)参照
まず、厚さ20〜50μm、例えば、30μmの熱可塑性樹脂、例えば、ポリイミド系熱可塑性樹脂からなる樹脂層42の両面に無電解メッキ工程或いは電解メッキ工程におけるシード層となる厚さ1〜2μm、例えば、1.5μmのシードCu薄膜53,54を張りつけたドライフィルム51を用意する。
【0054】
この場合も、ドライフィルム51を構成するシードCu薄膜53,54の表面には、シードCu薄膜53,54を支持し、且つ、配線パターンの形成工程においてメッキ保護マスクとなる厚さ5〜50μm、例えば、20μmの支持膜55,56を設ける。
なお、この場合の支持膜55,56も、パターニング工程としてフォトプロセスを用いた場合にはドライフィルムレジストを用い、また、エキシマレーザ、炭酸ガスレーザ、或いは、Nd:YAGレーザ等を用いたレーザ加工によってパターニングする場合には、レーザ加工が可能な樹脂を用いれば良く、ここではドライフィルムレジストとする。
【0055】
図5(b)参照
次いで、ドライフィルム51を真空吸引で固定したのち、Nd:YAGレーザの第4高調波(λ=266nm)を用い、発振周波数を低くしレーザ光出力を大きくした状態でレーザ光57を選択的に照射し、支持膜56及びシードCu薄膜54を除去し、次いで、発振周波数を高くしレーザ光出力を小さくした状態でレーザ光57を照射して樹脂層52を除去して、ビアホール58を形成する。
【0056】
図5(c)参照
次いで、ドライフィルム51の端部に露出するシードCu薄膜53、即ち、端子部59に電解メッキのための電極を接続し、支持膜55でドライフィルム51を固定した状態でメッキ浴中で電解メッキを行うことによって、ビアホール58の内部をCuで埋め込んでCuビア60を形成する。
【0057】
なお、この場合のCuビア60の高さは、シードCu薄膜54の上面とほぼ同じ高さに形成する。
また、この場合の端子部59も、図5(b)のビアホール58の形成工程で同時に設けても良いし、或いは、ドライフィルム51自体の製造工程において、予め端部を露出させるようにしても良い。
【0058】
図5(d)参照
次いで、フォトプロセスによって支持膜56を選択的にエッチング除去して、配線パターンを形成するための電解メッキ工程におけるメッキ保護マスクとなる支持膜パターン61を形成する。
【0059】
図5(e)参照
次いで、支持膜パターン61をメッキ保護マスクとして電解メッキを行うことによって、シードCu薄膜54の露出部及びCuビア60の表面に、支持膜パターン61の膜厚以下の厚さのCuメッキ層62を形成する。
【0060】
図5(f)参照
次いで、支持膜パターン61を剥離したのち、全面エッチングを施すことによって、支持膜パターン61に覆われていたためCuメッキ層62が形成されなかた領域のシードCu薄膜54を選択的に除去して配線パターン63を形成する。なお、この全面エッチング工程において、Cuメッキ層62の表面も若干エッチングされることになる。
【0061】
図6(g)参照
次いで、熱可塑性樹脂からなる樹脂層65の片面だけにシードCu薄膜66及び支持膜67を設けたドライフィルム64を真空に吸引した雰囲気下において、押圧しながら加熱することによってラミネートする。
【0062】
図6(h)参照
次いで、再び、266nmの紫外線のレーザ光68を、除去対象に応じて出力を調整しながら照射することによって、シードCu薄膜53に達する2層の層間絶縁膜となる樹脂層65及び樹脂層54を貫通するビアホール69を形成する。
【0063】
図6(i)参照
次いで、再び、電解メッキによってビアホール69の内部をCuで埋め込んでCuビア70を形成する。
【0064】
図6(j)参照
次いで、再び、フォトプロセスによって支持膜67を選択的にエッチング除去して、Cuメッキ層を形成するための支持膜パターンを形成し、この支持膜パターンをメッキ保護マスクとして電解メッキを行うことによってシードCu薄膜66の露出部及びCuビア70の表面にCuメッキ層を形成したのち、支持膜パターンを剥離し、全面エッチングを施すことによって、配線パターン71を形成する。
【0065】
図6(k)参照
次いで、再び、熱可塑性樹脂からなる樹脂層73の片面だけにシードCu薄膜74及び支持膜75を設けたドライフィルム72を真空に吸引した雰囲気下において、配線パターン71を形成した面に押圧しながら加熱することによってラミネートする。
【0066】
図7(l)参照
次いで、再び、266nmの紫外線のレーザ光を、除去対象に応じて出力を調整しながら照射することによって、樹脂層73乃至樹脂層52に渡って全体を貫通するビアホール76を形成したのち、電解メッキを施すことによってビアホール76の内壁にCuメッキ層77を形成する。
【0067】
図7(m)参照
次いで、再び、フォトプロセスによって支持膜55,75を選択的にエッチング除去して、Cuメッキ層を形成するための支持膜パターンを形成し、この支持膜パターンをメッキ保護マスクとして電解メッキを行うことによってシードCu薄膜53,74の露出部及びCuメッキ層77の表面にCuメッキ層を形成したのち、支持膜パターンを剥離し、全面エッチングを施して両面に配線パターン78,79を形成することによって多層配線層部が完成する。
【0068】
最後に、真空に吸引した雰囲気下において、スルーホール81の内壁をCuメッキしたコア基板80に、多層配線層部を押圧しながら加熱して一体化することによって多層プリント配線板、即ち、薄膜多層回路基板が完成する。
【0069】
なお、この場合も、図においては、コア基板80の片側にしかフィルムラミネート法により形成した多層配線層部を一体化していないが、コア基板80の両面にフィルムラミネート法により形成した多層配線層部を貼り付けても良いものであり、両面に貼り付けた方が、応力が両面に均等に加わるので、薄膜多層回路基板の湾曲、撓みを防止することができる。
【0070】
この様に、本発明の第2の実施の形態においては、上記の第1の実施の形態と同様に、多層配線層部をドライフィルムを用いたフィルムラミネート法によって形成しているので、多段階のビルドアップ工程が簡略化され、また、2層以上の層間絶縁膜で分離された上下の配線パターンを2層以上の層間絶縁膜を貫通するビアホール内に充填したCuビアによって直接接続しているのでビアホール或いはCuビアの占有空間を少なくすることができ、それによって、薄膜多層回路基板を高密度化することができる。
【0071】
また、ドライフィルムを用いているので、樹脂ワニス等による層間絶縁膜の形成工程が不要になるため層間絶縁膜の成膜工程に伴う溶剤等が不要になり、且つ、ビアホールの形成工程をレーザ加工で行っているので、化学エッチング工程に伴うエッチング液も不要になり、さらに、支持膜をそのままメッキ保護マスクとして用いているのでフォトレジストの塗布工程が不要になるので、使用する薬品種類及び使用量を低減することができ、それによって、環境に調和した製造プロセスにすることができる。
【0072】
さらに、この第2の実施の形態においては、配線パターンをセミアディティブ法によって形成しているので、第1の実施の形態の様にサブトラクティブ法を用いた場合に比べて配線パターンの微細化が可能になり、高密度化が可能になる。
但し、この第2の実施の形態においては、配線パターンの形成工程においてメッキを用いているので、第1の実施の形態に比べて薬品の使用量は若干増加することになる。
【0073】
なお、上記の第2の実施の形態の説明においては、配線パターンとなるCuメッキ層を形成する際に、電解メッキ法を用いているが、無電解メッキ法、即ち、化学メッキ法を用いても良いものである。
【0074】
例えば、最近、Cuを無電解メッキする方法として、高速(厚付け)無電解メッキ法が開発されており、この高速(厚付け)無電解メッキ法を用いることによって、生産レベルでの実用化が可能になる。
なお、無電解メッキの場合にも、Cuメッキ層を形成するためにシード層となるシードCu薄膜は必要となる。
【0075】
さらに、ビアホールを埋め込むCuビアの形成工程、或いは、全体を貫通するビアホールの内面にCuメッキ層を形成する工程において、電解メッキ法に代えて無電解メッキ法を用いても良いものであり、この場合には、端子部59の形成工程は不要となる。
【0076】
以上、本発明の各実施の形態を説明してきたが、本発明は実施の形態に記載した構成に限られるものではなく、各種の変更が可能であり、例えば、使用するレーザ光は、Nd:YAGレーザの第4高調波(λ=266nm)に限られるものでものではなく、高エネルギー密度の紫外線であれば良く、Nd:YAGレーザの第3高調波(λ=355nm)を用いても良いし、或いは、エキシマレーザを用いても良いものである。
【0077】
また、上記の各実施の形態の説明においては、レーザ光の出力を光出力の発振周波数依存性を利用して制御しているが、単純に印加電力量によって制御しても良い。
【0078】
また、上記の各実施の形態の説明においては、支持膜としてドライフィルムレジストを用いてフォトプロセスでパターニングを行っているが、非感光性の樹脂を用いて、ビアホールの形成工程と同様にレーザ加工によってパターニングしても良いものであり、この場合にはレーザ光によって所定パターンを描画することになり、スループットは低下するが、薬品の使用量が減り環境性がより改善される。
なお、この場合には、レーザ光は必ずしも紫外線である必要はなく、Nd:YAGレーザの1次光、或いは、炭酸ガスレーザを用いても良いものである。
【0079】
また、ラミネート工程の後、何方の側からビアホールを形成し、且つ、配線パターンを形成するかは任意であり、必要とする多層の層数等に応じて適宜決定すれば良い。
【0080】
また、上記の各実施の形態の説明においては、ドライフィルムの樹脂層を熱可塑性樹脂で構成しているが、この様な構成に限られるものではなく、例えば、一部が接着層となった樹脂層を用いても良いものである。
【0081】
【発明の効果】
本発明によれば、多層配線層部をフィルムラミネート法で構成し、且つ、2層以上の層間絶縁膜を貫通するビアホール及びビアを形成しているので、製造工程が簡略化されるとともに、高密度化が可能になり、さらに、ビアホールの形成工程等をレーザ加工により行っているので薬品の使用量を大幅に低減することができ、環境に調和した製造プロセスとすることができる。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の途中までの製造工程の説明図である。
【図3】本発明の第1の実施の形態の図2以降の途中までの製造工程の説明図である。
【図4】本発明の第1の実施の形態の図3以降の製造工程の説明図である。
【図5】本発明の第2の実施の形態の途中までの製造工程の説明図である。
【図6】本発明の第2の実施の形態の図5以降の途中までの製造工程の説明図である。
【図7】本発明の第2の実施の形態の図6以降の製造工程の説明図である。
【図8】従来のビルドアップ多層プリント配線板の製造工程の説明図である。
【符号の説明】
1 多層配線層部
2 コア基板
3 ビアホール
4 ビアホール
5 配線パターン
6 ラミネートフィルム
7 樹脂膜
8 金属薄膜
9 樹脂膜
11 ドライフィルム
12 樹脂層
13 Cu薄膜
14 Cu薄膜
15 支持膜
16 支持膜
17 レーザ光
18 ビアホール
19 端子部
20 Cuビア
21 開口部
22 配線パターン
23 ドライフィルム
24 樹脂層
25 Cu薄膜
26 支持膜
27 レーザ光
28 ビアホール
29 Cuビア
30 配線パターン
31 配線パターン
32 ドライフィルム
33 ドライフィルム
34 レーザ光
35 ビアホール
36 Cuビア
37 配線パターン
38 配線パターン
39 樹脂層
40 樹脂層
41 コア基板
42 スルーホール
51 ドライフィルム
52 樹脂層
53 シードCu薄膜
54 シードCu薄膜
55 支持膜
56 支持膜
57 レーザ光
58 ビアホール
59 端子部
60 Cuビア
61 支持膜パターン
62 Cuメッキ層
63 配線パターン
64 ドライフィルム
65 樹脂層
66 シードCu薄膜
67 支持膜
68 レーザ光
69 ビアホール
70 Cuビア
71 配線パターン
72 ドライフィルム
73 樹脂層
74 シードCu薄膜
75 支持膜
76 ビアホール
77 Cuメッキ層
78 配線パターン
79 配線パターン
80 コア基板
81 スルーホール
91 コア基板
92 スルーホール
93 Cuメッキ層
94 第1配線パターン
95 第1層間絶縁膜
96 ビアホール
97 第2配線パターン
98 第2層間絶縁膜
99 第3層間絶縁膜

Claims (6)

  1. 層間絶縁膜となる第1の樹脂膜、前記第1の樹脂膜の両面に設けられた第1の金属薄膜、及び、前記第1の金属薄膜の表面に設けられたパターン形成マスクとなる第2の樹脂からなる第1のラミネートフィルムの前記第2の樹脂をパターニングする第1の工程と、
    前記パターニングした前記第2の樹脂をマスクとして、前記第1の金属薄膜をパターニングし、第1の配線パターンを形成する第2の工程と、
    層間絶縁膜となる第3の樹脂膜、前記第3の樹脂膜の片面に設けられた第2の金属薄膜、及び、前記第2の金属薄膜の表面に設けられたパターン形成マスクとなる第4の樹脂からなる第2のラミネートフィルムを、真空に吸引した雰囲気下において、押圧しながら加熱することで、前記第2のラミネートフィルムの第3の樹脂膜側が接するように前記第1の配線パターンの形成された前記第1のラミネートフィルムにラミネートする第3の工程と、
    前記第2のラミネートフィルムの前記第4の樹脂をパターニングする第4の工程と、
    前記第4の工程でパターニングした前記第4の樹脂をマスクとして、前記第2の金属薄膜をパターニングし、第2の配線パターンを形成する第5の工程と、
    前記第3の工程から前記第5の工程を少なくとも1回実行した後で、複数の層間絶縁膜を貫通すると共に、異なる層間絶縁膜上に形成された前記第2の配線パターン同士、又は前記第1の配線パターンと前記異なる層間絶縁膜上に形成された第2の配線パターンの少なくともいずれかを貫通するビアホールを形成する第6の工程と、
    前記ビアホールに導電膜を埋め込む第7の工程とにより、多層配線層部を形成したのち、前記多層配線層部をコア基板に導電的に接続し、一体化したことを特徴とする薄膜多層回路基板の製造方法。
  2. 上記ビアホールを形成する第6の工程において、ビアホールをレーザ加工によって形成するとともに、少なくとも導体層の除去時におけるレーザ光の出力を、最下層の層間絶縁膜の除去時のレーザ光の出力より大きくすることを特徴とする請求項1記載の薄膜多層回路基板の製造方法。
  3. 上記層間絶縁膜となる樹脂膜の少なくとも片面に設けられた金属薄膜を、メッキ法によりビアホールに導電体を埋め込む工程におけるシード層とすることを特徴とする請求項1または2に記載の薄膜多層回路基板の製造方法。
  4. 上記メッキ工程が電解メッキ工程であり、上記層間絶縁膜となる樹脂膜の少なくとも片面に設けられた金属薄膜を選択的に除去することによって配線パターンを形成することを特徴とする請求項3記載の薄膜多層回路基板の製造方法。
  5. 上記メッキ工程が無電解メッキ工程または電解メッキ工程のいずれかであり、且つ、配線パターンを形成する際に、上記層間絶縁膜となる樹脂膜の少なくとも片面に設けられた金属薄膜をシード層として無電解メッキ或いは電解メッキのいずれかを行うことを特徴とする請求項3記載の薄膜多層回路基板の製造方法。
  6. 上記金属薄膜の表面に設けられた配線パターン形成マスクとなる樹脂膜が、電解メッキ工程において、電解メッキのための電極を前記金属薄膜に接続する際の支持膜として作用することを特徴とする請求項4または5に記載の薄膜多層回路基板の製造方法。
JP7981198A 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法 Expired - Fee Related JP4128649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7981198A JP4128649B2 (ja) 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7981198A JP4128649B2 (ja) 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11274731A JPH11274731A (ja) 1999-10-08
JP4128649B2 true JP4128649B2 (ja) 2008-07-30

Family

ID=13700603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7981198A Expired - Fee Related JP4128649B2 (ja) 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4128649B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899265B2 (ja) * 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
JP4693258B2 (ja) * 2001-02-26 2011-06-01 京セラ株式会社 多層配線基板の製造方法
JP4278389B2 (ja) * 2001-05-11 2009-06-10 三菱電機株式会社 積層材料のレーザ加工方法および装置
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
JP2007134389A (ja) * 2005-11-08 2007-05-31 Nec Toppan Circuit Solutions Inc 印刷配線板およびその製造方法
JP5109285B2 (ja) * 2006-04-26 2012-12-26 凸版印刷株式会社 多層配線基板の製造方法
JP5165265B2 (ja) * 2007-03-23 2013-03-21 日本メクトロン株式会社 多層プリント配線板の製造方法
JP4844904B2 (ja) * 2009-03-27 2011-12-28 Tdk株式会社 多層配線板及びその製造方法
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers

Also Published As

Publication number Publication date
JPH11274731A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
JP3807312B2 (ja) プリント基板とその製造方法
KR100797692B1 (ko) 인쇄회로기판 및 그 제조방법
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
US6391210B2 (en) Process for manufacturing a multi-layer circuit board
KR100642167B1 (ko) 다층 회로의 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP5165723B2 (ja) 回路基板およびその製造方法
KR20090022737A (ko) 다층 인쇄회로기판의 제조방법
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
CN107960009A (zh) 电路板结构与其制造方法
AU7486787A (en) Multilayer circuit board fabrication process
US6555016B2 (en) Method of making multilayer substrate
KR20120002016A (ko) 연성인쇄회로기판의 제조방법
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
JP2005108941A (ja) 多層配線板及びその製造方法
JP2002271026A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
KR20030042339A (ko) 인쇄배선기판의 관통 홀 형성방법
KR20090105704A (ko) 캐패시터 내장형 인쇄회로기판 및 그 제조방법
CN114521041A (zh) 一种线路板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees