JP2006147970A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
JP2006147970A
JP2006147970A JP2004338490A JP2004338490A JP2006147970A JP 2006147970 A JP2006147970 A JP 2006147970A JP 2004338490 A JP2004338490 A JP 2004338490A JP 2004338490 A JP2004338490 A JP 2004338490A JP 2006147970 A JP2006147970 A JP 2006147970A
Authority
JP
Japan
Prior art keywords
layer
insulating film
conductive material
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004338490A
Other languages
English (en)
Other versions
JP4564342B2 (ja
Inventor
Shigeki Nakajo
茂樹 中條
Koichi Nakayama
浩一 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004338490A priority Critical patent/JP4564342B2/ja
Priority to PCT/JP2005/020822 priority patent/WO2006057174A1/ja
Priority to EP05806323.1A priority patent/EP1830615B1/en
Priority to KR1020077012697A priority patent/KR101088584B1/ko
Priority to US11/791,572 priority patent/US7800002B2/en
Priority to CN2005800400662A priority patent/CN101066005B/zh
Publication of JP2006147970A publication Critical patent/JP2006147970A/ja
Priority to US12/691,226 priority patent/US9136214B2/en
Application granted granted Critical
Publication of JP4564342B2 publication Critical patent/JP4564342B2/ja
Priority to US14/547,871 priority patent/US9659849B2/en
Priority to US15/493,284 priority patent/US10477702B2/en
Priority to US16/561,518 priority patent/US10765011B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 配線設計の自由度が高く高密度配線が可能な多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供する。
【解決手段】 コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板において、コア基板として、導電性物質が充填され表裏の導通がなされた複数のスルーホールを備えたものを使用し、上記のスルーホールは、開口径が10〜100μmの範囲内であり、かつ、絶縁膜および導電性物質拡散防止層が設けられており、絶縁膜を介して導電性物質がスルーホール内に充填されたものとし、このコア基板上に電気絶縁層を介して形成された1層目の配線は、ビアを介してスルーホール内に充填された導電性物質に接続されているものとする。
【選択図】 図1

Description

本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求がますます強くなっている。このため、LSIを直接プリント配線基板に実装したり、あるいはCSP(Chip Size Package)、BGA(Ball grid Array)をプリント配線基板に実装するようになってきた。そして、プリント配線基板も高密度化に対応するために、配線およびビアを1層づつ電気絶縁層を介してコア基板に多層に積み上げていくビルドアップ法で製作した多層配線基板を使用するようになってきた。
従来の一般的なビルドアップ多層配線基板では、絶縁基板にドリルでスルーホールを設け、このスルーホール内側に金属めっきを施し、スルーホール内に樹脂または導電性ペーストを充填して形成されたコア基板が使用されていた(特許文献1)。このコア基板は、スルーホールを介して表裏が導通されたものであり、このコア基板上に配線を電気絶縁層を介して多層に積み上げることで多層配線基板が作製されていた。また、最近では、樹脂を充填したスルーホールに蓋めっき(スルーホールの開口部分を塞ぐようにめっき層を形成すること)を行い、上記の蓋めっき部分の直上にビアを配置し、さらに、このビア上にビアを配置するスタック構造の多層配線基板が開発されている(特許文献2)。
特開平9−130050号公報 特開2003−23251号公報
しかし、従来のスルーホールの形成はドリル加工で行っていたため、スルーホールの開口径はドリル径よりも小さくすることができず、微細なドリルを用いたドリル加工では、ドリルの破損頻度が高いものであった。このため、スルーホールの微細化が困難であり、配線設計の自由度が限定されるという問題があった。
また、樹脂を充填したスルーホールに蓋めっきを行った構造では、使用する絶縁基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。
本発明は、上記のような実情に鑑みてなされたものであり、配線設計の自由度が高く高密度配線が可能な多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
このような目的を達成するために、本発明は、コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板において、コア基板は導電性物質が充填され表裏の導通がなされた複数のスルーホールを備え、前記スルーホールは開口径が10〜100μmの範囲内であり、前記スルーホール内壁面には絶縁膜および導電性物質拡散防止層が設けられており、該絶縁膜を介して導電性物質が前記スルーホール内に充填されており、電気絶縁層を介してコア基板上に形成された1層目の配線は、前記スルーホール内の前記導電性物質にビアを介して接続されているような構成とした。
本発明の好ましい態様として、前記導電性物質拡散防止層は、窒化チタン薄膜であるような構成とした。
本発明の好ましい態様として、前記絶縁膜は、二酸化珪素薄膜であるような構成とした。
本発明の好ましい態様として、前記絶縁膜および前記導電性物質拡散防止層は、前記スルーホール内壁面上に導電性物質拡散防止層、絶縁膜の順に積層されたものであるような構成とした。
本発明の好ましい態様として、前記絶縁膜および前記導電性物質拡散防止層は、前記スルーホール内壁面上に第1の絶縁膜、導電性物質拡散防止層、第2の絶縁膜の順に積層されたものであるような構成とした。
本発明の好ましい態様として、第1の絶縁膜と第2の絶縁膜の構成材料が同じであるような構成とした。
本発明の好ましい態様として、前記絶縁膜および前記導電性物質拡散防止層は、前記スルーホール内壁面上に第1の絶縁膜、第2の絶縁膜、導電性物質拡散防止層、第3の絶縁膜の順に積層されたものであり、第2の絶縁膜と第3の絶縁膜の成分が同じであるような構成とした。
本発明の好ましい態様として、前記導電性物質は、電解めっきによりスルーホール内に形成された銅であるような構成とした。
本発明の好ましい態様として、前記導電性物質は、スルーホール内に充填された導電性ペーストであるような構成とした。
本発明の好ましい態様として、前記スルーホールの開口径は、10〜70μmの範囲内であるような構成とした。
本発明の好ましい態様として、前記コア基板の厚みは、50〜725μmの範囲内であるような構成とした。
本発明の好ましい態様として、前記コア基板は、シリコンコア基板であるような構成とした。
また、本発明は、コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が10〜100μmの範囲内にある微細孔を所定の深さまで穿設する工程と、前記微細孔の内壁面を含むコア材表面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成し、その後、少なくとも微細孔の内壁面に位置する絶縁膜上に下地導電層を形成する工程と、前記微細孔内を除く前記コア材上に所望のレジスト膜を形成し、前記下地導電層を給電層として前記微細孔内に電解めっきにより導電性物質を充填する工程と、前記レジスト膜を除去し、前記コア材の他方の面を研磨して前記微細孔を露出させることによりスルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した1層目の配線を形成する工程と、を有するような構成とした。
本発明の好ましい態様として、前記下地導電層の形成は、MO−CVD法により行うような構成とした。
また、本発明は、コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が10〜100μmの範囲内にある微細孔を所定の深さまで穿設する工程と、前記コア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、少なくとも前記スルーホールの内壁面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成する工程と、前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した1層目の配線を形成する工程と、を有するような構成とした。
本発明の好ましい態様として、前記絶縁膜および前記導電性物質拡散防止層を形成する工程では、スルーホールの内壁面を含むコア材表面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成した後に、少なくともスルーホールの内壁面に位置する絶縁膜上に下地導電層を形成し、また、スルーホール内に導電性物質を充填する工程では、前記スルーホール内を除く前記コア材上に所望のレジスト膜を形成し、電解めっきにより導電性物質を充填するような構成とした。
本発明の好ましい態様として、前記下地導電層の形成は、MO−CVD法により行うような構成とした。
また、本発明は、コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が10〜100μmの範囲内にある微細孔を所定の深さまで穿設する工程と、前記コア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、前記コア材の両面と前記スルーホールの内壁面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成し、その後、前記コア材の一方の全面に下地導電層を形成する工程と、前記下地導電層上と前記コア材の反対面の前記絶縁膜上に所望のレジスト膜を形成し、前記下地導電層を給電層として電解めっきにより前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した1層目の配線を形成する工程と、を有するような構成とした。
本発明の好ましい態様として、前記下地導電層の形成は、蒸着法、スパッタリング法のいずれかにより行うような構成とした。
本発明の好ましい態様として、絶縁膜および導電性物質拡散防止層を形成する工程では、導電性物質拡散防止層、絶縁膜の順に積層する方法、第1の絶縁膜、導電性物質拡散防止層、第2の絶縁膜の順に積層する方法、第1の絶縁膜、第2の絶縁膜、導電性物質拡散防止層、第3の絶縁膜の順に積層する方法のいずれかを用いて絶縁膜および導電性物質拡散防止層を形成し、前記第1の絶縁膜の形成は、熱酸化法あるいはプラズマCVD法を利用して行うものであり、前記第2の絶縁膜、第3の絶縁膜の形成は、プラズマCVD法を利用して行うものであるような構成とした。
本発明の好ましい態様として、前記導電性物質拡散防止層の形成は、MO−CVD法により行うような構成とし、前記微細孔を該開口径が10〜70μmの範囲内となるように形成するような構成とした。
また、本発明の好ましい態様として、前記コア材がシリコンであるような構成とした。
以上詳述したように、本発明によれば、スルーホールの開口径が10〜100μmの範囲内にあるので、スルーホールの狭ピッチ化が可能であるとともに、スルーホール間のスペースの確保が容易であり、このスペースに必要な配線を形成することができ、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、スルーホール内部に導電性物質が充填され、この導電性物質に接続するビアを介して1層目の配線が形成された構造、すなわち、スルーホール直上にビアを備える構造であるため、多層配線の配線設計の自由度を高くすることができる。さらに、スルーホール内壁面に設けられた導電性物質拡散防止層によって、スルーホール内部に充填された導電性物質がコア基板中に拡散することが阻止され、かつ、導電性物質と導電性物質拡散防止層との間に位置する絶縁膜により、導電性物質が拡散することによる導電性物質拡散防止層の導電性変化が防止され、導電性物質拡散防止層が設計通りの電気特性を発現することができ、導電性物質拡散防止効果がより高いものとなり、スルーホールの狭ピッチ化を進めても隣接するスルーホール間の短絡を防止することができる。また、スルーホール内には樹脂が充填されていないので、スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、接続信頼性が高いものとなる。
また、本発明の製造方法では、プラズマを利用したドライエッチングによりスルーホールを形成するので、開口径の小さいスルーホールの形成が可能となり、また、スルーホール直上にビアを形成し、このビアを介して1層目の配線をスルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができる。さらに、導電性物質拡散防止層を絶縁膜で被覆するので、下地導電層を給電層としてスルーホール内に導電性物質を充填する際に、絶縁膜とレジスト膜との密着が良好であり、導電性物質が絶縁膜とレジスト膜との界面に侵入して不要な広がりを生じることがなく、高い精度で導電性物質を充填できるので、スルーホールの狭ピッチ化と歩留まり向上が可能である。
以下、本発明の実施の形態について図面を参照して説明する。
[多層配線基板]
図1は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図1において、本発明の多層配線基板1は、コア基板2と、このコア基板2の表面2a上に電気絶縁層を介して形成された配線と、裏面2b上に電気絶縁層を介して形成された配線と、を備えている。
多層配線基板1を構成するコア基板2は、コア材2′に複数のスルーホール4が形成されたものであり、各スルーホール4には導電性物質8が充填され、この導電性物質8によりスルーホール4を介した表面2aと裏面2bの導通がなされている。
コア基板2に形成されたスルーホール4の開口径は、10〜100μm、好ましくは10〜70μmの範囲内である。スルーホールの開口径が上記の範囲未満であると、スルーホール形成加工が困難となり、また、上記の範囲を超えると、スルーホールの密度を高くしたり、スルーホールの形成数を多くすることに限度があり好ましくない。スルーホール4の内壁面、およびコア基板の両面2a,2bには、導電性物質拡散防止層5と絶縁膜6が設けられており、絶縁膜6は、導電性物質拡散防止層5と導電性物質8との間に介在している。
コア基板2の表面2a上に形成された配線は、図示例では多層配線であり、コア基板2の表面2a上に電気絶縁層11aを介しビア13aにてスルーホール4内の導電性物質8に接続されるように形成された1層目の配線12aと、この1層目の配線12a上に2層目の電気絶縁層11bを介しビア13bにて所定の1層目配線12aに接続されるように形成された2層目の配線12bと、この2層目の配線12b上に3層目の電気絶縁層11cを介しビア13cにて所定の2層目配線12bに接続されるように形成された3層目の配線12cとからなる。
また、コア基板2の裏面2b上に形成された配線は、図示例では単層配線であり、コア基板2の裏面2b上に電気絶縁層15を介しビア17にてスルーホール4内の導電性物質8に接続されるように形成された配線16である。
尚、各配線12a,12b,12c,16および各ビア13a,13b,13cは、例えば、銅、銀等の薄膜である下地金属層を介して、導電性物質8上、下層の電気絶縁層上、ビア上に形成されていてもよい。
図2は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図2において、本発明の多層配線基板1′は、コア基板2に設けられている導電性物質拡散防止層5と絶縁膜6の積層構造が上述の多層配線基板1と相違する他は、上述の多層配線基板1と同じものであり、共通の部材には同じ部材番号を付している。
この多層配線基板1′では、スルーホール4の内壁面、およびコア基板の両面2a,2bに、第1の絶縁膜6a、導電性物質拡散防止層5、第2の絶縁膜6bが、この順に積層されて配設されている。したがって、スルーホール4内においては、導電性物質拡散防止層5と導電性物質8との間に第2の絶縁膜6bが介在している。
尚、第1の絶縁膜6aと第2の絶縁膜6bは、構成材料が同じものであってもよい。
また、図3は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図3において、本発明の多層配線基板1″は、コア基板2に設けられている導電性物質拡散防止層5と絶縁膜6の積層構造が上述の多層配線基板1と相違する他は、上述の多層配線基板1と同じものであり、共通の部材には同じ部材番号を付している。
この多層配線基板1″では、スルーホール4の内壁面、およびコア基板の両面2a,2bに、第1の絶縁膜6a、第2の絶縁膜6b、導電性物質拡散防止層5、第3の絶縁膜6cが、この順に積層されて配設されている。したがって、スルーホール4内においては、導電性物質拡散防止層5と導電性物質8との間に第3の絶縁膜6cが介在している。
尚、第2の絶縁膜6bと第3の絶縁膜6cは、構成材料が同じものであってもよく、また、第1の絶縁膜6a、第2の絶縁膜6bおよび第3の絶縁膜6cのすべてが、構成材料が同じものであってもよい。
図4は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図4において、本発明の多層配線基板21は、コア基板22と、このコア基板22の表面22a上に電気絶縁層を介して形成された配線と、裏面22b上に電気絶縁層を介して形成された配線と、を備えている。
多層配線基板21を構成するコア基板22は、コア材22′に複数のスルーホール24が形成されたものであり、各スルーホール4には導電性物質28が充填され、この導電性物質28によりスルーホール24を介した表面22aと裏面22bの導通がなされている。
コア基板22に形成されたスルーホール4の開口径は、10〜100μm、好ましくは10〜70μmの範囲内である。スルーホールの開口径が上記の範囲未満であると、スルーホール形成加工が困難となり、また、上記の範囲を超えると、スルーホールの密度を高くしたり、スルーホールの形成数を多くすることに限度があり好ましくない。スルーホール24の内壁面、およびコア基板の表面22aには、導電性物質拡散防止層25と絶縁膜26が設けられており、絶縁膜26が導電性物質拡散防止層25と導電性物質28との間に介在している。また、コア基板22の裏面22bには、絶縁膜23が設けられている。
コア基板22の表面22a上に形成された配線は、図示例では多層配線であり、コア基板22の表面22a上に電気絶縁層31aを介しビア33aにてスルーホール24内の導電性物質28に接続されるように形成された1層目の配線32aと、この1層目の配線32a上に2層目の電気絶縁層31bを介しビア33bにて所定の1層目配線32aに接続されるように形成された2層目の配線32bと、この2層目の配線32b上に3層目の電気絶縁層31cを介しビア33cにて所定の2層目配線32bに接続されるように形成された3層目の配線32cとからなる。
また、コア基板22の裏面22b上に形成された配線は、図示例では単層配線であり、コア基板22の裏面22b上に電気絶縁層35を介しビア37にてスルーホール24内の導電性物質28に接続されるように形成された配線36である。
尚、各配線32a,32b,32c,36および各ビア33a,33b,33cは、例えば、銅、銀等の薄膜である下地金属層を介して、導電性物質28上、下層の電気絶縁層上、ビア上に形成されていてもよい。
このような多層配線基板21においても、導電性物質拡散防止層25と絶縁膜26の積層構造を、上述の多層配線基板1′,1″のように、第1の絶縁膜と第2の絶縁膜とで導電性物質拡散防止層25を挟むような積層構造、あるいは、第1、第2の絶縁膜と第3の絶縁膜とで導電性物質拡散防止層25を挟むような積層構造としてもよい。
上述のような本発明の多層配線基板1,1′,1″,21では、スルーホール4,24内部に導電性物質8,28が充填され、この導電性物質8,28に接続するビア13a,17,33a,37を介して1層目の配線12a,16,32a,36が形成された構造、すなわち、スルーホール4,24直上にビア13a,17,33a,37を備える構造であるため、多層配線の配線設計の自由度を高くすることができる。また、スルーホール4,24内には樹脂が充填されていないので、スルーホール4,24直上に配置されたビア13a,17,33a,37へのコア基板2の熱収縮や熱膨張による応力集中が発生し難く、接続信頼性が高いものとなる。さらに、スルーホール4,24の狭ピッチ化が可能であるとともに、スルーホール4,24間のスペースの確保が容易であり、このスペースに必要な配線を形成することができるので、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、スルーホール4,24の内壁面に設けられた導電性物質拡散防止層5,25によって、スルーホール内部に充填された導電性物質8,28の構成物質がコア基板2,22中に拡散することが阻止される。さらに、導電性物質8,28と導電性物質拡散防止層5,25との間に位置する絶縁膜6,26(第2の絶縁膜6b,第3の絶縁膜6c)により、導電性物質8,28が拡散することによる導電性物質拡散防止層5,25の導電性変化が防止される。これにより、導電性物質拡散防止層5,25が設計通りの電気特性を発現することができ、導電性物質拡散防止効果がより高いものとなり、スルーホール4,24の狭ピッチ化を進めても隣接するスルーホール4,24間の短絡を防止することができる。
本発明の多層配線基板1を構成するコア基板2,22は、例えば、シリコン、ガラス等のコア材2′,22′を用いて作製することができる。コア基板2,22の厚みは、50〜725μm、好ましくは300〜625μmの範囲内である。コア基板2,22の厚みが50μm未満であると、支持体として充分な強度を保持できず、725μmを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
スルーホール4,24の内壁面に形成される導電性物質拡散防止層5,25は、緻密であり、コア基板2,22中への導電性物質の拡散を防止し得る薄膜であれば特に制限はなく、例えば、窒化チタン、チタン、クロム等の薄膜層とすることができる。この導電性物質拡散防止層5の厚みは、例えば、10〜50nmの範囲で設定することができる。
多層配線基板1を構成する絶縁膜6、多層配線基板1′を構成する第2の絶縁膜6b、多層配線基板1″を構成する第2の絶縁膜6bと第3の絶縁膜6c、多層配線基板21を構成する絶縁膜26は、二酸化珪素、窒化珪素等の無機化合物からなる薄膜とすることができ、厚みは10〜4000nm、好ましくは50〜1000nm程度とすることができる。
また、多層配線基板1′を構成する第1の絶縁膜6a、多層配線基板1″を構成する第1の絶縁膜6a、および、多層配線基板21を構成する絶縁膜23は、上述のような絶縁膜であってよく、また、コア基板2がシリコンコア基板である場合には、熱酸化により形成した酸化珪素膜であってもよい。
コア基板2,22の各スルーホール4,24に充填された導電性物質8,28としては、例えば、フィルド電解めっきによりスルーホール内に形成された銅等の導電性金属とすることができる。また、銅粒子、銀粒子等の導電性粒子を含有した導電性ペーストを用いることができる。但し、導電性ペーストを導電性物質8,28として用いる場合、コア基板2,22の熱収縮や熱膨張によるビア13a,17,33a,37への応力集中を抑制するために、導電性粒子の含有率が80体積%以上であることが好ましい。
コア基板2,22の表面2a,22a上の1層目の配線12a,32a、2層目の配線12b,32b、3層目の配線12c,32cの材質、ビア13a,13b,13c,33a,33b,33cの材質、および、裏面2b,22b上の配線16,36の材質、ビア17,37の材質は、例えば、銅、ニッケル等の導電性材料とすることができる。このような各層の配線の厚みは、例えば、3〜20μmの範囲で設定することができ、ビアの径は、例えば、20〜100μmの範囲で設定することができる。
また、電気絶縁層11a,11b,11c,31a,31b,31cおよび電気絶縁層15,35の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂,フルオレン等の有機絶縁性材料とすることができる。このような電気絶縁層の厚みは、例えば、3〜20μmの範囲で設定することができる。
尚、上述の実施形態では、コア基板2,22の表面2a,22aに配線12a,12b,12c,32a,32b,32cが形成され、裏面に配線16,36が形成されているが、本発明ではコア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図5乃至図7は、図1に示される多層配線基板1を例として、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材2′の一方の面2′aに所定の開口9aを有するマスクパターン9を形成し、このマスクパターン9をマスクとしてプラズマを利用したドライエッチング法であるICP−RIE(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材2′に所定の深さで微細孔4′を穿設する(図5(A))。
コア材2′は、例えば、シリコン、ガラス等を使用することができる。また、マスクパターン9は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア材2′に比べエッチング選択比が小さい(エッチング速度が小さい)材料、例えば、シリコンからなるコア材2′に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン21を形成することができる。
形成する微細孔4′の開口径は、10〜100μm、好ましくは10〜70μmの範囲内で適宜設定することができる。また、微細孔4′の深さは、作製するコア基板の厚み(例えば、50〜725μm)を考慮して設定することができ、例えば、70〜745μmの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔4′をプラズマを利用したドライエッチング法により形成するので、開口径の小さいスルーホールの形成が可能となる。
次に、コア材2′からマスクパターン9を除去し、コア材2′の他方の面2′bを研磨して、微細孔4′を露出させてスルーホール4を形成し、その後、コア材2′の両面およびスルーホール4の内壁面に導電性物質拡散防止層5と絶縁膜6を成膜する(図5(B))。
導電性物質拡散防止層5は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。このような導電性物質拡散防止層5は、例えば、MO−CVD(Metal Organic - Chemical Vapor Deposition)やスパッタリング法により形成することができ、特にスルーホール4の開口径が70μm以下の場合には、MO−CVDにより形成することが好ましい。
また、絶縁膜6は、例えば、プラズマCVD(Plasma Enhanced - Chemical Vapor Deposition)で形成した酸化シリコン膜、窒化シリコン膜等とすることができ、このような絶縁膜6の厚みは、例えば、500〜1000nmの範囲で設定することができる。
尚、導電性物質拡散防止層5と絶縁膜6の積層構造を、上述の多層配線基板1′(図2)のように、第1の絶縁膜6a、導電性物質拡散防止層5、第2の絶縁膜6bがこの順に積層された構造、多層配線基板1″(図3)のように、第1の絶縁膜6a、第2の絶縁膜6b、導電性物質拡散防止層5、第3の絶縁膜6cがこの順に積層された構造とする場合には、第1の絶縁膜6a、第2の絶縁膜6b、第3の絶縁膜6cは、上述の絶縁膜6と同様にして形成することができる。また、第1の絶縁膜6aは、コア材2′がシリコンである場合には、熱酸化を施して酸化珪素膜として形成してもよい。
次に、絶縁膜6上に下地導電層7を形成する(図5(C))。この下地導電層7は、例えば、銅、ニッケル等の薄膜、チタン/銅の積層薄膜等とすることができる。下地導電層7の形成は、例えば、MO−CVD(Metal Organic - Chemical Vapor Deposition)やスパッタリング法により行うことができ、特にスルーホール4の開口径が70μm以下の場合には、MO−CVDにより形成することが好ましい。このような下地導電層7は、スルーホール4の内壁面に存在する絶縁膜6を被覆する必要はあるが、コア基板2の両面には、所望の部位に形成するものであってもよい。
次いで、下地導電層7、絶縁膜6上に所望レジスト膜10a,10bを形成し、下地導電層7を給電層として、フィルド電解めっきによりスルーホール4内に銅、ニッケル等の導電性物質8を充填する(図5(D))。レジスト膜10a,10bは、公知の感光性レジスト材料を使用して形成することができ、その厚みは、例えば、1〜100μmの範囲で設定することができる。
このフィルド電解めっきでは、レジスト膜10a,10bが導電性物質拡散防止層5と密着するのではなく、絶縁膜6や下地導電層7と密着しているので、その密着強度が高く、導電性物質8が絶縁膜6や下地導電層7とレジスト膜10a,10bとの界面に侵入して不要な広がりを生じることがない。このため、レジスト膜10a,10bのパターンを反映した高い精度で導電性物質8を充填することができる。
尚、スルーホール4内に、導電性物質8として導電性ペーストをスクリーン印刷等の方法により充填してもよい。使用する導電性ペーストは、銅粒子、銀粒子等の導電性粒子を80体積%以上含有した導電性ペーストであることが望ましい。
次に、レジスト膜10a,10bを除去し、必要に応じてコア材2′上に突出する余分な導電性物質8を研磨して除去することにより、スルーホール4内のみに導電性物質8を残す。これにより、スルーホール4内に充填された導電性物質8による表裏の導通がとられたコア基板2が得られる(図6(A))。上記のような余分な導電性物質8を研磨除去する場合にも、上述のように、導電性物質8が絶縁膜6や下地導電層7とレジスト膜10a,10bとの界面に侵入して不要な広がりを生じることがないので、絶縁膜6や導電性物質拡散防止層5を損傷することなく、余分な導電性物質8のみを研磨除去することができる。
次に、コア基板2の両面に1層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層11a,15を形成する(図6(B))。電気絶縁層11a,15は、例えば、ベンゾシクロブテン、ポリイミド、フルオレン等の感光性絶縁材料を使用して形成することができ、その厚みは、例えば、3〜20μmの範囲で設定することができる。
次いで、この電気絶縁層11a,15を覆うように、下地金属層12′a,16′を形成し、電気絶縁層11a,15上にレジストパターン19を形成する(図6(C))。下地金属層12′a,16′は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層12′a,16′の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、50〜350nmの範囲で設定することができる。
また、レジストパターン19は、スルーホール4内に充填された導電性物質8上の下地金属層12′a,16′が露出するような開口19aを有している。
次いで、このジストパターン19をマスクとし、下地金属層12′a,16′を給電層として電解めっきを行い、その後、レジストパターン19を除去する。これにより、スルーホール4内に充填された導電性物質8にビア13aを介して接続された配線12aと、ビア17を介して接続された配線16とを形成する(図7(A))。このような配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
その後、電気絶縁層11a,15上に存在している余分な下地金属層12′a,16′を除去する。これにより、コア基板2の両面に電気絶縁層を介した1層目の配線が形成され、この配線は、スルーホール4内に充填された導電性物質8にビアを介して接続されたものとなる(図7(B))。
その後、図6(B)〜図7(B)の工程を繰り返すことにより、コア基板2の表面2a側および/または裏面2b側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
図8乃至図9は、図2に示される多層配線基板1′を例として、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、上述の実施態様と同様にして、コア材2′にスルーホール4を形成する。その後、コア材2′の両面およびスルーホール4の内壁面に第1の絶縁膜6aを成膜する(図8(A))。第1の絶縁膜6aは、例えば、プラズマCVDで形成した酸化シリコン膜、窒化シリコン膜等とすることができ、このような絶縁膜6aの厚みは、例えば、500〜1000nmの範囲で設定することができる。また、第1の絶縁膜6aは、コア材2′がシリコンである場合には、熱酸化を施すことにより酸化珪素膜として形成してもよい。
次に、第1の絶縁膜6a上に導電性物質拡散防止層5と第2の絶縁膜6bを成膜する(図8(B))。導電性物質拡散防止層5と第2の絶縁膜6bの形成は、上述の導電性物質拡散防止層5と絶縁膜6の形成と同様に行うことができる。
尚、上述の多層配線基板1(図1)のように、導電性物質拡散防止層5、絶縁膜6がこの順に積層された構造、多層配線基板1″(図3)のように、第1の絶縁膜6a、第2の絶縁膜6b、導電性物質拡散防止層5、第3の絶縁膜6cがこの順に積層された構造とすることもできる。
次に、コア材2′の一方の面(図示例では面2′b側)の第2の絶縁膜6b上に下地導電層7を形成する(図8(C))。この下地導電層7は、例えば、銅、ニッケル等の薄膜、チタン/銅の積層薄膜等とすることができる。下地導電層7の形成は、例えば、蒸着法、スパッタリング法、MO−CVD等により行うことができる。
次いで、下地導電層7上と、コア材2′の他方の面(図示例では面2′a側)の第2の絶縁膜6b上に所望レジスト膜10a、10bを形成し、下地導電層7を給電層として、フィルド電解めっきにより、スルーホール4内に一方向(矢印a方向)から銅、ニッケル等の導電性物質8を析出、成長させて充填する(図8(D))。レジスト膜10a,10bは、公知の感光性レジスト材料を使用して形成することができ、その厚みは、例えば、1〜100μmの範囲で設定することができる。
このフィルド電解めっきでは、レジスト膜10a,10bが導電性物質拡散防止層5と密着するのではなく、第2の絶縁膜6bや下地導電層7と密着しているので、その密着強度が高く、導電性物質8が第2の絶縁膜6bや下地導電層7とレジスト膜10a,10bとの界面、特に、導電性物質8の析出、成長方向に位置する第2の絶縁膜6bとレジスト膜10aとの界面に侵入することが阻止され、不要な広がりを生じることがない。このため、レジスト膜10a,10bのパターンを反映した高い精度で導電性物質8を充填することができる。
次に、レジスト膜10a,10bを除去し、必要に応じてコア材2′上に突出する余分な導電性物質8を研磨して除去することにより、スルーホール4内のみに導電性物質8を残す。これにより、スルーホール4内に充填された導電性物質8による表裏の導通がとられたコア基板2が得られる(図9(A))。上記のような余分な導電性物質8を研磨除去する場合にも、上述のように、導電性物質8が第2の絶縁膜6bや下地導電層7とレジスト膜10a,10bとの界面に侵入して不要な広がりを生じることがないので、第2の絶縁膜6bや導電性物質拡散防止層5を損傷することなく、余分な導電性物質8のみを研磨除去することができる。
次に、コア基板2の両面に1層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層11a,15を形成し、この電気絶縁層11a,15を覆うように、下地金属層12′a,16′を形成する(図9(B))。下地金属層12′a,16′の形成は、上述の実施形態と同様とすることができる。
次いで、電気絶縁層11a,15上にレジストパターンを形成し、このジストパターンをマスクとし、下地金属層12′a,16′を給電層として電解めっきを行う。その後、レジストパターンを除去し、電気絶縁層11a,15上に露出している余分な下地金属層12′a,16′を除去する。これにより、スルーホール4内に充填された導電性物質8にビア13aを介して接続された配線12aと、ビア17を介して接続された配線16とを形成する(図9(C))。尚、上記のレジストパターンは、スルーホール4内に充填された導電性物質8上の下地金属層12′a,16′が露出するような開口を有するものであり、上述の実施形態と同様にして形成することができる。
その後、図9(B)〜図9(C)の工程を繰り返すことにより、コア基板2の表面2a側および/または裏面2b側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
図10乃至図11は、図4に示される多層配線基板21を例として、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材22′の一方の面22′aに所定の開口29aを有するマスクパターン29を形成し、このマスクパターン29をマスクとしてプラズマを利用したドライエッチング法であるICP−RIE(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材22′に所定の深さで微細孔24′を穿設する(図10(A))。
コア材22′は上述の実施形態のコア材2′と同様のものを使用することができ、また、マスクパターン29は、上述の実施形態のマスクパターン9と同様に形成することができる。
また、形成する微細孔24′の開口径は、10〜100μm、好ましくは10〜70μmの範囲内で適宜設定することができる。また、微細孔4′の深さは、作製するコア基板の厚み(例えば、50〜725μm)を考慮して設定することができ、例えば、70〜745μmの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔4′をプラズマを利用したドライエッチング法により形成するので、開口径の小さいスルーホールの形成が可能となる。
次に、コア材22′からマスクパターン29を除去し、コア材22′の表面および微細孔24′の内壁面に導電性物質拡散防止層25と、この導電性物質拡散防止層25を被覆する絶縁膜26を成膜する(図10(B))。導電性物質拡散防止層25と絶縁膜26の形成は、上述の実施形態における導電性物質拡散防止層5と絶縁膜6の形成と同様に行うことができる。尚、上述の多層配線基板1′(図2)と同様に、第1の絶縁膜、導電性物質拡散防止層、第2の絶縁膜がこの順に積層された構造、あるいは、多層配線基板1″(図3)と同様に、第1の絶縁膜、第2の絶縁膜、導電性物質拡散防止層、第3の絶縁膜がこの順に積層された構造とすることもできる。
次に、絶縁膜26上に所望の下地導電層27を形成し、この下地導電層27、絶縁膜26上に所望レジスト膜30を形成する。下地導電層27は、微細孔24′の内壁面に存在する絶縁膜26を被覆する必要はあるが、コア材22上には、所望の部位に形成するものであってもよい。そして、下地導電層27を給電層として、フィルド電解めっきにより微細孔24′内に銅、ニッケル等の導電性物質28を充填する(図10(C))。下地導電層27、レジスト膜30の形成は、上述の実施形態の下地導電層7、レジスト膜30の形成と同様に行うことができる。
このフィルド電解めっきでは、レジスト膜30が導電性物質拡散防止層25と密着するのではなく、絶縁膜26や下地導電層27と密着しているので、その密着強度が高く、導電性物質28が絶縁膜26や下地導電層27とレジスト膜30との界面に侵入して不要な広がりを生じることがない。このため、レジスト膜30のパターンを反映した高い精度で導電性物質28を充填することができる。
次に、コア材22′上に突出する余分な導電性物質28を研磨して除去し、微細孔24′内のみに導電性物質28を残す。また、コア材22′の他方の面22′bを研磨して、微細孔24′を露出させてスルーホール24を形成し、この研磨面に絶縁膜23を形成する。これにより、スルーホール24内に充填された導電性物質28による表裏の導通がとられたコア基板22が得られる(図11(A))。上記のような余分な導電性物質28を研磨除去する場合にも、上述のように、導電性物質28が絶縁膜26や下地導電層27とレジスト膜30との界面に侵入して不要な広がりを生じることがないので、絶縁膜26や導電性物質拡散防止層25を損傷することなく、余分な導電性物質28のみを研磨除去することができる。
絶縁膜23の形成は、例えば、プラズマCVD(Chemical Vapor Deposition)で形成した酸化シリコン膜、窒化シリコン膜等とすることができ、このような絶縁膜23の厚みは、例えば、500〜1000nmの範囲で設定することができる。また、コア材22′がシリコンである場合には、熱酸化を施すことにより酸化珪素膜からなる絶縁膜23を形成してもよい。
次に、コア基板22の両面に1層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層31a,35を形成し、この電気絶縁層31a,35を覆うように、下地金属層32′a,36′を形成する(図11(B))。下地金属層32′a,36′の形成は、上述の実施形態における下地金属層12′a,16′の形成と同様とすることができる。
次いで、電気絶縁層31a,35上にレジストパターンを形成し、このジストパターンをマスクとし、下地金属層32′a,36′を給電層として電解めっきを行う。その後、レジストパターンを除去し、電気絶縁層31a,35上に露出している余分な下地金属層32′a,36′を除去する。これにより、スルーホール24内に充填された導電性物質28にビア33aを介して接続された配線32aと、ビア37を介して接続された配線36とを形成する(図11(C))。尚、上記のレジストパターンは、スルーホール24内に充填された導電性物質28上の下地金属層32′a,36′が露出するような開口を有するものであり、上述の実施形態と同様にして形成することができる。
その後、図11(B)〜図11(C)の工程を繰り返すことにより、コア基板22の表面22a側および/または裏面22b側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
尚、上述の多層配線基板と製造方法の実施形態は一例であり、本発明は、これらの実施形態に限定されるものではない。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
[実施例1]
コア材として、厚み625μm、直径150mmのシリコン基板を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料(東京応化工業(株)製PMER−P−LA900PM)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、開口径が10μm、30μm、70μm、100μmの4種の円形開口を有し、開口径10μmの開口が20μmピッチ、開口径30μmの開口が60μmピッチ、開口径70μmの開口が150μmピッチ、開口径100μmの開口が200μmピッチで、それぞれ形成されたマスクパターンを形成した。
次に、このマスクパターンをマスクとして、コア材にICP−RIE(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約350μmとした。
次に、不要なマスクパターンを除去し後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。次いで、洗浄後、MO−CVD(Metal Organic - Chemical Vapor Deposition)により、窒化チタンからなる厚み10nmの導電性物質拡散防止層をコア材の両面とスルーホール内壁面に形成した。
次に、この導電性物質拡散防止層を被覆するように、プラズマCVD(Plasma Enhanced - Chemical Vapor Deposition)により、二酸化珪素からなる厚み3μmの絶縁膜を形成した。
次いで、スクリーン印刷により導電性ペースト(平均粒径2.5μmの銀コート銅粒子を85体積%含有)をスルーホール内に充填し、硬化処理(160℃、20分間)を施した。その後、コア材の表面上に盛り上がっている導電性ペーストを研磨により除去し、スルーホール内の導電性ペーストとコア材面が同一面となるようにした。これにより、開口径が10μm、30μm、70μm、100μmの4種のスルーホールを有し、各スルーホール内に充填された導電性ペーストからなる導電性物質による表裏の導通がとられたコア基板(図1に示されるようなコア基板)が得られた。
次に、コア基板の両面に、感光性ベンゾシクロブテン(DOW社製Cyclotene-4024-40)を塗布し、所定のパターンで露光して現像し、硬化させることにより、1層目の配線の電気絶縁層(厚み10μm)を形成した。この電気絶縁層は、スルーホール内に充填された導電性ペーストが露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜(厚み30nm)と銅薄膜(厚み200nm)の積層構造である下地金属層を形成した。
次に、スルーホール内に充填された導電性ペースト上の下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み4μmの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。
上記の配線形成を繰り返すことにより、2層以上の配線を形成して、所望の多層配線基板を得ることができた。
[実施例2]
まず、実施例1と同様にコア材を用いて、ICP−RIEによりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約350μmとした。
次に、微細孔を設けたコア材面および微細孔の内壁面に、MO−CVDにより、窒化チタンからなる厚み10nmの導電性物質拡散防止層を形成した。次いで、この導電性物質拡散防止層を被覆するように、プラズマCVDにより、二酸化珪素からなる厚み3μmの絶縁膜を形成した。
次に、絶縁膜上に銅からなる厚み200nmの下地導電層をスパッタリング法により形成し、その後、感光性フィルムレジスト(旭化成エレクトロニクス(株)製 サンフォートSPG152)をラミネートし、所望のパターンで露光、現像することにより、微細孔が露出するようにレジスト膜を形成した。
次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用しパルス電解めっき(DTサイクル10%、平均電流密度0.2A/dm2)を15時間行うことにより、コア基材表面に銅めっきを施し、微細孔内に銅を完全に充填した。
(フィルドめっき液の組成)
・硫酸 … 50g/L
・硫酸銅 … 200g/L
・塩素イオン … 50mg/L
・添加剤(上村工業(株)製 ESA21−A) … 2.5mL/L
・添加剤(上村工業(株)製 ESA21−B) … 10mL/L
次に、レジスト膜を花王(株)製 クリンスルーKS7405を用いて除去し、また、露出している下地導電層を過硫酸ナトリウム溶液により除去した。次いで、コア材から突出している余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。次いで、上記の研磨により露出したコア材面に、反応性スパッタリングにより酸化シリコンからなる絶縁膜(厚み100nm)を形成した。その後、この絶縁膜上にレジストパターンを形成し、フッ化水素を用いたウエットエッチングにより、絶縁膜に開口を形成した。この開口は、スルーホール内に充填された銅が露出するように形成した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板(図4に示されるようなコア基板)が得られた。このコア基板は、開口径が10μm、30μm、70μm、100μmの4種のスルーホールを、開口径10μmが20μmピッチ、開口径30μmが60μmピッチ、開口径70μmが150μmピッチ、開口径100μmが200μmピッチとなるように備えものであった。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例3]
まず、実施例1と同様のコア材を使用し、実施例1と同様にして、コア材にスルーホールを形成した。
次に、コア材に熱酸化(1050℃、20分間)を施して、厚み800nmの第1の絶縁膜をコア材の両面とスルーホールの内壁面に形成した。
次に、上記の第1の絶縁膜上に、MO−CVDにより、窒化チタンからなる厚み30nmの導電性物質拡散防止層を形成した。次いで、この導電性物質拡散防止層を被覆するように、プラズマCVDにより、二酸化珪素からなる厚み1μmの第2の絶縁膜を形成した。
次に、コア材の一方の面の第2の絶縁膜上にスパッタリング法により、チタンからなる厚み30nmの層と、銅からなる厚み200nmの層との積層である下地導電層を形成した。
次いで、コア材の両面に感光性フィルムレジスト(旭化成エレクトロニクス(株)製 サンフォートSPG152)をラミネートし、所望のパターンで露光、現像することにより、スルーホールが露出するようにレジスト膜を形成した。
次いで、下地導電層を給電層として、実施例2で使用したのと同じフィルドめっき液を使用し電解めっき(平均電流密度1A/dm2)を5時間行うことにより、下地導電層を形成した面からスルーホール内に一方向に銅を析出、成長させ、スルーホール内に銅を完全に充填した。
次に、レジスト膜を花王(株)製 クリンスルーKS7405を用いて除去し、また、露出している下地導電層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、三菱ガス化学(株)製 WLC−Tを用いてチタン薄膜を除去した。次いで、コア材から突出している余分な銅被膜を研磨して除去した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板(図2に示されるようなコア基板)が得られた。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例4]
下地導電層の形成を、スパッタリング法から蒸着法に切り換えて、チタンからなる厚み30nmの層と、銅からなる厚み200nmの層との積層である下地導電層を形成し、また、下記組成のフィルドめっき液を使用した他は、実施例3と同様にして、フィルドめっき銅による表裏の導通がとられたコア基板(図2に示されるようなコア基板)が得られた。
(フィルドめっき液の組成)
・荏原ユージライト(株)製CU−BRITE VFII A … 50mL/L
・荏原ユージライト(株)製CU−BRITE VFII B … 4mL/L
・硫酸 … 50g/L
・硫酸銅 … 200g/L
・塩酸 … 40g/L
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例5]
まず、実施例1と同様のコア材を使用し、実施例1と同様にして、コア材にスルーホールを形成した。
次に、コア材を洗浄後、プラズマCVDにより、二酸化珪素からなる厚み1μmの第1の絶縁膜をコア材の両面とスルーホールの内壁面に形成した。
次に、上記の第1の絶縁膜上に、MO−CVDにより、窒化チタンからなる厚み30nmの導電性物質拡散防止層を形成した。次いで、この導電性物質拡散防止層を被覆するように、プラズマCVDにより、二酸化珪素からなる厚み1μmの第2の絶縁膜を形成した。
次に、実施例3と同様に、下地導電層を形成し、スルーホールが露出するようにレジスト膜を形成し、下地導電層を給電層として、実施例2で使用したのと同じフィルドめっき液を使用して、スルーホール内に銅を完全に充填した。
次に、レジスト膜を除去し、また、露出している下地導電層を除去した。次いで、コア材から突出している余分な銅被膜を研磨して除去した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板(図2に示されるようなコア基板)が得られた。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例6]
下地導電層の形成を、スパッタリング法から蒸着法に切り換えて、チタンからなる厚み30nmの層と、銅からなる厚み200nmの層との積層である下地導電層を形成し、また、フィルドめっき液として、実施例4で使用したのと同じフィルドめっき液を使用した他は、実施例5と同様にして、フィルドめっき銅による表裏の導通がとられたコア基板(図2に示されるようなコア基板)が得られた。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例7]
まず、実施例1と同様のコア材を使用し、実施例1と同様にして、コア材にスルーホールを形成した。
次に、コア材に熱酸化(1050℃、20分間)を施して、厚み800nmの第1の絶縁膜をコア材の両面とスルーホールの内壁面に形成した。
次に、上記の第1の絶縁膜上に、さらに、プラズマCVDにより、二酸化珪素からなる厚み1μmの第2の絶縁膜を形成した。次いで、この第2の絶縁膜上に、MO−CVDにより、窒化チタンからなる厚み30nmの導電性物質拡散防止層を形成した。その後、この導電性物質拡散防止層を被覆するように、プラズマCVDにより、二酸化珪素からなる厚み1μmの第3の絶縁膜を形成した。
次に、蒸着法を用いて、チタンからなる厚み30nmの層と、銅からなる厚み200nmの層との積層である下地導電層を形成し、その後、実施例4と同様に、スルーホールが露出するようにレジスト膜を形成し、下地導電層を給電層として、実施例4で使用したのと同じフィルドめっき液を使用して、スルーホール内に銅を完全に充填した。
次に、レジスト膜を除去し、また、露出している下地導電層を除去した。次いで、コア材から突出している余分な銅被膜を研磨して除去した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板(図3に示されるようなコア基板)が得られた。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例8]
まず、実施例1と同様にコア材を用いて、ICP−RIEによりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約350μmとした。
次に、このコア材に熱酸化(1050℃、20分間)を施して、厚み800nmの第1の絶縁膜をコア材の両面と微細孔の内壁面に形成した。
次に、上記の第1の絶縁膜上に、さらに、プラズマCVDにより、二酸化珪素からなる厚み1μmの第2の絶縁膜を形成した。次いで、この第2の絶縁膜上に、MO−CVDにより、窒化チタンからなる厚み30nmの導電性物質拡散防止層を形成した。その後、この導電性物質拡散防止層を被覆するように、プラズマCVDにより、二酸化珪素からなる厚み1μmの第3の絶縁膜を形成した。
次に、実施例2と同様に、下地導電層を形成し、微細孔が露出するようにレジスト膜を形成し、下地導電層を給電層として、実施例2で使用したのと同じフィルドめっき液を使用して、スルーホール内に銅を完全に充填した。
次に、実施例2と同様に、レジスト膜を除去し、露出している下地導電層を除去し、コア材から突出している余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。
次いで、実施例2と同様に、研磨により露出したコア材面に酸化シリコンからなる絶縁膜(厚み100nm)を形成し、この絶縁膜に、スルーホール内に充填された銅が露出するように開口を形成した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板(図4に示されるようなコア基板(但し、導電性物質拡散防止層25の両面に絶縁膜を備える))が得られた。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[実施例9]
まず、実施例1と同様のコア材を使用し、実施例1と同様にして、コア材にスルーホールを形成した。
次に、コア材の両面とスルーホールの内壁面に、MO−CVDにより、窒化チタンからなる厚み30nmの導電性物質拡散防止層を形成した。次いで、この導電性物質拡散防止層を被覆するように、プラズマCVDにより、二酸化珪素からなる厚み1μmの絶縁膜を形成した。
次に、絶縁膜上に銅からなる厚み200nmの下地導電層を蒸着法により形成し、その後、コア材の両面に感光性フィルムレジスト(旭化成エレクトロニクス(株)製 サンフォートSPG152)をラミネートし、所望のパターンで露光、現像することにより、スルーホールが露出するようにレジスト膜を形成した。
次いで、下地導電層を給電層として、実施例2で使用したのと同じフィルドめっき液を使用し電解めっき(平均電流密度1A/dm2)を5時間行うことにより、スルーホール内に銅を完全に充填した。
次に、レジスト膜を花王(株)製 クリンスルーKS7405を用いて除去し、また、露出している下地導電層を過硫酸ナトリウム溶液により除去した。次いで、コア材から突出している余分な銅被膜を研磨して除去した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板(図1に示されるようなコア基板)が得られた。
次に、実施例1と同様に、コア基板上に2層以上の配線を形成して、所望の多層配線基板を作製した。
[比較例1]
導電性物質拡散防止層と絶縁膜の形成順序を逆にして下記のように形成した他は、実施例2と同様にして、コア基板を作製し、その後、多層配線基板を作製した。
すなわち、微細孔を設けたコア材に熱酸化(1050℃、20分間)を施して、厚み800nmの絶縁膜をコア材の両面と微細孔の内壁面に形成した。次いで、この絶縁膜上に、MO−CVDにより、窒化チタンからなる厚み10nmの導電性物質拡散防止層を形成した。
[比較例2]
第2の絶縁膜を形成しない他は、実施例5と同様にして、コア基板を作製し、その後、多層配線基板を作製した。
[評 価]
実施例1〜9、比較例1〜2で作製したコア基板について、下記の基準で良品判定を行い、結果を下記の表1に示した。
(良品判定の基準)
○ : スルーホール(微細孔)に充填された直後の導電性物質が、レジスト膜の
開口パターンと同一であり、また、コア材上の余分な導電性物質を除去し
た後のコア材上の絶縁膜、導電性物質拡散防止層に損傷がみられない。
× : スルーホール(微細孔)に充填された導電性物質が、レジスト膜の下方に
侵入して、レジスト膜の開口パターンと異なる形状でコア材面に形成され
、コア材上の余分な導電性物質を除去した後のコア材上の絶縁膜、導電性
物質拡散防止層に損傷がみられる。
また、作製した多層配線基板(実施例1〜9、比較例1〜2)に、下記の環境試験を施し、その後、各配線の接続を確認して結果を下記の表1に示した。
(環境試験)
−55℃の条件で15分放置し、その後、125℃の条件で15分間放置する
ことを1000サイクル繰り返す。
Figure 2006147970
種々の多層配線基板、電子機器等の製造において有用である。
本発明の多層配線基板の一実施形態を示す部分縦断面図である。 本発明の多層配線基板の他の実施形態を示す部分縦断面図である。 本発明の多層配線基板の他の実施形態を示す部分縦断面図である。 本発明の多層配線基板の他の実施形態を示す部分縦断面図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。 本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
符号の説明
1,1′,1″,21…多層配線基板
2,22…コア基板
2′,22′…コア材
4,24…スルーホール
4′,24′…微細孔
5,25…導電性物質拡散防止層
6,6a,6b,6c,26…絶縁膜
7,27…下地導電層
8,28…導電性物質
23…絶縁膜
11a,11b,11c,15,31a,31b,31c,35…電気絶縁層
12a,12b,12c,16,32a,32b,32c,36…配線
13a,13b,13c,17,33a,33b,33c,37…ビア部
9,29…マスクパターン
10,10a,10b,30…レジスト膜

Claims (23)

  1. コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板において、
    コア基板は導電性物質が充填され表裏の導通がなされた複数のスルーホールを備え、前記スルーホールは開口径が10〜100μmの範囲内であり、前記スルーホール内壁面には絶縁膜および導電性物質拡散防止層が設けられており、該絶縁膜を介して導電性物質が前記スルーホール内に充填されており、電気絶縁層を介してコア基板上に形成された1層目の配線は、前記スルーホール内の前記導電性物質にビアを介して接続されていることを特徴とする多層配線基板。
  2. 前記導電性物質拡散防止層は、窒化チタン薄膜であることを特徴とする請求項1に記載の多層配線基板。
  3. 前記絶縁膜は、二酸化珪素薄膜であることを特徴とする請求項1または請求項2に記載の多層配線基板。
  4. 前記絶縁膜および前記導電性物質拡散防止層は、前記スルーホール内壁面上に導電性物質拡散防止層、絶縁膜の順に積層されたものであることを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
  5. 前記絶縁膜および前記導電性物質拡散防止層は、前記スルーホール内壁面上に第1の絶縁膜、導電性物質拡散防止層、第2の絶縁膜の順に積層されたものであることを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
  6. 第1の絶縁膜と第2の絶縁膜の構成材料が同じであることを特徴とする請求項5に記載の多層配線基板。
  7. 前記絶縁膜および前記導電性物質拡散防止層は、前記スルーホール内壁面上に第1の絶縁膜、第2の絶縁膜、導電性物質拡散防止層、第3の絶縁膜の順に積層されたものであり、第2の絶縁膜と第3の絶縁膜の成分が同じであることを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
  8. 前記導電性物質は、電解めっきによりスルーホール内に形成された銅であることを特徴とする請求項1乃至請求項7のいずれかに記載の多層配線基板。
  9. 前記導電性物質は、スルーホール内に充填された導電性ペーストであることを特徴とする請求項1乃至請求項7のいずれかに記載の多層配線基板。
  10. 前記スルーホールの開口径は、10〜70μmの範囲内であることを特徴とする請求項1乃至請求項9のいずれかに記載の多層配線基板。
  11. 前記コア基板の厚みは、50〜725μmの範囲内であることを特徴とする請求項1乃至請求項10のいずれかに記載の多層配線基板。
  12. 前記コア基板は、シリコンコア基板であることを特徴とする請求項1乃至請求項11のいずれかに記載の多層配線基板。
  13. コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板の製造方法において、
    コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が10〜100μmの範囲内にある微細孔を所定の深さまで穿設する工程と、
    前記微細孔の内壁面を含むコア材表面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成し、その後、少なくとも微細孔の内壁面に位置する絶縁膜上に下地導電層を形成する工程と、
    前記微細孔内を除く前記コア材上に所望のレジスト膜を形成し、前記下地導電層を給電層として前記微細孔内に電解めっきにより導電性物質を充填する工程と、
    前記レジスト膜を除去し、前記コア材の他方の面を研磨して前記微細孔を露出させることによりスルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、
    該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した1層目の配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
  14. 前記下地導電層の形成は、MO−CVD法により行うことを特徴とする請求項13に記載の多層配線基板の製造方法。
  15. コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板の製造方法において、
    コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が10〜100μmの範囲内にある微細孔を所定の深さまで穿設する工程と、
    前記コア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、
    少なくとも前記スルーホールの内壁面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成する工程と、
    前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、
    該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した1層目の配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
  16. 前記絶縁膜および前記導電性物質拡散防止層を形成する工程では、スルーホールの内壁面を含むコア材表面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成した後に、少なくともスルーホールの内壁面に位置する絶縁膜上に下地導電層を形成し、また、スルーホール内に導電性物質を充填する工程では、前記スルーホール内を除く前記コア材上に所望のレジスト膜を形成し、電解めっきにより導電性物質を充填することを特徴とする請求項15に記載の多層配線基板の製造方法。
  17. 前記下地導電層の形成は、MO−CVD法により行うことを特徴とする請求項16に記載の多層配線基板の製造方法。
  18. コア基板上に電気絶縁層を介して2層以上の配線を有する多層配線基板の製造方法において、
    コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が10〜100μmの範囲内にある微細孔を所定の深さまで穿設する工程と、
    前記コア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、
    前記コア材の両面と前記スルーホールの内壁面に、導電性物質拡散防止層が絶縁膜で被覆されるように絶縁膜および導電性物質拡散防止層を形成し、その後、前記コア材の一方の全面に下地導電層を形成する工程と、
    前記下地導電層上と前記コア材の反対面の前記絶縁膜上に所望のレジスト膜を形成し、前記下地導電層を給電層として電解めっきにより前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、
    該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した1層目の配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
  19. 前記下地導電層の形成は、蒸着法、スパッタリング法のいずれかにより行うことを特徴とする請求項18に記載の多層配線基板の製造方法。
  20. 絶縁膜および導電性物質拡散防止層を形成する工程では、導電性物質拡散防止層、絶縁膜の順に積層する方法、第1の絶縁膜、導電性物質拡散防止層、第2の絶縁膜の順に積層する方法、第1の絶縁膜、第2の絶縁膜、導電性物質拡散防止層、第3の絶縁膜の順に積層する方法のいずれかを用いて絶縁膜および導電性物質拡散防止層を形成し、前記第1の絶縁膜の形成は、熱酸化法あるいはプラズマCVD法を利用して行うものであり、前記第2の絶縁膜、第3の絶縁膜の形成は、プラズマCVD法を利用して行うものであることを特徴とする請求項13乃至請求項19のいずれかに記載の多層配線基板の製造方法。
  21. 前記導電性物質拡散防止層の形成は、MO−CVD法により行うことを特徴とする請求項13乃至請求項20のいずれかに記載の多層配線基板の製造方法。
  22. 前記微細孔を、その開口径が10〜70μmの範囲内となるように形成することを特徴とする請求項13乃至請求項21のいずれかに記載の多層配線基板の製造方法。
  23. 前記コア材はシリコンであることを特徴とする請求項13乃至請求項22のいずれかに記載の多層配線基板の製造方法。
JP2004338490A 2004-11-24 2004-11-24 多層配線基板およびその製造方法 Expired - Fee Related JP4564342B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004338490A JP4564342B2 (ja) 2004-11-24 2004-11-24 多層配線基板およびその製造方法
EP05806323.1A EP1830615B1 (en) 2004-11-24 2005-11-14 Multilayer wiring board and method for manufacturing same
KR1020077012697A KR101088584B1 (ko) 2004-11-24 2005-11-14 다층 배선 기판 및 그 제조 방법
US11/791,572 US7800002B2 (en) 2004-11-24 2005-11-14 Multilayer wiring board
CN2005800400662A CN101066005B (zh) 2004-11-24 2005-11-14 多层布线基板及其制造方法
PCT/JP2005/020822 WO2006057174A1 (ja) 2004-11-24 2005-11-14 多層配線基板およびその製造方法
US12/691,226 US9136214B2 (en) 2004-11-24 2010-01-21 Method for manufacturing multilayer wiring board
US14/547,871 US9659849B2 (en) 2004-11-24 2014-11-19 Method for manufacturing multilayer wiring board
US15/493,284 US10477702B2 (en) 2004-11-24 2017-04-21 Multilayer wiring board
US16/561,518 US10765011B2 (en) 2004-11-24 2019-09-05 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004338490A JP4564342B2 (ja) 2004-11-24 2004-11-24 多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006147970A true JP2006147970A (ja) 2006-06-08
JP4564342B2 JP4564342B2 (ja) 2010-10-20

Family

ID=36497912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004338490A Expired - Fee Related JP4564342B2 (ja) 2004-11-24 2004-11-24 多層配線基板およびその製造方法

Country Status (6)

Country Link
US (5) US7800002B2 (ja)
EP (1) EP1830615B1 (ja)
JP (1) JP4564342B2 (ja)
KR (1) KR101088584B1 (ja)
CN (1) CN101066005B (ja)
WO (1) WO2006057174A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221757A (ja) * 2007-03-15 2008-09-25 Canon Inc インクジェットヘッド製造方法及び貫通電極の製造方法
JP2010098140A (ja) * 2008-10-16 2010-04-30 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
KR101430202B1 (ko) * 2007-03-08 2014-08-18 소니 주식회사 회로기판 제조방법 및 회로기판
JP2015128195A (ja) * 2012-07-30 2015-07-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板及びその製造方法
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate
KR101903557B1 (ko) 2015-03-23 2018-11-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP7454668B2 (ja) 2019-11-27 2024-03-22 アプライド マテリアルズ インコーポレイテッド パッケージコアアセンブリ及び製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294527A (ja) * 2005-04-14 2006-10-26 Nec Corp コネクタ及びその製造方法
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8143532B2 (en) * 2009-02-05 2012-03-27 Xilinx, Inc. Barrier layer to prevent conductive anodic filaments
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
KR101921258B1 (ko) * 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
US9406587B2 (en) * 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
CN102883523B (zh) * 2012-09-27 2016-05-04 广东易事特电源股份有限公司 一种具有增强铜箔电流承载能力的pcb板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
TWI670803B (zh) * 2014-03-31 2019-09-01 日商凸版印刷股份有限公司 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US9768066B2 (en) 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
US9913382B2 (en) * 2015-04-23 2018-03-06 Viasystems Technologies Corp. L.L.C. Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
CN104981099A (zh) * 2015-06-18 2015-10-14 镇江华印电路板有限公司 高精度贯孔板
JP2017162895A (ja) * 2016-03-08 2017-09-14 株式会社ジェイデバイス 配線構造、プリント基板、半導体装置及び配線構造の製造方法
EP3226291B1 (en) 2016-04-01 2024-04-03 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
US10644210B2 (en) 2016-04-01 2020-05-05 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US20180197676A1 (en) * 2017-01-10 2018-07-12 General Electric Company Insulation for tranformer or inductor
WO2019188843A1 (ja) * 2018-03-28 2019-10-03 大日本印刷株式会社 配線基板、および配線基板を製造する方法
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
US20220078909A1 (en) * 2018-12-25 2022-03-10 Kyocera Corporation Electronic component mounting substrate and electronic device
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
CN110335542B (zh) * 2019-04-03 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN111769077B (zh) * 2020-06-18 2021-08-20 复旦大学 一种用于三维集成电路封装的硅通孔结构及其制造方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186114A (ja) * 1994-12-29 1996-07-16 Ulvac Japan Ltd 配線薄膜、及び配線薄膜製造方法
US6248958B1 (en) * 1998-11-30 2001-06-19 International Business Machines Corporation Resistivity control of CIC material
JP2004055809A (ja) * 2002-07-19 2004-02-19 Dainippon Printing Co Ltd 多層配線基板
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576192A (en) 1983-01-24 1986-03-18 Randall Equipment Company Awning assembly
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
WO2001032964A1 (fr) 1999-11-01 2001-05-10 Jsr Corporation Dispersion aqueuse pour former une couche conductrice, couche conductrice, composant electronique, carte de circuit imprime et son procede de fabrication, et carte a circuit imprime multicouche et son procede de fabrication
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP2003023251A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
US6812134B1 (en) * 2001-06-28 2004-11-02 Lsi Logic Corporation Dual layer barrier film techniques to prevent resist poisoning
AU2002323388A1 (en) * 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US6709917B2 (en) * 2002-05-13 2004-03-23 International Business Machines Corporation Method to increase the etch rate and depth in high aspect ratio structure
JP4043873B2 (ja) 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP2004119698A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 半導体装置およびその製造方法
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US7704881B2 (en) * 2005-11-08 2010-04-27 Nxp B.V. Producing a covered through substrate via using a temporary cap layer
TWI416679B (zh) * 2010-12-06 2013-11-21 Ind Tech Res Inst 半導體結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186114A (ja) * 1994-12-29 1996-07-16 Ulvac Japan Ltd 配線薄膜、及び配線薄膜製造方法
US6248958B1 (en) * 1998-11-30 2001-06-19 International Business Machines Corporation Resistivity control of CIC material
JP2004055809A (ja) * 2002-07-19 2004-02-19 Dainippon Printing Co Ltd 多層配線基板
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430202B1 (ko) * 2007-03-08 2014-08-18 소니 주식회사 회로기판 제조방법 및 회로기판
JP2008221757A (ja) * 2007-03-15 2008-09-25 Canon Inc インクジェットヘッド製造方法及び貫通電極の製造方法
JP2010098140A (ja) * 2008-10-16 2010-04-30 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
JP2015128195A (ja) * 2012-07-30 2015-07-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板及びその製造方法
KR101903557B1 (ko) 2015-03-23 2018-11-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate
JP7454668B2 (ja) 2019-11-27 2024-03-22 アプライド マテリアルズ インコーポレイテッド パッケージコアアセンブリ及び製造方法

Also Published As

Publication number Publication date
US9136214B2 (en) 2015-09-15
WO2006057174A1 (ja) 2006-06-01
US20150076107A1 (en) 2015-03-19
EP1830615A1 (en) 2007-09-05
US10765011B2 (en) 2020-09-01
KR101088584B1 (ko) 2011-12-06
US9659849B2 (en) 2017-05-23
US20190394886A1 (en) 2019-12-26
CN101066005A (zh) 2007-10-31
CN101066005B (zh) 2012-02-01
US10477702B2 (en) 2019-11-12
EP1830615A4 (en) 2010-04-28
US7800002B2 (en) 2010-09-21
US20100116782A1 (en) 2010-05-13
EP1830615B1 (en) 2016-03-23
JP4564342B2 (ja) 2010-10-20
US20170223842A1 (en) 2017-08-03
KR20070085789A (ko) 2007-08-27
US20080083558A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
JP4564342B2 (ja) 多層配線基板およびその製造方法
JP4564343B2 (ja) 導電材充填スルーホール基板の製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP2011023626A (ja) 半導体装置及びその製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
TW200939927A (en) Wiring substrate and its manufacturing process
JP5221887B2 (ja) 配線基盤の製造方法
JP4369684B2 (ja) 多層配線基板およびその製造方法
JP2010153839A (ja) 配線基板の製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP5432800B2 (ja) 配線基板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
TWI690249B (zh) 微細層間線路結構及其製法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP2001144398A (ja) 配線基板および配線基板の製造方法
JP2000151107A (ja) 多層プリント配線板及びその製造方法
JP4504774B2 (ja) 配線基板の製造方法
TWM589955U (zh) 微細層間線路結構
JP2004087886A (ja) 多層配線板の製造方法及び多層配線板
TW200930200A (en) Printed circuit board and method of forming the same
JP2001094224A (ja) プリント配線板およびプリント配線板の製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2003031943A (ja) 多層配線基板及びその製造方法
JP2009081404A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4564342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees