JP2004055809A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2004055809A JP2004055809A JP2002210940A JP2002210940A JP2004055809A JP 2004055809 A JP2004055809 A JP 2004055809A JP 2002210940 A JP2002210940 A JP 2002210940A JP 2002210940 A JP2002210940 A JP 2002210940A JP 2004055809 A JP2004055809 A JP 2004055809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- multilayer wiring
- insulating
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】コア基板上に2層以上の配線を備える多層配線基板として、絶縁性応力緩和層を介して1層目配線がコア基板上に設けられ、誘電正接が0.01以下である電気絶縁層を介して2層目配線あるいは2層目以上の各配線が上記の1層目配線上に積層して設けられたものとする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、多層配線基板に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板に関する。
【0002】
【従来の技術】
近年、半導体素子は、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、QFP(Quad Flat Package)のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、QFPでも、更なる多端子化への対応は困難となっている。
これに対応するために、BGA(Ball Grid Array)に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このBGAは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子(半田ボール)との導通をとったものであり、実装性の向上を図ったパッケージである。
【0003】
また、最近では、パッケージを持たないチップ(ベアチップ)を直接に多層配線基板上に実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
【0004】
【発明が解決しようとする課題】
上記のようなベアチップ実装法に対応できる多層配線基板は、通常、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面に電気絶縁層を介して配線を高密度に形成して作製されている。
一方、多層配線基板上に実装される半導体チップは、信号処理の高速化に伴って信号周波数が高くなる傾向にあるが、電気絶縁層が信号周波数での共振を生じた場合、信号の減衰が生じるという問題がある。これを防止するために、多層配線基板を構成する電気絶縁層は、その電気的特性、特に、誘電正接が小さいことが要求されている。
しかしながら、誘電正接の小さい電気絶縁層を構成する絶縁材料は、一般に熱膨張率がコア基板と異なり、このため、熱応力が加わるとクラック等が発生し易い。電気絶縁層にクラック等の欠陥が生じると、導電材料のマイグレーション等が発生して信頼性が低下するという問題がある。
本発明は、上記のような実情に鑑みてなされたものであり、半導体チップの信号周波数での共振を生じることがなく、高い信頼性をもつ半導体装置を可能とする多層配線基板を提供することを目的とする。
【0005】
【課題を解決するための手段】
このような目的を達成するために、本発明は、コア基板と、該コア基板上に2層以上の配線を備える多層配線基板において、絶縁性応力緩和層を介して1層目配線をコア基板上に備え、2層目配線あるいは2層目以上の各配線を誘電正接が0.01以下である電気絶縁層を介して前記1層目配線上に積層して備えるような構成とした。
また、本発明の好ましい態様として、最上層の配線を被覆するように最表面に絶縁応力緩和層が設けられているような構成とした。
また、本発明の好ましい態様として、前記絶縁性応力緩和層は、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂の少なくとも1種からなるような構成とした。
【0006】
また、本発明の好ましい態様として、前記絶縁性応力緩和層は、XY方向の熱膨張係数が10〜80ppmの範囲内であり、かつ、引張り弾性率が10GPa以下、引張り強度が70MPa以上、引張り伸度が8%以上であるような構成とした。
また、本発明の好ましい態様として、前記コア基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であるような構成とした。
また、本発明の好ましい態様として、少なくとも信号線とグランド間に位置する前記電気絶縁層は、ベンゾシクロブテン樹脂からなるような構成とした。
また、本発明の好ましい態様として、前記コア基板は、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料の少なくとも1種からなるような構成とした。
上記のような本発明では、コア基板と1層目配線との間に介在する絶縁性応力緩和層が、1層目配線と2層目配線あるいは2層目以上の配線との間に存在する電気絶縁層とコア基板との熱挙動の差による応力を吸収して緩和する作用をなす。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図1において、本発明の多層配線基板1は、コア基板2と、このコア基板2の一方の面2a上に形成された配線とを備えている。
多層配線基板1を構成するコア基板2は、コア材2′に複数のスルーホール4が形成されたものであり、各スルーホール4には導電材料5が充填され、この導電材料5によりスルーホール4を介した表面2aと裏面2bの導通がなされている。コア基板2は、その厚みが50〜300μm、好ましくは100〜300μmの範囲内であり、コア基板2に形成されたスルーホール4の開口径は、25〜200μm、好ましくは50〜175μmの範囲内である。コア基板2の厚みが50μm未満であると、支持基板としての強度が不十分であり、300μmを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。また、スルーホール4の開口径が25μm未満であると、スルーホールの加工が難しく導通信頼性が低下し、200μmを超えると、高密度配線が困難となり好ましくない。
【0008】
上記のコア基板2は、XY方向(コア基板2の表面2a(あるいは裏面2b)に平行な平面)の熱膨張係数が2〜20ppm、好ましくは3〜17ppmの範囲内であることが望ましい。このようなコア基板2は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材2′を用いて作製することができる。また、コア基板2の各スルーホール4に充填された導電材料5としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。尚、スルーホール4の内壁面、コア材2′の表面に、必要に応じて二酸化珪素、窒化珪素、酸窒化珪素等の電気絶縁膜を形成してもよい。
尚、本発明では、熱膨張係数はTMA(サーマルメカニカルアナリシス)法により測定するものとする。
【0009】
多層配線基板1を構成する配線は、図示例では3層配線であり、コア基板2の表面2a上に絶縁性応力緩和層6を介しビア部7aにて所定のスルーホール4の導電材料5に接続されるように形成された1層目の配線8aと、この1層目の配線8a上に電気絶縁層9aを介しビア部7bにて所定の1層目配線8aに接続されるように形成された2層目の配線8bと、この2層目の配線8b上に電気絶縁層9bを介しビア部7cにて所定の2層目配線8bに接続されるように形成された3層目の配線8cとからなる。
上記の絶縁性応力緩和層6は、コア基板2と電気絶縁層9a,9bとの熱挙動の差による応力を吸収して緩和する作用をなすための絶縁層である。このような絶縁性応力緩和層6は、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂等の有機絶縁性材料の少なくとも1種を用いて形成することができる。絶縁性応力緩和層6は、XY方向(コア基板2の表面2aに平行な平面)の熱膨張係数が10〜80ppmの範囲内であり、かつ、引張り弾性率が10GPa以下、引張り強度が70MPa以上、引張り伸度が8%以上であるものとする。また、絶縁性応力緩和層6の厚みは、0.5〜100μm程度とすることが好ましく、厚みが0.5μm未満であると、十分な応力緩和作用を発現することができず、100μmを超えると、パターン形成が困難となり好ましくない。
尚、本発明では、上記の引張り弾性率、引張り強度、引張り伸度は、引張り試験器により測定するものである。
【0010】
上記の配線8a,8b,8cの材質、および、ビア部7a,7b,7cの材質は、銅、銀、金、クロム等の導電材料とすることができる。
また、電気絶縁層9a,9bは誘電正接が0.01以下であるものとする。誘電正接が0.01を超えると、電気絶縁層9a,9bが信号周波数での共振を生じ易く、信号の減衰が生じ好ましくない。特に、例えば、2層目の配線8bがグランドであり、1層目の配線8aと3層目の配線8cが信号線である場合、2層目の配線8bを挟持する位置にある電気絶縁層9a,9bは信号周波数での共振を生じ易くなるので、誘電正接が0.01以下であることが必要となる。このような電気絶縁層9a,9bの材質としては、ベンゾシクロブテン樹脂等を好ましく使用することができる。
【0011】
上述のような本発明の多層配線基板1では、コア基板2と1層目配線8aとの間に介在する絶縁性応力緩和層6が、コア基板2と電気絶縁層9a,9bとの熱挙動の差による応力を吸収して、電気絶縁層9a,9bに熱応力が作用することが緩和され、クラック等の欠陥が電気絶縁層9a,9bに発生することが防止される。また、電気絶縁層9a,9bの誘電正接が0.01以下であるため、半導体チップの信号周波数での共振を生じることがない。これにより、本発明の多層配線基板は、半導体装置の信頼性向上を可能とするものである。
【0012】
尚、上述の実施形態では、コア基板2の各スルーホール4に導電材料5が充填されて表面2aと裏面2bの導通がなされているが、スルーホール4の内壁に導電薄膜を形成することにより表面2aと裏面2bの導通をとってもよい。図2は、このような例を示すコア基板2の部分縦断面図である。図2において、スルーホール4の内壁面には、絶縁層3、導電薄膜5a,5bがこの順に積層されており、スルーホール4内には充填材料5cが充填されている。絶縁層3は二酸化珪素、窒化珪素、酸窒化珪素等の電気絶縁膜とすることができ、導電薄膜5aは銅、クロム、チタン、ニッケル等の下地導電薄膜とし、導電薄膜5bは導電薄膜5a上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。また、スルーホール4内に充填される充填材料5cは、導電性ペースト、絶縁性ペースト等の任意の充填材料を選択することができる。
【0013】
また、上述の実施形態では、コア基板2の一方の面2aに配線8a,8b,8cが形成されているが、本発明ではコア基板の両面に配線が形成されたものであってもよい。コア基板の両面に配線を形成する場合、いずれの面の配線も、1層目の配線は絶縁性応力緩和層を介してコア基板上に設けるものとする。尚、コア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最上層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
更に、本発明の多層配線基板は、最上層の配線を被覆するように最表面に絶縁応力緩和層が設けられたものであってもよい。この場合の絶縁応力緩和層は、上述の実施形態における絶縁応力緩和層6と同様の材質、すなわち、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂等の有機絶縁性材料の少なくとも1種を用いて形成することができる。
【0014】
次に、本発明の多層配線基板の製造例を図面を参照しながら説明する。
図3は、図1に示される本発明の多層配線基板の製造例を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材2′の両面を研磨して所定の厚みとし、その後、コア材2′の表面2′aおよび裏面2′bに所定のパターンでマスクパターン13a,13bを形成する(図3(A))。コア材2′は、XY方向(コア材2′の表面2′a、裏面2′bに平行な平面)の熱膨張係数が2〜20ppm、好ましくは3〜17ppmの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。また、コア材2′の研磨は、グラインダー、ポリッシュ、CMP(ケミカルメカニカルポリッシュ)等により行うことができる。研磨後のコア材2′の厚みは、コア基板2の厚みを考慮して設定することができ、例えば、50〜300μmの範囲内で適宜設定することができる。
【0015】
次に、マスクパターン13a,13bをマスクとしてコア材2′にスルーホール4を形成する(図3(B))。このスルーホール形成は、ドライエッチング、サンドブラスト、レーザー等により行うことができる。形成するスルーホール4の開口径は、25〜200μm、好ましくは50〜175μmの範囲内で適宜設定することができ、マスクパターン13a,13bの開口径により調整することができる。
尚、スルーホール4を形成したコア材2′の両面、および、スルーホール4の内壁面に絶縁層を形成する場合、コア材2′の材質がシリコンであれば、熱酸化によりコア材2′の表面に二酸化珪素膜を絶縁層として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材2′の表面に形成することができる。さらに、プラズマCVD法等の真空成膜法を用いてコア材2′の表面に二酸化珪素膜、窒化珪素、酸窒化珪素等の絶縁層を形成することができる。
【0016】
次に、スルーホール4内に導電材料5を充填して表裏の導通をとりコア基板2とする(図3(C))。導電材料5としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール4内への導電材料5の充填は、スクリーン印刷等により行うことができる。
次に、コア基板2の表面2a側に絶縁性応力緩和層、電気絶縁層を介して配線を形成することにより、多層配線基板1を得る(図3(D))。この配線形成は、例えば、コア基板2の表面2a上に絶縁性応力緩和層6を形成し、炭酸ガスレーザー、UV−YAGレーザー等を用いてコア基板2の導電材料5の所望箇所が露出するように小径の穴部を絶縁性応力緩和層6の所定位置に形成する。そして、洗浄後、穴部内および絶縁性応力緩和層6上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部7aと1層目の配線8aを形成し、レジストパターンと導電層を除去する。2層目、3層目の配線は、絶縁性応力緩和層6の代わりに電気絶縁層9a,9bを用いて上記の操作を繰り返すことにより形成する。
【0017】
尚、上述の例では、コア材2′のスルーホール4に導電材料5が充填されてコア基板2の表面2aと裏面2bの導通がなされているが、スルーホール4の内壁に導電薄膜を形成することにより表面2aと裏面2bの導通をとってもよい。この場合、例えば、スルーホール4の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール4を介した表裏の導通をとり、その後、スルーホール4内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素、酸窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、ニッケル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。
【0018】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
[実施例1]
コア材として、厚み625μmのシリコンウエハを準備し、このコア材の両面を研磨して厚みを300μmとした後、コア材の一方の面に、直径150μmである円形開口を200〜300μmピッチで有するアルミニウムパターンを形成した。次いで、このアルミニウムパターンをマスクとしてコア材にICP−RIE(Inductively Coupled Plasma − Reactive Ion Etching)によりドライエッチングを行いスルーホールを形成した。
【0019】
次に、アルミニウムパターンをアルカリ溶液により剥離除去し、スルーホールが形成されたコア材に熱酸化処理(1050℃、20分間)を施して、コア材の表面(スルーホール内壁面を含む)に酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理(170℃、20分間)を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。
次に、コア基板上に絶縁性応力緩和層用塗布液Aとして感光性ポリイミド樹脂組成物(東レ(株)製UR−3140)をスピンコーターにより塗布、乾燥して厚み7μmの絶縁性応力緩和層を形成した。この絶縁性応力緩和層のXY方向の熱膨張係数をTMA法により測定した結果、50ppmであった。また、この絶縁性応力緩和層の引張り弾性率を引張り試験器(東洋ボールドウィン(株)製テンシロン)により測定した結果、3.2Gpaであり、さらに、引張り強度と引張り伸度を上記の引張り試験器により測定した結果、引張り強度が200Mpa、引張り伸度が70%であった。
【0020】
次に、ドライエッチングにより、コア基板のスルーホールに充填された導電性ペーストの所望箇所が露出するように小径の穴部を絶縁性応力緩和層の所定位置に形成する。そして、洗浄後、穴部内および絶縁性応力緩和層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA−900)を塗布した。次いで、1層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっきを行い、レジストパターンと導電層を除去した。これにより、絶縁性応力緩和層を介して1層目の配線をコア基板上に形成した。
【0021】
次いで、1層目の配線を覆うように絶縁性応力緩和層上にベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製シクロテン4024)をスピンコーターにより塗布、乾燥して厚み9μmの電気絶縁層を形成した。この電気絶縁層のXY方向の熱膨張係数を上記と同様により測定した結果、52ppmであった。また、この電気絶縁層の誘電正接をインピーダンスアナライザー(アジレント(株)製HP−4291B)により測定した結果、0.0009であった。
【0022】
次に、露光、現像して1層目配線の所望箇所が露出するように小径の穴部を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製LA−900)を塗布した。次いで、1層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっきを行い、レジストパターンと導電層を除去した。これにより、電気絶縁層を介して2層目の配線を1層目配線上に形成した。
更に、同様の操作を行い、電気絶縁層を介して3層目の配線を2層目配線上に形成した。
これにより、多層配線基板を得た。
【0023】
[実施例2]
絶縁性応力緩和層用塗布液Aの代わりに、感光性ポリイミド樹脂組成物(東レ(株)製PW−1000)を絶縁性応力緩和層用塗布液Bとして用いて電気絶縁層を形成した他は、実施例1と同様にして、多層配線基板を得た。この多層配線基板において、絶縁性応力緩和層は、XY方向の熱膨張係数が20ppmであり、引張り弾性率が3.0Gpaであり、引張り強度が130Mpaで引張り伸度が40%であった。但し、測定方法は実施例1と同様とした。
【0024】
[実施例3]
絶縁性応力緩和層用塗布液Aの代わりに、絶縁性応力緩和層用塗布液Cとして新日鐵化学(株)製V−259PAを用いて電気絶縁層を形成した他は、実施例1と同様にして、多層配線基板を得た。この多層配線基板において、絶縁性応力緩和層は、XY方向の熱膨張係数が80ppmであり、引張り弾性率が2.6Gpaであり、引張り強度が75Mpaで引張り伸度が11.5%であった。但し、測定方法は実施例1と同様とした。
【0025】
[比較例1]
絶縁性応力緩和層用塗布液Aの代わりに、JSR(株)製WPRを用いて電気絶縁層を形成した他は、実施例1と同様にして、多層配線基板を得た。この多層配線基板において、絶縁性応力緩和層の代わりに形成した電気絶縁層は、XY方向の熱膨張係数が51ppmであり、引張り弾性率が1.6Gpaであり、引張り強度が75Mpaで引張り伸度が7.5%であった。但し、測定方法は実施例1と同様とした。
【0026】
[評価]
上述のように作製した4種の多層配線基板(実施例1〜3、比較例1)について、下記の条件でヒートサイクル試験を行い、電気絶縁層へのクラック発生の有無を観察した。その結果、本発明の多層配線基板(実施例1〜3)は電気絶縁層にクラック発生がみとめられず良好であったが、比較の多層配線基板は電気絶縁層にクラックが発生し、実用に供し得ないものであった。
(ヒートサイクル試験)
プレコンディションは、JEDEC JESD22−A113−Bに従い、85℃、85%で168時間吸湿した。ヒートサイクル試験は、JEDEC JESD22−A104−Bに従い、コンディションBで1000サイクル行った。
【0027】
【発明の効果】
以上詳述したように、本発明によればコア基板上に2層以上の配線を備える多層配線基板として、絶縁性応力緩和層を介して1層目配線がコア基板上に設けられ、誘電正接が0.01以下である電気絶縁層を介して2層目配線あるいは2層目以上の各配線が上記の1層目配線上に積層して設けられるので、電気絶縁層とコア基板との熱挙動の差による応力が絶縁性応力緩和層により吸収されて、電気絶縁層に熱応力が作用することが緩和され、誘電正接が0.01以下である電気絶縁層に熱履歴によるクラック等の欠陥が発生することが防止され、このような本発明の多層配線基板は、半導体チップの信号周波数での共振を生じることがなく、高い信頼性をもつ半導体装置を可能とする。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図2】本発明の多層配線基板を構成するコア基板の他の実施形態を示す部分縦断面図である。
【図3】本発明の多層配線基板の製造の一例を示す工程図である。
【符号の説明】
1…多層配線基板
2…コア基板
2′…コア材
4…スルーホール
5…導電材料
6…絶縁性応力緩和層
7a,7b,7c…ビア部
8a,8b,8c…配線
9a,9b…電気絶縁層
Claims (7)
- コア基板と、該コア基板上に2層以上の配線を備える多層配線基板において、
絶縁性応力緩和層を介して1層目配線をコア基板上に備え、2層目配線あるいは2層目以上の各配線を誘電正接が0.01以下である電気絶縁層を介して前記1層目配線上に積層して備えることを特徴とする多層配線基板。 - 最上層の配線を被覆するように最表面に絶縁応力緩和層が設けられていることを特徴とする請求項1に記載の多層配線基板。
- 前記絶縁性応力緩和層は、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂の少なくとも1種からなることを特徴とする請求項1または請求項2に記載の多層配線基板。
- 前記絶縁性応力緩和層は、XY方向の熱膨張係数が10〜80ppmの範囲内であり、かつ、引張り弾性率が10GPa以下、引張り強度が70MPa以上、引張り伸度が8%以上であることを特徴とする請求項1または請求項2に記載の多層配線基板。
- 前記コア基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であることを特徴とする請求項1乃至請求項4のいずれかに記載の多層配線基板。
- 少なくとも信号線とグランド間に位置する前記電気絶縁層は、ベンゾシクロブテン樹脂からなることを特徴とする請求項1乃至請求項5のいずれかに記載の多層配線基板。
- 前記コア基板は、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料の少なくとも1種からなることを特徴とする請求項1乃至請求項6のいずれかに記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002210940A JP4203277B2 (ja) | 2002-07-19 | 2002-07-19 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002210940A JP4203277B2 (ja) | 2002-07-19 | 2002-07-19 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004055809A true JP2004055809A (ja) | 2004-02-19 |
JP4203277B2 JP4203277B2 (ja) | 2008-12-24 |
Family
ID=31934308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002210940A Expired - Fee Related JP4203277B2 (ja) | 2002-07-19 | 2002-07-19 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4203277B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005310934A (ja) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP2006147970A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP2013058570A (ja) * | 2011-09-07 | 2013-03-28 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5846185B2 (ja) | 2013-11-21 | 2016-01-20 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
-
2002
- 2002-07-19 JP JP2002210940A patent/JP4203277B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005310934A (ja) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP4634735B2 (ja) * | 2004-04-20 | 2011-02-16 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
JP2006147970A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP4564342B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
JP2013058570A (ja) * | 2011-09-07 | 2013-03-28 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4203277B2 (ja) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8129625B2 (en) | Multilayer printed wiring board | |
US8114714B2 (en) | Electronic device and production method thereof | |
US8058563B2 (en) | Interposer and method for manufacturing interposer | |
US9054082B2 (en) | Semiconductor package, semiconductor device, and method for manufacturing semiconductor package | |
TWI405309B (zh) | 散熱基板及其製造方法 | |
JP4133560B2 (ja) | プリント配線基板の製造方法およびプリント配線基板 | |
US20040151882A1 (en) | Wiring board with core layer containing inorganic filler | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
WO2003100851A1 (fr) | Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs | |
JPH11233678A (ja) | Icパッケージの製造方法 | |
KR100619265B1 (ko) | 다층배선기판 및 그 제조방법, 및 해당다층배선기판을가지는 웨이퍼일괄콘택트보드 | |
JP2003304065A (ja) | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 | |
US7365434B2 (en) | Semiconductor device and manufacturing method for the same | |
JP4043873B2 (ja) | 多層配線基板の製造方法 | |
KR100723489B1 (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
JP4022180B2 (ja) | 多層配線基板の製造方法 | |
JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
JP4203277B2 (ja) | 多層配線基板 | |
KR100959859B1 (ko) | 전자부품 내장 기판 형성방법 | |
KR100547349B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
JP2005044922A (ja) | 多層配線基板 | |
JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
JP2004047666A (ja) | 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法 | |
WO2023157624A1 (ja) | インターポーザ、半導体パッケージ及びそれらの製造方法 | |
JP2002151622A (ja) | 半導体回路部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |