KR101088584B1 - 다층 배선 기판 및 그 제조 방법 - Google Patents

다층 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101088584B1
KR101088584B1 KR1020077012697A KR20077012697A KR101088584B1 KR 101088584 B1 KR101088584 B1 KR 101088584B1 KR 1020077012697 A KR1020077012697 A KR 1020077012697A KR 20077012697 A KR20077012697 A KR 20077012697A KR 101088584 B1 KR101088584 B1 KR 101088584B1
Authority
KR
South Korea
Prior art keywords
insulating film
conductive material
layer
hole
wiring board
Prior art date
Application number
KR1020077012697A
Other languages
English (en)
Other versions
KR20070085789A (ko
Inventor
시게키 추조
고이치 나카야마
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20070085789A publication Critical patent/KR20070085789A/ko
Application granted granted Critical
Publication of KR101088584B1 publication Critical patent/KR101088584B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 배선 설계의 자유도가 높고 고밀도 배선이 가능한 다층 배선 기판과, 이러한 다층 배선 기판을 간편하게 제조하기 위한 제조 방법을 제공하는 것을 목적으로 한다.
코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판에 있어서, 코어 기판으로서, 도전성 물질이 충전되어 표리의 도통이 이루어진 복수의 관통 구멍을 구비한 것을 사용하며, 상기 관통 구멍은 개구 직경이 10∼100 ㎛의 범위 내이고, 또한, 절연막 및 도전성 물질 확산 방지층이 설치되며, 절연막을 통해 도전성 물질이 관통 구멍 내에 충전된 것으로 하고, 이 코어 기판 상에 전기 절연층을 통해 형성된 첫 번째 층의 배선은 비아를 통해 관통 구멍 내에 충전된 도전성 물질에 접속되어 있는 것으로 한다.

Description

다층 배선 기판 및 그 제조 방법{MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING SAME}
본 발명은 다층 배선 기판과 그 제조 방법에 관한 것으로, 특히 반도체칩을 탑재하기 위한 고밀도 배선이 이루어진 다층 배선 기판과, 이러한 다층 배선 기판을 제조하기 위한 제조 방법에 관한 것이다.
최근, 전자기기의 고기능화, 소형화, 경량화가 진행하는 동안에, 반도체 패키지의 소형화, 다핀화, 외부 단자의 파인 피치화가 요구되고 있고, 고밀도 배선 기판에 대한 요구가 점점 더 커지고 있다. 이 때문에, LSI를 직접 프린트 배선 기판에 실장하거나, 혹은 CSP(Chip Size Package), BGA(Ball grid Array)를 프린트 배선 기판에 실장하도록 되어 있다. 그리고, 프린트 배선 기판도 고밀도화에 대응하기 위해, 배선 및 비아를 한 층씩 전기 절연층을 통해 코어 기판에 다층으로 쌓아 올려 가는 빌드업(build-up)법으로 제작한 다층 배선 기판을 사용하도록 되어 있었다.
종래의 일반적인 빌드업 다층 배선 기판에서는, 절연 기판에 드릴로 관통 구멍을 마련하며, 이 관통 구멍 내측에 금속 도금을 실시하고, 관통 구멍 내에 수지 또는 도전성 페이스트를 충전하여 형성된 코어 기판이 사용되고 있다(일본 특허 공 개 평9-130050호 공보). 이 코어 기판은 관통 구멍을 통해 표리가 도통된 것이며, 이 코어 기판 상에 배선을 전기 절연층을 통해 다층으로 쌓아 올림으로써 다층 배선 기판이 제작되고 있다. 또한, 최근에는, 수지를 충전한 관통 구멍에 덮개 도금(관통 구멍의 개구 부분을 막도록 도금 층을 형성하는 것)을 행하며, 상기 덮개 도금 부분의 바로 위에 비아를 배치하며, 이 비아 상에 비아를 더 배치하는 스택 구조의 다층 배선 기판이 개발되고 있다(일본 특허 공개 제2003-23251호 공보).
[특허 문헌 1] 일본 특허 공개 평9-130050호 공보
[특허 문헌 2] 일본 특허 공개 제2003-23251호 공보
그러나, 종래의 관통 구멍은 드릴 가공으로 형성되고 있으므로, 관통 구멍의 개구 직경은 드릴 직경보다도 작게 할 수 없고, 미세한 드릴을 이용한 드릴 가공에서는 드릴의 파손 빈도가 높았다. 이 때문에, 관통 구멍의 미세화가 곤란하며, 배선 설계의 자유도가 한정된다고 하는 문제가 있었다.
또한, 수지를 충전한 관통 구멍에 덮개 도금을 행한 구조에서는, 사용하는 절연 기판의 열수축·열팽창에 의해, 관통 구멍 내부에 충전한 수지가 신축하며, 이에 따라, 덮개 도금 부분에 형성된 비아에 응력이 집중하기 쉽고, 접속 신뢰성이 낮다고 하는 문제도 있었다. 본 발명은 이러한 실정을 감안하여 이루어진 것으로, 배선 설계의 자유도가 높고 고밀도 배선이 가능한 다층 배선 기판과, 이러한 다층 배선 기판을 간편하게 제조하기 위한 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명은 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판에 있어서, 코어 기판은 도전성 물질이 충전되어 표리의 도통이 이루어진 복수의 관통 구멍을 구비하고, 상기 관통 구멍은 개구 직경이 10∼100 ㎛의 범위 내이며, 상기 관통 구멍 내벽면에는 절연막 및 도전성 물질 확산 방지층이 설치되고 있고, 상기 절연막을 통해 도전성 물질이 상기 관통 구멍 내에 충전되어 있으며, 전기 절연층을 통해 코어 기판 상에 형성된 첫 번째 층의 배선은 비아를 통해 상기 관통 구멍 내의 상기 도전성 물질에 접속되도록 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 도전성 물질 확산 방지층은 질화티탄 박막으로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 절연막은 이산화규소 박막으로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 절연막 및 상기 도전성 물질 확산 방지층은 상기 관통 구멍 내벽면 상에 도전성 물질 확산 방지층, 절연막의 순서대로 적층되도록 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 절연막 및 상기 도전성 물질 확산 방지층은 상기 관통 구멍 내벽면 상에 제1 절연막, 도전성 물질 확산 방지층, 제2 절연막의 순서대로 적층되도록 구성했다.
본 발명의 바람직한 형태로서, 제1 절연막과 제2 절연막은 동일한 재료로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 절연막 및 상기 도전성 물질 확산 방지층은 상기 관통 구멍 내벽면 상에 제1 절연막, 제2 절연막, 도전성 물질 확산 방지층, 제3 절연막의 순서대로 적층된 것이며, 제2 절연막과 제3 절연막은 동일한 성분으로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 도전성 물질은 전해 도금에 의해 관통 구멍 내에 형성된 구리로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 도전성 물질은 관통 구멍 내에 충전된 도전성 페이스트이로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 관통 구멍의 개구 직경은 10∼70 ㎛의 범위 내로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 코어 기판의 두께는 50∼725 ㎛의 범위내로 구성되어 있다.
본 발명의 바람직한 형태로서, 상기 코어 기판은 실리콘 코어 기판으로 구성되어 있다.
또한, 본 발명은 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판의 제조 방법에 있어서, 코어 기판용의 코어재의 한쪽의 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 형성하는 공정과, 상기 미세 구멍의 내벽면을 포함하는 코어재 표면에, 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성하며, 그 후, 적어도 미세 구멍의 내벽면에 위치하는 절연막 상에 기초 도전층을 형성하는 공정과, 상기 미세 구멍 내를 제외한 상기 코어재 상에 원하는 레지스트 막을 형성하고, 상기 기초 도전층을 급전층으로 하여 상기 미세 구멍 내에 전해 도금에 의해 도전성 물질을 충전하는 공정과, 상기 레지스트 막을 제거하고, 상기 코어재의 다른쪽의 면을 연마하여 상기 미세 구멍을 노출시킴으로써 관통 구멍을 형성하고, 상기 도전성 물질에 의해 관통 구멍을 통한 표리의 도통이 이루어진 코어 기판으로 하는 공정과, 상기 코어 기판 상에, 관통 구멍 내에 충전된 도전성 물질에 접속하도록 비아를 형성하는 동시에, 전기 절연층을 통한 첫 번째 층의 배선을 형성하는 공정을 포함하도록 구성했다.
본 발명의 바람직한 형태로서, 상기 기초 도전층은 MO-CVD법에 의해 형성되도록 구성되어 있다.
또한, 본 발명은 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판의 제조 방법에 있어서, 코어 기판용의 코어재의 한쪽의 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 형성하는 공정과, 상기 코어재의 다른쪽의 면을 연마하여 상기 미세 구멍을 노출시켜 관통 구멍을 형성하는 공정과, 적어도 상기 관통 구멍의 내벽면에, 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성하는 공정과, 상기 관통 구멍 내에 도전성 물질을 충전하여 표리의 도통이 이루어진 코어 기판으로 하는 공정과, 상기 코어 기판 상에, 관통 구멍 내에 충전된 도전성 물질에 접속하도록 비아를 형성하는 동시에, 전기 절연층을 통한 첫 번째 층의 배선을 형성하는 공정을 포함하도록 구성했다.
본 발명의 바람직한 형태로서, 상기 절연막 및 상기 도전성 물질 확산 방지층을 형성하는 공정에서는, 관통 구멍의 내벽면을 포함하는 코어재 표면에 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성한 후에, 적어도 관통 구멍의 내벽면에 위치하는 절연막 상에 기초 도전층을 형성하며, 또한, 관통 구멍 내에 도전성 물질을 충전하는 공정에서는, 상기 관통 구멍 내를 제외한 상기 코어재 상에 원하는 레지스트 막을 형성하고, 전해 도금에 의해 도전성 물질을 충전하도록 구성했다.
본 발명의 바람직한 형태로서, 상기 기초 도전층은 MO-CVD법에 의해 형성되도록 구성되어 있다.
또한, 본 발명은 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판의 제조 방법에 있어서, 코어 기판용의 코어재의 한쪽의 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 형성하는 공정과, 상기 코어재의 다른쪽의 면을 연마하여 상기 미세 구멍을 노출시켜 관통 구멍을 형성하는 공정과, 상기 코어재의 양면과 상기 관통 구멍의 내벽면에, 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성하며, 그 후, 상기 코어재의 한쪽의 전면(全面)에 기초 도전층을 형성하는 공정과, 상기 기초 도전층 상과 상기 코어재의 반대면의 상기 절연막 상에 원하는 레지스트 막을 형성하고, 상기 기초 도전층을 급전층으로 하여 전해 도금에 의해 상기 관통 구멍 내에 도전성 물질을 충전하며 표리의 도통이 이루어진 코어 기판으로 하는 공정과, 상기 코어 기판 상에, 관통 구멍 내에 충전된 도전성 물질에 접속하도록 비아를 형성하는 동시에, 전기 절연층을 통한 첫 번째 층의 배선을 형성하는 공정을 포함하도록 구성했다.
본 발명의 바람직한 형태로서, 상기 기초 도전층은, 증착법, 스퍼터링법 중 어느 하나에 의해 형성되도록 구성되어 있다.
본 발명의 바람직한 형태로서, 절연막 및 도전성 물질 확산 방지층을 형성하는 공정에서는, 도전성 물질 확산 방지층, 절연막의 순서대로 적층하는 방법, 제1 절연막, 도전성 물질 확산 방지층, 제2 절연막의 순서대로 적층하는 방법, 제1 절연막, 제2 절연막, 도전성 물질 확산 방지층, 제3 절연막의 순서대로 적층하는 방법 중 어느 하나를 이용하여 절연막 및 도전성 물질 확산 방지층을 형성하며, 상기 제1 절연막의 형성은 열산화법 혹은 플라즈마 CVD법을 이용하여 행하고, 상기 제2 절연막, 제3 절연막의 형성은 플라즈마 CVD법을 이용하여 행하도록 구성했다.
본 발명의 바람직한 형태로서, 상기 도전성 물질 확산 방지층의 형성은 M0-CVD법에 의해 행한 것과 같은 구성으로 하며, 상기 미세 구멍은 상기 개구 직경이 10∼70 ㎛의 범위 내가 될 수 있게 형성되도록 구성한다.
또한, 본 발명의 바람직한 형태로서, 상기 코어재는 실리콘으로 구성되어 있다.
이상 상술한 바와 같이, 본 발명에 따르면, 관통 구멍의 개구 직경이 10∼100 ㎛의 범위 내에 있으므로, 관통 구멍의 협소 피치화가 가능한 동시에, 관통 구멍 사이의 스페이스의 확보가 용이하고, 이 스페이스에 필요한 배선을 형성할 수 있으며, 원하는 고밀도 배선을 보다 적은 층수로 형성할 수 있고, 박형의 반도체 장치의 제조가 가능해진다. 또한, 관통 구멍 내부에 도전성 물질이 충전되어 이 도전성 물질에 접속하는 비아를 통해 첫 번째 층의 배선이 형성된 구조, 즉, 관통 구멍 바로 위쪽에 비아를 구비하는 구조이므로, 다층 배선의 배선 설계의 자유도를 높게 할 수 있다. 또한, 관통 구멍 내벽면에 설치된 도전성 물질 확산 방지층에 의해, 관통 구멍 내부에 충전된 도전성 물질이 코어 기판 중에 확산하는 것이 저지되고, 또한, 도전성 물질과 도전성 물질 확산 방지층 사이에 위치하는 절연막에 의해, 도전성 물질의 확산에 따른 도전성 물질 확산 방지층의 도전성 변화가 방지되며, 도전성 물질 확산 방지층이 설계대로의 전기 특성을 발현할 수 있어 도전성 물질 확산 방지 효과가 보다 높게 되며, 관통 구멍의 협소 피치화를 진행시키더라도 인접하는 관통 구멍 사이의 단락을 방지할 수 있다. 또한, 관통 구멍 내에는 수지가 충전되어 있지 않으므로, 관통 구멍 바로 위쪽에 배치된 비아로의 코어 기판의 열수축이나 열팽창에 의한 응력 집중이 발생하기 어렵고, 접속 신뢰성이 높게 된다.
또한, 본 발명의 제조 방법에서는, 플라즈마를 이용한 드라이 에칭에 의해 관통 구멍을 형성하므로, 개구 직경이 작은 관통 구멍의 형성이 가능해지고, 또한, 관통 구멍 바로 위쪽에 비아를 형성하여 이 비아를 통해 첫 번째 층의 배선을 관통 구멍 내에 충전된 도전성 물질에 접속하므로, 다층 배선의 배선 설계의 자유도를 높게 할 수 있다. 또한, 도전성 물질 확산 방지층을 절연막으로 피복하므로, 기초 도전층을 급전층으로 하여 관통 구멍 내에 도전성 물질을 충전할 때에, 절연막과 레지스트 막과의 밀착이 양호하며, 도전성 물질이 절연막과 레지스트 막의 계면에 침입하여 불필요하게 퍼지는 일이 생기지 않고, 높은 정밀도에 의해 도전성 물질을 충전할 수 있으므로, 관통 구멍의 협소 피치화와 수율 향상이 가능하다.
도 1은 본 발명의 다층 배선 기판의 일 실시형태를 도시하는 부분 종단면도.
도 2는 본 발명의 다층 배선 기판의 다른 실시형태를 도시하는 부분 종단면도.
도 3은 본 발명의 다층 배선 기판의 다른 실시형태를 도시하는 부분 종단면도.
도 4는 본 발명의 다층 배선 기판의 다른 실시형태를 도시하는 부분 종단면도.
도 5는 본 발명의 다층 배선 기판의 제조 방법의 일 실시형태를 도시하는 공정도.
도 6은 본 발명의 다층 배선 기판의 제조 방법의 일 실시형태를 도시하는 공정도.
도 7은 본 발명의 다층 배선 기판의 제조 방법의 일 실시형태를 도시하는 공정도.
도 8은 본 발명의 다층 배선 기판의 제조 방법의 다른 실시형태를 도시하는 공정도.
도 9는 본 발명의 다층 배선 기판의 제조 방법의 다른 실시형태를 도시하는 공정도.
도 10은 본 발명의 다층 배선 기판의 제조 방법의 다른 실시형태를 도시하는 공정도.
도 11은 본 발명의 다층 배선 기판의 제조 방법의 다른 실시형태를 도시하는 공정도.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.
[다층 배선 기판]
도 1은 본 발명의 다층 배선 기판의 일 실시형태를 나타내는 부분 종단면도이다. 도 1에 있어서, 본 발명의 다층 배선 기판(1)은 코어 기판(2)과, 이 코어 기판(2)의 표면(2a) 상에 전기 절연층을 통해 형성된 배선과, 이면(2b) 상에 전기 절연층을 통해 형성된 배선을 구비하고 있다.
다층 배선 기판(1)을 구성하는 코어 기판(2)은 코어재(2')에 복수의 관통 구멍(4)이 형성된 것이며, 각 관통 구멍(4)에는 도전성 물질(8)이 충전되고, 이 도전성 물질(8)에 의해 관통 구멍(4)을 통한 표면(2a)과 이면(2b)의 도통이 이루어져 있다.
코어 기판(2)에 형성된 관통 구멍(4)의 개구 직경은 10∼100 ㎛, 바람직하게는 10∼70 ㎛의 범위 내이다. 관통 구멍의 개구 직경이 상기 범위 미만이면, 관통 구멍 형성 가공이 곤란해지며, 또한, 상기 범위를 넘으면, 관통 구멍의 밀도를 높게 하거나, 관통 구멍의 형성 수를 많게 하는 것에 한계가 있고 바람직하지 않다. 관통 구멍(4)의 내벽면 및 코어 기판의 양면(2a, 2b)에는, 도전성 물질 확산 방지층(5)과 절연막(6)이 설치되어 있고, 절연막(6)은 도전성 물질 확산 방지층(5)과 도전성 물질(8) 사이에 개재되어 있다.
코어 기판(2)의 표면(2a) 상에 형성된 배선은 도시예에서는 다층 배선이며, 전기 절연층(11a)을 통하여 비아(13a)에서 관통 구멍(4) 내의 도전성 물질(8)에 접속되도록 코어 기판(2)의 표면(2a) 상에 형성된 첫 번째 층의 배선(12a)과, 두 번째 층의 전기 절연층(11b)을 통해 비아(13b)에서 소정의 첫 번째 층의 배선(12a)에 접속되도록 상기 첫 번째 층의 배선(12a) 상에 형성된 두 번째 층의 배선(12b)과, 세 번째 층의 전기 절연층(11c)을 통해 비아(13c)에서 소정의 두 번째 층의 배선(12b)에 접속되도록 상기 두 번째 층의 배선(12b) 상에 형성된 세 번째 층의 배선(12c)으로 이루어진다.
또한, 코어 기판(2)의 이면(2b) 상에 형성된 배선은 도시예에서는 단층 배선 이며, 전기 절연층(15)을 통해 비아(17)에서 관통 구멍(4) 내의 도전성 물질(8)에 접속되도록 코어 기판(2)의 이면(2b) 상에 형성된 배선(16)이다.
또한, 각 배선(12a, 12b, 12c, 16) 및 각 비아(13a, 13b, 13c)는 예컨대, 구리, 은 등의 박막인 기초 금속층을 통해, 도전성 물질(8) 상에, 하층의 전기 절연층 상에, 그리고 비아 상에 형성되어 있더라도 좋다.
도 2는, 본 발명의 다층 배선 기판의 다른 실시형태를 나타내는 부분 종단면도이다. 도 2에 있어서, 본 발명의 다층 배선 기판(1')은 코어 기판(2)에 설치되는 도전성 물질 확산 방지층(5)과 절연막(6)의 적층 구조가 전술한 다층 배선 기판(1)과 상이한 것 이외에는, 전술한 다층 배선 기판(1)과 동일한 것이며, 공통의 부재에는 동일한 부재 번호를 부여하고 있다.
이 다층 배선 기판(1')에서는 관통 구멍(4)의 내벽면 및 코어 기판의 양면(2a, 2b)에 제1 절연막(6a), 도전성 물질 확산 방지층(5), 제2 절연막(6b)이 이 순서대로 적층되고 배치되어 있다. 따라서, 관통 구멍(4) 내에서는 도전성 물질 확산 방지층(5)과 도전성 물질(8) 사이에 제2 절연막(6b)이 개재되어 있다.
또한, 제1 절연막(6a)과 제2 절연막(6b)은 구성 재료가 동일한 것이더라도 좋다.
또한, 도 3은 본 발명의 다층 배선 기판의 다른 실시형태를 나타내는 부분 종단면도이다. 도 3에 있어서, 본 발명의 다층 배선 기판(1")은 코어 기판(2)에 설치되는 도전성 물질 확산 방지층(5)과 절연막(6)의 적층 구조가 전술한 다층 배선 기판(1)과 상이한 것 이외에는, 전술한 다층 배선 기판(1)과 동일한 것이며, 공통의 부재에는 동일한 부재 번호를 부여하고 있다.
이 다층 배선 기판(1")에서는 관통 구멍(4)의 내벽면 및 코어 기판의 양면(2a, 2b)에, 제1 절연막(6a), 제2 절연막(6b), 도전성 물질 확산 방지층(5), 제3 절연막(6c)이 이 순서대로 적층되고 배치되어 있다. 따라서, 관통 구멍(4) 내에 있어서는 도전성 물질 확산 방지층(5)과 도전성 물질(8) 사이에 제3 절연막(6c)이 개재되어 있다.
또한, 제2 절연막(6b)과 제3 절연막(6c)은 구성 재료가 동일하더라도 좋고, 또한, 제1 절연막(6a), 제2 절연막(6b) 및 제3 절연막(6c)의 전부가 구성 재료가 동일한 것이라도 좋다.
도 4는 본 발명의 다층 배선 기판의 다른 실시형태를 나타내는 부분 종단면 도이다. 도 4에 있어서, 본 발명의 다층 배선 기판(21)은 코어 기판(22)과, 이 코어 기판(22)의 표면(22a) 상에 전기 절연층을 통해 형성된 배선과, 이면(22b) 상에 전기 절연층을 통해 형성된 배선을 구비하고 있다.
다층 배선 기판(21)을 구성하는 코어 기판(22)은 코어재(22')에 복수의 관통 구멍(24)이 형성된 것이며, 각 관통 구멍(24)에는 도전성 물질(28)이 충전되고, 이 도전성 물질(28)에 의해 관통 구멍(24)을 통한 표면(22a)과 이면(22b)의 도통이 이루어지고 있다.
코어 기판(22)에 형성된 관통 구멍(24)의 개구 직경은 10∼100 ㎛, 바람직하게는 10∼70 ㎛의 범위 내이다. 관통 구멍의 개구 직경이 상기 범위 미만이면, 관통 구멍 형성 가공이 곤란하며, 또한 상기 범위를 넘으면, 관통 구멍의 밀도를 높게 하거나, 관통 구멍의 형성 수를 많게 하는 것에 한계가 있어서 바람직하지 않다. 관통 구멍(24)의 내벽면 및 코어 기판의 표면(22a)에는, 도전성 물질 확산 방지층(25)과 절연막(26)이 설치되어 있고, 절연막(26)이 도전성 물질 확산 방지층(25)과 도전성 물질(28) 사이에 개재되어 있다. 또한, 코어 기판(22)의 이면(22b)에는 절연막(23)이 설치된다.
코어 기판(22)의 표면(22a) 상에 형성된 배선은 도시예에서는 다층 배선이며, 전기 절연층(31a)을 통해 비아(33a)에서 관통 구멍(24) 내의 도전성 물질(28)에 접속되도록 코어 기판(22)의 표면(22a) 상에 형성된 첫 번째 층의 배선(32a)과, 두 번째 층의 전기 절연층(31b)을 통해 비아(33b)에서 소정의 첫 번째 층의 배선(32a)에 접속되도록 이 첫 번째 층의 배선(32a) 상에 형성된 두 번째 층의 배 선(32b)과, 세 번째 층의 전기 절연층(31c)을 통해 비아(33c)에서 소정의 두 번째 층의 배선(32b)에 접속되도록 이 두 번째 층의 배선(32b) 상에 형성된 세 번째 층의 배선(32c)으로 이루어진다.
또한, 코어 기판(22)의 이면(22b) 상에 형성된 배선은 도시예에서는 단층 배선이며, 전기 절연층(35)을 통해 비아(37)에서 관통 구멍(24) 내의 도전성 물질(28)에 접속되도록 코어 기판(22)의 이면(22b) 상에 형성된 배선(36)이다.
또한, 각 배선(32a, 32b, 32c, 36) 및 각 비아(33a, 33b, 33c)는 예컨대, 구리, 은 등의 박막인 기초 금속층을 통해, 도전성 물질(28) 상에, 하층의 전기 절연층 상에, 그리고 비아 상에 형성되어 있더라도 좋다.
이러한 다층 배선 기판(21)에 있어서도, 도전성 물질 확산 방지층(25)과 절연막(26)의 적층 구조를 전술한 다층 배선 기판(1', 1")과 같이, 제1 절연막과 제2 절연막의 사이에 도전성 물질 확산 방지층(25)을 유지하는 것과 같은 적층 구조, 혹은, 제1 및 제2 절연막과 제3 절연막의 사이에 도전성 물질 확산 방지층(25)을 유지하는 것과 같은 적층 구조로 하여도 좋다.
전술한 바와 같이 본 발명의 다층 배선 기판(1, 1', 1", 21)에서는, 관통 구멍(4, 24) 내부에 도전성 물질(8, 28)이 충전되며, 이 도전성 물질(8, 28)에 접속하는 비아(13a, 17, 33a, 37)를 통해 첫 번째 층의 배선(12a, 16, 32a, 36)이 형성된 구조, 즉, 관통 구멍(4, 24) 바로 위쪽에 비아(13a, 17, 33a, 37)를 구비하는 구조이므로, 다층 배선의 배선 설계의 자유도를 높게 할 수 있다. 또한, 관통 구멍(4, 24) 내에는 수지가 충전되어 있지 않으므로, 관통 구멍(4, 24) 바로 위쪽에 배치된 비아(13a, 17, 33a, 37)로의 코어 기판(2)의 열수축이나 열팽창에 의한 응력 집중이 발생하기 어렵고, 접속 신뢰성이 높게 된다. 또한, 관통 구멍(4, 24)의 협소 피치화가 가능한 동시에, 관통 구멍(4, 24)　사이의 스페이스의 확보가 용이하고, 이 스페이스에 필요한 배선을 형성할 수 있으므로, 원하는 고밀도 배선을 보다 적은 층수로 형성할 수 있고, 박형의 반도체 장치의 제조가 가능해진다. 또한, 관통 구멍(4, 24)의 내벽면에 설치된 도전성 물질 확산 방지층(5, 25)에 의해, 관통 구멍 내부에 충전된 도전성 물질(8, 28)의 구성 물질이 코어 기판(2, 22) 중으로 확산하는 것이 저지된다. 또한, 도전성 물질(8, 28)과 도전성 물질 확산 방지층(5, 25) 사이에 위치하는 절연막(6, 26)[제2 절연막(6b), 제3 절연막(6c)]에 의해, 도전성 물질(8, 28)의 확산에 따른 도전성 물질 확산 방지층(5, 25)의 도전성 변화가 방지된다. 이에 따라, 도전성 물질 확산 방지층(5, 25)이 설계대로의 전기 특성을 발현할 수 있으며, 도전성 물질 확산 방지 효과가 보다 높게 되고, 관통 구멍(4, 24)의 협소 피치화를 진행시키더라도 인접하는 관통 구멍(4, 24) 사이의 단락을 방지할 수 있다.
본 발명의 다층 배선 기판(1)을 구성하는 코어 기판(2, 22)은 예컨대, 실리콘, 유리 등의 코어재(2', 22')를 이용하여 제작할 수 있다. 코어 기판(2, 22)의 두께는 50∼725 ㎛, 바람직하게는 300∼625 ㎛의 범위 내이다. 코어 기판(2, 22)의 두께가 50 ㎛ 미만이면 지지체로서 충분한 강도를 유지할 수 없고, 725 ㎛을 넘으면, 반도체 장치의 박형화에 지장을 초래하여 바람직하지 않다.
관통 구멍(4, 24)의 내벽면에 형성되는 도전성 물질 확산 방지층(5, 25)은 치밀하고, 코어 기판(2, 22) 내로 도전성 물질의 확산을 방지할 수 있는 박막이면 특별히 제한은 없고, 예컨대, 질화티탄, 티탄, 크롬 등의 박막층으로 할 수 있다. 이 도전성 물질 확산 방지층(5)의 두께는 예컨대, 10∼50 ㎚의 범위로 설정할 수 있다.
다층 배선 기판(1)을 구성하는 절연막(6), 다층 배선 기판(1')을 구성하는 제2 절연막(6b), 다층 배선 기판(1")을 구성하는 제2 절연막(6b)과 제3 절연막(6c), 다층 배선 기판(21)을 구성하는 절연막(26)은 이산화규소, 질화규소 등의 무기화합물로 이루어지는 박막으로 할 수 있으며, 두께는 10∼4000 ㎚, 바람직하게는 50∼1000 ㎚ 정도로 할 수 있다.
또한, 다층 배선 기판(1')을 구성하는 제1 절연막(6a), 다층 배선 기판(1")을 구성하는 제1 절연막(6a) 및 다층 배선 기판(21)을 구성하는 절연막(23)은 전술과 같이 절연막이더라도 좋고, 또한, 코어 기판(2)이 실리콘 코어 기판인 경우에는 열산화에 의해 형성한 산화규소막이더라도 좋다.
코어 기판(2, 22)의 각 관통 구멍(4, 24)에 충전된 도전성 물질(8, 28)에는, 예컨대, 필드 전해 도금에 의해 관통 구멍 내에 형성된 구리 등의 도전성 금속으로 할 수 있다. 또한, 구리 입자, 은 입자 등의 도전성 입자를 함유한 도전성 페이스트를 이용할 수 있다. 단지, 도전성 페이스트를 도전성 물질(8, 28)로서 이용하는 경우, 코어 기판(2, 22)의 열수축이나 열팽창에 의한 비아(13a, 17, 33a, 37)에의 응력 집중을 억제하기 위해, 도전성 입자의 함유율이 80 체적％ 이상인 것이 바람직하다.
코어 기판(2, 22)의 표면(2a, 22a) 상의 첫 번째 층의 배선(12a, 32a), 두 번째 층의 배선(12b, 32b), 세 번째 층의 배선(12c, 32c)의 재질, 비아(13a, 13b, 13c, 33a, 33b, 33c)의 재질 및 이면(2b, 22b) 상의 배선(16, 36)의 재질, 비아(17, 37)의 재질은, 예컨대, 구리, 니켈 등의 도전성 재료로 할 수 있다. 이러한 각 층의 배선의 두께는 예컨대, 3∼20 ㎛의 범위로 설정할 수 있으며, 비아의 직경은 예컨대, 20∼100 ㎛의 범위로 설정할 수 있다.
또한, 전기 절연층(11a, 11b, 11c, 31a, 31b, 31c) 및 전기 절연층(15, 35)의 재질은 에폭시 수지, 벤조시클로부텐 수지, 카르도 수지(cardo resin), 폴리이미드 수지, 플루오렌 등의 유기 절연성 재료로 할 수 있다. 이러한 전기 절연층의 두께는 예컨대, 3∼20 ㎛의 범위로 설정할 수 있다.
또한, 전술한 실시형태에서는, 코어 기판(2, 22)의 표면(2a, 22a)에 배선(12a, 12b, 12c, 32a, 32b, 32c)이 형성되며, 이면에 배선(16, 36)이 형성되어 있지만, 본 발명에서는 코어 기판에 형성하는 배선층의 적층수에는 제한은 없다.
또한, 본 발명의 다층 배선 기판은 최외측 표면층의 배선을 반도체칩 탑재용의 단자 패드를 갖는 것으로 할 수 있다. 또한, 이러한 단자 패드의 표면에 땜납층을 구비하더라도 좋다.
다층 배선 기판의 제조 방법
다음으로, 본 발명의 다층 배선 기판의 제조 방법을 도면을 참조하면서 설명한다.
도 5 내지 도 7은 도 1에 나타내는 다층 배선 기판(1)을 예로 들어, 본 발명 의 다층 배선 기판의 제조 방법의 일 실시형태를 나타내는 공정도이다.
본 발명의 다층 배선 기판의 제조 방법에서는, 코어 기판용의 코어재(2')의 한쪽 면(2'a)에 소정의 개구(9a)를 갖는 마스크 패턴(9)을 형성하며, 이 마스크 패턴(9)을 마스크로 하여 플라즈마를 이용한 드라이 에칭법인 ICP-RIE(Inductive Coupled Plasma-Reactive Ion Etching)에 의해 코어재(2')에 소정의 깊이로 미세 구멍(4')을 형성한다[도 5(A)].
코어재(2')는 예컨대, 실리콘, 유리 등을 사용할 수 있다. 또한, 마스크 패턴(9)은 드라이 에칭 내성이 있는 재료를 이용하여 형성할 수 있으며, 예컨대, 노볼락 수지를 이용한 포지티브형 레지스트를 사용하여 형성할 수 있다. 또한, 코어재(2')에 비해 에칭 선택비가 작은(에칭 속도가 작은) 재료, 예컨대, 실리콘으로 이루어지는 코어재(2')에 대해, 산화실리콘, 질화실리콘 등을 사용하여 마스크 패턴(21)을 형성할 수 있다.
형성하는 미세 구멍(4')의 개구 직경은 10∼100 ㎛, 바람직하게는 10∼70 ㎛의 범위 내에서 적절하게 설정할 수 있다. 또한, 미세 구멍(4')의 깊이는, 제작하는 코어 기판의 두께(예컨대, 50∼725 ㎛)를 고려하여 설정할 수 있으며, 예컨대, 70∼745 ㎛의 범위 내에서 적절하게 설정할 수 있다. 본 발명의 제조 방법에서는, 관통 구멍용의 미세 구멍(4')을 플라즈마를 이용한 드라이 에칭법에 의해 형성하므로, 개구 직경이 작은 관통 구멍의 형성이 가능해진다.
다음으로, 코어재(2')로부터 마스크 패턴(9)을 제거하며, 코어재(2')의 다른쪽의 면(2'b)을 연마하고, 미세 구멍(4')을 노출시켜 관통 구멍(4)을 형성하며, 그 후, 코어재(2')의 양면 및 관통 구멍(4)의 내벽면에 도전성 물질 확산 방지층(5)과 절연막(6)을 성막한다[도 5(B)].
도전성 물질 확산 방지층(5)은 질화티탄, 티탄, 크롬 등으로 이루어지는 박막으로 할 수 있다. 이러한 도전성 물질 확산 방지층(5)은 예컨대, MO-CVD(Metal Organic-Chemical Vapor Deposition)나 스퍼터링법에 의해 형성할 수 있고, 특히 관통 구멍(4)의 개구 직경이 70 ㎛ 이하인 경우에는 MO-CVD에 의해 형성하는 것이 바람직하다.
또한, 절연막(6)은 예컨대, 플라즈마 CVD(Plasma Enhanced-Chemical Vapor Deposition)로 형성한 산화실리콘막, 질화실리콘막 등으로 할 수 있으며, 이러한 절연막(6)의 두께는 예컨대, 500∼1000 ㎚의 범위로 설정할 수 있다.
또한, 도전성 물질 확산 방지층(5)과 절연막(6)의 적층 구조를, 전술한 다층 배선 기판(1')(도 2)과 같이, 제1 절연막(6a), 도전성 물질 확산 방지층(5), 제2 절연막(6b)이 이 순서대로 적층된 구조, 다층 배선 기판(1")(도 3)과 같이, 제1 절연막(6a), 제2 절연막(6b), 도전성 물질 확산 방지층(5), 제3 절연막(6c)이 이 순서대로 적층된 구조로 하는 경우에는, 제1 절연막(6a), 제2 절연막(6b), 제3 절연막(6c)은 전술한 절연막(6)과 동일하게 하여 형성할 수 있다. 또한, 제1 절연막(6a)은 코어재(2')가 실리콘인 경우에는, 열산화를 실시하여 산화규소막으로서 형성하더라도 좋다.
다음으로, 절연막(6) 상에 기초 도전층(7)을 형성한다[도 5(C)]. 이 기초 도전층(7)은, 예컨대, 구리, 니켈 등의 박막, 티탄/구리의 적층 박막 등으로 할 수 있다. 기초 도전층(7)의 형성은 예컨대, MO-CVD(Metal Organic-Chemical Vapor Deposition)나 스퍼터링법에 의해 행할 수 있고, 특히 관통 구멍(4)의 개구 직경이 70 ㎛ 이하인 경우에는, MO-CVD에 의해 형성하는 것이 바람직하다. 이러한 기초 도전층(7)은 관통 구멍(4)의 내벽면에 존재하는 절연막(6)을 피복할 필요는 있지만, 코어 기판(2)의 양면에는 원하는 부위에 형성하더라도 좋다.
이어서, 기초 도전층(7), 절연막(6) 상에 소망 레지스트 막(10a, 10b)을 형성하여, 기초 도전층(7)을 급전층으로 하고, 필드 전해 도금에 의해 관통 구멍(4) 내에 구리, 니켈 등의 도전성 물질(8)을 충전한다[도 5(D)]. 레지스트 막(10a, 10b)은 공지의 감광성 레지스트 재료를 사용하여 형성할 수 있으며, 그 두께는, 예컨대, 1∼100 ㎛의 범위로 설정할 수 있다.
이 필드 전해 도금에서는, 레지스트 막(10a, 10b)이 도전성 물질 확산 방지층(5)과 밀착하지 않고, 절연막(6)이나 기초 도전층(7)과 밀착하고 있으므로, 그 밀착 강도가 높고, 도전성 물질(8)이 절연막(6)이나 기초 도전층(7)과 레지스트 막(10a, 10b)의 계면에 침입하여 불필요하게 퍼지는 일이 생기지 않는다. 이 때문에, 레지스트 막(10a, 10b)의 패턴을 반영한 높은 정밀도로 도전성 물질(8)을 충전할 수 있다.
또한, 관통 구멍(4) 내에, 도전성 물질(8)로서 도전성 페이스트를 스크린 인쇄 등의 방법에 의해 충전하더라도 좋다. 사용하는 도전성 페이스트는 구리 입자, 은 입자 등의 도전성 입자를 80 체적％ 이상 함유한 도전성 페이스트인 것이 바람직하다.
다음으로, 레지스트 막(10a, 10b)을 제거하고, 필요에 따라서 코어재(2') 상에 돌출하는 여분의 도전성 물질(8)을 연마하여 제거함으로써, 관통 구멍(4) 내에만 도전성 물질(8)을 남긴다. 이에 따라, 관통 구멍(4) 내에 충전된 도전성 물질(8)에 의한 표리의 도통이 이루어진 코어 기판(2)을 얻을 수 있다[도 6(A)]. 상기와 같은 여분의 도전성 물질(8)을 연마 제거하는 경우에도, 전술된 바와 같이, 도전성 물질(8)이 절연막(6)이나 기초 도전층(7)과 레지스트 막(10a, 10b)의 계면에 침입하여 불필요하게 퍼지는 일이 생기지 않으므로, 절연막(6)이나 도전성 물질 확산 방지층(5)을 손상시키지 않고, 여분의 도전성 물질(8)만을 연마 제거할 수 있다.
다음으로, 코어 기판(2)의 양면에 첫 번째 층의 배선의 전기 절연층으로서, 감광성 절연 재료를 도포하고, 소정의 패턴으로 노광하여 현상함으로써, 전기 절연층(11a, 15)을 형성한다[도 6(B)]. 전기 절연층(11a, 15)은, 예컨대, 벤조시클로부텐, 폴리이미드, 플루오렌 등의 감광성 절연 재료를 사용하여 형성할 수 있으며, 그 두께는 예컨대, 3∼20 ㎛의 범위로 설정할 수 있다.
이어서, 이 전기 절연층(11a, 15)을 덮도록, 기초 금속층(12'a, 16')을 형성하여, 전기 절연층(11a, 15)　상에 레지스트 패턴(19)을 형성한다[도 6(C)]. 기초 금속층(12'a, 16')은 스퍼터링법 등에 의해 형성한 박막이더라도 좋고, 예컨대, 구리, 은 등의 박막이더라도 좋다. 또한, 기초 금속층(12'a, 16')의 구조를 상기와 같은 박막과, 크롬, 티탄, 질화티탄 등의 밀착막과의 적층 구조로 하여도 좋다. 이러한 기초 금속층의 두께는 예컨대, 50∼350 ㎚의 범위로 설정할 수 있다.
또한, 레지스트 패턴(19)은 관통 구멍(4) 내에 충전된 도전성 물질(8) 상의 기초 금속층(12'a, 16')이 노출한 것과 같은 개구(19a)를 갖고 있다.
이어서, 이 레지스트 패턴(19)을 마스크로 하여, 기초 금속층(12'a, 16')을 급전층으로 하여 전해 도금을 행하며, 그 후, 레지스트 패턴(19)을 제거한다. 이에 따라, 관통 구멍(4) 내에 충전된 도전성 물질(8)에 비아(13a)를 통해 접속된 배선(12a)과, 비아(17)를 통해 접속된 배선(16)을 형성한다[도 7(A)]. 이러한 배선, 비아의 재질은 예컨대, 구리, 니켈 등의 도전성 재료를 사용할 수 있다.
그 후, 전기 절연층(11a, 15) 상에 존재하고 있는 여분의 기초 금속층(12'a, 16')을 제거한다. 이에 따라, 코어 기판(2)의 양면에 전기 절연층을 통한 첫 번째 층의 배선이 형성되며, 이 배선은 관통 구멍(4) 내에 충전된 도전성 물질(8)에 비아를 통해 접속된 것으로 이루어진다[도 7(B)].
그 후, 도 6(B)∼도 7(B)의 공정을 반복함으로써, 코어 기판(2)의 표면(2a)측 및/또는 이면(2b)측에, 임의의 층 수의 배선을 더 형성하여, 원하는 다층 배선 기판을 얻을 수 있다.
도 8 내지 도 9는 도 2에 표시되는 다층 배선 기판(1')을 예로서, 본 발명의 다층 배선 기판의 제조 방법의 다른 실시형태를 나타내는 공정도이다.
본 발명의 다층 배선 기판의 제조 방법에서는, 우선, 전술한 실시형태와 동일하게 하여, 코어재(2')에 관통 구멍(4)을 형성한다. 그 후, 코어재(2')의 양면 및 관통 구멍(4)의 내벽면에 제1 절연막(6a)을 성막한다[도 8(A)]. 제1 절연막(6a)은, 예컨대, 플라즈마 CVD로 형성한 산화실리콘막, 질화실리콘막 등으로 할 수 있 으며, 이러한 절연막(6a)의 두께는, 예컨대, 500∼1000 ㎚의 범위로 설정할 수 있다. 또한, 제1 절연막(6a)은 코어재(2')가 실리콘인 경우에는, 열산화를 실시함으로써 산화규소막으로서 형성하더라도 좋다.
다음으로, 제1 절연막(6a) 상에 도전성 물질 확산 방지층(5)과 제2 절연막(6b)을 성막한다[도 8(B)]. 도전성 물질 확산 방지층(5)과 제2 절연막(6b)의 형성은 전술한 도전성 물질 확산 방지층(5)과 절연막(6)의 형성과 동일하게 행할 수 있다.
또한, 전술한 다층 배선 기판(1)(도 1)과 같이, 도전성 물질 확산 방지층(5), 절연막(6)이 이 순서대로 적층된 구조, 다층 배선 기판(1")(도 3)과 같이, 제1 절연막(6a), 제2 절연막(6b), 도전성 물질 확산 방지층(5), 제3 절연막(6c)이 이 순서대로 적층된 구조로 할 수도 있다.
다음으로, 코어재(2')의 한쪽의 면(도시예에서는 면 2'b 측)의 제2 절연막(6b) 상에 기초 도전층(7)을 형성한다[도 8(C)]. 이 기초 도전층(7)은, 예컨대, 구리, 니켈 등의 박막, 티탄/구리의 적층 박막 등으로 할 수 있다. 기초 도전층(7)의 형성은, 예컨대, 증착법, 스퍼터링법, MO-CVD 등에 의해 행해질 수 있다.
이어서, 기초 도전층(7) 상과, 코어재(2')의 다른쪽의 면(도시예에서는 면 2'a 측)의 제2 절연막(6b) 상에 소망 레지스트 막(10a, 10b)을 형성하며, 기초 도전층(7)을 급전층으로 하여, 필드 전해 도금에 의해, 관통 구멍(4) 내에 한 방향(화살표 a 방향)으로부터 구리, 니켈 등의 도전성 물질(8)을 석출, 성장시켜 충전한다[도 8(D)]. 레지스트 막(10a, 10b)은 공지의 감광성 레지스트 재료를 사용하여 형성할 수 있으며, 그 두께는 예컨대, 1∼100 ㎛의 범위로 설정할 수 있다.
이 필드 전해 도금에서는, 레지스트 막(10a, 10b)이 도전성 물질 확산 방지층(5)과 밀착하지 않고, 제2 절연막(6b)이나 기초 도전층(7)과 밀착하고 있으므로, 그 밀착 강도가 높고, 도전성 물질(8)이 제2 절연막(6b)이나 기초 도전층(7)과 레지스트 막(10a, 10b)과의 계면, 특히, 도전성 물질(8)의 석출, 성장 방향으로 위치하는 제2 절연막(6b)과 레지스트 막(10a)의 계면에 침입하는 것이 방지되며, 불필요하게 퍼지는 일이 생기지 않는다. 이 때문에, 레지스트 막(10a, 10b)의 패턴을 반영한 높은 정밀도에서 도전성 물질(8)을 충전할 수 있다.
다음으로, 레지스트 막(10a, 10b)을 제거하여, 필요에 따라 코어재(2') 상에 돌출하는 여분의 도전성 물질(8)을 연마하여 제거함으로써, 관통 구멍(4) 내에만 도전성 물질(8)을 남긴다. 이에 따라, 관통 구멍(4) 내에 충전된 도전성 물질(8)에 의한 표리의 도통이 이루어진 코어 기판(2)을 얻을 수 있다[도 9(A)]. 상기와 같은 여분의 도전성 물질(8)을 연마 제거하는 경우에도, 전술한 바와 같이, 도전성 물질(8)이 제2 절연막(6b)이나 기초 도전층(7)과 레지스트 막(10a, 10b)의 계면에 침입하여 불필요하게 퍼지는 일이 생기지 않으므로, 제2 절연막(6b)이나 도전성 물질 확산 방지층(5)을 손상하지 않고, 여분의 도전성 물질(8)만을 연마 제거할 수 있다.
다음으로, 코어 기판(2)의 양면에 첫 번째 층의 배선의 전기 절연층으로서, 감광성 절연 재료를 도포하며, 소정의 패턴으로 노광하여 현상함으로써, 전기 절연층(11a, 15)을 형성하며, 이 전기 절연층(11a, 15)을 덮도록, 기초 금속층(12'a, 16')을 형성한다[도 9(B)]. 기초 금속층(12'a, 16')의 형성은 전술한 실시형태와 동일하다고 할 수 있다.
이어서, 전기 절연층(11a, 15) 상에 레지스트 패턴을 형성하며, 이 레지스트 패턴을 마스크로 하여, 기초 금속층(12'a, 16')을 급전층으로 하여 전해 도금을 행한다. 그 후, 레지스트 패턴을 제거하여, 전기 절연층(11a, 15) 상에 노출하고 있는 여분의 기초 금속층(12'a, 16')을 제거한다. 이에 따라, 관통 구멍(4) 내에 충전된 도전성 물질(8)에 비아(13a)를 통해 접속된 배선(12a)과, 비아(17)를 통해 접속된 배선(16)을 형성한다[도 9(C)]. 또한, 상기 레지스트 패턴은 관통 구멍(4) 내에 충전된 도전성 물질(8) 상의 기초 금속층(12'a, 16')이 노출되는 개구를 갖는 것이며, 전술한 실시형태와 같이 하여 형성할 수 있다.
그 후, 도 9(B)∼도 9(C)의 공정을 반복함으로써, 코어 기판(2)의 표면(2a)측 및/또는 이면(2b)측에, 임의의 층수의 배선을 더 형성하며, 원하는 다층 배선 기판을 얻을 수 있다.
도 10 내지 도 11은 도 4에 나타내는 다층 배선 기판(21)을 예로서, 본 발명의 다층 배선 기판의 제조 방법의 다른 실시형태를 나타내는 공정도이다.
본 발명의 다층 배선 기판의 제조 방법에서는, 코어 기판용의 코어재(22')의 한쪽의 면(22'a)에 소정의 개구(29a)를 갖는 마스크 패턴(29)을 형성하며, 이 마스크 패턴(29)을 마스크로 하여 플라즈마를 이용한 드라이 에칭법인 ICP-RIE(Inductive Coupled Plasma-Reactive Ion Etching)에 의해 코어재(22')에 소정의 깊이로 미세 구멍(24')을 형성한다 (도 10(A)].
코어재(22')는 전술한 실시형태의 코어재(2')와 동일한 것을 사용할 수 있으며, 또한, 마스크 패턴(29)은 전술한 실시형태의 마스크 패턴(9)과 동일하게 형성할 수 있다.
또한, 형성하는 미세 구멍(24')의 개구 직경은 10∼100 ㎛, 바람직하게는 10∼70 ㎛의 범위 내에서 적절하게 설정할 수 있다. 또한, 미세 구멍(24')의 깊이는 제작하는 코어 기판의 두께(예컨대, 50∼725 ㎛)를 고려하여 설정할 수 있으며, 예컨대, 70∼745 ㎛의 범위 내에서 적절하게 설정할 수 있다. 본 발명의 제조 방법에서는, 관통 구멍용의 미세 구멍(4')을 플라즈마를 이용한 드라이 에칭법에 의해 형성하므로, 개구 직경이 작은 관통 구멍의 형성이 가능해진다.
다음으로, 코어재(22')로부터 마스크 패턴(29)을 제거하여, 코어재(22')의 표면 및 미세 구멍(24')의 내벽면에 도전성 물질 확산 방지층(25)과, 이 도전성 물질 확산 방지층(25)을 피복하는 절연막(26)을 성막한다[도 10(B)]. 도전성 물질 확산 방지층(25)과 절연막(26)의 형성은 전술한 실시형태에 있어서의 도전성 물질 확산 방지층(5)과 절연막(6)의 형성과 동일하게 행할 수 있다. 또한, 전술한 다층 배선 기판(1')(도 2)과 동일하게, 제1 절연막, 도전성 물질 확산 방지층, 제2 절연막이 이 순서대로 적층된 구조, 혹은, 다층 배선 기판(1")(도 3)과 동일하게, 제1 절연막, 제2 절연막, 도전성 물질 확산 방지층, 제3 절연막이 이 순서대로 적층된 구조로 할 수 있다.
다음으로, 절연막(26) 상에 원하는 기초 도전층(27)을 형성하며, 이 기초 도전층(27), 절연막(26) 상에 원하는 레지스트 막(30)을 형성한다. 기초 도전층(27) 은 미세 구멍(24')의 내벽면에 존재하는 절연막(26)을 피복할 필요는 있지만, 코어재(22) 상에는, 원하는 부위에 형성하여도 좋다. 그리고, 기초 도전층(27)을 급전층으로 하여, 필드 전해 도금에 의해 미세 구멍(24') 내에 구리, 니켈 등의 도전성 물질(28)을 충전한다[도 10(C)]. 기초 도전층(27), 레지스트 막(30)의 형성은 전술한 실시형태의 기초 도전층(7), 레지스트 막(30)의 형성과 동일하게 행할 수 있다.
이 필드 전해 도금에서는, 레지스트 막(30)이 도전성 물질 확산 방지층(25)과 밀착하지 않고, 절연막(26)이나 기초 도전층(27)과 밀착하고 있으므로, 그 밀착강도가 높고, 도전성 물질(28)이 절연막(26)이나 기초 도전층(27)과 레지스트 막(30)의 계면에 침입하여 불필요하게 퍼지는 일이 생기지 않는다. 이 때문에, 레지스트 막(30)의 패턴을 반영한 높은 정밀도로 도전성 물질(28)을 충전할 수 있다.
다음으로, 코어재(22') 상에 돌출하는 여분의 도전성 물질(28)을 연마하여 제거하며, 미세 구멍(24') 내에서만 도전성 물질(28)을 남긴다. 또한, 코어재(22')의 다른쪽 면(22'b)을 연마하여 미세 구멍(24')을 노출시켜 관통 구멍(24)을 형성하고, 이 연마면에 절연막(23)을 형성한다. 이에 따라, 관통 구멍(24) 내에 충전된 도전성 물질(28)에 의한 표리의 도통이 이루어진 코어 기판(22)을 얻을 수 있다[도 11(A)]. 상기와 같은 여분의 도전성 물질(28)을 연마 제거하는 경우에도, 전술한 바와 같이, 도전성 물질(28)이 절연막(26)이나 기초 도전층(27)과 레지스트 막(30)의 계면에 침입하여 불필요하게 퍼지는 일이 생기지 않으므로, 절연막(26)이나 도전성 물질 확산 방지층(25)을 손상시키지 않고, 여분의 도전성 물질(28)만을 연마 제거할 수 있다.
절연막(23)의 형성은, 예컨대, 플라즈마 CVD(Chemical Vapor Deposition)로 형성한 산화실리콘막, 질화실리콘막 등으로 할 수 있으며, 이러한 절연막(23)의 두께는, 예컨대, 500∼1000 ㎚의 범위로 설정할 수 있다. 또한, 코어재(22')가 실리콘인 경우에는, 열산화를 실시함으로써 산화규소막으로 이루어지는 절연막(23)을 형성하더라도 좋다.
다음으로, 코어 기판(22)의 양면에 첫 번째 층의 배선의 전기 절연층으로서, 감광성 절연 재료를 도포하며, 소정의 패턴으로 노광하여 현상함으로써, 전기 절연층(31a, 35)을 형성하고, 이 전기 절연층(31a, 35)을 덮도록, 기초 금속층(32'a, 36')을 형성한다[도 11(B)]. 기초 금속층(32'a, 36')의 형성은 전술한 실시형태에 있어서의 기초 금속층(12'a, 16')의 형성과 동일하다고 할 수 있다.
이어서, 전기 절연층(31a, 35) 상에 레지스트 패턴을 형성하며, 이 레지스트 패턴을 마스크로 하고, 기초 금속층(32'a, 36')을 급전층으로 하여 전해 도금을 행한다. 그 후, 레지스트 패턴을 제거하여, 전기 절연층(31a, 35) 상에 노출하고 있는 여분의 기초 금속층(32'a, 36')을 제거한다. 이에 따라, 관통 구멍(24) 내에 충전된 도전성 물질(28)에 비아(33a)를 통해 접속된 배선(32a)과, 비아(37)를 통해 접속된 배선(36)을 형성한다[도 11(C)]. 또한, 상기 레지스트 패턴은 관통 구멍(24) 내에 충전된 도전성 물질(28) 상의 기초 금속층(32'a, 36')이 노출되는 개구를 갖는 것이며, 전술한 실시형태와 동일하게 하여 형성할 수 있다.
그 후, 도 11(B)∼도 11(C)의 공정을 반복함으로써, 코어 기판(22)의 표면(22a) 측 및/또는 이면(22b) 측에, 임의의 층수의 배선을 더 형성하여, 원하는 다층 배선 기판을 얻을 수 있다.
또한, 전술한 다층 배선 기판과 제조 방법의 실시형태는 일례이며, 본 발명은 이들의 실시형태에 한정되지 않는다.
실시예
다음으로, 구체적 실시예를 들어 본 발명을 더욱 상세하게 설명한다.
[실시예 1]
코어재로서, 두께 625 ㎛, 직경 150 mm의 실리콘 기판을 준비하며, 이 코어재의 한쪽 면에 노볼락계의 포지티브형 레지스트 재료[도쿄 오카 공업(주)제 PMER-P-LA900PM)를 도포하며, 관통 구멍 형성용의 포토 마스크를 통해 노광, 현상했다. 이에 따라, 개구 직경이 10 ㎛, 30 ㎛, 70 ㎛, 100 ㎛의 4종의 원형 개구를 가지고, 개구 직경 10 ㎛의 개구가 20 ㎛ 피치, 개구 직경 30 ㎛의 개구가 60 ㎛ 피치, 개구 직경 70 ㎛의 개구가 150 ㎛ 피치, 개구 직경 100 ㎛의 개구가 200 ㎛ 피치로 각각 형성된 마스크 패턴을 형성했다.
다음으로, 이 마스크 패턴을 마스크로 하여, 코어재에 ICP-RIE(Inductive Coupled Plasma-Reactive Ion Etching)에 의해 드라이 에칭을 행하여 복수의 미세 구멍을 형성했다. 이 미세 구멍의 깊이는 약 350 ㎛으로 했다.
다음으로, 불필요한 마스크 패턴을 제거한 후, 코어재의 이면을 연마하여, 미세 구멍을 노출시켜 관통 구멍을 형성했다. 이어서, 세정 후, MO-CVD(Metal Organic-Chemical Vapor Deposition)에 의해, 질화티탄으로 이루어지는 두께 10 ㎚의 도전성 물질 확산 방지층을 코어재의 양면과 관통 구멍 내벽면에 형성했다.
다음으로, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD(Plasma Enhanced-Chemical Vapor Deposition)에 의해, 이산화규소로 이루어지는 두께 3 ㎛의 절연막을 형성했다.
이어서, 스크린 인쇄에 의해 도전성 페이스트(평균 입자 지름 2.5 ㎛의 은 코트 구리 입자를 85 체적％ 함유)를 관통 구멍 내에 충전하여, 경화 처리(160℃, 20분간)를 실시했다. 그 후, 코어재의 표면 상에 볼록하게 튀어 나와 있는 도전성 페이스트를 연마에 의해 제거하여, 관통 구멍 내의 도전성 페이스트와 코어재 면이 동일 면이 되도록 했다. 이에 따라, 개구 직경이 10 ㎛, 30 ㎛, 70 ㎛, 100 ㎛의 4종류의 관통 구멍을 가지고, 각 관통 구멍 내에 충전된 도전성 페이스트로 이루어지는 도전성 물질에 의한 표리의 도통이 이루어진 코어 기판(도 1에 표시되는 것과 같은 코어 기판)을 얻을 수 있었다.
다음으로, 코어 기판의 양면에, 감광성 벤조시클로부텐(DOW사 제 cyclotene-4024-40)를 도포하며, 소정의 패턴으로 노광하여 현상하고, 경화시킴으로써, 첫 번째 층의 배선의 전기 절연층(두께 10 ㎛)을 형성했다. 이 전기 절연층은 관통 구멍 내에 충전된 도전성 페이스트가 노출하는 패턴이었다.
이어서, 전기 절연층을 덮도록, 스퍼터링법에 의해 크롬 박막(두께 30 ㎚)과 구리 박막(두께 200 ㎚)의 적층 구조인 기초 금속층을 형성했다.
다음으로, 관통 구멍 내에 충전된 도전성 페이스트 상의 기초 금속층이 노출하도록, 전기 절연층 상에 레지스트 패턴을 형성했다. 그 후, 이 레지스트 패턴을 마스크로 하고, 기초 금속층을 급전층으로 하여 전해 도금을 행하여, 두께 4 ㎛의 구리층을 형성했다. 이어서, 레지스트 패턴을 제거하여, 전기 절연층 상에 노출하고 있는 여분의 기초 금속층을 제거했다. 이 기초 금속층의 제거는, 우선, 과황산나트륨 용액으로 구리 박막을 제거하며, 이어서, 알칼리성 과인산 용액으로 크롬 박막을 제거했다. 이에 따라, 관통 구멍 내에 충전된 도전성 물질에 비아를 통해 접속된 배선을 코어 기판의 양면에 형성했다.
상기 배선 형성 과정을 반복함으로써, 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 얻을 수 있었다.
[실시예 2]
우선, 실시예 1과 동일하게 코어재를 이용하여 ICP-RIE에 의해 드라이 에칭을 행하고 복수의 미세 구멍을 형성했다. 이 미세 구멍의 깊이는 약 350 ㎛로 했다.
다음으로, 미세 구멍을 설치한 코어재면 및 미세 구멍의 내벽면에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 10 ㎚의 도전성 물질 확산 방지층을 형성했다. 이어서, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 3 ㎛의 절연막을 형성했다.
다음으로, 절연막 상에 구리로 이루어지는 두께 200 ㎚의 기초 도전층을 스퍼터링법에 의해 형성하며, 그 후, 감광성 필름 레지스트[아사히 카세이 전자(주)제 산포트 SPG152]를 라미네이트하며, 원하는 패턴으로 노광, 현상함으로써, 미세 구멍이 노출하도록 레지스트 막을 형성했다.
이어서, 기초 도전층을 급전층으로 하여, 하기 조성의 필드 도금액을 사용하 고 펄스 전해 도금(DT 사이클 10％, 평균 전류 밀도 0.2A/dm2)을 15시간 행함으로써, 코어 기재 표면에 구리 도금을 실시하여, 미세 구멍 내에 구리를 완전히 충전했다.
(필드 도금액의 조성)
·황산 … 50 g/L
·황산구리 … 20O g/L
·염소 이온 … 50 mg/L
·첨가제[우에무라 공업(주)제 ESA21-A) …2.5 mL/L
·첨가제[우에무라 공업(주)제 ESA21-B) … 10 mL/L
다음으로, 레지스트 막을 카오(주)제 크린슬 KS7405를 이용하여 제거하며, 또한, 노출하고 있는 기초 도전층을 과황산나트륨용액에 의해 제거했다. 이어서, 코어재로부터 돌출하고 있는 여분의 구리 피막을 연마하여 제거하며, 그 후, 코어재의 이면을 연마하여, 미세 구멍을 노출시켜 관통 구멍을 형성했다. 이어서, 상기 연마에 의해 노출한 코어재면에, 반응성 스퍼터링에 의해 산화실리콘으로 이루어지는 절연막(두께 100 ㎚)을 형성했다. 그 후, 이 절연막 상에 레지스트 패턴을 형성하며, 불화수소를 이용한 웨트 에칭에 의해, 절연막에 개구를 형성했다. 이 개구는 관통 구멍 내에 충전된 구리가 노출하도록 형성했다. 이에 따라, 관통 구멍 내에 충전된 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 4에 나타내는 것과 같은 코어 기판)을 얻을 수 있었다. 이 코어 기판은 개구 직경이 10 ㎛, 30 ㎛, 70 ㎛, 100 ㎛의 4종의 관통 구멍을 개구 직경 10 ㎛이 20 ㎛ 피치, 개구 직경 30 ㎛이 60 ㎛ 피치, 개구 직경 70 ㎛이 150 ㎛ 피치, 개구 직경 100 ㎛이 200 ㎛ 피치가 되도록 구비하는 것이다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 3]
우선, 실시예 1과 동일한 코어재를 사용하여, 실시예 1과 동일하게 하여, 코어재에 관통 구멍을 형성했다.
다음으로, 코어재에 열산화(1050℃, 20 분간)를 실시하며 두께 800 ㎚의 제1 절연막을 코어재의 양면과 관통 구멍의 내벽면에 형성했다.
다음으로, 상기 제1 절연막 상에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 30 ㎚의 도전성 물질 확산 방지층을 형성했다. 이어서, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제2 절연막을 형성했다.
다음으로, 코어재의 한쪽 면의 제2 절연막 상에 스퍼터링법에 의해, 티탄으로 이루어지는 두께 30 ㎚의 층과, 구리로 이루어지는 두께 200 ㎚의 층의 적층인 기초 도전층을 형성했다.
이어서, 코어재의 양면에 감광성 필름 레지스트[아사히 카세이 전자(주)제조 산포트 SPG152)를 라미네이트하며, 원하는 패턴으로 노광, 현상함으로써, 관통 구멍이 노출하도록 레지스트 막을 형성했다.
이어서, 기초 도전층을 급전층으로 하여, 실시예 2에서 사용한 것과 동일한 필드 도금액을 사용하여 전해 도금(평균 전류 밀도 1 A/dm2)을 5시간 행함으로써, 기초 도전층을 형성한 면에서 관통 구멍 내에 한 방향으로 구리를 석출, 성장시켜, 관통 구멍 내에 구리를 완전히 충전했다.
다음으로, 레지스트 막을 카오(주)제 크린슬 KS7405를 이용하여 제거하며, 또한, 노출하고 있는 기초 도전층을 제거했다. 이 기초 금속층의 제거는 우선, 과황산나트륨 용액으로 구리 박막을 제거하며, 이어서, 미쓰비시 가스 화학(주)제 WLC-T를 이용하여 티탄 박막을 제거했다. 이어서, 코어재로부터 돌출하고 있는 여분의 구리 피막을 연마하여 제거했다. 이에 따라, 관통 구멍 내에 충전된 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 2에 표시되는 것과 같은 코어 기판)을 얻을 수 있었다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 4]
기초 도전층의 형성을 스퍼터링법으로부터 증착법으로 전환하여, 티탄으로 이루어지는 두께 30 ㎚의 층과, 구리로 이루어지는 두께 200 ㎚의 층의 적층인 기초 도전층을 형성하며, 또한, 하기 조성의 필드 도금액을 사용한 것 이외에는, 실시예 3과 동일하게 하여, 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 2에 나타내는 것과 같은 코어 기판)을 얻을 수 있었다.
(필드 도금액의 조성)
·에바라 유디라이트 (주)제 CU-BRITE VFII A … 50 mL/L
·에바라 유디라이트 (주)제 CU-BRITE VFII B … 4 mL/L
·황산 … 50 g/L
·황산구리 … 200 g/L
·염산 … 40 g/L
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 5]
우선, 실시예 1과 동일한 코어재를 사용하여 실시예 1과 동일하게 하며, 코어재에 관통 구멍을 형성했다.
다음으로, 코어재를 세정 후, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제1 절연막을 코어재의 양면과 관통 구멍의 내벽면에 형성했다.
다음으로, 상기 제1 절연막 상에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 30 ㎚의 도전성 물질 확산 방지층을 형성했다. 이어서, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제2 절연막을 형성했다.
다음으로, 실시예 3과 동일하게, 기초 도전층을 형성하고, 관통 구멍이 노출하도록 레지스트 막을 형성하며, 기초 도전층을 급전층으로 하여, 실시예 2에서 사용한 것과 동일한 필드 도금액을 사용하여, 관통 구멍 내에 구리를 완전히 충전했 다.
다음으로, 레지스트 막을 제거하며, 또한, 노출하고 있는 기초 도전층을 제거했다. 이어서, 코어재로부터 돌출하고 있는 여분의 구리 피막을 연마하여 제거했다. 이에 따라, 관통 구멍 내에 충전된 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 2에 표시되는 것과 같은 코어 기판)을 얻을 수 있었다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 6]
기초 도전층의 형성을 스퍼터링법으로부터 증착법으로 전환하여, 티탄으로 이루어지는 두께 30 ㎚의 층과, 구리로 이루어지는 두께 200 ㎚의 층의 적층인 기초 도전층을 형성하며, 또한, 필드 도금액으로서, 실시예 4에서 사용한 것과 동일한 필드 도금액을 사용한 것 이외에는, 실시예 5와 동일하게 하여, 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 2에 나타내는 것과 같은 코어 기판)을 얻을 수 있었다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 7]
우선, 실시예 1과 동일한 코어재를 사용하여, 실시예 1과 동일하게 하여, 코어재에 관통 구멍을 형성했다.
다음으로, 코어재에 열산화(1050℃, 20 분간)를 실시하여, 두께 800 ㎚의 제 1 절연막을 코어재의 양면과 관통 구멍의 내벽면에 형성했다.
다음으로, 상기 제1 절연막 상에, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제2 절연막을 더 형성했다. 이어서, 이 제2 절연막 상에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 30 ㎚의 도전성 물질 확산 방지층을 형성했다. 그 후, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제3 절연막을 형성했다.
다음으로, 증착법을 이용하여, 티탄으로 이루어지는 두께 30 ㎚의 층과, 구리로 이루어지는 두께 200 ㎚의 층의 적층인 기초 도전층을 형성하며, 그 후, 실시예 4와 동일하게, 관통 구멍이 노출하도록 레지스트 막을 형성하며, 기초 도전층을 급전층으로 하고, 실시예 4에서 사용한 것과 동일한 필드 도금액을 사용하여 관통 구멍 내에 구리를 완전히 충전했다.
다음으로, 레지스트 막을 제거하며, 또한, 노출하고 있는 기초 도전층을 제거했다. 이어서, 코어재로부터 돌출하고 있는 여분의 구리 피막을 연마하여 제거했다. 이에 따라, 관통 구멍 내에 충전된 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 3에 나타내는 것과 같은 코어 기판)을 얻을 수 있었다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 8]
우선, 실시예 1과 동일하게 코어재를 이용하여, ICP-RIE에 의해 드라이 에칭을 행하여 복수의 미세 구멍을 형성했다. 이 미세 구멍의 깊이는 약 350 ㎛으로 했 다.
다음으로, 이 코어재에 열산화(1050℃, 20분간)를 실시하여, 두께 800 ㎚의 제1 절연막을 코어재의 양면과 미세 구멍의 내벽면에 형성했다.
다음으로, 상기 제1 절연막 상에, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제2 절연막을 또한 형성했다. 이어서, 이 제2 절연막 상에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 30 ㎚의 도전성 물질 확산 방지층을 형성했다. 그 후, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 제3 절연막을 형성했다.
다음으로, 실시예 2와 동일하게, 기초 도전층을 형성하여 미세 구멍이 노출하도록 레지스트 막을 형성하며, 기초 도전층을 급전층으로 하고, 실시예 2에서 사용한 것과 동일한 필드 도금액을 사용하여, 관통 구멍 내에 구리를 완전히 충전했다.
다음으로, 실시예 2와 동일하게, 레지스트 막을 제거하여 노출하고 있는 기초 도전층을 제거하며, 코어재로부터 돌출하고 있는 여분의 구리 피막을 연마하여 제거하고, 그 후, 코어재의 이면을 연마하여, 미세 구멍을 노출시켜 관통 구멍을 형성했다.
이어서, 실시예 2와 동일하게, 연마에 의해 노출한 코어재면에 산화실리콘 으로 이루어지는 절연막(두께 100 ㎚)을 형성하며, 이 절연막에, 관통 구멍 내에 충전된 구리가 노출하도록 개구를 형성했다. 이에 따라, 관통 구멍 내에 충전된 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 4에 나타내는 것과 같 은 코어 기판[단, 도전성 물질 확산 방지층(25)의 양면에 절연막을 구비함]을 얻을 수 있었다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[실시예 9]
우선, 실시예 1과 동일한 코어재를 사용하여 실시예 1과 동일하게 하고, 코어재에 관통 구멍을 형성했다.
다음으로, 코어재의 양면과 관통 구멍의 내벽면에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 30 ㎚의 도전성 물질 확산 방지층을 형성했다. 이어서, 이 도전성 물질 확산 방지층을 피복하도록, 플라즈마 CVD에 의해, 이산화규소로 이루어지는 두께 1 ㎛의 절연막을 형성했다.
다음으로, 절연막 상에 구리로 이루어지는 두께 200 ㎚의 기초 도전층을 증착법에 의해 형성하며, 그 후, 코어재의 양면에 감광성 필름 레지스트[아사히 카세이 전자(주)제 산포트 SPG152)를 라미네이트하여, 원하는 패턴으로 노광, 현상함으로써, 관통 구멍이 노출하도록 레지스트 막을 형성했다.
이어서, 기초 도전층을 급전층으로 하고, 실시예 2에서 사용한 것과 동일한 필드 도금액을 사용하여 전해 도금(평균 전류 밀도 1 A/dm2)을 5시간 행함으로써, 관통 구멍 내에 구리를 완전히 충전했다.
다음으로, 레지스트 막을 카오(주)제 크린슬 KS7405을 이용하여 제거하며, 또한, 노출하고 있는 기초 도전층을 과황산나트륨 용액에 의해 제거했다. 이어서, 코어재로부터 돌출하고 있는 여분의 구리 피막을 연마하여 제거했다. 이에 따라, 관통 구멍 내에 충전된 필드 도금 구리에 의한 표리의 도통이 이루어진 코어 기판(도 1에 나타내는 것과 같은 코어 기판)을 얻을 수 있었다.
다음으로, 실시예 1과 동일하게, 코어 기판 상에 2층 이상의 배선을 형성하여, 원하는 다층 배선 기판을 제작했다.
[비교예 1]
도전성 물질 확산 방지층과 절연막의 형성 순서를 역으로 하여 하기와 같이 형성한 것 이외에는, 실시예 2와 동일하게 하여, 코어 기판을 제작하며, 그 후, 다층 배선 기판을 제작했다.
즉, 미세 구멍을 마련한 코어재에 열산화(1050℃, 20분간)를 실시하며, 두께800 ㎚의 절연막을 코어재의 양면과 미세 구멍의 내벽면에 형성했다. 이어서, 이 절연막 상에, MO-CVD에 의해, 질화티탄으로 이루어지는 두께 10 ㎚의 도전성 물질 확산 방지층을 형성했다.
[비교예 2]
제2 절연막을 형성하지 않는 것 이외에는, 실시예 5와 동일하게 하여, 코어 기판을 제작하며, 그 후, 다층 배선 기판을 제작했다.
[평가]
실시예 1∼9, 비교예 1∼2에서 제작한 코어 기판에 대해, 하기의 기준으로 양품 판정을 행하여, 결과를 하기의 표 1에 나타냈다.
(양품 판정의 기준)
○ : 관통 구멍(미세 구멍)에 충전된 직후의 도전성 물질이 레지스트 막의 개구 패턴과 동일하며, 또한, 코어재 상의 여분의 도전성 물질을 제거한 후의 코어재상의 절연막, 도전성 물질 확산 방지층에 손상이 보이지 않는다.
× : 관통 구멍(미세 구멍)에 충전된 도전성 물질이 레지스트 막의 아래쪽으로 침입하여, 레지스트 막의 개구 패턴과 상이한 형상으로 코어재면에 형성되며, 코어재 상의 여분의 도전성 물질을 제거한 후의 코어재 상의 절연막, 도전성 물질 확산 방지층에 손상이 보인다.
또한, 제작한 다층 배선 기판(실시예 1∼9, 비교예 1∼2)에, 하기의 환경 시험을 실시하며, 그 후, 각 배선의 접속을 확인하여 결과를 하기의 표 1에 나타냈다.
(환경 시험)
-55℃의 조건으로 15분 방치하며, 그 후 125℃의 조건으로 15분간 방치하는 것을 1000 사이클 반복한다.
코어 기판
다층 배선 기판		 양품 판정 접속 시험
실시예 1 ○ 접속 이상 없음
실시예 2 ○ 접속 이상 없음
실시예 3 ○ 접속 이상 없음
실시예 4 ○ 접속 이상 없음
실시예 5 ○ 접속 이상 없음
실시예 6 ○ 접속 이상 없음
실시예 7 ○ 접속 이상 없음
실시예 8 ○ 접속 이상 없음
실시예 9 ○ 접속 이상 없음
비교예 1 × 접속 이상 발생
비교예 2 × 접속 이상 발생
여러 가지의 다층 배선 기판, 전자 기기 등의 제조에 있어서 유용하다.

Claims (23)

  1. 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판에 있어서,
    코어 기판은 실리콘 코어 기판이며, 도전성 물질이 충전되어 표리의 도통이 이루어진 복수의 관통 구멍을 구비하고,
    상기 관통 구멍은 개구 직경이 10∼100 ㎛의 범위 내이며,
    상기 관통 구멍 내벽면 상과, 상기 코어 기판의 표면 및 이면 중 적어도 한 면에는, 제1 절연막, 상기 코어 기판으로의 상기 도전성 물질의 확산을 방지하기 위한 도전성 물질 확산 방지층, 및 제2 절연막이 이 순서로 적층되어 있고,
    상기 제1 절연막은 상기 실리콘 코어 기판의 열산화에 의해 형성된 산화규소막이고, 상기 제2 절연막을 통해 도전성 물질이 상기 관통 구멍 내에 충전되어 있으며, 전기 절연층을 통해 코어 기판 상에 형성된 첫 번째 층의 배선은 비아를 통해 상기 관통 구멍 내의 상기 도전성 물질에 접속되어 있는 것인 다층 배선 기판.
  2. 제1항에 있어서, 상기 도전성 물질 확산 방지층은 질화티탄 박막인 것인 다층 배선 기판.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 제2 절연막은 이산화규소막인 것인 다층 배선 기판.
  7. 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판에 있어서,
    코어 기판은 실리콘 코어 기판이며, 도전성 물질이 충전되어 표리의 도통이 이루어진 복수의 관통 구멍을 구비하고,
    상기 관통 구멍은 개구 직경이 10∼100 ㎛의 범위 내이며,
    상기 관통 구멍 내벽면에 제1 절연막, 제2 절연막, 상기 코어 기판으로의 상기 도전성 물질의 확산을 방지하기 위한 도전성 물질 확산 방지층, 제3 절연막이 이 순서로 적층되어 있고,
    상기 제1 절연막은 상기 실리콘 코어 기판의 열산화에 의해 형성된 산화규소막이고, 상기 제2 절연막과 상기 제3 절연막의 성분은 동일하고, 상기 제3 절연막을 통해 도전성 물질이 상기 관통 구멍 내에 충전되어 있으며, 전기 절연층을 통해 코어 기판 상에 형성된 첫 번째 층의 배선은, 비아를 통해 상기 관통 구멍 내의 상기 도전성 물질에 접속되어 있는 것인 다층 배선 기판.
  8. 제1항에 있어서, 상기 도전성 물질은 전해 도금에 의해 관통 구멍 내에 형성된 구리인 것인 다층 배선 기판.
  9. 제1항에 있어서, 상기 도전성 물질은 관통 구멍 내에 충전된 도전성 페이스트인 것인 다층 배선 기판.
  10. 제1항에 있어서, 상기 관통 구멍의 개구 직경은 10∼70 ㎛의 범위 내인 것인 다층 배선 기판.
  11. 제1항에 있어서, 상기 코어 기판의 두께는 50∼725 ㎛의 범위 내인 것인 다층 배선 기판.
  12. 삭제
  13. 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판의 제조 방법에 있어서,
    코어 기판용의 실리콘 코어재의 한쪽의 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 형성하는 공정과,
    상기 미세 구멍의 내벽면과, 상기 실리콘 코어재의 표면 및 이면 중 적어도 한 면에, 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성하며, 그 후, 적어도 미세 구멍의 내벽면에 위치하는 절연막 상에 기초 도전층을 형성하는 공정과,
    상기 미세 구멍 내를 제외한 상기 실리콘 코어재 상에 원하는 레지스트 막을 형성하며, 상기 기초 도전층을 급전층으로 하여 상기 미세 구멍 내에 전해 도금에 의해 도전성 물질을 충전하는 공정과,
    상기 레지스트 막을 제거하며, 상기 실리콘 코어재의 다른쪽의 면을 연마하여 상기 미세 구멍을 노출시킴으로써 관통 구멍을 형성하고, 상기 도전성 물질에 의해 관통 구멍을 통한 표리의 도통이 이루어진 실리콘 코어 기판으로 하는 공정과,
    상기 실리콘 코어 기판 상에, 관통 구멍 내에 충전된 도전성 물질에 접속하도록 비아를 형성하는 동시에, 전기 절연층을 통한 첫 번째 층의 배선을 형성하는 공정을 포함하고,
    상기 절연막 및 상기 도전성 물질 확산 방지층을 형성하는 공정은, 제1 절연막, 도전성 물질 확산 방지층, 제2 절연막의 순서로 적층하는 방법과, 제1 절연막, 제2 절연막, 도전성 물질 확산 방지층, 제3 절연막의 순서로 적층하는 방법 중 어느 하나를 사용하여 절연막 및 도전성 물질 확산 방지층을 형성하고, 상기 제1 절연막의 형성은, 상기 실리콘 코어 기판의 열산화를 이용하여 행하는 것인 다층 배선 기판의 제조 방법.
  14. 제13항에 있어서, 상기 기초 도전층의 형성을 MO-CVD법에 의해 행하는 것인 다층 배선 기판의 제조 방법.
  15. 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판의 제조 방법에 있어서,
    코어 기판용의 실리콘 코어재의 한쪽의 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 형성하는 공정과,
    상기 실리콘 코어재의 다른쪽의 면을 연마하여 상기 미세 구멍을 노출시켜 관통 구멍을 형성하는 공정과,
    상기 관통 구멍의 내벽면과, 상기 실리콘 코어재의 표면 및 이면 중 적어도 한 면에, 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성하는 공정과,
    상기 관통 구멍 내에 도전성 물질을 충전하여 표리의 도통이 이루어진 실리콘 코어 기판으로 하는 공정과,
    상기 실리콘 코어 기판 상에, 관통 구멍 내에 충전된 도전성 물질에 접속하도록 비아를 형성하는 동시에, 전기 절연층을 통한 첫 번째 층의 배선을 형성하는 공정을 포함하고,
    상기 절연막 및 상기 도전성 물질 확산 방지층을 형성하는 공정은, 제1 절연막, 도전성 물질 확산 방지층, 제2 절연막의 순서로 적층하는 방법과, 제1 절연막, 제2 절연막, 도전성 물질 확산 방지층, 제3 절연막의 순서로 적층하는 방법 중 어느 하나를 사용하여 절연막 및 도전성 물질 확산 방지층을 형성하고, 상기 제1 절연막의 형성은, 상기 실리콘 코어 기판의 열산화를 이용하여 행하는 것인 다층 배선 기판의 제조 방법.
  16. 제15항에 있어서, 상기 절연막 및 상기 도전성 물질 확산 방지층을 형성하는 공정에서는, 관통 구멍의 내벽면을 포함하는 실리콘 코어재 표면에, 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성한 후에, 적어도 관통 구멍의 내벽면에 위치하는 절연막 상에 기초 도전층을 형성하며,
    관통 구멍 내에 도전성 물질을 충전하는 공정에서는, 상기 관통 구멍 내를 제외하는 상기 실리콘 코어재 상에 원하는 레지스트 막을 형성하고, 전해 도금에 의해 도전성 물질을 충전하는 것인 다층 배선 기판의 제조 방법.
  17. 제16항에 있어서, 상기 기초 도전층의 형성을 MO-CVD법에 의해 행하는 것인 다층 배선 기판의 제조 방법.
  18. 코어 기판 상에 전기 절연층을 통해 2층 이상의 배선을 갖는 다층 배선 기판의 제조 방법에 있어서,
    코어 기판용의 실리콘 코어재의 한쪽의 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 형성하는 공정과,
    상기 실리콘 코어재의 다른쪽의 면을 연마하여 상기 미세 구멍을 노출시켜 관통 구멍을 형성하는 공정과,
    상기 실리콘 코어재의 양면과 상기 관통 구멍의 내벽면에 도전성 물질 확산 방지층이 절연막으로 피복되도록 절연막 및 도전성 물질 확산 방지층을 형성하며, 그 후, 상기 실리콘 코어재의 한쪽의 전면(全面)에 기초 도전층을 형성하는 공정과,
    상기 기초 도전층상과 상기 실리콘 코어재의 반대면의 상기 절연막 상에 원하는 레지스트 막을 형성하여, 상기 기초 도전층을 급전층으로 하여 전해 도금에 의해 상기 관통 구멍 내에 도전성 물질을 충전하여 표리의 도통이 이루어진 실리콘 코어 기판으로 하는 공정과,
    상기 실리콘 코어 기판 상에, 관통 구멍 내에 충전된 도전성 물질에 접속하도록 비아를 형성하는 동시에, 전기 절연층을 통한 첫 번째 층의 배선을 형성하는 공정을 포함하고,
    상기 절연막 및 상기 도전성 물질 확산 방지층을 형성하는 공정은, 제1 절연막, 도전성 물질 확산 방지층, 제2 절연막의 순서로 적층하는 방법과, 제1 절연막, 제2 절연막, 도전성 물질 확산 방지층, 제3 절연막의 순서로 적층하는 방법 중 어느 하나를 사용하여 절연막 및 도전성 물질 확산 방지층을 형성하고, 상기 제1 절연막의 형성은, 상기 실리콘 코어 기판의 열산화를 이용하여 행하는 것인 다층 배선 기판의 제조 방법.
  19. 제18항에 있어서, 상기 기초 도전층의 형성을 증착법, 스퍼터링법 중 어느 하나에 의해 행하는 것인 다층 배선 기판의 제조 방법.
  20. 삭제
  21. 제13항 또는 제15항 또는 제18항 중 어느 한 항에 있어서, 상기 도전성 물질 확산 방지층의 형성을 MO-CVD법에 의해 행하는 것인 다층 배선 기판의 제조 방법.
  22. 제13항 또는 제15항 또는 제18항 중 어느 한 항에 있어서, 상기 미세 구멍을 그 개구 직경이 10∼70 ㎛의 범위 내가 되도록 형성하는 것인 다층 배선 기판의 제조 방법.
  23. 삭제
KR1020077012697A 2004-11-24 2005-11-14 다층 배선 기판 및 그 제조 방법 KR101088584B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004338490A JP4564342B2 (ja) 2004-11-24 2004-11-24 多層配線基板およびその製造方法
JPJP-P-2004-00338490 2004-11-24
PCT/JP2005/020822 WO2006057174A1 (ja) 2004-11-24 2005-11-14 多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20070085789A KR20070085789A (ko) 2007-08-27
KR101088584B1 true KR101088584B1 (ko) 2011-12-06

Family

ID=36497912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012697A KR101088584B1 (ko) 2004-11-24 2005-11-14 다층 배선 기판 및 그 제조 방법

Country Status (6)

Country Link
US (5) US7800002B2 (ko)
EP (1) EP1830615B1 (ko)
JP (1) JP4564342B2 (ko)
KR (1) KR101088584B1 (ko)
CN (1) CN101066005B (ko)
WO (1) WO2006057174A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294527A (ja) * 2005-04-14 2006-10-26 Nec Corp コネクタ及びその製造方法
JP4265668B2 (ja) * 2007-03-08 2009-05-20 ソニー株式会社 回路基板の製造方法および回路基板
JP4981491B2 (ja) * 2007-03-15 2012-07-18 キヤノン株式会社 インクジェットヘッド製造方法及び貫通電極の製造方法
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US8143532B2 (en) * 2009-02-05 2012-03-27 Xilinx, Inc. Barrier layer to prevent conductive anodic filaments
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
KR101921258B1 (ko) * 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
US9406587B2 (en) * 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
KR20140016150A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102883523B (zh) * 2012-09-27 2016-05-04 广东易事特电源股份有限公司 一种具有增强铜箔电流承载能力的pcb板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
WO2015151512A1 (ja) 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
US9768066B2 (en) * 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
KR101903557B1 (ko) 2015-03-23 2018-11-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9913382B2 (en) 2015-04-23 2018-03-06 Viasystems Technologies Corp. L.L.C. Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
CN104981099A (zh) * 2015-06-18 2015-10-14 镇江华印电路板有限公司 高精度贯孔板
JP2017162895A (ja) * 2016-03-08 2017-09-14 株式会社ジェイデバイス 配線構造、プリント基板、半導体装置及び配線構造の製造方法
US10790426B2 (en) 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
EP3226290B1 (en) * 2016-04-01 2024-04-17 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
US20180197676A1 (en) * 2017-01-10 2018-07-12 General Electric Company Insulation for tranformer or inductor
CN117320265A (zh) * 2018-03-28 2023-12-29 大日本印刷株式会社 布线基板、半导体装置以及布线基板的制作方法
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
US20220078909A1 (en) * 2018-12-25 2022-03-10 Kyocera Corporation Electronic component mounting substrate and electronic device
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
CN110335542B (zh) * 2019-04-03 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) * 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN111769077B (zh) * 2020-06-18 2021-08-20 复旦大学 一种用于三维集成电路封装的硅通孔结构及其制造方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050150683A1 (en) * 2004-01-12 2005-07-14 Farnworth Warren M. Methods of fabricating substrates and substrate precursor structures resulting therefrom

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576192A (en) 1983-01-24 1986-03-18 Randall Equipment Company Awning assembly
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
JPH08186114A (ja) * 1994-12-29 1996-07-16 Ulvac Japan Ltd 配線薄膜、及び配線薄膜製造方法
US6178082B1 (en) 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6248958B1 (en) * 1998-11-30 2001-06-19 International Business Machines Corporation Resistivity control of CIC material
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
KR100654870B1 (ko) 1999-11-01 2006-12-07 제이에스알 가부시끼가이샤 도전층 형성용 수성 분산액, 도전층, 전자 부품, 회로기판 및 그의 제조 방법 및 다층 배선판 및 그의 제조 방법
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP2003023251A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
US6812134B1 (en) * 2001-06-28 2004-11-02 Lsi Logic Corporation Dual layer barrier film techniques to prevent resist poisoning
AU2002323388A1 (en) * 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US6709917B2 (en) * 2002-05-13 2004-03-23 International Business Machines Corporation Method to increase the etch rate and depth in high aspect ratio structure
JP4043873B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP4203277B2 (ja) * 2002-07-19 2008-12-24 大日本印刷株式会社 多層配線基板
JP2004119698A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 半導体装置およびその製造方法
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
US20070176294A1 (en) * 2004-03-26 2007-08-02 Fujikura Ltd. Thorough wiring board and method of manufacturing the same
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
WO2007054867A2 (en) * 2005-11-08 2007-05-18 Nxp B.V. Producing a covered through substrate via using a temporary cap layer
TWI416679B (zh) * 2010-12-06 2013-11-21 Ind Tech Res Inst 半導體結構及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050150683A1 (en) * 2004-01-12 2005-07-14 Farnworth Warren M. Methods of fabricating substrates and substrate precursor structures resulting therefrom

Also Published As

Publication number Publication date
US20150076107A1 (en) 2015-03-19
KR20070085789A (ko) 2007-08-27
JP4564342B2 (ja) 2010-10-20
EP1830615B1 (en) 2016-03-23
US20170223842A1 (en) 2017-08-03
US9136214B2 (en) 2015-09-15
US20100116782A1 (en) 2010-05-13
US10477702B2 (en) 2019-11-12
JP2006147970A (ja) 2006-06-08
CN101066005A (zh) 2007-10-31
WO2006057174A1 (ja) 2006-06-01
US7800002B2 (en) 2010-09-21
US9659849B2 (en) 2017-05-23
EP1830615A4 (en) 2010-04-28
US10765011B2 (en) 2020-09-01
US20190394886A1 (en) 2019-12-26
EP1830615A1 (en) 2007-09-05
CN101066005B (zh) 2012-02-01
US20080083558A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
KR101088584B1 (ko) 다층 배선 기판 및 그 제조 방법
KR100934913B1 (ko) 도전재 충전 스루홀 기판의 제조 방법
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP5280309B2 (ja) 半導体装置及びその製造方法
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP4369684B2 (ja) 多層配線基板およびその製造方法
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP2004111915A (ja) 多層配線基板およびその製造方法
JP2013016780A (ja) 多層配線基板の製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JP5426261B2 (ja) 半導体装置
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
KR20110028330A (ko) 배선 기판 및 그 제조 방법
JP4504774B2 (ja) 配線基板の製造方法
TWM589955U (zh) 微細層間線路結構
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JP2001352172A (ja) 多層プリント配線基板の製造方法及びそれを用いて作製された多層プリント配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191115

Year of fee payment: 9