KR100934913B1 - 도전재 충전 스루홀 기판의 제조 방법 - Google Patents

도전재 충전 스루홀 기판의 제조 방법 Download PDF

Info

Publication number
KR100934913B1
KR100934913B1 KR1020077011580A KR20077011580A KR100934913B1 KR 100934913 B1 KR100934913 B1 KR 100934913B1 KR 1020077011580 A KR1020077011580 A KR 1020077011580A KR 20077011580 A KR20077011580 A KR 20077011580A KR 100934913 B1 KR100934913 B1 KR 100934913B1
Authority
KR
South Korea
Prior art keywords
hole
conductive material
substrate
core substrate
filled
Prior art date
Application number
KR1020077011580A
Other languages
English (en)
Other versions
KR20070088643A (ko
Inventor
시게키 츄조
고이치 나카야마
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20070088643A publication Critical patent/KR20070088643A/ko
Application granted granted Critical
Publication of KR100934913B1 publication Critical patent/KR100934913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 스루홀 내에 충전된 도전재에 공극부가 없는 도전재 충전 스루홀 기판을 제조하기 위한 제조 방법을 제공하는 것을 목적으로 한다.
스루홀을 구비한 코어 기판(12)의 한쪽 면에 하지 도전층(15)을 형성하고, 이 하지 도전층을 급전층으로 하여 전해도금에 의해 스루홀 내에 한 방향으로부터 도전재(16)를 석출, 성장시켜 공극부를 발생시키지 않고 도전재를 스루홀 내에 충전하여 도전재 충전 스루홀 기판을 제조한다.

Description

도전재 충전 스루홀 기판의 제조 방법{METHOD FOR PRODUCING SUBSTRATE HAVING THROUGH HOLE FILLED WITH CONDUCTIVE MATERIAL}
본 발명은 도전재 충전 스루홀 기판의 제조 방법에 관한 것으로서, 특히 반도체 칩을 탑재하기 위한 다층 배선 기판 등의 고밀도 배선 기판의 형성을 가능하게 하는 도전재 충전 스루홀 기판의 제조 방법에 관한 것이다.
최근, 전자기기의 고기능화, 소형화, 경량화가 진행되는 가운데 반도체 패키지의 소형화, 다핀화, 외부단자의 파인 피치화가 요구되고 있고, 고밀도 배선 기판의 요구가 점점 더 강해지고 있다. 이 때문에, LSI를 직접 프린트 배선 기판에 실장하거나 또는 CSP(Chip Size Package), BGA(Ball grid Array)를 프린트 배선 기판에 실장하도록 되어 왔다. 그리고, 프린트 배선 기판도 고밀도화에 대응하기 위해서, 배선 및 비아를 1층씩 전기 절연층을 사이에 두고 코어 기판에 다층으로 쌓아 올려 가는 빌드업법으로 제작한 다층 배선 기판을 사용하여 왔다.
종래의 일반적인 빌드업 다층 배선 기판에서는, 절연 기판에 드릴로 스루홀을 형성하여 이 스루홀 내측에 금속 도금을 행하고, 스루홀 내에 수지 또는 도전성 페이스트를 충전하여 형성된 도전재 충전 스루홀 기판이 사용되고 있었다(특허 문헌 1). 이 도전재 충전 스루홀 기판은 스루홀을 통해 표리가 도통된 것으로서, 이 도전재 충전 스루홀 기판 위에 배선을 전기 절연층을 사이에 두고 다층으로 쌓아 올림으로써 다층 배선 기판을 제작하고 있었다. 또한, 최근에는 수지를 충전한 스루홀에 덮개 도금(스루홀의 개구 부분을 막도록 도금층을 형성하는 것)을 행하고, 상기 덮개 도금 부분의 바로 위쪽에 비아를 배치하며, 추가로, 이 비아 위에 비아를 배치하는 스택 구조의 다층 배선 기판이 개발되고 있다(특허 문헌 2).
그러나, 종래의 스루홀의 형성은 드릴 가공에 의해 행하고 있었기 때문에, 스루홀의 개구 직경은 드릴 직경보다도 작게 할 수 없고, 미세한 드릴을 이용한 드릴 가공에서는, 드릴의 파손 빈도가 높았다 이 때문에, 스루홀의 미세화가 곤란하여 배선 설계의 자유도가 한정된다고 하는 문제가 있었다.
또한, 수지를 충전한 스루홀에 덮개 도금을 행한 구조에서는, 사용하는 절연 기판의 열수축·열팽창에 의해 스루홀 내부에 충전한 수지가 신축하며, 이에 따라, 덮개 도금 부분에 형성된 비아에 응력이 집중하기 쉬워 접속 신뢰성이 낮아진다고 하는 문제도 있었다. 이 문제는 스루홀 내에 도전재만을 충전한 도전재 충전 스루홀 기판을 사용함으로써 해소할 수 있지만, 스루홀에 충전한 도전재에 공극부가 존재하면, 설계대로의 전기 특성을 얻을 수 없다고 하는 문제가 있었다.
[특허 문헌 1] 일본 특허 공개 평성 제9-130050호 공보
[특허 문헌 2] 일본 특허 공개 제2003-23251호 공보
본 발명은 상기와 같은 실정을 감안하여 이루어진 것으로서, 스루홀 내에 충전된 도전재에 공극부가 없는 도전재 충전 스루홀 기판을 제조하기 위한 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해서 본 발명은 스루홀 내에 도전재가 충전되어 표리 도통이 취해진 도전재 충전 스루홀 기판의 제조 방법에 있어서, 스루홀을 구비한 코어 기판의 한쪽 면에, 상기 스루홀에 대응한 개구부를 갖는 하지 도전층을 형성하는 공정과, 상기 하지 도전층을 급전층으로 하여 전해도금에 의해, 상기 하지 도전층 위에 도전재를 석출시키고, 상기 개구부에 도전재를 석출시켜 상기 개구부를 폐쇄시키며, 이 폐쇄 부위로부터 상기 스루홀 내부 방향으로 도전재를 석출, 성장시켜, 상기 스루홀 내에 도전재를 충전하는 공정을 포함하는 구성으로 하였다.
본 발명의 바람직한 형태로서, 상기 스루홀을 구비한 코어 기판은 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 스루홀을 코어 기판에 뚫어 형성하였다.
본 발명의 바람직한 형태로서, 상기 스루홀을 구비한 코어 기판은 코어 기판의 한쪽 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 뚫고, 그 후, 코어 기판의 다른 쪽 면을 연마하여 상기 미세 구멍을 노출시켜 스루홀을 형성하였다.
본 발명의 바람직한 형태로서, 상기 하지 도전층의 형성은 증착법, 스퍼터링법 중 어느 하나에 의해 행하여지도록 하였다.
본 발명의 바람직한 형태로서, 상기 스루홀을, 그 개구 직경이 10∼70 ㎛의 범위 내가 되도록 형성하였다.
본 발명의 바람직한 형태로서, 상기 코어 기판은 실리콘 기판으로 하였다.
본 발명의 바람직한 형태로서, 상기 도전재는 구리로 하였다.
도 1은 본 발명의 도전재 충전 스루홀 기판의 제조 방법의 일 실시 형태를 도시한 공정도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 도전재 충전 스루홀 기판의 제조 방법의 일 실시 형태를 도시한 공정도이다.
본 발명의 도전재 충전 스루홀 기판의 제조 방법에서는, 코어 기판(12)의 한쪽 면(12a)에 소정의 개구(14a)를 갖는 마스크 패턴(14)을 형성하고, 이 마스크 패턴(14)을 마스크로 하여 플라즈마를 이용한 드라이 에칭법인 ICP-RIE(Inductive Coupled Plasma - Reactive Ion Etching)에 의해 코어 기판(12)에 소정의 깊이로 미세 구멍(13')을 형성한다(도 1(A)).
코어 기판(12)은 예컨대 실리콘, 유리 등을 사용할 수 있다. 또한, 코어 기판(12)의 표면(12a), 이면(12b)에는 필요에 따라 이산화규소, 질화규소 등의 전기 절연막이 형성되어도 좋다.
또한, 마스크 패턴(14)은 드라이 에칭 내성이 있는 재료를 사용하여 형성할 수 있으며, 예컨대, 노볼락 수지를 이용한 포지티브형 레지스트를 사용하여 형성할 수 있다. 또한, 코어 기판(12)에 비하여 에칭 선택비가 작은(에칭 속도가 작은) 재료, 예컨대, 실리콘으로 이루어진 코어 기판(12)에 대하여, 산화실리콘, 질화실 리콘 등을 사용하여 마스크 패턴(14)을 형성할 수 있다.
형성하는 미세 구멍(13')의 개구 직경은 10∼100 ㎛, 바람직하게는 10∼70 ㎛의 범위 내에서 적절하게 설정할 수 있다. 또한, 미세 구멍(13')의 깊이는 제작하는 도전재 충전 스루홀 기판의 두께(예컨대, 50∼725 ㎛)를 고려하여 설정할 수 있으며, 예컨대, 70∼745 ㎛의 범위 내에서 적절하게 설정할 수 있다. 이와 같이, 플라즈마를 이용한 드라이 에칭법에 의해 스루홀용 미세 구멍(13')을 형성함으로써, 개구 직경이 작은 스루홀의 형성이 가능해진다.
다음에, 코어 기판(12)으로부터 마스크 패턴(14)을 제거하고, 코어 기판(12)의 다른 쪽 면(12b)을 연마하여 미세 구멍(13')을 노출시켜 스루홀(13)을 형성한다(도 1(B)). 이에 따라, 스루홀(13)을 구비한 코어 기판(12)을 얻을 수 있다.
또한, 이와 같이 형성한 스루홀(13)의 내벽면, 표면에 절연층, 도전성 물질 확산 방지층을 필요에 따라 형성하여도 좋다.
절연층으로서는, 코어 기판(12)이 실리콘 기판인 경우에는, 열산화를 행함으로써 산화규소막을 형성할 수 있다. 또한, 실리콘 및 다른 재질의 코어 기판(12)에 대하여 플라즈마 CVD(Chemical Vapor Deposition)에 의해 산화실리콘막, 질화실리콘막을 형성하여 절연층으로 하여도 좋다. 이러한 절연층의 두께는 예컨대 500∼4000 ㎚의 범위에서 설정할 수 있다.
또한, 도전성 물질 확산 방지층은 질화티탄, 티탄, 크롬 등으로 이루어진 박막으로 할 수 있다. 이러한 도전성 물질 확산 방지층은 예컨대 MO-CVD(Metal Organic - Chemical Vapor Deposition)나 스퍼터링법에 의해 형성할 수 있고, 특히 스루홀(13)의 개구 직경이 30 ㎛ 이하의 경우에는, MO-CVD에 의해 형성하는 것이 바람직하다.
상기와 같은 절연층, 도전성 물질 확산 방지층은 예컨대 스루홀(13)의 내벽면측으로부터, 도전성 물질 확산 방지층/절연층의 순서, 절연층 1/도전성 물질 확산 방지층/절연층 2의 순서, 절연층 2/도전성 물질 확산 방지층/절연층 2의 순서, 절연층 1/절연층 2/도전성 물질 확산 방지층/절연층 2의 순서로 형성할 수 있다. 또한, 상기 절연층 1은 전술한 열산화법, 플라즈마 CVD법에 의해 형성한 절연층이고, 절연층 2는 전술한 플라즈마 CVD법에 의해 형성한 절연층이다.
다음에, 코어 기판(12)의 한쪽 면(12b)에 하지 도전층(15)을 형성한다(도 1(C)). 이 하지 도전층(15)은 스루홀(13)에 대응한 개구부(15a)를 갖는 것으로서, 증착법, 스퍼터링법 등에 의해 형성할 수 있다. 이러한 하지 도전층(15)은 구리, 니켈, 티탄, 크롬, 텅스텐 등의 단층 구조 또는 이들 2종 이상의 조합(예컨대, 티탄/구리, 티탄/니켈) 등의 다층 구조로 할 수 있고, 하지 도전층(15)의 두께는 예컨대 10∼1000 ㎚ 정도로 설정할 수 있다. 또한, 도시예에서는, 전 공정에서 연마를 행한 코어 기판(12)의 면(12b)에 하지 도전층(15)을 형성하였지만, 타측면인, 면(12a)에 하지 도전층(15)을 형성하여도 좋다.
계속해서, 하지 도전층(15)을 급전층으로 하여 전해도금에 의해 미세 구멍(13) 내에 도전재(16)를 충전한다(도 1(D)). 이 전해도금 공정에서는, 하지 도전층(15) 위에 도전재(16)가 석출되는 동시에, 전계 밀도가 높은 개구부(15a)에 집중적으로 도전재(16)가 석출되어 개구부(15a)가 폐쇄된다. 그리고, 이 폐쇄 부위 로부터 스루홀(13)의 내부 방향으로 도전재(16)가 석출, 성장하고, 스루홀(13) 안이 도전재(16)로 충전된다. 이와 같이, 본 발명에서는, 하지 도전층(15)을 급전층으로 하여 스루홀(13) 내에 한 방향으로부터 도전재(16)를 석출, 성장시켜 충전하기 때문에, 공극부를 발생시키지 않고 치밀한 도전재(16)를 스루홀 내에 형성할 수 있다.
다음에, 코어 기판(12)의 면(12a) 위의 여분의 도전재(16)와, 면(12b) 위의 여분의 도전재(16), 하지 도전층(15)을 연마하여 제거함으로써, 도전재 충전 스루홀 기판(11)을 얻을 수 있다(도 1(E)).
또한, 전술한 실시 형태는 예시로서, 본 발명은 전술한 실시 형태에 한정되지 않는다. 예컨대, 원하는 두께의 코어 기판(12)에 플라즈마를 이용한 드라이 에칭법인 ICP-RIE(Inductive Coupled Plasma - Reactive Ion Etching)에 의해 직접 스루홀(13)을 뚫어도 좋다.
다음에, 구체적 실시예를 들어 본 발명을 더욱 상세히 설명한다.
[실시예 1]
코어 기판으로서, 두께 625 ㎛, 직경 150 ㎜의 실리콘 기판을 준비하고, 이 코어 기판의 한쪽 면에 노볼락계의 포지티브형 레지스트 재료(도쿄오카고교 가부시키가이샤 제조 PMER-P-LA900PM)를 도포하며, 스루홀 형성용 포토마스크를 통해 노광, 현상하였다. 이에 따라, 개구 직경이 10 ㎛, 30 ㎛, 70 ㎛, 100 ㎛의 4종의 원형 개구를 가지며, 개구 직경 10 ㎛의 개구가 20 ㎛ 피치, 개구 직경 30 ㎛의 개구가 60 ㎛ 피치, 개구 직경 70 ㎛의 개구가 150 ㎛ 피치, 개구 직경 100 ㎛의 개 구가 200 ㎛ 피치로 각각 형성된 마스크 패턴을 형성하였다.
다음에, 이 마스크 패턴을 마스크로 하여 코어 기판에 ICP-RIE(Inductive Coupled Plasma - Reactive Ion Etching)에 의해 드라이 에칭을 행하여 복수의 미세 구멍을 형성하였다 이 미세 구멍의 깊이는 약 250 ㎛로 하였다.
다음에, 불필요한 마스크 패턴을 제거한 후, 코어 기판의 이면을 연마하여 미세 구멍을 노출시켜 스루홀을 형성하였다 이에 따라, 스루홀을 구비한 코어 기판(두께 200 ㎛)을 얻었다.
계속해서, 이 코어 기판의 한쪽 면에 스퍼터링법에 의해 티탄으로 이루어진 두께 30 ㎚의 층과, 구리로 이루어진 두께 200 ㎚의 적층 구조의 하지 도전층을 형성하였다.
계속해서, 하지 도전층을 급전층으로 하여 하기 조성의 필드 도금액을 사용하여 전해도금(평균 전류밀도 1 A/dm2)을 5시간 행함으로써, 코어 기판의 이면에 구리 도금을 행하고, 스루홀 내에 구리를 충전하였다.
(필드 도금액의 조성)
·황산 … 50 g/ℓ
·황산구리 … 200 g/ℓ
·염소 이온 … 50 ㎎/ℓ
·첨가제(우에무라고교 가부시키가이샤 제조 ESA21-A) … 2.5 ㎖/ℓ
·첨가제(우에무라고교 가부시키가이샤 제조 ESA21-B) … 10 ㎖/ℓ
다음에, 코어 기판 위의 여분의 구리 피막, 하지 도전층을 연마하여 제거하여 도전재 충전 스루홀 기판을 얻을 수 있었다.
상기한 바와 같이 하여 제작한 도전재 충전 스루홀 기판에 대해서, 스루홀 내의 도전재(구리)의 충전 상태를 광학현미경으로 관찰한 결과, 공극부가 없는 치밀한 것임이 확인되었다.
[실시예 2]
하지 도전층의 형성을, 스퍼터링법에서 증착법으로 전환하여 티탄으로 이루어진 두께 30 ㎚의 층과, 구리로 이루어진 두께 200 ㎚의 적층 구조의 하지 도전층을 형성하고, 필드 도금액으로서 하기 조성의 필드 도금액을 사용한 것 이외에는 실시예 1과 마찬가지로 하여 도전재 충전 스루홀 기판을 제작하였다.
(필드 도금액의 조성)
·에바라유지라이트 가부시키가이샤 제조 CU-BRITE VFII A … 50 ㎖/ℓ
·에바라유지라이트 가부시키가이샤 제조 CU-BRITE VFII B … 4 ㎖/ℓ
·황산 … 50 g/ℓ
·황산구리 … 200 g/ℓ
·염산 … 40 g/ℓ
이와 같이 하여 제작한 도전재 충전 스루홀 기판에 대해서, 스루홀 내의 도전재(구리)의 충전 상태를 광학현미경으로 관찰한 결과, 공극부가 없는 치밀한 것임이 확인되었다.
[비교예]
우선, 실시예 1과 마찬가지로 하여 스루홀을 구비한 코어 기판(두께 200 ㎛)을 제작하였다.
계속해서, MO-CVD(Metal Organic - Chemical Vapor Deposition)에 의해 코어 기판의 양면과 스루홀 내에 구리로 이루어진 하지 도전층(두께 200 ㎚)을 형성하였다.
계속해서, 하지 도전층을 급전층으로 하여 실시예 1과 동일한 필드 도금액 및 도금 조건으로 전해도금을 행함으로써, 코어 기판의 양면에 구리 도금을 행하고, 스루홀 내에 구리를 충전하였다.
다음에, 코어 기판 위의 여분의 구리 피막, 하지 도전층을 연마하여 제거하여 도전재 충전 스루홀 기판을 얻었다.
상기한 바와 같이 하여 제작한 도전재 충전 스루홀 기판에 대해서, 스루홀 내의 도전재(구리)의 충전 상태를 광학현미경으로 관찰한 결과, 길이 200 ㎛의 스루홀 속에 최대 약 100 ㎛의 길이에 걸쳐 공극부가 점재(點在)하는 것이 확인되었다.
본 발명에 따르면, 코어 기판의 한쪽 면에 형성한 하지 도전층을 급전층으로 하여 스루홀 내에 한 방향으로부터 도전재를 석출, 성장시켜 충전하기 때문에, 공극부를 발생시키지 않고 치밀한 도전재를 스루홀 내에 형성할 수 있어 설계대로의 전기 특성을 발현하는 도전재 충전 스루홀 기판을 얻을 수 있다. 또한, 플라즈마를 이용한 드라이 에칭에 의해 스루홀을 형성하는 경우, 개구 직경이 작은 스루홀의 형성이 가능해지지만, 이 경우에도, 공극부를 발생시키지 않고 도전재를 충전할 수 있기 때문에, 좁은 피치로 스루홀을 구비한 도전재 충전 스루홀 기판을 얻을 수 있다. 또한, 스루홀 내에 수지를 배설(配設)하는 일이 없기 때문에, 접속 신뢰성이 높은 도전재 충전 스루홀 기판을 얻을 수 있다.
각종 배선기판, 다층 배선 기판, 전자기기 등의 제조에 있어서 유용하다.

Claims (7)

  1. 스루홀 내에 도전재가 충전되어 표리 도통이 취해진 도전재 충전 스루홀 기판의 제조 방법에 있어서,
    스루홀을 구비한 코어 기판의 한쪽 면에, 상기 스루홀에 대응한 개구부를 갖는 하지 도전층을 형성하는 공정과,
    상기 하지 도전층을 급전층으로 하여 전해도금에 의해, 상기 하지 도전층 위에 도전재를 석출시키고, 상기 개구부에 도전재를 석출시켜 상기 개구부를 폐쇄시키며, 이 폐쇄 부위로부터 상기 스루홀 내부 방향으로 도전재를 석출, 성장시켜, 상기 스루홀 내에 도전재를 충전하는 공정을 포함하는 것인 도전재 충전 스루홀 기판의 제조 방법.
  2. 제1항에 있어서, 상기 스루홀을 구비한 코어 기판은, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 스루홀을 코어 기판에 뚫어 형성하는 것인 도전재 충전 스루홀 기판의 제조 방법.
  3. 제1항에 있어서, 상기 스루홀을 구비한 코어 기판은, 코어 기판의 한쪽 면으로부터, 플라즈마를 이용한 드라이 에칭에 의해 개구 직경이 10∼100 ㎛의 범위 내에 있는 미세 구멍을 소정의 깊이까지 뚫고, 그 후, 코어 기판의 다른 쪽 면을 연마하여 상기 미세 구멍을 노출시켜 스루홀로 함으로써 형성하는 것인 도전재 충전 스루홀 기판의 제조 방법.
  4. 제1항에 있어서, 상기 하지 도전층의 형성을 증착법, 스퍼터링법 중 어느 하나에 의해 행하는 것인 도전재 충전 스루홀 기판의 제조 방법.
  5. 제1항에 있어서, 상기 스루홀을, 그 개구 직경이 10∼70 ㎛의 범위 내가 되도록 형성하는 것인 도전재 충전 스루홀 기판의 제조 방법.
  6. 제1항에 있어서, 상기 코어 기판은 실리콘 기판인 것인 도전재 충전 스루홀 기판의 제조 방법.
  7. 제1항에 있어서, 상기 도전재는 구리인 것인 도전재 충전 스루홀 기판의 제조 방법.
KR1020077011580A 2004-11-24 2005-11-14 도전재 충전 스루홀 기판의 제조 방법 KR100934913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004338491A JP4564343B2 (ja) 2004-11-24 2004-11-24 導電材充填スルーホール基板の製造方法
JPJP-P-2004-00338491 2004-11-24

Publications (2)

Publication Number Publication Date
KR20070088643A KR20070088643A (ko) 2007-08-29
KR100934913B1 true KR100934913B1 (ko) 2010-01-06

Family

ID=36497913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077011580A KR100934913B1 (ko) 2004-11-24 2005-11-14 도전재 충전 스루홀 기판의 제조 방법

Country Status (6)

Country Link
US (2) US7918020B2 (ko)
EP (1) EP1830614B1 (ko)
JP (1) JP4564343B2 (ko)
KR (1) KR100934913B1 (ko)
CN (1) CN101066004B (ko)
WO (1) WO2006057175A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
US7557036B2 (en) * 2006-03-30 2009-07-07 Intel Corporation Method, system, and apparatus for filling vias
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP4735767B2 (ja) * 2008-10-16 2011-07-27 大日本印刷株式会社 貫通電極基板及び半導体装置
KR20100045857A (ko) * 2008-10-24 2010-05-04 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
JP5453763B2 (ja) * 2008-10-27 2014-03-26 大日本印刷株式会社 貫通電極基板の製造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
KR101784507B1 (ko) * 2011-12-14 2017-10-12 에스케이하이닉스 주식회사 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
JP5708762B2 (ja) * 2013-11-13 2015-04-30 大日本印刷株式会社 貫通電極基板の製造方法
US9517963B2 (en) * 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
CN107073642B (zh) 2014-07-14 2020-07-28 康宁股份有限公司 使用长度和直径可调的激光束焦线来加工透明材料的系统和方法
JP2016072433A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 貫通電極基板及びその製造方法
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
HUE055461T2 (hu) 2015-03-24 2021-11-29 Corning Inc Kijelzõ üveg kompozíciók lézeres vágása és feldolgozása
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
JP6307167B2 (ja) * 2015-05-31 2018-04-04 清川メッキ工業株式会社 配線用基板の製造方法
US11186060B2 (en) 2015-07-10 2021-11-30 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US10644210B2 (en) * 2016-04-01 2020-05-05 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
EP3226291B1 (en) 2016-04-01 2024-04-03 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
CN107302011B (zh) * 2016-04-14 2020-11-20 群创光电股份有限公司 显示装置
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
KR20220078719A (ko) 2016-05-06 2022-06-10 코닝 인코포레이티드 투명 기판들로부터의 윤곽 형상들의 레이저 절단 및 제거
WO2018081031A1 (en) 2016-10-24 2018-05-03 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
EP3542602A4 (en) 2016-11-18 2020-06-24 Samtec, Inc. FILLING MATERIALS AND METHODS FOR FILLING THROUGH HOLES OF A SUBSTRATE
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
TWI769376B (zh) 2018-03-30 2022-07-01 美商山姆科技公司 導電性通孔及其製造方法
WO2021067330A2 (en) 2019-09-30 2021-04-08 Samtec, Inc. Electrically conductive vias and methods for producing same
CN112040672B (zh) * 2020-07-30 2024-05-07 生益电子股份有限公司 一种印制电路板及其制备方法
KR102456653B1 (ko) * 2021-04-19 2022-10-19 알에프에이치아이씨 주식회사 Ⅲ-ⅴ족 화합물 반도체 패키징 방법, 및 이를 이용하여 제조된 ⅲ-ⅴ족 화합물 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134908A (ja) * 2000-10-30 2002-05-10 Ibiden Co Ltd プリント基板の製造方法
JP2003060343A (ja) * 2001-08-17 2003-02-28 Advantest Corp 配線基板の製造方法
JP2004193295A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368106A (en) * 1980-10-27 1983-01-11 General Electric Company Implantation of electrical feed-through conductors
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
US4741799A (en) * 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JP3323376B2 (ja) 1995-11-01 2002-09-09 株式会社内田洋行 Ｏａ機器用耐震盤
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
JP2001068856A (ja) * 1999-06-22 2001-03-16 Asahi Chem Ind Co Ltd 絶縁樹脂シート及びその製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP2003023251A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
US20040115340A1 (en) * 2001-05-31 2004-06-17 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
JP2003218518A (ja) * 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
JP2003273170A (ja) * 2002-03-14 2003-09-26 Sumitomo Metal Mining Co Ltd 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JP2003283085A (ja) 2002-03-26 2003-10-03 Nec Kansai Ltd 配線基板
JP2004128053A (ja) * 2002-09-30 2004-04-22 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
JP2004311948A (ja) 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP4308716B2 (ja) * 2004-06-09 2009-08-05 新光電気工業株式会社 半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134908A (ja) * 2000-10-30 2002-05-10 Ibiden Co Ltd プリント基板の製造方法
JP2003060343A (ja) * 2001-08-17 2003-02-28 Advantest Corp 配線基板の製造方法
JP2004193295A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
WO2006057175A1 (ja) 2006-06-01
CN101066004B (zh) 2012-01-18
US7918020B2 (en) 2011-04-05
JP2006147971A (ja) 2006-06-08
EP1830614A1 (en) 2007-09-05
US20110023298A1 (en) 2011-02-03
US20080092378A1 (en) 2008-04-24
JP4564343B2 (ja) 2010-10-20
EP1830614B1 (en) 2015-09-09
EP1830614A4 (en) 2010-12-08
US8196298B2 (en) 2012-06-12
KR20070088643A (ko) 2007-08-29
CN101066004A (zh) 2007-10-31

Similar Documents

Publication Publication Date Title
KR100934913B1 (ko) 도전재 충전 스루홀 기판의 제조 방법
US10765011B2 (en) Multilayer wiring board
US7084509B2 (en) Electronic package with filled blinds vias
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
TWI455663B (zh) 具有雙晶銅線路層之電路板及其製作方法
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
CN104269384A (zh) 嵌入式芯片
JP2015138967A (ja) 突出銅終端柱を備えた基板
US6350365B1 (en) Method of producing multilayer circuit board
JP2004356160A (ja) 配線基板の製造方法
JP4369684B2 (ja) 多層配線基板およびその製造方法
KR20220142526A (ko) 다층 기판 및 그 제작 방법
JP4268563B2 (ja) 多層配線基板およびその製造方法
JP4504774B2 (ja) 配線基板の製造方法
TW200531243A (en) Semiconductor package substrate with conductive structure of interlayer and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 8