JP2004128053A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP2004128053A
JP2004128053A JP2002287221A JP2002287221A JP2004128053A JP 2004128053 A JP2004128053 A JP 2004128053A JP 2002287221 A JP2002287221 A JP 2002287221A JP 2002287221 A JP2002287221 A JP 2002287221A JP 2004128053 A JP2004128053 A JP 2004128053A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
plating
multilayer printed
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002287221A
Other languages
English (en)
Inventor
Hidetaka Hara
原 英貴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2002287221A priority Critical patent/JP2004128053A/ja
Publication of JP2004128053A publication Critical patent/JP2004128053A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】微細ビアの底面からのみめっき成長させるフィルドビア形成を、工業的に実施可能な短時間で行うことができる多層プリント配線板の製造方法を提供する。
【解決手段】導電性フレームの片面もしくは両面に、絶縁樹脂層が形成されており、該絶縁層に該導電性フレームが露出する有底の微細ビアが加工された被めっき物を陰極とし、該被めっき物と対向させた陽極との間に通電させることによって行うビア充填の電解めっきにおいて、通電休止時間を含み定電流の矩形パルス状の波形を有する一方向の電解電流を用いて行うものであり、通電休止期間において前記被めっき物とめっき液に対して超音波を照射することを特徴とする多層プリント配線板の製造方法。
【選択図】図3

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
多層プリント配線板の立体接続において、接続に必要な垂直配線形成は、メカニカルドリルで穴開けするスルーホール加工とスルーホール壁面への無電解めっき、もしくは無電解めっきと電解めっきにより行われてきた。しかし、近年要求されている高機能化にむけての高密度配線に対応するためには、スルーホール方式では限界が生じており、一層ずつ導体パターン、絶縁層を形成し、層間接続をして導体層を積み上げることにより多層化を実現する、ビルドアップ方式による方法が用いられている。
【0003】
また、特に近年では、予め、多層用プリント配線板を複数製作しておき、一括で積層成形する一括多層方式が、生産性、歩留まり面からコスト的に有利と考えられる製造方式として注目されてきている。
【0004】
このような多層プリント配線板の微細ビアへの電解めっきでは、通電中にビア内部に金属イオンの拡散層が顕著に生成し、一次電流密度に分布傾向を生じやすいため、比較的低い電流密度条件において、めっき充填が実施される。
【0005】
また、通電方向が交互に逆転するパルス電流による硫酸銅めっきを実施し、比較的短時間でフィルドビアを形成する方法が提案されている(例えば、特許文献1参照。)。
【0006】
しかしながら、このような逐次型ビルドアップのフィルドビア構造では、電解めっきによるビア充填に先立ち、ドライめっき、無電解めっき、もしくは電解めっきとの組み合わせによるビア壁面あるいはビア開口表面の導通化処理が不可欠となり、生産性、歩留まり面からコスト的に不利な要因となっている。一括多層方式におけるフィルドビア形成は、通常、導電性の露出底面と樹脂層からなる絶縁性の壁面をもった微細ビアを、めっきなどにより、充填することで実施されるが、微細ビアの底面からめっき成長させるフィルドビア形成では、生産性に問題があり、生産性のより高い製造方法が求められてきている。
【0007】
【特許文献1】
特開2001−291954号公報(第5−6頁)
【0008】
【発明が解決しようとする課題】
本発明は、上記の問題点を鑑み種々検討の結果なされたもので、生産性よく微細ビアの充填ができる多層プリント配線板の製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明は、
(1)導体回路が形成された導電性フレームの両面または片面に絶縁層を有し、前記絶縁層に前記導体回路が露出するように微細ビアが形成された基板を陰極とし、前記基板と対向する位置に陽極を配置し、前記陰極と陽極との間に通電して電解メッキにより前記微細ビアの充填を行う多層プリント配線板の製造方法において、前記通電が、通電休止時間を含む定電流の矩形パルス状の波形を有する一方向の電解電流を用いて行われることを特徴とする多層プリント配線板の製造方法、
(2)通電休止時間が、5msecから1secである第1項に記載の多層プリント配線板の製造方法、
(3)微細ビアが、底部において、20μm〜100μmの直径を有する第1項または第2項に記載の多層プリント配線板の製造方法、
(4)少なくとも前記通電休止期間において、前記基板とめっき液に対して超音波が照射される第1項、第2項または第3項に記載の多層プリント配線板の製造方法、
を提供するものである。
【0010】
【発明の実施の形態】
以下、本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。
【0011】
本発明における多層プリント配線板を構成する基板の製作方法の一例を、図1を用いて説明する。
まず、導電性フレーム101の片面に公知の紫外線感光性レジストを積層し、露光、現像することにより、導体回路が形成される部分が開口されためっきレジスト層102を形成する(図1(a))。導電性フレーム101の材質としては、例えば、銅、銅合金、鉄、ニッケル、42合金などを用いることができる。導電性フレーム101は、紫外線感光性レジストを積層する前に、その表面を清浄化する処理を施しても良く、その場合、酸性薬品、アルカリ性薬品によるウェットプロセス、プラズマ等のドライプロセスを適宜選択することができる。
【0012】
次いで、導電性フレーム101を給電層として電解めっきを行い、めっきレジスト層102の開口部に、めっきを選択的に析出させることで、導電性フレーム上101に、導体回路103を形成する(図1(b))。導体回路103を構成する層は、1層としてもよいし複数層としてもよいが、導電性フレーム101に直接接触する層については、導電性フレーム101をエッチングにより除去するために用いる薬液に対する耐性が必要である。導体回路103の材質としては、銅、金、ニッケルなど電解めっき可能なものであれば、適宜選択して使用することができる。
【0013】
次いで、めっきレジスト層102を剥離した後、導体回路形成面に絶縁層104を形成する(図1(c))。絶縁層104に用いる樹脂としては、例えば、熱硬化性樹脂、熱可塑性樹脂、あるいは両者の複合組成のものを用いることができる。また、感光性を具備した材料としてもよい。
【0014】
次いで、絶縁層104に微細ビア105を形成し、微細ビア底部に導体回路103を露出させた基板106を得る(図1(d))。微細ビア105は、底部において、直径20〜100μmの孔が形成されることが好ましい。微細ビア105を形成するにあたっては、まず、基板106に、予め形成されたアライメントマークを画像認識装置で読み取り、位置決めして、絶縁層104の表面に向けて、UV−YAGレーザ光などのレーザ光を照射する方法が挙げられる。このように形成された微細ビア105の内壁、底部および開口端表面には、デスミア処理を施し、有機物残渣を除去する。絶縁層104が感光性である場合には、フォトリソ工程により同様の微細ビア105を形成することができる。
【0015】
次に、微細ビア105が形成された基板106を電解めっき液中に浸漬し、前記基板の導電性フレーム101を給電層として、電解めっき液と共に電解電流を通電することにより、微細ビア105底部から、めっき層107を析出成長させる(図1(e))。電解めっきには、電気伝導性、熱伝導性の観点から、銅めっきを用いることが適当であり、特に好ましくは硫酸銅めっきを用いることが適当である。
【0016】
上記の電解めっき工程においては、基板106を陰極とし、対向する位置に溶解性陽極もしくは不溶解性陽極を配置した槽構造が使用できる。さらに、めっき液を攪拌、循環できる機構が具備されるものが好適である。ここで、電解電流の向きの反転を伴わない矩形状パルス電流を通電することにより、通電休止時間を伴う定電流パルス通電を行う。これは図3のように、一定の電解電流を一定時間(パルス幅t)だけ通電した後、通電を遮断するものであり、このような通電を繰り返し行うことで、通電休止時間tを伴う、定電流パルス通電を行うことができるものである。
【0017】
通電休止時間tを伴う定電流パルス通電を行う目的は、通電時には微細ビア105底部からめっき層107が成長し、ビア内部のめっき液中の金属イオン濃度が減少するが、通電休止時間t中に金属イオン濃度の復活が期待できるものである。これにより、通電開始時には、常に高濃度のイオンが、めっき析出表面近傍に存在し、パルスの電流ピーク値を高く設定することができるため、通常の直流電解に比べて、生産性の向上も期待できるものである。バルクのめっき液中からのイオンの供給が、律速になると、通電時の電流値によっては、限界電流密度を超えてしまうため、電流効率の低下が起こるばかりではなく、脆いめっき層107となり、めっき不良となることも考えられるが、パルス幅tを調整することにより、容易に回避できる。パルス幅tは、例えば、通常の硫酸銅めっきの場合は、通電時間は0.5msec〜100msecが好ましく、さらに好ましくは5msec〜60msecが適当である。上記条件は、攪拌の条件、めっき液組成、温度、微細ビア105形状などの影響にもよるが、通常、通電時間が0.5msec未満であると、銅めっきが析出開始する電位に到達する以前に、電圧の印加が終了することになる。一方、100msecより長い場合は、平均電流密度が直流電解めっきよりも低くなる傾向があり、生産性がむしろ低下し効果が得られにくい。
【0018】
通電休止時間tは5msec〜1secが好ましく、さらに好ましくは25msec〜600msecが適当である。通電休止時間tは通電時の電流ピーク値、通電時間、攪拌、めっき液組成、温度などの影響を受けるので適宜調整が必要となるが、5msec未満であると、ビア内部へのイオン供給が十分に行われず、めっき不良となる場合がある。一方、1secより長い場合は、フィルドビア形成にかかる時間がむしろ長くなる傾向に有り、効果が得られない場合がある。
【0019】
また、微細ビア105の直径が20μm未満であると、通電休止時間tが長くなる傾向にあり、平均電流密度が低下するため効果が期待できない。直径が100μmを超えると、めっき液の攪拌方法の最適化で十分なめっき液循環が得られる傾向にあり、通常の直流電解めっきによるフィルドビア形成で十分な生産性が望めるため、本発明の定電流パルス電解めっきの効果が得られにくくなる。
【0020】
さらには、少なくとも通電休止時間t中に、基板106と電解めっき液に対して、超音波を照射することが、好ましい。この超音波の物理的振動により、通電休止時間t中の金属イオン濃度の復活が、さらに促進され、パルスピーク値i、デューティー比(t/(t+t))を高めることができ、よりいっそうの生産性向上が期待できる。
【0021】
また、電解めっき工程における、通電波形グラフの例を図3に示すが、この例において、パルスが1ステップであるが、通電を複数ステップのパルスとしてもよい。使用する電解めっき種にもよるが、各ステップの電流密度条件を管理することで、析出するめっき層107の結晶ばらつきも回避することができる。
【0022】
次いで、微細ビア105が充填されフィルドビア108が形成された基板の導電性フレーム101を、エッチングにより除去して、多層プリント配線板用基板が得られる(図1(f))。エッチャントには、酸性、アルカリ性の薬液が使用することができ、例えば、導電性フレーム101が銅であれば、塩化第二銅系水溶液が好適である。
【0023】
次いで、前記同様にして作製した複数枚の多層プリント配線板用基板201と導体回路付導電性フレーム202とを、位置合わせして(図2(g))、プレス等を用いて、一括で積層成形し、最後に、導電性フレーム203をエッチングにより除去することで、多層プリント配線板204が得られる(図2(h))。また、前記絶縁層104が接着性を有さない場合、各多層プリント配線板用基板の層間に接着剤層を形成しておいたり、半田接合性を良くするため、フィルドビア表面に合金接続用の半田材料を形成しておくことが、適宜選択可能である。
【0024】
【実施例】
以下、本発明を実施例および比較例により詳述するが、これにより何ら限定されるものではない。
【0025】
(実施例1)
70μm厚さの電解銅箔(三井金属(株)製、3EC−VLP;商品名)の光沢面側に、ドライフィルムレジスト(ニチゴー・モートン(株)製、NIT1015;商品名)をラミネートし、露光、現像により回路パターン開口のめっきレジストを形成した。電解銅箔を給電層として開口部に対して、電解金めっき(エヌイー・ケムキャット(株)製、N−700;商品名)を、0.5A/dm,65℃の条件下で、0.5μm厚みになるように形成した。次に、電解銅めっき(奥野製薬(株)製、81−HL;商品名)を、3A/dm,25℃の条件下で、10μm厚みになるように形成した。めっきレジストを剥離し、露出した銅箔および回路パターン表面に、絶縁層(住友ベークライト(株)製、)を真空プレス(条件:1MPa,150℃)で、回路凹凸を埋め込み成型した。この25μm厚みの絶縁層表面に、UV−YAGレーザ加工装置を用いて、直径40μmの微細有底ビアを開口し、底面に導体回路の銅めっきが露出する基板を得た。次いで、微細ビアの底部、壁面、および開口側表面に、デスミア処理(マクダーミッド(株)製、マキュダイザーシリーズ;商品名)を実施し、有機物残渣を除去した。上記で得た基板を、硫酸銅めっき液として、硫酸:80g/L,硫酸銅:200g/L,塩化物イオン:50ppm,添加剤(エンソンジャパン(株)製、スーパースロー2000;商品名)レベラー:40mL/L,ブライトナー:0.5mL/Lを含有する硫酸銅浴(浴温度25℃)中に浸漬し、パルス幅20msec、通電休止時間80msec、電流密度20A/dm(平均電流密度4A/dm)の矩形パルス電解電流を通電し、フィルドビア形成を実施した。次いで、電解銅箔を塩化第二銅水溶液で、エッチング除去して、多層プリント配線板用基板を得た。同様の操作を繰り返し、多層プリント配線板用基板を複数枚用意し、真空プレスにて、一括積層成型することで、多層プリント配線板が得られた。
【0026】
(実施例2)
実施例1において、通電休止時間を20msecとし(平均電流密度9.5A/dm)、この休止時間中に超音波(4kW、250Hz)を照射した以外は実施例1と同様に実施した。
【0027】
(比較例1)
直流電流を用いた電解めっきを電流密度2A/dmで行った以外は実施例1と同様に実施した。
【0028】
(比較例2)
直流電流を用いた電解めっきを電流密度9.5A/dmで行った以外は実施例1と同様に実施した。
【0029】
外観の観察および25μm厚みのビア充填が完了するまでの時間を測定した結果、実施例1では、外観は良好であり、めっき時間28分であり、実施例2では、外観は良好であり、めっき時間は12分であった。一方、比較例1では外観は良好であったが、めっき時間は57分であった。また、比較例2では空隙を含んだ脆いめっき皮膜が析出し、微細ビア内を充填することができなかった。
【0030】
【発明の効果】
本発明によれば、多層用プリント配線板の微細ビアに対してフィルドビア形成を、容易に、かつ工業的に実施可能な短時間で実施することができ、容易に生産性が向上する。
【図面の簡単な説明】
【図1】本発明の実施形態のうち多層プリント配線板の製造方法の一例を説明する断面図である。
【図2】本発明の実施形態のうち多層プリント配線板の製造方法の一例を説明する断面図である(図1の続き)。
【図3】本発明の電解めっき工程において、通電休止時間を含んだ一方向の定電流パルス電解電流を通電させる場合の波形の一例を示すグラフである。
【符号の説明】
101、203   導電性フレーム
102       めっきレジスト層
103       導体回路
104       絶縁層
105       微細ビア
106       基板
107       めっき層
108       フィルドビア
201       多層用プリント配線板
202       導体回路付導電性フレーム
204       多層プリント配線板

Claims (4)

  1. 導体回路が形成された導電性フレームの両面または片面に絶縁層を有し、前記絶縁層に前記導体回路が露出するように微細ビアが形成された基板を陰極とし、前記基板と対向する位置に陽極を配置し、前記陰極と陽極との間に通電して電解メッキにより前記微細ビアの充填を行う多層プリント配線板の製造方法において、前記通電が、通電休止時間を含む定電流の矩形パルス状の波形を有する一方向の電解電流を用いて行われることを特徴とする多層プリント配線板の製造方法。
  2. 通電休止時間が、5msecから1secである請求項1に記載の多層プリント配線板の製造方法。
  3. 微細ビアが、底部において、20μm〜100μmの直径を有する請求項1または2に記載の多層プリント配線板の製造方法。
  4. 少なくとも前記通電休止期間において、前記基板とめっき液に対して超音波が照射される請求項1,2または3に記載の多層プリント配線板の製造方法。
JP2002287221A 2002-09-30 2002-09-30 多層プリント配線板の製造方法 Pending JP2004128053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002287221A JP2004128053A (ja) 2002-09-30 2002-09-30 多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002287221A JP2004128053A (ja) 2002-09-30 2002-09-30 多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2004128053A true JP2004128053A (ja) 2004-04-22

Family

ID=32280089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002287221A Pending JP2004128053A (ja) 2002-09-30 2002-09-30 多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2004128053A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147971A (ja) * 2004-11-24 2006-06-08 Dainippon Printing Co Ltd 導電材充填スルーホール基板の製造方法
WO2008153185A1 (ja) * 2007-06-15 2008-12-18 Meltex Inc. プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP2016104905A (ja) * 2014-10-13 2016-06-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC 貫通孔の充填

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147971A (ja) * 2004-11-24 2006-06-08 Dainippon Printing Co Ltd 導電材充填スルーホール基板の製造方法
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US7918020B2 (en) 2004-11-24 2011-04-05 Dai Nippon Printing Co., Ltd. Method for manufacturing electroconductive material-filled throughhole substrate
US8196298B2 (en) 2004-11-24 2012-06-12 Dai Nippon Printing Co., Ltd. Method for manufacturing electroconductive material-filled throughhole substrate
WO2008153185A1 (ja) * 2007-06-15 2008-12-18 Meltex Inc. プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP2009021581A (ja) * 2007-06-15 2009-01-29 Meltex Inc プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP2016104905A (ja) * 2014-10-13 2016-06-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC 貫通孔の充填
KR101729622B1 (ko) * 2014-10-13 2017-04-24 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 쓰루홀 충전
US10154598B2 (en) 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes

Similar Documents

Publication Publication Date Title
JP5568618B2 (ja) 回路キャリアを製造する方法と当該方法の使用
JP3807312B2 (ja) プリント基板とその製造方法
US6783654B2 (en) Electrolytic plating method and device for a wiring board
JP2009088282A (ja) プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
CN100518444C (zh) 利用激光钻孔机的过孔形成方法
JP4032712B2 (ja) プリント配線板の製造方法
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
JP2002004083A (ja) ヴィアフィリング方法
JP2004193520A (ja) プリント配線板の製造方法
JP2004128053A (ja) 多層プリント配線板の製造方法
JP2000036660A (ja) ビルドアップ多層配線板の製造方法
JP2009041112A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP2003168860A (ja) プリント配線板及びその製造方法
JP2000036661A (ja) ビルドアップ多層配線板の製造方法
JP2000091742A (ja) プリント配線板の製造方法
JP4934901B2 (ja) 多層プリント配線板及びその製造方法
JP2008218540A (ja) 配線基板の製造方法
JP3615973B2 (ja) 新規な複合箔およびその製造方法、銅張り積層板
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2006032476A (ja) ビアフィリングめっき方法
JPH08148810A (ja) プリント配線板の製造法
JP2002076617A (ja) プリント配線板の製造方法及びプリント配線板
JP2005217052A (ja) 配線基板及びその製造方法
JP2002266087A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050714

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Effective date: 20070508

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002