JP5330115B2 - 積層配線基板 - Google Patents

積層配線基板 Download PDF

Info

Publication number
JP5330115B2
JP5330115B2 JP2009144038A JP2009144038A JP5330115B2 JP 5330115 B2 JP5330115 B2 JP 5330115B2 JP 2009144038 A JP2009144038 A JP 2009144038A JP 2009144038 A JP2009144038 A JP 2009144038A JP 5330115 B2 JP5330115 B2 JP 5330115B2
Authority
JP
Japan
Prior art keywords
silicon substrate
resistance silicon
recess
passage portion
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009144038A
Other languages
English (en)
Other versions
JP2011003633A (ja
Inventor
禎久 藁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2009144038A priority Critical patent/JP5330115B2/ja
Priority to PCT/JP2010/059457 priority patent/WO2010147000A1/ja
Priority to US13/378,110 priority patent/US8847080B2/en
Priority to EP10789375.2A priority patent/EP2445004B1/en
Priority to CN201080026802.XA priority patent/CN102460687B/zh
Priority to TW099118602A priority patent/TWI508240B/zh
Publication of JP2011003633A publication Critical patent/JP2011003633A/ja
Application granted granted Critical
Publication of JP5330115B2 publication Critical patent/JP5330115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、インターポーザ基板等の積層配線基板に関する。
近年、電子デバイスや光デバイスにおいて、複数の素子をハイブリッド接続して、より高機能のデバイスを構築する試みが行われている。特に、異なる機能を有する素子同士（例えば、光半導体素子と電子回路素子）を電気的に接続してなるハイブリッドデバイスの場合には、素子間において電極パッドの数や位置が異なるので、インターポーザ基板等の積層配線基板が利用される。
特許文献１には、複数のセラミック基板を積層してなる積層配線基板が記載されている。セラミック基板は、例えば樹脂系の基板に比べて線膨張係数が小さい、研磨等により平坦化が可能等、種々の利点を有しており、貫通電極を形成する技術も既に確立されている一方で、狭ピッチの配線パターンの形成が困難であるため、小型化には向かない。
そこで、線膨張係数が小さく、平坦度が高いことに加え、狭ピッチの配線パターンの形成が可能という観点から、積層配線基板にシリコン基板を適用する技術が研究されている。特許文献２，３には、厚さ分の深さを有する環状溝（トレンチ）によって包囲された部分を電気通路部とするシリコン基板が記載されている。
特開２００５−１３６２６６号公報 特表２００６−５２１０２２号公報 特表２００８−５４１４７３号公報
しかしながら、特許文献２，３記載のシリコン基板を積層配線基板に適用しても、各層のシリコン基板の電気通路部が配線となるため、電極パッドの数や位置が異なる素子同士を電気的に接続することができない。
そこで、本発明は、シリコン基板を用いて、電極パッドの数や位置が異なる素子同士を電気的に接続することができる積層配線基板を提供することを課題とする。
上記課題を解決するため、本発明に係る積層配線基板は、厚さ分の深さを有する環状溝によって包囲された電気通路部を含む低抵抗シリコン基板と、低抵抗シリコン基板の一方側の主面に積層され、厚さ方向に貫通する第１の開口が電気通路部に対応するように形成された第１の絶縁層と、第１の絶縁層の一方側の主面に積層され、厚さ分の深さを有する第１の凹部が第１の開口に対応するように形成された第１の高抵抗シリコン基板と、を備え、低抵抗シリコン基板は、所定の比抵抗を有し、第１の高抵抗シリコン基板は、所定の比抵抗よりも高い比抵抗を有し、第１の高抵抗シリコン基板の一方側の主面、及び第１の凹部の内面には、第１の絶縁膜を介して第１の配線膜が設けられており、第１の配線膜は、第１の開口を介して電気通路部と電気的に接続されていることを特徴とする。
この積層配線基板においては、所定の比抵抗を有する低抵抗シリコン基板と、その所定の比抵抗よりも高い比抵抗を有する第１の高抵抗シリコン基板とが、第１の絶縁層を挟んでその他方側と一方側とに積層されている。そして、低抵抗シリコン基板には、環状溝によって包囲された電気通路部が設けられ、第１の高抵抗シリコン基板の一方側の主面、及び第１の凹部の内面には、第１の絶縁層の第１の開口を介して電気通路部と電気的に接続された第１の配線膜が第１の絶縁膜を介して設けられている。このように、第１の高抵抗シリコン基板に第１の配線膜が設けられているので、積層配線基板の一方側と他方側とで、電極パッドの数や位置が異なる素子同士を電気的に接続することが可能となる。
更に、第１の凹部は、第１の高抵抗シリコン基板の厚さ方向から見た場合に、第１の凹部の他方側の端部が電気通路部の一方側の端面に含まれるように形成されていることが好ましい。この構成によれば、第１の凹部の他方側の端部の周囲部分によって電気通路部が支持されるため、機械的強度が向上することになる。
また、第１の凹部は、第１の高抵抗シリコン基板の他方側の主面から一方側の主面に向かって末広がりとなるように形成されていることが好ましい。この構成によれば、第１の配線膜を第１の凹部の内面に形成し易くなるので、第１の凹部内での断線等を防止して、電気通路部と第１の配線膜との電気的な接続を確実化させることができる。
このとき、第１の凹部は、第１の高抵抗シリコン基板の厚さ方向から見た場合に、第１の凹部の一方側の端部が電気通路部の一方側の端面に含まれるように形成されていることが好ましい。この構成によれば、他方側から一方側に向かって末広がりとなる第１の凹部の内面全体が、電気通路部の一方側の端面に含まれることになる。これにより、第１の凹部全体の周囲部分によって電気通路部が支持されるため、機械的強度が向上することになる。
また、環状溝内は、空隙となっていることが好ましい。この構成によれば、電気通路部とその周囲部との間において、電気容量の増加を抑えつつ、電気的絶縁性を図ることができる。
また、電気通路部の他方側の端面には、電極膜が設けられていても良い。この場合、第１の高抵抗シリコン基板の一方側の主面と、低抵抗シリコン基板の他方側の主面とに、異なる機能を有する素子を実装することができるので、デバイス全体の薄型化が可能となる。
或いは、低抵抗シリコン基板の他方側の主面に積層され、厚さ方向に貫通する第２の開口が電気通路部に対応するように形成された第２の絶縁層と、第２の絶縁層の他方側の主面に積層され、厚さ分の深さを有する第２の凹部が第２の開口に対応するように形成された第２の高抵抗シリコン基板と、を更に備え、第２の高抵抗シリコン基板は、所定の比抵抗よりも高い比抵抗を有し、第２の高抵抗シリコン基板の他方側の主面、及び第２の凹部の内面には、第２の絶縁膜を介して第２の配線膜が設けられており、第２の配線膜は、第２の開口を介して電気通路部と電気的に接続されていても良い。この場合、第１の高抵抗シリコン基板の一方側の主面と、第２の高抵抗シリコン基板の他方側の主面とに、異なる機能を有する素子を実装することができるので、電極パッドの数や位置が様々な素子を実装することが可能となり、また、デバイスにおいて所定の厚さを確保して機械的強度を向上させることが可能となる。
本発明によれば、シリコン基板を用いて、電極パッドの数や位置が異なる素子同士を電気的に接続することができる。
本発明に係る積層配線基板を備えるデバイスの第１の実施形態の平面図である。 図１のデバイスのII−II線に沿っての断面図である。 図１のデバイスの下面図である。 図１の積層配線基板の平面図である。 図４の積層配線基板のV−V線に沿っての断面図である。 図４の積層配線基板の下面図である。 図４の積層配線基板の製造工程毎の断面図である。 図４の積層配線基板の製造工程毎の断面図である。 本発明に係る積層配線基板の第２の実施形態の断面図である。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１の実施形態］
図１は、本発明に係る積層配線基板を備えるデバイスの第１の実施形態の平面図である。図２は、図１のデバイスのII−II線に沿っての断面図であり、図３は、図１のデバイスの下面図である。図１〜３に示されるように、デバイスＤは、インターポーザ基板である矩形板状の積層配線基板１の表面側（他方側）及び裏面側（一方側）のそれぞれに矩形板状の光半導体素子２０及び電子回路素子３０が実装されて構成されている。
光半導体素子２０は、多チャンネル光素子（ここでは、４×４チャネルのアレイ受光素子）であり、電子回路素子３０は、アンプアレイ等の処理ＩＣである。光半導体素子２０の受光部サイズが比較的大きい場合には、光半導体素子２０のサイズよりも電子回路素子３０のサイズが小さくなる。製造工程が複雑な電子回路素子３０を必要以上に大きくすると、コスト的なデメリットが大きくなるため、ピッチ変換可能な積層配線基板１を介して、光半導体素子２０と電子回路素子３０とがハイブリッド接続されている。
図４は、図１の積層配線基板の平面図である。図５は、図４の積層配線基板のV−V線に沿っての断面図であり、図６は、図４の積層配線基板の下面図である。図４〜６に示されるように、積層配線基板１は、低抵抗シリコン基板２と、低抵抗シリコン基板２の裏面（一方側の主面）２ｂに積層された絶縁層（第１の絶縁層）３と、絶縁層３の裏面（一方側の主面）３ｂに積層された高抵抗シリコン基板（第１の高抵抗シリコン基板）４と、を備えている。つまり、積層配線基板１は、低抵抗シリコン基板２と高抵抗シリコン基板４とが絶縁層３を介して接続されたＳＯＩ（Silicon On Insulator）基板となっている。
なお、低抵抗シリコン基板２は、所定の比抵抗（例えば、０．０１Ω・ｃｍ）を有しており、高抵抗シリコン基板４は、所定の比抵抗よりも高い比抵抗（例えば、３ｋΩ・ｃｍ）を有している。また、絶縁層３は、酸化シリコン等からなる酸化膜である。
低抵抗シリコン基板２は、その厚さ分の深さを有する円環状の環状溝５によって包囲された円柱状の電気通路部６を含んでいる。環状溝５は、その底面が絶縁層３の表面３ａとなるように、低抵抗シリコン基板２の表面２ａから裏面２ｂに至る深さを有している。電気通路部６は、光半導体素子２０のアノード電極パッド２０ａ及び共通カソード電極パッド２０ｂ（図１，２参照）に対応するように（すなわち、厚さ方向において対向するように）、４×４の配置に加え中央にも設けられている。各電気通路部６は、シリコン深堀エッチングで形成された環状溝５によって画定され、環状溝５内の空気（他の電気絶縁材料が充填されていても良い）によって電気的絶縁性が図られている。
各電気通路部６の表面側の端面６ａには、Ｃｒ／Ｐｔ／Ａｕ等の金属からなる電極膜７が設けられている。電極膜７は、抵抗加熱、電子ビームによる蒸着法、スパッタ、メッキ等によって、電気通路部６の端面６ａに成膜され、電気通路部６とオーミック接続されている。各電極膜７には、半田バンプ４０を介して光半導体素子２０のアノード電極パッド２０ａ及び共通カソード電極パッド２０ｂが接続される（図１，２参照）。
絶縁層３には、その厚さ方向に貫通する開口（第１の開口）８が低抵抗シリコン基板２の各電気通路部６に対応するように（すなわち、厚さ方向において対向するように）形成されている。各開口８は、絶縁層３の厚さ方向から見た場合に、対応する電気通路部６の裏面側の端面６ｂに含まれるように形成されている。各開口８内には、Ｃｒ／Ｐｔ／Ａｕ等の金属からなる導電膜９が成膜され、電気通路部６とオーミック接続されている。
高抵抗シリコン基板４には、その厚さ分の深さを有する凹部（第１の凹部）１１が絶縁層３の各開口８に対応するように（すなわち、厚さ方向において対向するように）形成されている。凹部１１は、その底面が絶縁層３の裏面３ｂとなるように、高抵抗シリコン基板４の裏面４ｂから表面４ａに至る深さを有している。
各凹部１１は、高抵抗シリコン基板４の表面４ａから裏面４ｂに向かって末広がりとなるように（換言すれば、高抵抗シリコン基板４の裏面４ｂから表面４ａに向かって先細りとなるように）ウェットエッチング等で形成されている。より詳細には、各凹部１１は、高抵抗シリコン基板４の厚さ方向から見た場合に、対応する電気通路部６の端面６ｂに凹部１１の裏面側の端部（開口部）が含まれるように四角錐台状に形成されている。これにより、当然に、凹部１１の表面側の端部（底部）も、高抵抗シリコン基板４の厚さ方向から見た場合に、電気通路部６の端面６ｂに含まれることになる。なお、絶縁層３の開口８は、絶縁層３の厚さ方向から見た場合に、対応する電気通路部６の端面６ｂに含まれるだけでなく、対応する凹部１１の表面側の端部（底部）にも含まれる。
高抵抗シリコン基板４の裏面４ｂ及び凹部１１の内面１１ａには、酸化シリコンや窒化シリコン等からなる酸化膜或いは窒化膜である絶縁膜（第１の絶縁膜）１２を介して、Ｃｒ／Ｐｔ／Ａｕ等の金属からなる配線膜（第１の配線膜）１３が設けられている。絶縁膜１２は、凹部１１の表面側の端部（底部）において除去されており、配線膜１３は、その除去部において導電膜９と接続されている。これにより、配線膜１３は、絶縁層３の開口８を介して低抵抗シリコン基板２の電気通路部６と電気的に接続されることになる。
高抵抗シリコン基板４の裏面４ｂにパターン形成された配線膜１３は、電子回路素子３０の端子電極パッド３０ａ（図２，３参照）に対応するように（すなわち、厚さ方向において対向するように）設けられたパッド部１３ａと、電源供給用や信号入出力用として外部と電気的に接続される外部インターフェース部１３ｂと、パッド部１３ａ、外部インターフェース部１３ｂ及び凹部１１内の配線膜１３の一部を相互に接続する配線部１３ｃと、を有している。そして、各パッド部１３ａには、半田バンプ４０を介して電子回路素子３０の端子電極パッド３０ａが接続される（図２，３参照）。配線膜１３の各配線間においては、高抵抗シリコン基板４自体が高い比抵抗を有しているため、交流的にも高いインピーダンスが維持される。
なお、一般に、ＣＺ（チョクラルスキー）法で製造されたシリコンウェハは、高抵抗化（低不純物濃度化）が困難であることから、高抵抗シリコン基板４には、ＦＺ（フローティングゾーン）法で製造されたシリコンウェハを用いることが望ましい。ＣＺ法では、シリコンウェハの比抵抗を数１００Ω・ｃｍにすることが限界であるが、ＦＺ法では、シリコンウェハの比抵抗を数ｋΩ・ｃｍ以上にすることができる。低抵抗シリコン基板２についても、不純物濃度のばらつきが小さい分、ＦＺ法で製造されたシリコンウェハを用いることが望ましいが、電気通路部６がそれほど微細なサイズにならないため、ＣＺ法で製造されたシリコンウェハを用いても良い。
また、高抵抗シリコン基板４の厚さは、各電極間を狭ピッチ化することができることや、各電極間の電気抵抗値をより高くできることなどから、薄いことが望ましい。ただし、薄すぎると強度的に弱くなるので、高抵抗シリコン基板４の厚さは、数１０〜１００μｍ程度が良く、高周波用途でなければ、２００μｍや３００μｍであっても良い。
また、低抵抗シリコン基板２の厚さは、要求される電気抵抗値との関係で決まる。比抵抗０．０１Ω・ｃｍの低抵抗シリコン基板２に、直径１００μｍの電気通路部６が形成される場合、１２７Ω／ｃｍとなる。このとき、低抵抗シリコン基板２の厚さが５００μｍであれば、電気通路部６の電気抵抗値は約６Ωとなり、低抵抗シリコン基板２の厚さが１００μｍであれば、電気通路部６の電気抵抗値は１．３Ωとなる。電気通路部６の電気抵抗値を更に低くする必要がある場合には、例えば、直径２００μｍというように電気通路部６のサイズを大きくすれば良い。このとき、低抵抗シリコン基板２の厚さが１００μｍであれば、電気通路部６の電気抵抗値は０．３Ωとなる。
以上説明したように、積層配線基板１においては、所定の比抵抗を有する低抵抗シリコン基板２と、その所定の比抵抗よりも高い比抵抗を有する高抵抗シリコン基板４とが、絶縁層３を挟んでその表面３ａと裏面３ｂとに積層されている。そして、低抵抗シリコン基板２には、環状溝５によって包囲された電気通路部６が設けられ、高抵抗シリコン基板４の裏面４ｂ及び凹部１１の内面１１ａには、絶縁層３の開口８を介して電気通路部６と電気的に接続された配線膜１３が設けられている。このように、高抵抗シリコン基板４に配線膜１３が設けられているので、積層配線基板１の表面側と裏面側とで、電極パッドの数や位置が異なる光半導体素子２０と電子回路素子３０とを電気的に接続することが可能となる。
なお、低抵抗シリコン基板２と高抵抗シリコン基板４とを組み合わせることで、高抵抗シリコン基板４が薄型化されても、機械的強度が確保され、ハンドリングも容易となる。また、表面側及び裏面側の両方に、絶縁膜を介して配線膜を設けることが不要となり、構造の単純化が可能となる。
更に、高抵抗シリコン基板４の凹部１１は、高抵抗シリコン基板４の表面４ａから裏面４ｂに向かって末広がりとなるように形成されている。これにより、配線膜１３を凹部１１の内面１１ａに形成し易くなるので、凹部１１内での断線等を防止して、低抵抗シリコン基板２の電気通路部６と配線膜１３との電気的な接続を確実化させることができる。
また、各凹部１１は、高抵抗シリコン基板４の厚さ方向から見た場合に、対応する電気通路部６の端面６ｂに凹部１１の裏面側の端部（開口部）が含まれるように形成されている。凹部１１は、高抵抗シリコン基板４の表面４ａから裏面４ｂに向かって末広がりとなるように形成されているので、凹部１１の表面側の端部（底部）も、高抵抗シリコン基板４の厚さ方向から見た場合に、電気通路部６の端面６ｂに含まれることになる。これにより、凹部１１全体の周囲部分によって電気通路部６が支持されるため、機械的強度が向上することになる。
また、電気通路部６を包囲する環状溝５内が空隙となっている。これにより、電気通路部６とその周囲部との間において、電気容量の増加を抑えつつ、電気的絶縁性を図ることができる。なお、機械的強度についても、光半導体素子２０の実装によって補強されることになるので、特に問題となることはない。
また、低抵抗シリコン基板２の電気通路部６の表面側の端面６ａには、電極膜７が設けられている。これにより、高抵抗シリコン基板４の裏面４ｂと、低抵抗シリコン基板２の表面２ａとに、異なる機能を有する光半導体素子２０及び電子回路素子３０を実装することができるので、デバイスＤ全体の薄型化が可能となる。
次に、積層配線基板１の製造方法について、図７，８を参照して説明する。なお、以下の製造工程は、通常、シリコンウェハ単位で実施され、個々の積層配線基板１は、シリコンウェハをダイシングすることで得られる。
まず、図７（ａ）に示されるように、低抵抗シリコン基板２と高抵抗シリコン基板４とが絶縁層３を介して接続されたＳＯＩ基板を用意する。可能であれば、オーミック接続のために、低抵抗シリコン基板２の表面２ａ及び裏面２ｂにイオン注入がなされていることが好ましい。続いて、低抵抗シリコン基板２の表面２ａ及び高抵抗シリコン基板４の裏面２ｂに窒化シリコン膜４１を成膜し、その窒化シリコン膜４１をマスクとして、凹部１１を形成する。ＫＯＨやＴＭＡＨ等のアルカリ液を用いてウェットエッチングを行えば、絶縁層３がストップ層となる。
なお、高抵抗シリコン基板４の表面４ａ及び裏面４ｂの面方位が（１００）である場合、通常、ＯＦ（オリエンテーションフラット）面の面方位は（１１０）となるが、四角錘台状の凹部１１の開口部の各辺をＯＦに対して平行及び垂直となるように設定すれば、ウェットエッチングによって、凹部１１の内面の面方位は（１１１）となり、凹部１１の内面は、高抵抗シリコン基板４の表面４ａに対して５４．７°の傾斜面となる。
凹部１１の形成に続いて、図７（ｂ）に示されるように、窒化シリコン膜４１を除去し、熱酸化或いはＣＶＤ法によって、高抵抗シリコン基板４の裏面４ｂ及び凹部１１の内面１１ａに絶縁膜１２を形成する。熱酸化によって絶縁膜１２を形成する場合、低抵抗シリコン基板２の表面２ａにも酸化膜が成膜されるが、不要であるため、その酸化膜は、ドライエッチングで除去する。
続いて、図７（ｃ）に示されるように、スプレイコーターを用いて、高抵抗シリコン基板４の裏面４ｂ及び凹部１１の内面１１ａにレジストマスク４２を成膜し、ドライエッチングによって、絶縁層３に開口８を形成する。オーミック接続のためにイオン注入が必要である場合には、この段階で、低抵抗シリコン基板２の表面２ａにイオン注入を行うと共に、開口８を介して低抵抗シリコン基板２の裏面２ｂにイオン注入を行う。
続いて、図８（ａ）に示されるように、レジストマスク４２を除去し、低抵抗シリコン基板２の表面２ａ、絶縁層３の開口８内、及び絶縁膜１２上に、蒸着によって金属膜を形成する。そして、レジストマスクを用いたウェットエッチング、或いはリフトオフによって、低抵抗シリコン基板２の表面２ａに電極膜７を形成すると共に、高抵抗シリコン基板４の裏面４ｂ及び凹部１１の内面１１ａに、絶縁膜１２を介して配線膜１３を形成する。金属の合金化やオーミック接続のためにアニ―リングが必要な場合には、この段階で実施する。
続いて、図８（ｂ）に示されるように、低抵抗シリコン基板２の表面２ａにレジストマスク４３を形成し、ＤＲＩＥ（Deep Reactive Ion Etching）によって、低抵抗シリコン基板２に環状溝５を形成し、電気通路部６を画定する。最後に、レジストマスク４３を除去して、積層配線基板１を完成させる。
［第２の実施形態］
図９は、本発明に係る積層配線基板の第２の実施形態の断面図である。図９に示されるように、積層配線基板１０は、上述した積層配線基板１の構成に加え、低抵抗シリコン基板２の表面（他方側の主面）２ａに積層された絶縁層（第２の絶縁層）１４と、絶縁層１４の表面（他方側の主面）１４ａに積層された高抵抗シリコン基板（第２の高抵抗シリコン基板）１５と、を更に備えている。高抵抗シリコン基板１５は、低抵抗シリコン基板２が有する所定の比抵抗よりも高い比抵抗（例えば、３ｋΩ・ｃｍ）を有している。
絶縁層１４には、絶縁層３と同様に、その厚さ方向に貫通する開口（第２の開口）１６が低抵抗シリコン基板２の各電気通路部６に対応するように（すなわち、厚さ方向において対向するように）形成されている。また、高抵抗シリコン基板１５には、高抵抗シリコン基板４と同様に、その厚さ分の深さを有する凹部（第２の凹部）１７が絶縁層１４の各開口１６に対応するように（すなわち、厚さ方向において対向するように）形成されている。
絶縁層１４の開口１６内には、導電膜９と同様に、導電膜１８が設けられている。また、高抵抗シリコン基板１５の表面１５ａ及び凹部１７の内面１７ａには、絶縁膜１２及び配線膜１３と同様に、絶縁膜（第２の絶縁膜）１９を介して配線膜（第２の配線膜）２１が設けられている。配線膜２１は、絶縁層１４の開口１６内の導電膜１８を介して低抵抗シリコン基板２の電気通路部６と電気的に接続されている。
以上のように構成された積層配線基板１０によれば、高抵抗シリコン基板４の裏面４ｂと、高抵抗シリコン基板１５の表面１５ａとに、異なる機能を有する素子を実装することができるので、電極パッドの数や位置が様々な素子を実装することが可能となる。また、デバイスＤにおいて所定の厚さを確保して機械的強度を向上させることが可能となる。
なお、積層配線基板１０は、次のように製造される。すなわち、上述した積層配線基板１を２枚用意し、それらの低抵抗シリコン基板２の表面２ａ同士を接続することで、得られる。低抵抗シリコン基板２の表面２ａ同士の接続は、電気通路部６の表面側の端面６ａに電極膜７を設けて、電極膜７同士を半田等によって接合しても良いし、電気通路部６の端面６ａに電極膜７を設けずに、低抵抗シリコン基板２の表面２ａ同士を表面活性化接合によって接合しても良い。このとき、例えば、低抵抗シリコン基板２に直径６インチのシリコンウェハを用いれば、その標準厚さは６２５μｍであるから、積層配線基板１の厚さを１ｍｍ以上とすることができる。
ところで、高抵抗シリコン基板４，１５の凹部１１，１７の開口部のサイズは、高抵抗シリコン基板４，１５の厚さに依存する。例えば、高抵抗シリコン基板４，１５の厚さが２００μｍであり、凹部１１，１７の内面が高抵抗シリコン基板４の表面４ａに対して５４．７°の傾斜面である場合、傾斜による広がりは両側に１４０μｍずつとなるので、凹部１１，１７の底部の各辺の長さを５０μｍに設定すると、凹部の開口部の各辺の長さは３３０μｍとなる。よって、凹部１１，１７を密に並べても、凹部１１，１７の最小ピッチは約４００μｍとなる。このことから、表面側及び裏面側のそれぞれに実装する素子の電極パッドのピッチが４００μｍを下回る場合には、表面側及び裏面側のそれぞれに配線膜１３，２１が設けられた積層配線基板１０が有利である。
本発明は、上述した実施形態に限定されるものではない。
例えば、第１の実施形態において、高抵抗シリコン基板４の凹部１１は、高抵抗シリコン基板４の表面４ａから裏面４ｂに向かって末広がりとなるように形成されたものでなくても良い。この場合にも、高抵抗シリコン基板４の厚さ方向から見た場合に、凹部１１の表面側の端部（底部）が低抵抗シリコン基板２の電気通路部６の裏面側の端面６ｂに含まれていれば、凹部１１の表面側の端部（底部）の周囲部分によって電気通路部６が支持されるため、機械的強度が向上することになる。
また、低抵抗シリコン基板２の裏面２ｂに対する絶縁層３の積層、絶縁層３の裏面３ｂに対する高抵抗シリコン基板４の積層、低抵抗シリコン基板２の表面２ａに対する絶縁層１４の積層、絶縁層１４の表面１４ａに対する高抵抗シリコン基板１５の積層等は、直接的に行われず、何らかの層を介して間接的に行われても良い。
１，１０…積層配線基板、２…低抵抗シリコン基板、２ａ…表面（他方側の主面）、２ｂ…裏面（一方側の主面）、３…絶縁層（第１の絶縁層）、３ｂ…裏面（一方側の主面）、４…高抵抗シリコン基板（第１の高抵抗シリコン基板）、４ｂ…裏面（一方側の主面）、５…環状溝、６…電気通路部、６ａ…端面（他方側の端面）、６ｂ…端面（一方側の端面）、７…電極膜、８…開口（第１の開口）、１１…凹部（第１の凹部）、１１ａ…内面、１２…絶縁膜（第１の絶縁膜）、１３…配線膜（第１の配線膜）、１４…絶縁層（第２の絶縁層）、１４ａ…表面（他方側の主面）、１５…高抵抗シリコン基板（第２の高抵抗シリコン基板）、１５ａ…表面（他方側の主面）、１６…開口（第２の開口）、１７…凹部（第２の凹部）、１７ａ…内面、１９…絶縁膜（第２の絶縁膜）、２１…配線膜（第２の配線膜）。

Claims (7)

  1. 厚さ分の深さを有する環状溝によって包囲された電気通路部を含む低抵抗シリコン基板と、
    前記低抵抗シリコン基板の一方側の主面に積層され、厚さ方向に貫通する第１の開口が前記電気通路部に対応するように形成された第１の絶縁層と、
    前記第１の絶縁層の一方側の主面に積層され、厚さ分の深さを有する第１の凹部が前記第１の開口に対応するように形成された第１の高抵抗シリコン基板と、を備え、
    前記低抵抗シリコン基板は、所定の比抵抗を有し、前記第１の高抵抗シリコン基板は、前記所定の比抵抗よりも高い比抵抗を有し、
    前記第１の高抵抗シリコン基板の一方側の主面、及び前記第１の凹部の内面には、第１の絶縁膜を介して第１の配線膜が設けられており、前記第１の配線膜は、前記第１の開口を介して前記電気通路部と電気的に接続されていることを特徴とする積層配線基板。
  2. 前記第１の凹部は、前記第１の高抵抗シリコン基板の厚さ方向から見た場合に、前記第１の凹部の他方側の端部が前記電気通路部の一方側の端面に含まれるように形成されていることを特徴とする請求項１記載の積層配線基板。
  3. 前記第１の凹部は、前記第１の高抵抗シリコン基板の他方側の主面から一方側の主面に向かって末広がりとなるように形成されていることを特徴とする請求項１又は２記載の積層配線基板。
  4. 前記第１の凹部は、前記第１の高抵抗シリコン基板の厚さ方向から見た場合に、前記第１の凹部の一方側の端部が前記電気通路部の一方側の端面に含まれるように形成されていることを特徴とする請求項３記載の積層配線基板。
  5. 前記環状溝内は、空隙となっていることを特徴とする請求項１〜４のいずれか一項記載の積層配線基板。
  6. 前記電気通路部の他方側の端面には、電極膜が設けられていることを特徴とする請求項１〜５のいずれか一項記載の積層配線基板。
  7. 前記低抵抗シリコン基板の他方側の主面に積層され、厚さ方向に貫通する第２の開口が前記電気通路部に対応するように形成された第２の絶縁層と、
    前記第２の絶縁層の他方側の主面に積層され、厚さ分の深さを有する第２の凹部が前記第２の開口に対応するように形成された第２の高抵抗シリコン基板と、を更に備え、
    前記第２の高抵抗シリコン基板は、前記所定の比抵抗よりも高い比抵抗を有し、
    前記第２の高抵抗シリコン基板の他方側の主面、及び前記第２の凹部の内面には、第２の絶縁膜を介して第２の配線膜が設けられており、前記第２の配線膜は、前記第２の開口を介して前記電気通路部と電気的に接続されていることを特徴とする請求項１〜５のいずれか一項記載の積層配線基板。
JP2009144038A 2009-06-17 2009-06-17 積層配線基板 Expired - Fee Related JP5330115B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009144038A JP5330115B2 (ja) 2009-06-17 2009-06-17 積層配線基板
PCT/JP2010/059457 WO2010147000A1 (ja) 2009-06-17 2010-06-03 積層配線基板
US13/378,110 US8847080B2 (en) 2009-06-17 2010-06-03 Laminated wiring board
EP10789375.2A EP2445004B1 (en) 2009-06-17 2010-06-03 Laminated wiring board
CN201080026802.XA CN102460687B (zh) 2009-06-17 2010-06-03 层叠配线基板
TW099118602A TWI508240B (zh) 2009-06-17 2010-06-08 Laminated wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009144038A JP5330115B2 (ja) 2009-06-17 2009-06-17 積層配線基板

Publications (2)

Publication Number Publication Date
JP2011003633A JP2011003633A (ja) 2011-01-06
JP5330115B2 true JP5330115B2 (ja) 2013-10-30

Family

ID=43356321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009144038A Expired - Fee Related JP5330115B2 (ja) 2009-06-17 2009-06-17 積層配線基板

Country Status (6)

Country Link
US (1) US8847080B2 (ja)
EP (1) EP2445004B1 (ja)
JP (1) JP5330115B2 (ja)
CN (1) CN102460687B (ja)
TW (1) TWI508240B (ja)
WO (1) WO2010147000A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087877A1 (ja) * 2012-12-07 2014-06-12 信越化学工業株式会社 インターポーザー用基板及びその製造方法
TWI548052B (zh) * 2014-04-22 2016-09-01 矽品精密工業股份有限公司 半導體中介板及封裝結構
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN113169234A (zh) * 2018-12-03 2021-07-23 艾尤纳公司 高密度光学互连组件
WO2020218223A1 (ja) * 2019-04-25 2020-10-29 三洋電機株式会社 電圧検出線および電圧検出線モジュール
CN110071047B (zh) * 2019-04-28 2020-12-18 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
EP3855483A1 (en) * 2020-01-21 2021-07-28 Murata Manufacturing Co., Ltd. Through-interposer connections using blind vias

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
EP1419526A2 (en) * 2001-08-24 2004-05-19 MCNC Research and Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
JP2005136266A (ja) 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
CA2607885A1 (en) 2005-05-18 2006-11-23 Kolo Technologies, Inc. Through-wafer interconnection
JP5025922B2 (ja) * 2005-06-30 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 回路基板、回路基板の製造方法および半導体装置
US8633572B2 (en) * 2006-03-27 2014-01-21 Koninklijke Philips N.V. Low ohmic through substrate interconnection for semiconductor carriers
JP5179046B2 (ja) * 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
JP4970979B2 (ja) * 2007-02-20 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2009054824A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 貫通配線付基板の製造方法

Also Published As

Publication number Publication date
EP2445004A1 (en) 2012-04-25
CN102460687B (zh) 2016-01-20
CN102460687A (zh) 2012-05-16
EP2445004B1 (en) 2019-05-01
EP2445004A4 (en) 2018-02-14
WO2010147000A1 (ja) 2010-12-23
JP2011003633A (ja) 2011-01-06
TWI508240B (zh) 2015-11-11
US8847080B2 (en) 2014-09-30
TW201110289A (en) 2011-03-16
US20120132460A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
JP5330115B2 (ja) 積層配線基板
JP4145301B2 (ja) 半導体装置及び三次元実装半導体装置
JP4787559B2 (ja) 半導体装置およびその製造方法
JP5734878B2 (ja) 低温ウエハ接合によって作製されるモノリシック集積型ｃｍｕｔの作製方法
US8497534B2 (en) Chip package with heavily doped regions and fabrication method thereof
JP5248084B2 (ja) シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP6606331B2 (ja) 電子装置
US9741587B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6325424B2 (ja) 静電チャック
CN102099281B (zh) 用于制造构件的方法、用于制造构件结构的方法、构件和构件结构
JP2019016672A (ja) 実装基板及び実装基板の製造方法
JP5026025B2 (ja) 半導体装置
JP6021378B2 (ja) 基板および半導体装置
JP2016157901A (ja) 電子装置
JP6021383B2 (ja) 基板および半導体装置
JP2013214556A (ja) ウェハ積層体、半導体装置およびその製造方法
JP2004363351A (ja) 積層型の半導体装置
JP2015115425A (ja) 貫通電極を備える構造体の製造方法
JP5171725B2 (ja) ホール素子の製造方法およびホール素子
JP7448382B2 (ja) パッケージ及びパッケージの製造方法
CN111682098B (zh) 一种压电结构及压电装置
JP2017117995A (ja) 電子装置
KR101101432B1 (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
JP2006310428A (ja) 半導体装置およびその製造方法
JP2005327755A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5330115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees