CN110071047B - 一种微系统集成应用的硅基转接板制作方法 - Google Patents

一种微系统集成应用的硅基转接板制作方法 Download PDF

Info

Publication number
CN110071047B
CN110071047B CN201910351236.2A CN201910351236A CN110071047B CN 110071047 B CN110071047 B CN 110071047B CN 201910351236 A CN201910351236 A CN 201910351236A CN 110071047 B CN110071047 B CN 110071047B
Authority
CN
China
Prior art keywords
glass sheet
metal layer
silicon
layer
composite metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910351236.2A
Other languages
English (en)
Other versions
CN110071047A (zh
Inventor
李男男
邢朝洋
孙鹏
徐宇新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Control Instrument Institute
Original Assignee
Beijing Aerospace Control Instrument Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Control Instrument Institute filed Critical Beijing Aerospace Control Instrument Institute
Priority to CN201910351236.2A priority Critical patent/CN110071047B/zh
Publication of CN110071047A publication Critical patent/CN110071047A/zh
Application granted granted Critical
Publication of CN110071047B publication Critical patent/CN110071047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种微系统集成应用的硅基转接板制作方法，涉及先进封装技术领域；步骤一、制作第一玻璃片第一层布线；步骤二、制作第二玻璃片第一层布线；步骤三、制作第一空气隔离槽；步骤四、将第一玻璃片放在低阻硅晶圆上表面，实现键合；步骤五、制作第二空气隔离槽；步骤六、制作垂直互连结构和第三空气隔离槽；步骤七、将第二玻璃片与低阻硅晶圆下表面键合；步骤八、将第一玻璃片和第二玻璃片的厚度减薄；步骤九、制作第一接触窗口和第二接触窗口；步骤十、制作硅基转接板上表面第二布线层和下表面第二布线层；步骤十一、将外部芯片对接；本发明实现了多种功能、多种种类芯片的双面组装集成，可以实现多芯片三维封装及2.5D/3D微系统集成。

Description

一种微系统集成应用的硅基转接板制作方法
技术领域
本发明涉及一种先进封装技术领域，特别是一种微系统集成应用的硅基转接板制作方法。
背景技术
硅基转接板作为2.5D封装的典型应用，利用硅通孔结构可以实现芯片间电信号的垂直互连，缩短了电信号的传输路径。转接板作为芯片的载体，双面都可以集成不同种类、不同功能的芯片，实现芯片的堆叠。但随着集成芯片种类和数量的增加，尤其是应力敏感芯片的堆叠集成，要求硅基转接板有一定的厚度和强度，能够承载集成的芯片，在全温工作范围内变形小。
目前，硅基转接板垂直互连主要分金属互连硅通孔和低阻硅互连硅通孔结构。其中金属互连硅通孔主要是金属铜柱垂直互连结构，工艺相对成熟，但由于铜应力大，铜互连结构可实现的标准结构为100μm：10μm深宽比结构，基于铜互连的硅转接板很难做到100μm以上厚度。基于低阻硅垂直互连硅基转接板，关键在实现低阻硅柱与硅本体之间的环状绝缘层，主要有介质层绝缘隔离和玻璃绝缘隔离，受介质层可填充深宽比限制，受玻璃熔融填充深槽的深宽比限制，要实现厚硅基转接板，则隔离槽宽度要增加，增加了介质层填充工艺难度，同时较大的应力状态导致介质层填充后，硅片易裂。
在基于低阻硅垂直互连的硅基转接板上，还需铺设再分布层(RedistributionLayer，RDL)，以此，来实现转接板上芯片间的电学互连，增加转接板上的输入/输出接口(Input/Output，IO)数量。为实现RDL制备，需要制备低应力厚绝缘层解决再布线台阶问题，或者对绝缘层进行抛光工艺处理，这两种方法的工艺复杂度和难度大。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种微系统集成应用的硅基转接板制作方法，实现了多种功能、多种种类芯片的双面组装集成，可以实现多芯片三维封装及2.5D/3D微系统集成。
本发明的上述目的是通过如下技术方案予以实现的：
一种微系统集成应用的硅基转接板制作方法，包括如下步骤：
步骤一、根据外部芯片的焊盘位置，通过光刻、刻蚀工艺对第一玻璃片的下表面与焊盘对应位置进行图形化处理，在第一玻璃片的下表面制备复合金属层，对复合金属层进行图形化处理，形成第一玻璃片第一层布线；
步骤二、根据外部芯片的焊盘位置，通过光刻、刻蚀工艺对第二玻璃片的上表面进行图形化处理，在第二玻璃片的上表面制备复合金属层，对复合金属层进行图形化处理，形成第二玻璃片第一层布线；
步骤三、通过光刻、刻蚀工艺对低阻硅晶圆的上表面进行图形化处理，形成第一玻璃片第一层布线的第一空气隔离槽；第一空气隔离槽的位置与第一玻璃片第一层布线对应；
步骤四、将第一玻璃片放在低阻硅晶圆上表面，实现键合；
步骤五、通过光刻、刻蚀工艺对低阻硅晶圆的下表面进行图形化处理，形成第二玻璃片第一层布线的第二空气隔离槽；第二空气隔离槽的位置与第二玻璃片第一层布线对应；
步骤六、在低阻硅晶圆的下表面制备刻蚀掩膜，并对刻蚀掩膜进行图形化处理；通过刻蚀工艺将低阻硅晶圆图形化；形成垂直互连结构和第三空气隔离槽；
步骤七、将第二玻璃片放在低阻硅晶圆下表面，实现键合；
步骤八、将第一玻璃片和第二玻璃片的厚度减薄；
步骤九、在第一玻璃片的上表面制备复合金属层，根据外部芯片的焊盘位置，对该复合金属层进行图形化刻蚀；得到第一接触窗口；在第二玻璃片的下表面制备复合金属层，根据外部芯片的焊盘位置，对该复合金属层并进行图形化刻蚀；得到第二接触窗口；
步骤十、在第一玻璃片的上表面和第一接触窗口铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得硅基转接板上表面第二布线层；在第二玻璃片的下表面和第二接触窗口铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得硅基转接板下表面第二布线层；
步骤十一、将外部芯片通过焊盘分别与硅基转接板上表面第二布线层和硅基转接板下表面第二布线层对接。
在上述的一种微系统集成应用的硅基转接板制作方法，所述第一玻璃片和第二玻璃片均为硼硅玻璃。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤一中，复合金属层的制备方法为磁控溅射方法或电子束蒸发方法；复合金属层图形化处理的方法为：依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
在上述的一种微系统集成应用的硅基转接板制作方法，所述复合金属层包括Cr金属层和Au金属层；其中，Cr金属层贴附在第一玻璃片的下表面；Au金属层贴附在Cr金属层的外侧；Cr金属层的厚度为20-50nm；Au金属层的厚度为100-1000nm。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤三中，低阻硅晶圆电阻率≤0.1Ω·cm；第一空气隔离槽的侧壁与第一玻璃片第一层布线的侧壁交错距离L1为10-30μm。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤四中，第一玻璃片与低阻硅晶圆键合时，在第一玻璃片的上表面接阴极电荷；在低阻硅晶圆的下表面接阳极电荷。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤六中，第三空气隔离槽为竖直方向；第三空气隔离槽经过第一空气隔离槽或第二空气隔离槽时，实现连通。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤八中，采用湿法腐蚀减薄抛光工艺对第一玻璃片和第二玻璃片进行减薄处理，第一玻璃片和第二玻璃片的厚度均减薄至10-30μm。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤九中，第一接触窗口和第二接触窗口的宽度均为50-150μm。
在上述的一种微系统集成应用的硅基转接板制作方法，所述步骤十中，硅基转接板上表面第二布线层的两边搭接在两侧的第一玻璃片上表面，每侧搭接长度为10-50μm；硅基转接板下表面第二布线层的两边搭接在两侧的第二玻璃片的下表面；每侧搭接长度为10-50μm。
本发明与现有技术相比具有如下优点：
(1)本发明硅基转接板厚度可做到本体硅晶圆厚度，具有高强度和低应力的优势，满足双面贴装芯片需求，可以实现多尺寸芯片三维封装及2.5D/3D微系统集成，特别适用于热应力敏感器件的三维封装及2.5D/3D微系统集成；
(2)本发明硅基转接板两面绝缘层材料和厚度完全一样，有效的减小了因材料热膨胀系数差异引入的热应力，减小应力造成的晶圆翘曲，全温特性好；
(3)本发明中硅基转接板上下表面共四层布线层，采用玻璃作为绝缘材料，硅基转接板上(下)表面两层布线层间，不需要低应力厚介质层沉积工艺制备绝缘层，有效的避免了分布再布线工艺对布线层间绝缘层台阶及保形覆盖等要求。
附图说明
图1为本发明硅基转接板制作流程图；
图2为本发明第一玻璃片第一层布线结构示意图；
图3为本发明第二玻璃片第一层布线结构示意图；
图4为本发明第一空气隔离槽示意图；
图5为本发明第一玻璃片和低阻硅晶圆阳极键合示意图；
图6为本发明第二空气隔离槽示意图；
图7为本发明第三空气隔离槽和垂直互连结构示意图；
图8为本发明第二玻璃片和低阻硅晶圆阳极键合示意图；
图9为本发明第一玻璃片和第二玻璃片减薄处理示意图；
图10为本发明第一接触窗口和第二接触窗口示意图；
图11为本发明硅基转接板上表面第二布线层示意图；
图12为本发明硅基转接板下表面第二布线层示意图；
图13为本发明硅基转接板双面芯片组装示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
本发明提供一种微系统集成应用的硅基转接板制作方法，硅基转接板厚度可做到本体硅晶圆厚度，具有高强度和低应力的优势，满足双面贴装芯片需求，可以实现多尺寸芯片三维封装及2.5D/3D微系统集成，特别适用于热应力敏感器件的三维封装及2.5D/3D微系统集成。
如图1所示为硅基转接板制作流程图，由图可知，一种微系统集成应用的硅基转接板制作方法，包括如下步骤：
步骤一、如图2所示为第一玻璃片第一层布线结构示意图，由图可知，根据外部芯片的焊盘位置，通过光刻、刻蚀工艺对第一玻璃片1的下表面与焊盘对应位置进行图形化处理，在第一玻璃片1的下表面制备复合金属层，对复合金属层进行图形化处理，形成第一玻璃片第一层布线2；复合金属层的制备方法为磁控溅射方法或电子束蒸发方法；复合金属层图形化处理的方法为：依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。复合金属层包括Cr金属层和Au金属层；其中，Cr金属层贴附在第一玻璃片1的下表面；Au金属层贴附在Cr金属层的外侧；Cr金属层的厚度为20-50nm；Au金属层的厚度为100-1000nm。
步骤二、如图3所示，根据外部芯片的焊盘位置，通过光刻、刻蚀工艺对第二玻璃片3的上表面进行图形化处理，在第二玻璃片3的上表面制备复合金属层，对复合金属层进行图形化处理，形成第二玻璃片第一层布线4；第一玻璃片1和第二玻璃片3均为硼硅玻璃。复合金属层的制备方法为磁控溅射方法或电子束蒸发方法；复合金属层图形化处理的方法为：依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
步骤三、如图4所示，通过光刻、刻蚀工艺对低阻硅晶圆5的上表面进行图形化处理，形成第一玻璃片第一层布线2的第一空气隔离槽6；第一空气隔离槽6的位置与第一玻璃片第一层布线2对应；低阻硅晶圆5电阻率≤0.1Ω·cm；第一空气隔离槽6的侧壁与第一玻璃片第一层布线2的侧壁交错距离L1为10-30μm。
步骤四、如图5所示，将第一玻璃片1放在低阻硅晶圆5上表面，实现键合；第一玻璃片1与低阻硅晶圆5键合时，在第一玻璃片1的上表面接阴极电荷；在低阻硅晶圆5的下表面接阳极电荷。
步骤五、如图6所示，通过光刻、刻蚀工艺对低阻硅晶圆5的下表面进行图形化处理，形成第二玻璃片第一层布线4的第二空气隔离槽7；第二空气隔离槽7的位置与第二玻璃片第一层布线4对应；
步骤六、如图7所示，在低阻硅晶圆5的下表面制备刻蚀掩膜，并对刻蚀掩膜进行图形化处理；通过刻蚀工艺将低阻硅晶圆5图形化；形成垂直互连结构9和第三空气隔离槽8；第三空气隔离槽8为竖直方向；第三空气隔离槽8经过第一空气隔离槽6或第二空气隔离槽7时，实现连通。
步骤七、如图8所示，将第二玻璃片3放在低阻硅晶圆5下表面，实现键合；第二玻璃片3与低阻硅晶圆5键合时，在第二玻璃片3的下表面接阴极电荷；在低阻硅晶圆5的上表面接阳极电荷。
步骤八、如图9所示，将第一玻璃片1和第二玻璃片3的厚度减薄；采用湿法腐蚀减薄抛光工艺对第一玻璃片1和第二玻璃片3进行减薄处理，第一玻璃片1和第二玻璃片3的厚度均减薄至10-30μm。
步骤九、如图10所示，在第一玻璃片1的上表面制备复合金属层，根据外部芯片的焊盘位置，对该复合金属层进行图形化刻蚀；得到第一接触窗口12；在第二玻璃片3的下表面制备复合金属层，根据外部芯片的焊盘位置，对该复合金属层并进行图形化刻蚀；得到第二接触窗口13；第一接触窗口12和第二接触窗口13的宽度均为50-150μm。
步骤十、如图11所示，在第一玻璃片1的上表面和第一接触窗口12铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得硅基转接板上表面第二布线层14；如图12所示，在第二玻璃片3的下表面和第二接触窗口13铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得硅基转接板下表面第二布线层15；硅基转接板上表面第二布线层14的两边搭接在两侧的第一玻璃片1上表面，每侧搭接长度为10-50μm；硅基转接板下表面第二布线层15的两边搭接在两侧的第二玻璃片3的下表面；每侧搭接长度为10-50μm。
步骤十一、如图13所示，将外部芯片通过焊盘分别与硅基转接板上表面第二布线层14和硅基转接板下表面第二布线层15对接。依次在硅基转接板上表面和下表面，通过引线键合或倒装芯片工艺技术组装芯片，实现硅基转接板双面芯片组装。
本发明制作的硅基转接板两面绝缘层材料和厚度完全一样，有效的减小了因材料热膨胀系数差异引入的热应力，减小应力造成的晶圆翘曲，全温特性好。本发明硅基转接板上下表面共四层布线层，采用玻璃作为绝缘材料，硅基转接板上(下)表面两层布线层间，不需要低应力厚介质层沉积工艺制备绝缘层，有效的避免了分布再布线工艺对布线层间绝缘层台阶及保形覆盖等要求。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (8)

1.一种微系统集成应用的硅基转接板制作方法，其特征在于：包括如下步骤：
步骤一、根据外部芯片的焊盘位置，通过光刻、刻蚀工艺对第一玻璃片(1)的下表面与焊盘对应位置进行图形化处理，在第一玻璃片(1)的下表面制备复合金属层，对复合金属层进行图形化处理，形成第一玻璃片第一层布线(2)；
步骤二、根据外部芯片的焊盘位置，通过光刻、刻蚀工艺对第二玻璃片(3)的上表面进行图形化处理，在第二玻璃片(3)的上表面制备复合金属层，对复合金属层进行图形化处理，形成第二玻璃片第一层布线(4)；
步骤三、通过光刻、刻蚀工艺对低阻硅晶圆(5)的上表面进行图形化处理，形成第一玻璃片第一层布线(2)的第一空气隔离槽(6)；第一空气隔离槽(6)的位置与第一玻璃片第一层布线(2)对应；低阻硅晶圆(5)电阻率≤0.1Ω·cm；第一空气隔离槽(6)的侧壁与第一玻璃片第一层布线(2)的侧壁交错距离L1为10-30μm；
步骤四、将第一玻璃片(1)放在低阻硅晶圆(5)上表面，实现键合；
步骤五、通过光刻、刻蚀工艺对低阻硅晶圆(5)的下表面进行图形化处理，形成第二玻璃片第一层布线(4)的第二空气隔离槽(7)；第二空气隔离槽(7)的位置与第二玻璃片第一层布线(4)对应；
步骤六、在低阻硅晶圆(5)的下表面制备刻蚀掩膜，并对刻蚀掩膜进行图形化处理；通过刻蚀工艺将低阻硅晶圆(5)图形化；形成垂直互连结构(9)和第三空气隔离槽(8)；第三空气隔离槽(8)为竖直方向；第三空气隔离槽(8)经过第一空气隔离槽(6)或第二空气隔离槽(7)时，实现连通；
步骤七、将第二玻璃片(3)放在低阻硅晶圆(5)下表面，实现键合；
步骤八、将第一玻璃片(1)和第二玻璃片(3)的厚度减薄；
步骤九、在第一玻璃片(1)的上表面制备复合金属层，根据外部芯片的焊盘位置，对该复合金属层进行图形化刻蚀；得到第一接触窗口(12)；在第二玻璃片(3)的下表面制备复合金属层，根据外部芯片的焊盘位置，对该复合金属层并进行图形化刻蚀；得到第二接触窗口(13)；
步骤十、在第一玻璃片(1)的上表面和第一接触窗口(12)铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得硅基转接板上表面第二布线层(14)；在第二玻璃片(3)的下表面和第二接触窗口(13)铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得硅基转接板下表面第二布线层(15)；
步骤十一、将外部芯片通过焊盘分别与硅基转接板上表面第二布线层(14)和硅基转接板下表面第二布线层(15)对接。
2.根据权利要求1所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述第一玻璃片(1)和第二玻璃片(3)均为硼硅玻璃。
3.根据权利要求2所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述步骤一中，复合金属层的制备方法为磁控溅射方法或电子束蒸发方法；复合金属层图形化处理的方法为：依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
4.根据权利要求3所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述复合金属层包括Cr金属层和Au金属层；其中，Cr金属层贴附在第一玻璃片(1)的下表面；Au金属层贴附在Cr金属层的外侧；Cr金属层的厚度为20-50nm；Au金属层的厚度为100-1000nm。
5.根据权利要求4所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述步骤四中，第一玻璃片(1)与低阻硅晶圆(5)键合时，在第一玻璃片(1)的上表面接阴极电荷；在低阻硅晶圆(5)的下表面接阳极电荷。
6.根据权利要求5所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述步骤八中，采用湿法腐蚀减薄抛光工艺对第一玻璃片(1)和第二玻璃片(3)进行减薄处理，第一玻璃片(1)和第二玻璃片(3)的厚度均减薄至10-30μm。
7.根据权利要求6所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述步骤九中，第一接触窗口(12)和第二接触窗口(13)的宽度均为50-150μm。
8.根据权利要求7所述的一种微系统集成应用的硅基转接板制作方法，其特征在于：所述步骤十中，硅基转接板上表面第二布线层(14)的两边搭接在两侧的第一玻璃片(1)上表面，每侧搭接长度为10-50μm；硅基转接板下表面第二布线层(15)的两边搭接在两侧的第二玻璃片(3)的下表面；每侧搭接长度为10-50μm。
CN201910351236.2A 2019-04-28 2019-04-28 一种微系统集成应用的硅基转接板制作方法 Active CN110071047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910351236.2A CN110071047B (zh) 2019-04-28 2019-04-28 一种微系统集成应用的硅基转接板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910351236.2A CN110071047B (zh) 2019-04-28 2019-04-28 一种微系统集成应用的硅基转接板制作方法

Publications (2)

Publication Number Publication Date
CN110071047A CN110071047A (zh) 2019-07-30
CN110071047B true CN110071047B (zh) 2020-12-18

Family

ID=67369450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910351236.2A Active CN110071047B (zh) 2019-04-28 2019-04-28 一种微系统集成应用的硅基转接板制作方法

Country Status (1)

Country Link
CN (1) CN110071047B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066778B (zh) * 2021-03-23 2024-02-13 浙江集迈科微电子有限公司 转接板堆叠结构和工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460687A (zh) * 2009-06-17 2012-05-16 浜松光子学株式会社 层叠配线基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
KR20110082949A (ko) * 2010-01-12 2011-07-20 서울대학교산학협력단 절연용 유리부분을 포함하는 수직관통형 금속 전극의 제작 방법
US8975751B2 (en) * 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
CN103296008B (zh) * 2012-02-22 2016-06-01 华进半导体封装先导技术研发中心有限公司 Tsv或tgv转接板，3d封装及其制备方法
CN103296191B (zh) * 2012-02-28 2015-12-02 中国科学院上海微系统与信息技术研究所 微型热电能量收集器及其制作方法
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
CN105405838A (zh) * 2015-09-01 2016-03-16 苏州含光微纳科技有限公司 一种新型tsv转接板及制作方法
CN105428331B (zh) * 2015-12-22 2018-04-20 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构
CN107963609B (zh) * 2017-11-16 2019-07-12 北京航天控制仪器研究所 一种基于阳极键合的全硅mems圆片级真空封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460687A (zh) * 2009-06-17 2012-05-16 浜松光子学株式会社 层叠配线基板

Also Published As

Publication number Publication date
CN110071047A (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
US5380681A (en) Three-dimensional multichip package and methods of fabricating
CN106783847A (zh) 针对射频微系统器件的三维键合堆叠互连集成制造方法
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
TW202316930A (zh) 形成微電子組件的方法
US20160005686A1 (en) Four d device process and structure
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
TW201101398A (en) Package process and package structure
JP2007331098A (ja) Ｍｅｍｓ素子のパッケージ及びその製造方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
US10418344B2 (en) Electronic packages with three-dimensional conductive planes, and methods for fabrication
CN104377163A (zh) 互补式金属氧化物半导体相容晶圆键合层与工艺
CN103280449A (zh) 一种背照图像传感器的制造方法
CN110071047B (zh) 一种微系统集成应用的硅基转接板制作方法
CN104766806A (zh) 晶圆三维集成的方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN104332455A (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN110002396B (zh) 一种晶圆级三层结构的封装方法
CN115159444B (zh) 一种无引线的三维异构集成结构及其制造方法
CN109065498B (zh) 一种三维系统封装集成应用的硅转接板制作方法
CN107226452B (zh) 共面键合结构及其制备方法
CN102363520A (zh) 用于微机电系统器件的圆片级三维封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant