CN109065498B - 一种三维系统封装集成应用的硅转接板制作方法 - Google Patents

一种三维系统封装集成应用的硅转接板制作方法 Download PDF

Info

Publication number
CN109065498B
CN109065498B CN201810778947.3A CN201810778947A CN109065498B CN 109065498 B CN109065498 B CN 109065498B CN 201810778947 A CN201810778947 A CN 201810778947A CN 109065498 B CN109065498 B CN 109065498B
Authority
CN
China
Prior art keywords
glass sheet
metal layer
low
resistance silicon
composite metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810778947.3A
Other languages
English (en)
Other versions
CN109065498A (zh
Inventor
李男男
胡启方
邢朝洋
徐宇新
梅崴
王学亚
孙俊强
李娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Wanda Hi Tech Ltd
Original Assignee
Beijing Aerospace Wanda Hi Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Wanda Hi Tech Ltd filed Critical Beijing Aerospace Wanda Hi Tech Ltd
Priority to CN201810778947.3A priority Critical patent/CN109065498B/zh
Publication of CN109065498A publication Critical patent/CN109065498A/zh
Application granted granted Critical
Publication of CN109065498B publication Critical patent/CN109065498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Abstract

一种三维系统封装集成应用的硅转接板制作方法，涉及先进封装技术领域；包括如下步骤：步骤(一)、将第一玻璃片和低阻硅晶圆阳极键合；步骤(二)、获得低阻硅柱；去除低阻硅晶圆下表面的介质层掩膜；步骤(三)、对第二玻璃片和低阻硅晶圆阳极键合；步骤(四)、将第一玻璃片和第二玻璃片减厚；步骤(五)、制备复合金属层并进行图形化刻蚀；步骤(六)、制备电学互连引线窗口和焊点接触窗口；步骤(七)、制备第一布线层和第二布线层；步骤(八)、制备电镀工艺获得微凸点；本发明具有高强度和低应力的特性，实现了多尺寸芯片三维封装及2.5D/3D微系统集成。

Description

一种三维系统封装集成应用的硅转接板制作方法
技术领域
本发明涉及一种先进封装技术领域，特别是一种三维系统封装集成应用的硅转接板制作方法。
背景技术
随着集成电路快速发展，遵循摩尔定律，靠减小线宽尺寸来增加集成度的发展路线带来了很多问题，互连线的延时及功耗成为制约集成电路发展的关键因素。使用硅转接板，可以充分使用成熟的硅加工工艺，实现高端芯片的片间互连，提供芯片间通讯速度和通讯带宽。使用硅转接板，可以实现硅基2.5D/3D系统级封装，实现功能更多、尺寸更小、速度更快的电子模块的制造。
目前转接板主要分金属铜柱垂直互连和低阻硅柱垂直互连两种。其中金属铜柱垂直互连(TSV)是通过在硅转接板上制备硅通孔、通孔绝缘层、通孔金属化等一系列工序制备金属电连接线。该技术最早用于半导体芯片的垂直互连。TSV工艺技术相对成熟，其深宽比可达到10：1，并向更高深宽比发展。但该工艺技术难度大，加工成本高，需要依赖特殊设备加工制备，如高深宽比通孔刻蚀，以及高深宽比通孔内介质层、阻挡层和种子层的沉积，带金属电极的晶圆减薄抛光工艺。此外，通孔内的金属互连线与硅本体存在较大应力，金属与硅本体之间的环状绝缘层厚度小，且具有较大展开面积，会在电极间引入较大的寄生电容。受电镀工艺及化学机械抛光(CMP)工艺的限制，基于TSV工艺的转接板厚度在100μm，无法满足多芯片微系统集成需求。
基于低阻硅垂直互连的转接板，关键在实现低阻硅柱与硅本体之间的环状绝缘层。Silex公司提出一种穿玻璃通孔(TGV)结构，该工艺技术通过玻璃熔融回流，将低阻硅柱埋入玻璃晶圆。其优势在环状绝缘层厚度大，寄生电容小。但该工艺难度大，需要高温实现玻璃熔融，且需要对玻璃进行晶圆减薄抛光。厦门大学提出一种基于高深宽比介质层填充工艺实现低阻硅柱与硅本体之间的环状绝缘层的硅转接板结构，该工艺不依赖特殊设备，但受工艺限制，绝缘层不可能做的很厚，寄生电容大。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种三维系统封装集成应用的硅转接板制作方法，具有高强度和低应力的特性，实现了多尺寸芯片三维封装及2.5D/3D微系统集成。
本发明的上述目的是通过如下技术方案予以实现的：
一种三维系统封装集成应用的硅转接板制作方法，包括如下步骤：
步骤(一)、将第一玻璃片水平固定放置在低阻硅晶圆的上表面，对第一玻璃片和低阻硅晶圆进行阳极键合；
步骤(二)、在低阻硅晶圆的下表面沉积介质层掩膜，对介质层掩膜进行图形化刻蚀；按照介质层掩膜的图形，对低阻硅晶圆进行刻蚀，获得低阻硅柱；去除低阻硅晶圆下表面的介质层掩膜；
步骤(三)、将第二玻璃片水平固定放置在低阻硅晶圆的下表面；对第二玻璃片和低阻硅晶圆进行阳极键合；
步骤(四)、将第一玻璃片和第二玻璃片厚度减薄；
步骤(五)、在第一玻璃片上表面和第二玻璃片下表面均制备复合金属层，对复合金属层进行图形化刻蚀；
步骤(六)、以图形化刻蚀后的复合金属层为腐蚀掩膜，对第一玻璃片和第二玻璃片进行图形化刻蚀；得到电学互连引线窗口和焊点接触窗口；
步骤(七)、在第一玻璃片上表面和电学互连引线窗口处，铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得第一布线层；
在第二玻璃片下表面和焊点接触窗口处，铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得第二布线层；
步骤(八)、依次通过光刻、电镀工艺获得微凸点。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(二)中，介质层掩膜采用氯化硅或氮化硅材料。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(二)中，采用光刻刻蚀工艺对介质层掩膜进行图形化刻蚀；采用ICP干法刻蚀工艺对低阻硅晶圆进行刻蚀；采用湿法或干法工艺去除介质层掩膜。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(四)中，采用湿法腐蚀减薄抛光工艺对第一玻璃片和第二玻璃片减薄；减薄至15-30μm。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(五)中，采用磁控溅射或电子束蒸发的方法制备复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(五)中，所述复合金属层包括Cr金属层和Au金属层；其中，Cr金属层分别与第一玻璃片上表面和第二玻璃片下表面贴附；Au金属层贴附在Cr金属层的外侧。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述Cr金属层厚度为20-50nm；Au金属层厚度为100-500nm。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(六)中，电学互连引线窗口对应位于低阻硅柱的上表面；焊点接触窗口；对应位于低阻硅柱的下表面。
在上述的一种三维系统封装集成应用的硅转接板制作方法，所述步骤(七)中，采用磁控溅射或电子束蒸发的方法制备复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
本发明与现有技术相比具有如下优点：
(1)本发明不需要对本体硅晶圆减薄，转接板厚度可做到本体硅晶圆厚度。厚硅转接板具有高强度和低应力的特性，可以实现多尺寸芯片三维封装及2.5D/3D微系统集成；
(2)本发明中转接板两面绝缘层材料和厚度完全一样，有效的减小了因材料热膨胀系数差异引入的热应力，减小应力造成的晶圆翘曲，全温特性好；
(3)本发明硅基板与芯片、金属互联层(RDL)等热膨胀系数更为匹配，提高产品可靠性；
(4)本发明不需要经过临时键合、解键合等复杂工艺，不需要PCB板等做基板，可以降低生产成本和缩短工艺流程，更易于实现产业化。
附图说明
图1为本发明第一玻璃片和低阻硅晶圆阳极键合示意图；
图2为本发明低阻硅柱示意图；
图3为本发明第二玻璃片和低阻硅晶圆阳极键合示意图；
图4为本发明第一玻璃片和第二玻璃片减厚示意图；
图5为本发明电学互连引线窗口和焊点接触窗口示意图；
图6为本发明第一布线层和第二布线层示意图；
图7为本发明微凸点示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
本发明提出一种应用于三维微系统集成应用的硅转接板制作方法，不需要对本体硅晶圆减薄，转接板厚度可做到本体硅晶圆厚度。厚硅转接板具有高强度和低应力的特性，可以实现多尺寸芯片三维封装及2.5D/3D微系统集成；硅转接板两面绝缘层材料和厚度完全一样，有效的减小了因材料热膨胀系数差异引入的热应力，减小应力造成的晶圆翘曲，全温特性好。硅基板与芯片、金属互联层(RDL)等热膨胀系数更为匹配，提高产品可靠性；本发明不需要经过临时键合、解键合等复杂工艺，不需要PCB板等做基板，可以降低生产成本和缩短工艺流程，更易于实现产业化；使用本发明制备的低应力、低成本厚硅转接板，特别适用于热应力敏感器件的三维封装及2.5D/3D微系统集成。
一种三维系统封装集成应用的硅转接板制作方法，包括如下步骤：
步骤(一)、如图1所示为第一玻璃片和低阻硅晶圆阳极键合示意图，由图可知，将第一玻璃片2水平固定放置在低阻硅晶圆1的上表面，对第一玻璃片2和低阻硅晶圆1进行阳极键合；低阻硅晶圆1为重掺杂硅晶圆，低阻硅晶圆1的电阻率≤0.1Ω·cm。
步骤(二)、如图2所示为低阻硅柱示意图，由图可知，在低阻硅晶圆1的下表面沉积介质层掩膜，对介质层掩膜进行图形化刻蚀；按照介质层掩膜的图形，对低阻硅晶圆1进行刻蚀，获得低阻硅柱3；去除低阻硅晶圆1下表面的介质层掩膜；其中，介质层掩膜采用氯化硅或氮化硅材料。采用光刻刻蚀工艺对介质层掩膜进行图形化刻蚀；采用ICP干法刻蚀工艺对低阻硅晶圆(1)进行刻蚀；采用湿法或干法工艺去除介质层掩膜，最终形成电学隔离。
步骤(三)、如图3所示为第二玻璃片和低阻硅晶圆阳极键合示意图，由图可知，将第二玻璃片4水平固定放置在低阻硅晶圆1的下表面；对第二玻璃片4和低阻硅晶圆1进行阳极键合；第一玻璃片2与第二玻璃片4之间通过低阻硅柱3实现垂直互连。
步骤(四)、如图4所示为第一玻璃片和第二玻璃片减厚示意图，由图可知，将第一玻璃片2和第二玻璃片4厚度减薄；采用湿法腐蚀减薄抛光工艺对第一玻璃片2和第二玻璃片4减薄；减薄至15-30μm。
步骤(五)、在第一玻璃片2上表面和第二玻璃片4下表面均制备复合金属层，对复合金属层进行图形化刻蚀；采用磁控溅射或电子束蒸发的方法制备复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
所述复合金属层包括Cr金属层和Au金属层；其中，Cr金属层分别与第一玻璃片2上表面和第二玻璃片4下表面贴附；Au金属层贴附在Cr金属层的外侧。Cr金属层厚度为20-50nm；Au金属层厚度为100-500nm。
步骤(六)、如图5所示为电学互连引线窗口和焊点接触窗口示意图，由图可知，以图形化刻蚀后的复合金属层为腐蚀掩膜，对第一玻璃片2和第二玻璃片4进行图形化刻蚀；得到电学互连引线窗口7和焊点接触窗口8；电学互连引线窗口7对应位于低阻硅柱3的上表面；焊点接触窗口8；对应位于低阻硅柱3的下表面。
步骤(七)、如图6所示为第一布线层和第二布线层示意图，由图可知，在第一玻璃片2上表面和电学互连引线窗口7处，铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得第一布线层11；
在第二玻璃片4下表面和焊点接触窗口8处，铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得第二布线层12；
采用磁控溅射或电子束蒸发的方法制备复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。所述复合金属层包括Cr金属层和Au金属层；其中，Cr金属层分别与第一玻璃片2上表面和第二玻璃片4下表面贴附；Au金属层贴附在Cr金属层的外侧。Cr金属层厚度为20-50nm；Au金属层厚度为100-500nm。
步骤(八)、如图7所示为微凸点示意图，由图可知，依次通过光刻、电镀工艺获得微凸点13；实现低阻硅柱3的上下端分别与上表面和下表面的复合金属层互联层形成欧姆接触。
成型的硅转接板包括多个高深宽比的低阻硅柱3、第一布线层11、第二布线层12和微凸点13。所述硅转接板具有相对的第一表面和第二表面，低阻硅柱3贯穿所述硅转接板的第一表面和第二表面，实现电信号垂直互连。所述硅转接板的第一布线层11，实现上表面芯片间电学互连。所述硅转接板的第二布线层12，实现下表面芯片间电学互连。所述硅转接板的下表面制备微凸点13，通过微凸点13结构实现芯片倒装装配和硅转接板倒装装配。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (9)

1.一种三维系统封装集成应用的硅转接板制作方法，其特征在于：包括如下步骤：
步骤(一)、将第一玻璃片(2)水平固定放置在低阻硅晶圆(1)的上表面，对第一玻璃片(2)和低阻硅晶圆(1)进行阳极键合；
步骤(二)、在低阻硅晶圆(1)的下表面沉积介质层掩膜，对介质层掩膜进行图形化刻蚀；按照介质层掩膜的图形，对低阻硅晶圆(1)进行刻蚀，获得低阻硅柱(3)；去除低阻硅晶圆(1)下表面的介质层掩膜；
步骤(三)、将第二玻璃片(4)水平固定放置在低阻硅晶圆(1)的下表面；对第二玻璃片(4)和低阻硅晶圆(1)进行阳极键合；
步骤(四)、将第一玻璃片(2)和第二玻璃片(4)厚度减薄；
步骤(五)、在第一玻璃片(2)上表面和第二玻璃片(4)下表面均制备复合金属层，对复合金属层进行图形化刻蚀；
步骤(六)、以图形化刻蚀后的复合金属层为腐蚀掩膜，对第一玻璃片(2)和第二玻璃片(4)进行图形化刻蚀；得到电学互连引线窗口(7)和焊点接触窗口(8)；
步骤(七)、在第一玻璃片(2)上表面和电学互连引线窗口(7)处，铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得第一布线层(11)；
在第二玻璃片(4)下表面和焊点接触窗口(8)处，铺满复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀，获得第二布线层(12)；
步骤(八)、依次通过光刻、电镀工艺获得微凸点(13)。
2.根据权利要求1所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(二)中，介质层掩膜采用氯化硅或氮化硅材料。
3.根据权利要求2所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(二)中，采用光刻刻蚀工艺对介质层掩膜进行图形化刻蚀；采用ICP干法刻蚀工艺对低阻硅晶圆(1)进行刻蚀；采用湿法或干法工艺去除介质层掩膜。
4.根据权利要求3所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(四)中，采用湿法腐蚀减薄抛光工艺对第一玻璃片(2)和第二玻璃片(4)减薄；减薄至15-30μm。
5.根据权利要求4所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(五)中，采用磁控溅射或电子束蒸发的方法制备复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
6.根据权利要求5所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(五)中，所述复合金属层包括Cr金属层和Au金属层；其中，Cr金属层分别与第一玻璃片(2)上表面和第二玻璃片(4)下表面贴附；Au金属层贴附在Cr金属层的外侧。
7.根据权利要求6所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述Cr金属层厚度为20-50nm；Au金属层厚度为100-500nm。
8.根据权利要求7所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(六)中，电学互连引线窗口(7)对应位于低阻硅柱(3)的上表面；焊点接触窗口(8)对应位于低阻硅柱(3)的下表面。
9.根据权利要求8所述的一种三维系统封装集成应用的硅转接板制作方法，其特征在于：所述步骤(七)中，采用磁控溅射或电子束蒸发的方法制备复合金属层；依次通过光刻、湿法刻蚀工艺对复合金属层进行图形化刻蚀。
CN201810778947.3A 2018-07-16 2018-07-16 一种三维系统封装集成应用的硅转接板制作方法 Active CN109065498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810778947.3A CN109065498B (zh) 2018-07-16 2018-07-16 一种三维系统封装集成应用的硅转接板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810778947.3A CN109065498B (zh) 2018-07-16 2018-07-16 一种三维系统封装集成应用的硅转接板制作方法

Publications (2)

Publication Number Publication Date
CN109065498A CN109065498A (zh) 2018-12-21
CN109065498B true CN109065498B (zh) 2020-07-14

Family

ID=64816701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810778947.3A Active CN109065498B (zh) 2018-07-16 2018-07-16 一种三维系统封装集成应用的硅转接板制作方法

Country Status (1)

Country Link
CN (1) CN109065498B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109665487B (zh) * 2018-12-26 2020-11-10 中芯集成电路（宁波）有限公司 一种mems器件晶圆级系统封装方法以及封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
CN103193197B (zh) * 2013-04-02 2016-04-06 厦门大学 一种基于硅/玻璃阳极键合的微器件可动结构制备方法
CN107963609B (zh) * 2017-11-16 2019-07-12 北京航天控制仪器研究所 一种基于阳极键合的全硅mems圆片级真空封装方法

Also Published As

Publication number Publication date
CN109065498A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US11114408B2 (en) System and method for providing 3D wafer assembly with known-good-dies
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
TWI528519B (zh) 封裝結構及傳輸線之形成方法
US10256177B2 (en) Integrated interposer solutions for 2D and 3D IC packaging
CN1300840C (zh) 利用垂直连接的芯片和晶片集成工艺
CN101752270B (zh) 堆叠集成电路半导体晶粒的形成方法
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
CN101483149B (zh) 一种硅通孔互连结构的制备方法
US20080164573A1 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
US9159673B2 (en) Forming interconnect structures using pre-ink-printed sheets
KR20150137970A (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
WO2013137809A1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN114551385B (zh) 含有微流道散热结构的三维堆叠封装结构及其封装方法
WO2009144643A1 (en) Thermo-mechanical stress in semiconductor wafers
CN111968953A (zh) 硅通孔结构及其制备方法
US20170330836A1 (en) Cte compensation for wafer-level and chip-scale packages and assemblies
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN109065498B (zh) 一种三维系统封装集成应用的硅转接板制作方法
CN110071047B (zh) 一种微系统集成应用的硅基转接板制作方法
KR101889506B1 (ko) 반도체 장치 및 그의 제조방법
KR20110087129A (ko) 관통 실리콘 비아 제조 방법
CN211743144U (zh) 具有硅穿孔结构的半导体组件
CN115579324A (zh) 中介层结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant