JP2013214556A - ウェハ積層体、半導体装置およびその製造方法 - Google Patents

Abstract

【課題】ウェハ積層体、半導体装置およびその製造方法において、簡素な構成により回路形成済みのウェハを良好に接合することができ、信頼性を向上することができるようにする。
【解決手段】回路４Ａ、４Ｂと、回路４Ａ、４Ｂに電気的に接続された電極２Ａ、２Ｂとを有するウェハ１Ａ、１Ｂが積層されたウェハ積層体１であって、ウェハ１Ａ、１Ｂは、互いの対向面にそれぞれ表面酸化膜３ａを備え、電極２Ａ、２Ｂは、表面酸化膜３ａに埋め込まれ一端が回路４Ａ、４Ｂの配線４ａと電気的に接続された埋め込み電極部２ａ、２ｄと、埋め込み電極部２ａ、２ｄの他端に積層され表面酸化膜３ａよりも突出する位置に設けられた接続電極部２ｂ、２ｅと、を備え、ウェハ１Ａ、１Ｂは、接続電極部２ｂ、２ｅにおいて互いに接合されているものを用いる。
【選択図】図１

Description

本発明は、ウェハ積層体、半導体装置およびその製造方法に関する。例えば、ダイシングすることにより積層型固体撮像素子を製造することができるウェハ積層体、これにより製造された積層型固体撮像素子として機能する半導体装置およびその製造方法に関する。

半導体デバイスウエハ同士を電気的に接続する方法として、半田バンプや金属バンプを用いて加熱や圧着して接続する方法がある。また、異方導電性接着材料などの樹脂を用いて加熱接着により接続する方法がある。これらは半導体チップ同士の実装技術として実用化されている。
また、特許文献１には、第１の素子および第２の素子を厚さ方向に上下に配設して電気的に接続してなる半導体装置であって、該第１の素子上に変形可能なマイクロスプリングが設けられ、該マイクロスプリングによって該第１の素子および該第２の素子を電気的に接続してなることを特徴とする半導体装置が記載されている。

特開２００３−２９８０１２号公報

しかしながら、上記のような従来のウェハ積層体、半導体装置およびその製造方法には、以下のような問題があった。
半田バンプを用いた半田接続方法は、半田を溶かして接続するため３００℃前後まで加熱する必要があるため、素子へのダメージを与えるおそれがあるという問題がある。これを避けるためには、加熱時間等の管理を厳重に行う必要があり、製造工程が複雑になるという問題がある。
さらに、デバイスの小型化の要求によって、接続電極のピッチが狭ピッチになってくると、接続時の電極同士がショートしたり、ウェハ接合時の合わせズレが発生してショートしたりするおそれがあるという問題がある。また、現在の半田バンプ形成技術では数μｍの半田バンプを形成するのは難しい。
また、金属バンプを用いた加熱圧着による接続方法は、上記の半田バンプを用いた半田接続方法と同じく、加熱時に素子へのダメージを与えるおそれがある。また、圧着接合であるから、圧着時の圧力によって素子へのダメージを与えるおそれもある。
このように加熱や圧着により素子にダメージが加わると、素子の特性の劣化や信頼性の低下を招くおそれがある。
また、いずれの場合にもバンプの高さバラつきにより接合時に接続ムラや加圧ムラが発生し、これらも素子へのダメージを与える可能性がある。
また、異方導電性接着材料を用いた接着による接続方法は、接着剤樹脂を硬化させる必要があるため、他の接続方法と同じように温度上昇によって素子にダメージを与えるおそれがあるという問題がある。また、接着剤樹脂の材料によっては、耐熱性が劣るため接合後の熱工程に耐えられない、あるいは、導電性を付与するために混ぜている導電性フィラーによって電極同士がショートしてしまうおそれがある、等の問題がある。
また、特許文献１に記載の技術では、マイクロスプリングを形成して電気的に接続するため、構造が複雑になり、製造工程も複雑になってしまうというという問題がある。

本発明は、上記のような問題に鑑みてなされたものであり、簡素な構成により回路形成済みのウェハを良好に接合することができ、信頼性を向上することができるウェハ積層体、半導体装置およびその製造方法を提供することを目的とする。

上記の課題を解決するために、請求項１に記載の発明では、複数の回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体であって、前記複数のウェハのうち互いに対向する少なくとも一対は、互いの対向面にそれぞれ酸化膜を備え、前記電極は、前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられた接続電極部と、を備え、前記互いに対向する少なくとも一対のウェハは、前記接続電極部において互いに接合されていることを特徴とするウェハ積層体構成とする。

請求項２に記載の発明では、請求項１に記載のウェハ積層体において、前記接続電極部は、前記互いに対向するウェハのうちの一方に設けられた接続電極部の電極サイズが、前記互いに対向するウェハのうちの他方に設けられた接続電極部の電極サイズより小さい構成とする。

請求項３に記載の発明では、請求項１または２に記載のウェハ積層体において、前記埋め込み電極部の他端が、前記酸化膜の表面と同じ高さもしくは前記酸化膜の内部側に形成され、前記接続電極部のみが、前記酸化膜から突出されている構成とする。

請求項４に記載の発明では、請求項１〜３のいずれか１項に記載のウェハ積層体において、前記互いに対向する少なくとも一対のウェハは、前記回路のそれぞれの外周側において少なくとも前記回路部を切り離すスクライブラインを含む領域で、前記酸化膜が互いに接合されていることを特徴とする構成とする。

請求項５に記載の発明では、回路と、該回路に電気的に接続された電極とを有するチップが積層された半導体装置であって、前記複数のチップのうち互いに対向する少なくとも一対は、互いの対向面にそれぞれ酸化膜を備え、前記電極は、前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられた接続電極部と、を備え、前記互いに対向する少なくとも一対のチップは、前記接続電極部において接合されているとともに、前記回路の外側において前記酸化膜が互いに接合されている構成とする。

請求項６に記載の発明では、複数の回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体を形成するウェハ積層体形成工程と、前記ウェハ積層体をダイシングするダイシング工程とを有する半導体装置の製造方法であって、前記ウェハ積層体形成工程は、前記複数の回路と、該複数の回路を被覆する酸化膜とを有し、前記電極が、前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられた接続電極部と、を有する第１のウェハを形成する第１のウェハ形成工程と、前記複数の回路と、該複数の回路を被覆する酸化膜とを有し、前記電極が、前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられ、前記第１のウェハの接続電極部と対向可能な位置に形成された接続電極部と、を有する第２のウェハを形成する第２のウェハ形成工程と、前記第１のウェハと前記第２のウェハとそれぞれの接続電極側で互いに対向させ、それぞれの前記接続電極部において互いに接合して、前記ウェハ積層体の少なくとも一部を構成する前記第１のウェハと前記第２のウェハとの積層体を形成するウェハ接合工程と、を備える方法とする。

請求項７に記載の発明では、請求項６に記載の半導体装置の製造方法において、前記第１のウェハおよび前記第２のウェハのうちの一方の接続電極部の電極サイズは、前記第１のウェハおよび前記第２のウェハのうちの他方の接続電極部の電極サイズよりも小さい方法とする。

請求項８に記載の発明では、請求項６または７に記載の半導体装置の製造方法において、前記第１のウェハ形成工程および前記第２のウェハ形成工程は、それぞれウェハの表面に層間酸化膜および配線を積層させて前記複数の回路を形成する回路形成工程と、前記回路が形成されたウェハの表面に酸化膜を形成する酸化膜被覆工程と、前記配線に重なる前記酸化膜をエッチングして前記電極の一部を埋め込むための埋め込み穴部を形成する埋め込み穴部形成工程と、前記埋め込み穴部に金属を充填して、前記電極の一部を構成する埋め込み電極部を形成する埋め込み電極部形成工程と、前記埋め込み電極部の表面に金属による層膜を形成して、前記酸化膜から突出する位置に前記電極の他部分を構成する接続電極部を形成する接続電極部形成工程と、を備える方法とする。

請求項９に記載の発明では、請求項８に記載の半導体装置の製造方法において、前記埋め込み電極部形成工程と前記接続電極形成工程との間に、前記酸化膜および前記埋め込み電極部の表面を研磨加工により平坦化する表面平坦化工程を備える方法とする。

請求項１０に記載の発明では、請求項６〜９のいずれか１項に記載の半導体装置の製造方法において、前記ウェハ接合工程では、前記第１のウェハおよび前記第２のウェハのそれぞれの前記接続電極部および前記酸化膜に表面活性化処理を施した後に互いに当接させて表面活性化接合させる方法とする。

請求項１１に記載の発明では、請求項１０に記載の半導体装置の製造方法において、前記ウェハ接合工程では、接合させる部位を加熱してから接合させる方法とする。

請求項１２に記載の発明では、請求項６〜１１のいずれか１項に記載の半導体装置の製造方法において、前記ウェハ接合工程では、前記第１のウェハおよび前記第２のウェハを、それぞれの前記接続電極部と反対側のウェハ表面全域を押圧して接合させる方法とする。

請求項１３に記載の発明では、請求項６〜１２のいずれか１項に記載の半導体装置の製造方法において、前記ダイシング工程では、前記第１のウェハおよび前記第２のウェハのそれぞれの前記酸化膜が接合された領域の内側でダイシングする方法とする。

本発明のウェハ積層体、半導体装置およびその製造方法によれば、ウェハの対向面に酸化膜を設けて、この酸化膜から突出する位置に接続電極部を設け、この接続電極部を互いに接合するため、簡素な構成により回路形成済みのウェハを良好に接合することができ、信頼性を向上することができるという効果を奏する。

本発明の実施形態のウェハ積層体の一部を示す模式的な平面図、およびそのＡ−Ａ断面図である。 本発明の実施形態の半導体装置の構成を示す模式的な断面図である。 本発明の実施形態の半導体装置の製造方法の工程フローを示すフローチャートである。 本発明の実施形態の半導体装置の製造方法の第１のウェハ形成工程および第２のウェハ形成工程の工程フローを示すフローチャートである。 本発明の実施形態の半導体装置の製造方法における第１のウェハ形成工程の模式的な工程説明図である。 本発明の実施形態の半導体装置の製造方法における第１のウェハ形成工程の図４に続く工程の模式的な工程説明図である。 本発明の実施形態の半導体装置の製造方法における第２のウェハ形成工程の模式的な工程説明図である。 本発明の実施形態の半導体装置の製造方法における第２のウェハ形成工程の図６に続く工程の模式的な工程説明図である。 本発明の実施形態の半導体装置の製造方法におけるウェハ接合工程の模式的な工程説明図である。 ウェハの押圧時の変形の様子を示す模式図である。

以下では、本発明の実施形態について添付図面を参照して説明する。
本発明の実施形態のウェハ積層体および半導体装置について説明する。
図１（ａ）は、本発明の実施形態のウェハ積層体の一部を示す模式的な平面図である。図１（ｂ）は、図１（ａ）におけるＡ−Ａ断面図である。図２は、本発明の実施形態の半導体装置の構成を示す模式的な断面図である。
なお、各図面は模式図であるため、形状や寸法は誇張されている（以下の図面も同様）。

図１（ａ）、（ｂ）に一部を示すように、本実施形態のウェハ積層体１は、シリコンウェハからなる基板部１ａ上に複数の回路４Ａが形成されたウェハ１Ａ（互いに対向するウェハのうちの一方、第１のウェハ）と、他のシリコンウェハの基板部１ａ上に複数の回路４Ｂが形成されたウェハ１Ｂ（互いに対向するウェハのうちの他方、第２のウェハ）とを備える。
シリコンウェハの大きさや厚さは特に限定されない。ただし、シリコンウェハの厚さが厚すぎると、後述する接合部５を形成しにくくなるおそれがあるため、例えば、５００μｍ〜７５０μｍ程度の厚さとすることが好ましい。

回路４Ａ、４Ｂは、それぞれ２方向（図１（ａ）の横方向および縦方向）の格子状に配列されており、互いに対向可能な位置関係に形成されている。回路４Ａ、４Ｂの平面視の形状は特に限定されないが、本実施形態では、一例として略矩形状（矩形状を含む）の領域内に形成されている。
互いに隣り合う回路４Ａの配列間隔は、図１（ａ）に示すように、例えば、横方向がｄ_１、縦方向がｄ_２とされている。
配列間隔ｄ_１（ｄ_２）は、例えば、ダイシングブレードやレーザなどを用いたダイシング手段（図示略）によってチップに切り離すために予め設定されたスクライブラインＳ_１（Ｓ_２）のライン幅ｄ_Ｓよりも広い間隔になっている。また、互いに隣り合う回路４Ｂも同様である。
ここで、スクライブラインＳ_１、Ｓ_２のライン幅は、例えば、ダイシンブブレードの刃幅やレーザダイシング時のスクライブ幅から決まる除去加工に必要な幅である。
本実施形態では、スクライブラインＳ_１（Ｓ_２）は、回路部４Ａ（４Ｂ）の配列間隔ｄ_１（ｄ_２）の略中心を通る直線上に設定されている。

各回路４Ａ、４Ｂには、図１（ｂ）に示すように、それぞれウェハ１Ａ、１Ｂの片面側の表面に突出する複数の電極２Ａ、２Ｂが電気的に接続されている。
各電極２Ａ、２Ｂは、回路４Ａ、４Ｂを互いに対向させたときに、各電極２Ａ、２Ｂの突出方向の先端が互いに対向可能な位置に設けられている。
また、電極２Ａ、２Ｂが突出されるウェハ１Ａ、１Ｂの表面（対向面）には、少なくともスクライブラインＳ_１、Ｓ_２に重なる位置で、それぞれスクライブラインＳ_１、Ｓ_２よりも広い領域にＳｉＯ_２による表面酸化膜３ａ（酸化膜）が形成されている。
なお、ウェハ積層体１の外表面には、例えば、回路部４をボンディングするための、接続電極が設けられているが、図１（ａ）、（ｂ）では図示を省略している（図２も同様）。

ウェハ積層体１は、このような構成のウェハ１Ａ、１Ｂを積層し、電極２Ａ、３Ａの突出方向の先端同士を当接して貼り合わせた積層体になっている。
また、ウェハ積層体１では、積層されたウェハ１Ａ、１ＢのスクライブラインＳ_１、Ｓ_２に重なる領域において、互いに対向する表面酸化膜３ａ同士が当接して接合されており、これにより、ウェハ積層体１内には、スクライブラインＳ_１、Ｓ_２に沿う格子状の接合部５が形成されている。
このため、ウェハ積層体１において、各回路４Ａ、４Ｂは、電極２Ａ、２Ｂを介して電気的に接続されて積層されており、全体として回路部４を構成している。
また、ウェハ積層体１において、各回路部４および電極２Ａ、２Ｂは、接合部５によって外側から囲まれており、ウェハ１Ａの表面酸化膜３ａとウェハ１Ｂの表面酸化膜３ａとの間に、接合部５によって封止された空隙部６が形成されている。

回路部４を構成する回路４Ａ、４Ｂの種類は、半導体装置を形成するための回路であれば特に限定されないが、本実施形態では、一例として、ＣＭＯＳ型固体撮像装置を構成する回路（固体撮像装置回路）としている。また、回路４Ａ、４Ｂは、一方のみが固体撮像装置回路であって、他方は固体撮像装置回路に付随する他の電気回路であってもよい。
回路部４の層構成は、形成する回路の種類により適宜の構成を採用することができる。
例えば、図１（ｂ）に示すように、回路４Ａ、４Ｂごとに、基板部１ａ上に拡散層（図示略）を設け、この拡散層上に、適宜の回路を形成する複数の配線４ａを、層間絶縁膜である層間酸化膜３ｂを介して多層に配置し、各配線４ａ同士をビア４ｂによって電気的に接続した多層回路構成を採用することができる。
本実施形態では、表面酸化膜３ａは、層間酸化膜３ｂおよび配線４ａの最表層の全体に形成されており、各表面酸化膜３ａから電極２Ａ、２Ｂが突出されている。
以下では、ウェハ１Ａにおける表面酸化膜３ａおよび層間酸化膜３ｂを酸化膜層３Ａ、ウェハ１Ｂにおける表面酸化膜３ａおよび層間酸化膜３ｂを酸化膜層３Ｂと称する。

電極２Ａ（２Ｂ）は、配線４ａに接続された金属からなる。
電極２Ａ（２Ｂ）の形状としては、接続される配線４ａ上に立つ円柱、角柱、多角柱等の柱状形状、または、これらの柱状形状にテーパがついた形状を採用することができる。
電極２Ａ（２Ｂ）の材質としては、表面活性化接合が可能な金属であれば、適宜の金属を採用することができる。
電極２Ａ（２Ｂ）は、本実施形態では、表面酸化膜３ａに埋め込まれ、一端が回路４Ａ内の配線４ａと電気的に接続された埋め込み電極部２ａ（２ｄ）と、埋め込み電極部２ａ（２ｄ）の他端に積層され表面酸化膜３ａよりも突出する位置に設けられた接続電極部２ｂ（２ｅ）とを備える。
接続電極部２ｂ、２ｄは、ウェハ積層体１において互いに接合され、これにより、ウェハ１Ａ、１Ｂが互いに接合されている。

埋め込み電極部２ａ（２ｄ）は、一例として、表面酸化膜３ａに形成された円柱状の貫通孔の形状に沿う円柱状とされている。また、接続電極部２ｂ（２ｅ）は、埋め込み電極部２ａ（２ｄ）の他端の円形状の表面に成膜されることにより、埋め込み電極部２ａ（２ｄ）の他端と同形状またはわずかに大きな外径を有する平面視円形の形状に形成されている。
なお、埋め込み電極部２ａ（２ｄ）は、テーパ付きの円柱状であってもよいが、本実施形態では後述するように埋め込み穴部に金属を充填して形成する。このため、効率的に充填できるように配線４ａから離間するにつれて拡径するテーパ形状が好ましい。

また、本実施形態では、電極２Ａ、２Ｂを接合したときに、ある程度の位置ずれが発生しても隣り合う他の電極と接触することがないように、電極２Ａの接続電極部２ｂの電極サイズ（外径）よりも、電極２Ｂの接続電極部２ｅの電極サイズ（外径）が小さくなっている。
例えば、接続電極部２ｂ、２ｅの電極表面２ｃ、２ｆの外径をそれぞれＤ_２Ａ、Ｄ_２Ｂ（ただし、Ｄ_２Ａ＞Ｄ_２Ｂ）とし製造誤差はないものとすると、接合時の配置誤差により、Δ＝（Ｄ_２Ａ−Ｄ_２Ｂ）／２以内の位置ずれが発生しても、接続電極部２ｅの表面全体が、接続電極部２ｂの表面と対向する。このため、一定の電気抵抗による電気的な接続が可能となる。
また、接続電極部２ｅが接続電極部２ｂの範囲外に飛び出さないため、隣り合う他の接続電極部２ｂと接触してショートを起こすこともない。
実際には、接続電極部２ｂ、２ｄの形成位置には、製造誤差があるため、接続電極部２ｂ、２ｅの外径は、このような製造誤差も考慮して適宜設定する。

電極２Ａ（２Ｂ）の表面酸化膜３ａからの突出量は、接合部５を形成したときに、基板部１ａおよび酸化膜層３Ａ（３Ｂ）の変形量が許容限度内となり、回路４Ａ（４Ｂ）の内部応力が許容限度内となる寸法に設定する。
本実施形態では、埋め込み電極部２ａ（２ｄ）は表面酸化膜３ａの厚さの範囲に形成されているため、表面酸化膜３ａから突出するのは、接続電極部２ｂ（２ｅ）のみになっている。このため、埋め込み電極部２ａ（２ｄ）において、配線４ａおよび接続電極部２ｂ（２ｅ）と接続している表面を除く表面は、表面酸化膜３ａによって被覆されている。

接続電極部２ｂ（２ｅ）の中心軸に沿う断面形状は、表面酸化膜３ａよりも凸となる形状であれば、特に限定されない。例えば、矩形状断面や、凸状の湾曲面が可能である。また、埋め込み電極部２ａ（２ｄ）の他端が凹面である場合には、紡錘型の断面型状が好ましい。
なお、図１（ｂ）には、接続電極部２ｂ（２ｅ）の一例として、埋め込み電極部２ａ（２ｄ）の他端の外形よりもわずかに大きな外形を有する中心軸に沿う断面形状が矩形状の形状が図示されているが、上記のように本実施形態の接続電極部２ｂ（２ｅ）の形状はこれに限定されるものではない。

埋め込み電極部２ａ（２ｄ）の材質は、配線４ａおよび接続電極部２ｂ（２ｅ）との接合強度が良好な適宜の金属を採用することができる。例えば、配線４ａがアルミニウム（Ａｌ）の場合には、安価なニッケル（Ｎｉ）を好適に採用することができる。
また、接続電極部２ｂ（２ｅ）の材質は、埋め込み電極部２ａ（２ｄ）との接合強度が良好であって、後述する表面活性化処理が容易な適宜の金属を採用することができる。例えば、埋め込み電極部２ａ（２ｄ）がＮｉの場合には、金（Ａｕ）が好適である。Ａｕは、表面酸化被膜が形成されないため表面活性化処理が容易である。

このようなウェハ積層体１を、スクライブラインＳ_１、Ｓ_２に沿ってダイシングすることにより、図２に示す固体撮像素子１１（半導体装置）が製造される。
固体撮像素子１１は、ウェハ１Ａが切り離されたチップ１１Ａと、ウェハ１Ｂが切り離されたチップ１１Ｂとが、各電極２Ａ、２Ｂおよび接合部１５によって接合された構造を有する。すなわち、チップ１１Ａの内面を構成する表面ｓ_Ａと、チップ１１Ｂの内面を構成する表面ｓ_Ｂとは、それぞれ、ウェハ積層体１から切断された表面酸化膜３ａの表面によって形成されている。また、チップ１１Ａ、１１Ｂの外周には、ダイシングによる切断面Ｃ_Ａ、Ｃ_Ｂが形成されている。
接合部１５は、ウェハ積層体１がスクライブラインＳ_１、Ｓ_２に沿って切断され、スクライブラインＳ_１、Ｓ_２よりも広い範囲に形成された接合部５が切断された残りの部分である。このため、接合部１５は、接続電極部２ｂ、２ｅおよび回路部４を囲んで閉じており、表面ｓ_Ａ、ｓ_Ｂ間の空隙部６を封止している。

次に、このような構成の固体撮像素子１１の製造方法について説明する。
図３は、本発明の実施形態の半導体装置の製造方法の工程フローを示すフローチャートである。図４は、本発明の実施形態の半導体装置の製造方法の第１のウェハ形成工程および第２のウェハ形成工程の工程フローを示すフローチャートである。図５（ａ）、（ｂ）、（ｃ）は、本発明の実施形態の半導体装置の製造方法における第１のウェハ形成工程の模式的な工程説明図である。図６（ａ）、（ｂ）、（ｃ）は、本発明の実施形態の半導体装置の製造方法における第１のウェハ形成工程の図５（ｃ）に続く工程の模式的な工程説明図である。図７（ａ）、（ｂ）、（ｃ）は、本発明の実施形態の半導体装置の製造方法における第２のウェハ形成工程の模式的な工程説明図である。図８（ａ）、（ｂ）、（ｃ）は、本発明の実施形態の半導体装置の製造方法における第２のウェハ形成工程の図７（ｃ）に続く工程の模式的な工程説明図である。図９は、本発明の実施形態の半導体装置の製造方法におけるウェハ接合工程の模式的な工程説明図である。図１０は、ウェハの押圧時の変形の様子を示す模式図である。

固体撮像素子１１を製造するには、図３に示すように、ウェハ積層体形成工程Ｓ１、およびダイシング工程Ｓ２を、この順に行う。

ウェハ積層体形成工程Ｓ１は、ウェハ積層体１を形成する工程であり、ウェハ１Ａを形成する第１のウェハ形成工程Ｓ１１と、ウェハ１Ｂを形成する第２のウェハ形成工程Ｓ１２と、ウェハ１Ａ、１Ｂを接合してウェハ積層体１を形成するウェハ接合工程Ｓ１３とを備える。
ただし、第１のウェハ形成工程Ｓ１１と、第２のウェハ形成工程Ｓ１２との順序はこれに限定されるものではなく、逆の順序で行ってもよいし、それぞれを並行して行ってもよい。

第１のウェハ形成工程Ｓ１１は、図４に示すように、回路形成工程Ｓ２１、酸化膜被膜工程Ｓ２２、埋め込み穴部形成工程Ｓ２３、埋め込み電極部形成工程Ｓ２４、表面平坦化工程Ｓ２５、および接続電極部形成工程Ｓ２６を備える。

回路形成工程Ｓ２１は、図５（ａ）に示すように、シリコンウェハからなる基板部１ａの表面に層間酸化膜３ｂおよび配線を積層させて複数の回路４Ａを形成する工程である。ただし、図５（ａ）では、１つの固体撮像素子１１に対応する回路４Ａのみを図示している（以下の図面も同様）。
回路４Ａは、周知の半導体製造プロセスを用いて形成する。
すなわち、基板部１ａ上に必要な回路構成に対応する拡散層（図示略）を形成した後、層間酸化膜３ｂの形成、パターニング、エッチング、ビア４ｂおよび配線４ａの形成、といったプロセスを繰り返して多層回路を形成する。
このとき、回路４Ａが形成されたウェハの表面には、層間酸化膜３ｂの最表層である表面ｓ_３ｂと、一部の配線４ａとが露出されている。
以上で、回路形成工程Ｓ２１が終了する。

次に、酸化膜被膜工程Ｓ２２を行う、本工程は、回路４Ａが形成されたウェハの表面に表面酸化膜３ａを形成する工程である。
すなわち、図５（ｂ）に示すように、プラズマＣＶＤ法等によって、表面ｓ_３ｂおよび露出された配線４ａ上に、表面酸化膜３ａを形成し、表面ｓ_３ｂおよび露出された配線４ａを被覆する。これにより、ウェハの最表面は、表面酸化膜３ａの表面ｓ_３ａ１で構成される。
以上で、酸化膜被膜工程Ｓ２２が終了する。

次に、埋め込み穴部形成工程Ｓ２３を行う。本工程は、配線４ａに重なる表面酸化膜３ａをエッチングして電極２Ａの一部である埋め込み電極部２ａを埋め込むための埋め込み穴部１２ａを形成する工程である。
埋め込み穴部１２ａの形状は、埋め込み電極部２ａの外形に対応する穴形状であり、表面ｓ_３ａ１から埋め込み電極部２ａが電気的に接続する配線４ａの表面に到るまで表面酸化膜３ａを貫通している。すなわち、埋め込み穴部１２ａは、配線４ａ上の円筒状の開口を形成している。本実施形態では、埋め込み穴部１２ａは、直径Ｄ_２Ａの円筒穴からなる。
また、埋め込み穴部１２ａは、その中心が埋め込み電極部２ａの形成位置の中心に合致する位置に形成される。
なお、本実施形態では一例として、電極２Ａが層間酸化膜３ｂの最表層に形成された配線４ａに接続するものとして説明するが、層間酸化膜３ｂの中間部に配置された配線４ａと直接接続するようにしてもよい。この場合、表面酸化膜３ａに加えて、配線４ａに到達するまでの間の層間酸化膜３ｂもエッチングする。
本工程におけるエッチング方法は、表面酸化膜３ａをエッチングできれば特に限定されない。例えば、埋め込み穴部１２ａのパターンニングは、ホトリソグラフィで行い、エッチングに関しては、ウエットエッチング、ドライエッチング、ミリング方法などで行うことが可能である。
以上で、埋め込み穴部形成工程Ｓ２３が終了する。

次に、埋め込み電極部形成工程Ｓ２４を行う。本工程は、図６（ａ）に示すように、埋め込み穴部１２ａに金属Ｍ_１を充填して、電極２Ａの一部を構成する埋め込み電極部２ａを形成する工程である。
金属Ｍ_１の充填方法としては、例えば、電解メッキ法、無電解メッキ法、スパッタ法、ＣＶＤ（化学気相成長）法、蒸着法などを挙げることができる。
本実施形態では、埋め込み電極部２ａの材質としてＮｉを採用しているため、金属Ｍ_１としてＮｉを充填する。このようにして、必要な高さまで充填を続ければ埋め込み電極部２ａが形成される。ただし、本実施形態では、接続電極部２ｂの高さのばらつきを低減して、略均等な高さに形成するため、表面平坦化工程Ｓ２５を備える。このため、本工程では、埋め込み電極部２ａが埋め込み穴部１２ａの上方に突出し、表面ｓ_３ａ１を超えて盛り上がるように充填する。これにより、金属Ｍ_１が埋め込み穴部１２ａ全体に確実に充填される。
以上で、埋め込み電極部形成工程Ｓ２４が終了する。表面ｓ_３ａ１から突出する表面ｓ_２ａ１が形成される。

次に、表面平坦化工程Ｓ２５を行う。本工程は、表面酸化膜３ａおよび埋め込み電極部形成工程Ｓ２４で形成した埋め込み電極部２ａの表面ｓ_３ａ１、ｓ_２ａ１を研磨加工により平坦化する工程である。
すなわち、図６（ｂ）に示すように、表面ｓ_３ａ１と、表面ｓ_３ａ１から突出された埋め込み電極部２ａとを研磨加工して、互いに略整列させる（整列する場合も含む）。これにより、表面酸化膜３ａの表面ｓ_３ａ２と、これに略整列する埋め込み電極部２ａの表面_２ａ２とが形成される。
ここで、「略」整列すると述べたのは、表面酸化膜３ａと金属Ｍ_１との耐研磨性の違いにより、埋め込み電極部２ａの研磨後の表面ｓ_２ａ２が、表面ｓ_３ａ２に対する凸部または凹部になる可能性があるためである。発生する凹凸量は、表面酸化膜３ａ、金属Ｍ_１の材質、埋め込み電極部２ａの大きさ、研磨条件等によって決まるため、例えば、予め実験を行うなどして精度よく推定することが可能である。また、凹凸量は実測することも可能である。
研磨加工方法としては、特に限定されないが、例えば、ケミカル・メカニカル・ポリッシュ（ＣＭＰ）、バイト切削とＣＭＰとを両方を用いる方法などの例を挙げることができる。本実施形態では、ＣＭＰを採用している。
以上で、表面平坦化工程Ｓ２５が終了する。

次に、接続電極部形成工程Ｓ２６を行う。本工程は、図６（ｃ）に示すように、表面平坦化工程Ｓ２５で形成された埋め込み電極部２ａの表面ｓ_２ａ２に金属にＭ_２よる層膜を形成して、表面酸化膜３ａから突出する位置に電極２Ａの他部分を構成する接続電極部２ｂを形成する工程である。
本実施形態では、金属Ｍ_２として、Ａｕを採用している。
金属Ｍ_２の成膜方法としては、微小な膜厚を有する層膜を形成することができれば特に限定されない。特に好適な成膜方法としては、例えば、無電解メッキ法、スパッタ法、ＣＶＤ（化学気相成長）法、蒸着法などを挙げることができる。
接続電極部２ｂとして必要な突出量は予め決まっているため、本工程における成膜量は、表面ｓ_３ａ２に対する表面ｓ_２ａ２の凹凸量に応じて適宜設定することができる。
以上で、接続電極部形成工程Ｓ２６が終了する。
このようにして、ウェハ１Ａが形成され、第１のウェハ形成工程Ｓ１１が終了する。

次に、図３に示すように、第２のウェハ形成工程Ｓ１２を行う。本工程は、上記第１のウェハ形成工程Ｓ１１が、回路４Ａ、電極２Ａを形成するのに対して、回路４Ｂ、電極２Ｂを形成する点が異なるのみで、上記記第１のウェハ形成工程Ｓ１１と略同様にして行うことができる。
すなわち、第２のウェハ形成工程Ｓ１２は、図４に示すように、上記第１のウェハ形成工程Ｓ１１と略同様の回路形成工程Ｓ２１、酸化膜被膜工程Ｓ２２、埋め込み穴部形成工程Ｓ２３、埋め込み電極部形成工程Ｓ２４、表面平坦化工程Ｓ２５、および接続電極部形成工程Ｓ２６を備える。
以下、上記第１のウェハ形成工程Ｓ１１と異なる点を中心に説明する。

第２のウェハ形成工程Ｓ１２における回路形成工程Ｓ２１は、図７（ａ）に示すように、回路４Ａに代えて、回路４Ｂを形成する点のみが異なる。

次に行う第２のウェハ形成工程Ｓ１２における酸化膜被膜工程Ｓ２２は、図７（ｂ）に示すように、第１のウェハ形成工程Ｓ１１における酸化膜被膜工程Ｓ２２と同様な工程である。

次に行う第２のウェハ形成工程Ｓ１２における埋め込み穴部形成工程Ｓ２３は、図７（ｃ）に示すように、第１のウェハ形成工程Ｓ１１における酸化膜被膜工程Ｓ２２で形成する埋め込み穴部１２ａに代えて、埋め込み穴部１２ｄを形成する点のみが異なる。
埋め込み穴部１２ｄの形状は、埋め込み電極部２ｄの外形に対応する穴形状であり、表面ｓ_３ａ１から埋め込み電極部２ｄが電気的に接続する配線４ａの表面に到るまで表面酸化膜３ａを貫通している。すなわち、埋め込み穴部１２ｄは、配線４ａ上の円筒状の開口を形成している。本実施形態では、埋め込み穴部１２ｄは、直径Ｄ_２Ｂの円筒穴からなる。
また、埋め込み穴部１２ｄは、その中心が埋め込み電極部２ｄの形成位置の中心に合致する位置に形成される。また、埋め込み穴部１２ｄが、最表層以外の配線４ａ上に設けられてもよいことは、第１のウェハ形成工程Ｓ１１における酸化膜被膜工程Ｓ２２と同様である。

続けて行う第２のウェハ形成工程Ｓ１２における埋め込み電極部形成工程Ｓ２４、表面平坦化工程Ｓ２５、および接続電極部形成工程Ｓ２６では、埋め込み電極部２ａ、接続電極部２ｂに代えて、埋め込み電極部２ｄ、接続電極部２ｅが形成される点が異なる。
すなわち、埋め込み電極部形成工程Ｓ２４では、図８(ａ)に示すように、埋め込み穴部１２ｄに金属Ｍ_１を充填して、表面酸化膜３ａの表面ｓ_３ａ１上に表面ｓ_２ｄ１が突出する埋め込み電極部２ｄを形成する。
また、表面平坦化工程Ｓ２５では、図８(ｂ)に示すように、研磨加工を行って、表面酸化膜３ａおよび埋め込み電極部２ｄの平坦化を行い、埋め込み電極部２ｄ上に、表面酸化膜３ａの表面ｓ_３ａ２と略整列する表面ｓ_２ｄ２を形成する。
また、接続電極部形成工程Ｓ２６では、図８(ｃ)に示すように、埋め込み電極部２ｄの表面ｓ_２ｄ２上に金属Ｍ_２によって接続電極部２ｅを成膜する。
このようにして、ウェハ１Ｂが形成され、第２のウェハ形成工程Ｓ１２が終了する。

次に、ウェハ接合工程Ｓ１３を行う。本工程は、ウェハ１Ａとウェハ１Ｂとの積層体を形成する工程である。本実施形態では、ウェハ１Ａにおける接続電極部２ｂの電極表面２ｃ、表面酸化膜３ａの表面ｓ_３ａ２と、ウェハ１Ｂにおける接続電極部２ｅの電極表面２ｆ、表面酸化膜３ａの表面ｓ_３ａ２とに、それぞれ表面活性化処理を施した後に、それぞれを互いに当接させて表面活性化接合させることにより、ウェハ１Ａ、１Ｂを接合して、ウェハ積層体１を形成する。

まず、ウェハ１Ａ、１Ｂにおける電極表面２ｃ、表面ｓ_３ａ２と、電極表面２ｆ、表面ｓ_３ａ２とを、真空状態で表面活性化処理する。
表面活性化方法としては、例えば、イオンガンビーム法やプラズマ照射法などを採用することができる。ここで、表面酸化膜３ａにおける表面活性化範囲は、表面酸化膜３ａの全面であってもよいが、少なくとも接合を行う部位が表面活性化されていればよい。
これにより、電極表面２ｃ、表面ｓ_３ａ２、電極表面２ｆ、表面ｓ_３ａ２上の不純物や被膜などが除去され、表面活性化される。

次に、図９に示すように、それぞれ表面活性化されたウェハ１Ａ、１Ｂを、真空チャンバー内で、電極２Ａ、２Ｂ同士が接続電極部２ｂ、２ｅにおいてそれぞれ対向する位置関係に配置する。
そして、ウェハ１Ａ、１Ｂを対向間隔が狭まるように移動して、電極表面２ｃ、２ｆを互いに当接させる。このとき、電極表面２ｆの直径Ｄ_２Ｂは、電極表面２ｃの直径Ｄ_２Ａよりも小さいため、±Δ（＝Ｄ_２Ａ−Ｄ_２Ｂ／２）の範囲内の位置誤差であれば、電極表面２ｃ、２ｆの間の接触面積は同一となり良好な電気的接続が可能である。
また、この範囲内の位置誤差であれば、接続電極部２ｅが埋め込み電極部２ｄの領域外にはみ出すことがないため、隣り合う他の接続電極部２ｂと接触してショートするおそれもない。

次に、図１０に示すように、押圧治具Ｐなどを用いてウェハ１Ａ、１Ｂの対向方向に押圧力を加えることにより、接続電極部２ｂ、２ｅが表面活性化接合される。
また、このときの押圧力により、隣り合う電極２Ａ、２Ｂの中間部において、それぞれの表面酸化膜３ａも当接され、表面活性化接合され、図１（ａ）に示すような接合部５が形成される。
以上で、ウェハ接合工程Ｓ１３が終了する。
このようにして、ウェハ積層体１を製造され、ウェハ積層体形成工程Ｓ１が終了する。

ウェハ接合工程Ｓ１３におけるウェハ１Ａ、１Ｂの押圧方法については、接続電極部２ｂ、２ｅ、および表面酸化膜３ａ同士がそれぞれ表面活性化接合されれば、特に限定されない。
本発明者が鋭意研究したところ、例えば、図１０に示すように、平板状の押圧治具Ｐによってウェハ１Ａ、１Ｂを積層方向に均一に押圧するだけで、図示二点鎖線で示すように、対向方向に凸状に変形し、少なくとも中間領域の一部において表面酸化膜３ａ同士が当接して接合される。その際の押圧力は、表面活性化された接続電極部２ｂ、２ｅ同士を接合させるために必要な押圧力と同様の押圧力でも可能であった。

板状部１０Ａ（１０Ｂ）の変形を促進するために、スクライブラインＳ_１、Ｓ_２上で押圧力が大きくなるように、不均一な押圧を行うことも可能である。ただし、この場合、各接続電極部２ｂ、２ｅの間に接合不良が起きないように、回路部４ごとに接続電極部２ｂ、２ｅに作用する押圧力は均一にする必要がある。また、板状部１０Ａ（１０Ｂ）が変形しすぎる結果、回路４Ａ、４Ｂ内の応力やひずみが許容限度を超えてしまうことがないようにする必要がある。
このため、より好ましいのは、平板状の押圧治具Ｐで均一に押圧し、ウェハ１Ａ、１Ｂの形状条件を、押圧時、表面酸化膜３ａ同士が当接するように設定しておくことである。
例えば、板状部１０Ａ（１０Ｂ）の剛性が変えられない場合は、よりたわみやすくなるように、スクライブラインＳ_１、Ｓ_２を挟んで互いに隣り合う位置関係にある接続電極部２ｂ（２ｅ）の間の隣接方向の距離ｄ、すなわち板状部１０Ａ（１０Ｂ）のスパン、を大きくすればよい。
また、接続電極部２ｂ、２ｅ間の隣接方向の距離ｄが変えられない場合には、表面酸化膜３ａからの接続電極部２ｂ、２ｅの突出量ｈを板状部１０Ａ（１０Ｂ）の変形量と合う量に設定することにより、表面酸化膜３ａ同士を当接させることができる。

次に、ダイシング工程Ｓ２を行う。本工程は、ウェハ積層体１をダイシングする工程であり、本実施形態では、スクライブラインＳ_１、Ｓ_２に沿って、ウェハ１Ａ、１Ｂのそれぞれの表面酸化膜３ａが接合された接合部５の領域の内側でダイシングする。
ダイシング方法としては、ダイシングブレードを用いる方法などの周知のダイシング方法を採用することができる。例えば、ウェハ間に樹脂接着剤を充填する従来技術では、レーザ照射によって劈開するダイシング方法を用いることができないが、本実施形態では、ウェハ１Ａ、１ＢがスクライブラインＳ_１、Ｓ_２において接合部５によって一体化されているため、レーザ照射によって劈開する、またはアブレーションによるダイシング方法も好適である。
ダイシングを行うと、例えば、ダイシングブレードの幅やレーザ照射によるスクライブなどによって、スクライブラインＳ_１、Ｓ_２の領域の全部または一部が積層方向に除去される。これにより、図２に示すように、ウェハ１Ａが切り離されたチップ１１Ａと、ウェハ１Ｂが切り離されたチップ１１Ｂとの側面には、ダイシング手段による切断面Ｃ_Ａ、Ｃ_Ｂが形成され、固体撮像素子１１が切り離される。
以上で、ダイシング工程Ｓ２が終了する。
このようにウェハ積層体１をダイシングすることにより、固体撮像素子１１（半導体装置）が製造される。

本実施形態では、のダイシング工程Ｓ２では、ウェハ積層体１において、スクライブラインＳ_１、Ｓ_２の領域およびその周囲に接合部５が形成されているため、板状部１０Ａ（１０Ｂ）はダイシングの前後において一体化されている。
このため、例えば、板状部１０Ａ（１０Ｂ）が互いに離間して積層されている場合に、ダイシングによって発生しやすいチッピングを防止することができる。
また、ダイシングによって接合部５の一部が除去されても、本実施形態では、図２に示すように、接合部５の他の部分が、固体撮像素子１１において、接合部１５として残存している。
このため、チップ１１Ａ、１１Ｂは、内部では、電極２Ａ、２Ｂによって接合され、電極２Ａ、２Ｂの近傍の各表面酸化膜３ａは積層方向に離間されて空隙部６が形成されるが、外周部は接合部１５が形成されているため、全周にわたって封止されている。
このため、空隙部６を有していても、固体撮像素子１１内に外部から水分等が侵入することが防止される。

このように、本実施形態のウェハ積層体１および固体撮像素子１１によれば、積層されたウェハ１Ａ、１Ｂ間に接着剤を充填することのない簡素な構成であっても、ダイシング時のチッピングと、水分の侵入とを防止することができる。
すなわち、ダイシングの前に接着剤を充填する必要がないため、ウェハ１Ａ、１Ｂを貼り合わせる際、板状部１０Ａ（１０Ｂ）が接合しないように作業を行う必要がない。このため作業性がよい。また、接着剤を充填する工程を省略できるため、製造コストを低減できる。このため、ウェハ積層体１および固体撮像素子１１を安価に製造することができる。

本実施形態では、接続電極部２ｂ、２ｄを成膜して形成するため、成膜条件により、表面ｓ_３ａ２からの突出量ｈが微小となり、かつ均等な大きさに容易に制御することができる。このため、板状部１０Ａ、１０Ｂの間隔２ｈが微小かつ均等な間隔になるため、押圧力を低減しても、接合部５を確実に形成することができる。
また、成膜により形成される電極表面２ｃ、２ｆは、平坦化された表面ｓ_２ａ２、ｓ_２ｄ２上に成膜されるため、滑らかな表面が得られ、小さな押圧力によって容易に表面活性化接合させることが可能である。
これらが相まって、板状部１０Ａ、１０Ｂの変形量や、回路部４における内部応力を抑制できるため、固体撮像素子１１へのダメージを低減することができる。
また、本実施形態では、ウェハ接合工程Ｓ１３において、加熱を行わないため、固体撮像素子１１の回路部４への熱的負荷が発生せず、熱的ダメージによる素子不良などを防止することができる。

また、本実施形態では、接続電極部２ｂよりも電極サイズが小さい接続電極部２ｅを当接させて押圧することで接合している。このため、接続電極部２ｂ同士を押圧する場合に比べると、押圧荷重が小さくても、当接部では点接触に近い接触状態になって圧力が高まる。この結果、接触不良が起こりにくく、接合に要する時間も少なくて済む。

また、本実施形態では、電極２Ａ（２Ｂ）を埋め込み電極部２ａ（２ｄ）および接続電極部２ｂ（２ｅ）で構成し、接続電極部２ｂ（２ｅ）を埋め込み電極部２ａ（２ｄ）に比べて薄層としている。これにより、配線４ａとの接続は安価なＮｉ、電極同士の接合は表面活性化接合の接合性に優れるＡｕというように、金属を使い分けることが可能になる。例えば、本実施形態の構成によれば、Ａｕによって優れた接合特性が得られるとともに、電極２Ａ（２Ｂ）をすべてＡｕで構成した場合に比べて、安価な構成とすることができる。

なお、上記の実施形態の説明では、ウェハ１Ａ、１Ｂを接合する際、加熱せずに、対向方向に押圧することで、表面活性化接合を行う場合の例で説明したが、当接、押圧を行う際に、当接部およびその近傍を加熱してもよい。この場合、加熱により、表面活性が高められるため、より接合しやすくなる。
また、当接部の加熱によって表面活性化接合される場合には、ウェハ１Ａ、１Ｂに押圧力を低減しても良い。

また、上記の実施形態の説明では、ウェハ１Ａ、１Ｂを接合する際、表面活性化接合を行う場合の例で説明したが、はんだ接合を行ってもよい。はんだ接合をする場合は、搭載デバイスに熱的ダメージ考慮した加熱温度の範囲で加熱接合を行っても良い。
また、このように表面活性化接合を行わない場合には、接合部１５が形成されないため、ウェハ１Ａ、１Ｂの間に適宜充填剤を充填して封止状態を形成してもよい。

また、上記の実施形態の説明では、平坦化工程において、埋め込み電極部２ａ（２ｄ）および表面酸化膜３ａを研磨する場合の例で説明したが、表面酸化膜３ａからの突出する部分の埋め込み電極部２ａ（２ｄ）を平坦化できれば、埋め込み電極部２ａ（２ｄ）のみを研磨するようにしてもよい。

また、上記の実施形態の説明では、平坦化工程を設ける場合の例で説明したが、電極２Ａ、２Ｂ同士の接合に支障がない程度の寸法に、各電極２Ａ（２Ｂ）の表面の高さを揃えることができれば、平坦化工程は省略することができる。

また、上記各実施形態の説明では、ウェハ積層体１は、ウェハ１Ａ、１Ｂが貼り合わされた場合の例で説明したが、ウェハ積層体１は、ウェハ１Ａ、１Ｂ以外の回路形成済みのウェハ、もしくはウェハ１Ａ、１Ｂ以外に電極同士が接合されたウェハ対を含んだ３層以上の積層体としてもよい。

また、上記に説明したすべての構成要素は、本発明の技術的思想の範囲で適宜組み合わせを代えたり、削除したりして実施することができる。

１ ウェハ積層体
１Ａ ウェハ（互いに対向するウェハのうちの一方、第１のウェハ）
１Ｂ ウェハ（互いに対向するウェハのうちの他方、第２のウェハ）
２ａ、２ｄ 埋め込み電極部
２ｂ、２ｅ 接続電極部
２Ａ、２Ｂ 電極
３ａ 表面酸化膜（酸化膜）
３ｂ 層間酸化膜
４ 回路部
４ａ 配線
４Ａ、４Ｂ 回路
５、１５ 接合部
６ 空隙部
１０Ａ、１０Ｂ 板状部
１１ 固体撮像素子（半導体装置）
１１Ａ、１１Ｂ チップ
１２ａ 埋め込み穴部
Ｐ 押圧治具
Ｓ１ ウェハ積層体形成工程
Ｓ２ ダイシング工程
Ｓ１１ 第１のウェハ形成工程
Ｓ１２ 第２のウェハ形成工程
Ｓ１３ ウェハ接合工程
Ｓ２１ 回路形成工程
Ｓ２２ 酸化膜被膜工程
Ｓ２３ 埋め込み穴部形成工程
Ｓ２４ 埋め込み電極部形成工程
Ｓ２５ 表面平坦化工程
Ｓ２６ 接続電極部形成工程

Claims (13)

1. 複数の回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体であって、
   前記複数のウェハのうち互いに対向する少なくとも一対は、
   互いの対向面にそれぞれ酸化膜を備え、
   前記電極は、
   前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、
   該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられた接続電極部と、を備え、
   前記互いに対向する少なくとも一対のウェハは、前記接続電極部において互いに接合されている
   ことを特徴とするウェハ積層体。
2. 前記接続電極部は、
   前記互いに対向するウェハのうちの一方に設けられた接続電極部の電極サイズが、前記互いに対向するウェハのうちの他方に設けられた接続電極部の電極サイズより小さい
   ことを特徴とする請求項１に記載のウェハ積層体。
3. 前記埋め込み電極部の他端が、前記酸化膜の表面と同じ高さもしくは前記酸化膜の内部側に形成され、
   前記接続電極部のみが、前記酸化膜から突出されている
   ことを特徴とする請求項１または２に記載のウェハ積層体。
4. 前記互いに対向する少なくとも一対のウェハは、
   前記回路のそれぞれの外周側において少なくとも前記回路部を切り離すスクライブラインを含む領域で、前記酸化膜が互いに接合されている
   ことを特徴とする請求項１〜３のいずれか１項に記載のウェハ積層体。
5. 回路と、該回路に電気的に接続された電極とを有するチップが積層された半導体装置であって、
   前記複数のチップのうち互いに対向する少なくとも一対は、
   互いの対向面にそれぞれ酸化膜を備え、
   前記電極は、
   前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、
   該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられた接続電極部と、を備え、
   前記互いに対向する少なくとも一対のチップは、前記接続電極部において接合されているとともに、前記回路の外側において前記酸化膜が互いに接合されている
   ことを特徴とする半導体装置。
6. 複数の回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体を形成するウェハ積層体形成工程と、前記ウェハ積層体をダイシングするダイシング工程とを有する半導体装置の製造方法であって、
   前記ウェハ積層体形成工程は、
   前記複数の回路と、該複数の回路を被覆する酸化膜とを有し、前記電極が、前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられた接続電極部と、を有する第１のウェハを形成する第１のウェハ形成工程と、
   前記複数の回路と、該複数の回路を被覆する酸化膜とを有し、前記電極が、前記酸化膜に埋め込まれ一端が前記回路の配線と電気的に接続された埋め込み電極部と、該埋め込み電極部の他端に積層され前記酸化膜よりも突出する位置に設けられ、前記第１のウェハの接続電極部と対向可能な位置に形成された接続電極部と、を有する第２のウェハを形成する第２のウェハ形成工程と、
   前記第１のウェハと前記第２のウェハとそれぞれの接続電極側で互いに対向させ、それぞれの前記接続電極部において互いに接合して、前記ウェハ積層体の少なくとも一部を構成する前記第１のウェハと前記第２のウェハとの積層体を形成するウェハ接合工程と、
   を備える
   ことを特徴とする半導体装置の製造方法。
7. 前記第１のウェハおよび前記第２のウェハのうちの一方の接続電極部の電極サイズは、
   前記第１のウェハおよび前記第２のウェハのうちの他方の接続電極部の電極サイズよりも小さい
   ことを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第１のウェハ形成工程および前記第２のウェハ形成工程は、
   それぞれウェハの表面に層間酸化膜および配線を積層させて前記複数の回路を形成する回路形成工程と、
   前記回路が形成されたウェハの表面に酸化膜を形成する酸化膜被覆工程と、
   前記配線に重なる前記酸化膜をエッチングして前記電極の一部を埋め込むための埋め込み穴部を形成する埋め込み穴部形成工程と、
   前記埋め込み穴部に金属を充填して、前記電極の一部を構成する埋め込み電極部を形成する埋め込み電極部形成工程と、
   前記埋め込み電極部の表面に金属による層膜を形成して、前記酸化膜から突出する位置に前記電極の他部分を構成する接続電極部を形成する接続電極部形成工程と、
   を備える
   ことを特徴とする請求項６または７に記載の半導体装置の製造方法。
9. 前記埋め込み電極部形成工程と前記接続電極形成工程との間に、
   前記酸化膜および前記埋め込み電極部の表面を研磨加工により平坦化する表面平坦化工程を備える
   ことを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記ウェハ接合工程では、
    前記第１のウェハおよび前記第２のウェハのそれぞれの前記接続電極部および前記酸化膜に表面活性化処理を施した後に互いに当接させて表面活性化接合させる
    ことを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
11. 前記ウェハ接合工程では、
    接合させる部位を加熱してから接合させる
    ことを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記ウェハ接合工程では、
    前記第１のウェハおよび前記第２のウェハを、それぞれの前記接続電極部と反対側のウェハ表面全域を押圧して接合させる
    ことを特徴とする請求項６〜１１のいずれか１項に記載の半導体装置の製造方法。
13. 前記ダイシング工程では、
    前記第１のウェハおよび前記第２のウェハのそれぞれの前記酸化膜が接合された領域の内側でダイシングすることを特徴とする請求項６〜１２のいずれか１項に記載の半導体装置の製造方法。

Images