KR20060052664A - 프린트 배선판 - Google Patents

프린트 배선판 Download PDF

Info

Publication number
KR20060052664A
KR20060052664A KR1020057018575A KR20057018575A KR20060052664A KR 20060052664 A KR20060052664 A KR 20060052664A KR 1020057018575 A KR1020057018575 A KR 1020057018575A KR 20057018575 A KR20057018575 A KR 20057018575A KR 20060052664 A KR20060052664 A KR 20060052664A
Authority
KR
South Korea
Prior art keywords
resistance element
resistance
printed wiring
wiring board
insulating layer
Prior art date
Application number
KR1020057018575A
Other languages
English (en)
Other versions
KR100736665B1 (ko
Inventor
키요타카 쯔카다
토시마사 이와타
테루마사 니노마루
타카미치 수기우라
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20060052664A publication Critical patent/KR20060052664A/ko
Application granted granted Critical
Publication of KR100736665B1 publication Critical patent/KR100736665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

프린트 배선판에 있어서, 절연층(11,12); 금속을 주성분으로 하고, 일방측(-Z방향측)의 표면에 있어서 0.5~5㎛의 산술 평균 높이의 표면 거칠기를 가짐과 아울러, 그 산술 평균 높이의 5~50%의 평균 두께를 갖고, 절연층(11)의 일방측의 표면 부근에 매립되고, 일방측의 표면이 절연층(11)의 일방측의 표면과 함께 도체 패턴 배선면을 형성하는 1개 이상의 저항소자(311,312); 및 상기 도체 패턴 배선면 상에 형성되고, 저항소자(311,312)의 단자부와 접속된 도체 패턴(351,352)을 구비한다. 이 구성에 의해, 폭넓은 저항치 범위에서 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 제공할 수 있다.

Description

프린트 배선판{PRINTED WIRING BOARD}
본 발명은, 프린트 배선판에 관한 것으로서, 보다 상세하게는, 저항소자가 내장된 프린트 배선판에 관한 것이다.
종래부터, 저항소자를 내장한 프린트 배선판이 실용화되어 있다. 이러한 프린트 배선판에 내장되는 저항소자로서는, 저항소자가 스크린인쇄에 의해 형성된 것, 에칭에 의해 형성된 것 및 도금법에 의해 형성된 것이 있다.
스크린인쇄에 의해 형성되는 저항소자는, 예컨대 이하와 같이 하여 형성된다(특허문헌1 참조). 우선, 절연체 재료층 및 도체 재료층을 적층한 후, 포토 에칭법에 의해 절연체 재료층 상에 원하는 도체 패턴을 형성한다. 계속해서, 절연체 재료층에 형성된 소정의 도체 패턴간에 언더코팅(under coat)층을 형성한다. 그리고, 언더코팅층 및 그 언더코팅층에 인접하는 도체 패턴의 단부 상에 카본 페이스트를 스크린인쇄하고, 저항소자를 배치한다. 이렇게 해서, 프린트 배선판에 내장되는 저항소자가 형성된다(이하, 「종래예1」이라 함). 또한, 언더코팅을 형성하지 않고, 직접 수지에 페이스트를 도포하는 방법도 있다.
또한, 스크린인쇄에 의해 형성되는 저항소자의 형성방법으로서, 동박 상에 예컨대 LaB6으로 이루어지는 잉크를 사용한 스크린인쇄에 의해 저항소자를 배치한 후, 동박 상에 있어서 저항소자를 덮도록 하여 절연층을 형성하고, 상기 동박을 에칭하여 원하는 도체 패턴을 형성하는 방법도 알려져 있다(이하, 「종래예」라고 함, 비특허문헌1 참조).
또한, 에칭에 의해 형성되는 저항소자는, 예컨대 이하와 같이 해서 형성된다(특허문헌2 참조). 우선, 절연재료층, 저항재료층 및 도전 재료층을 적층한 후, 도전 재료층 상에, 원하는 저항소자의 형상에 따른 제 1 포토레지스트를 형성하고, 에칭함으로써 도체 재료층의 선택 제거를 행한다. 계속해서, 제 1 포토레지스트를 잔존시킨 채, 에칭함으로써, 도체 재료층에 있어서의 선택 제거된 영역의 저항재료층을 선택 제거한다. 다음에, 제 1 포토레지스트를 박리한 후에, 원하는 도체 패턴의 형상에 따른 제 1 포토레지스트를 형성하고, 에칭함으로써 도체 재료층의 선택 제거를 행한다. 이와 같이 해서, 프린트 배선판에 내장되는 저항소자가 형성된다(이하, 「종래예3」이라 함).
또한, 도금에 의해 형성되는 저항소자는, 예컨대 이하와 같이 해서 형성된다(특허문헌4 참조). 우선, 절연체 재료층 및 도체 재료층을 적층한 후, 포토 에칭법에 의해 절연체 재료층 상에 원하는 도체 패턴을 형성한다. 계속해서, 절연체 재료층에 형성된 소정의 도체 패턴간에, 도금법에 의해 저항소자를 형성한다. 이 저항소자의 형성에 있어서는, 소정의 도체 패턴간에 있어서의 절연층 상 및 상기 소정의 도체 패턴의 단부 상에 도금을 실시한다. 이와 같이 해서, 프린트 배선판에 내 장되는 저항소자가 형성된다(이하, 「종래예4」라고 함).
특허문헌1: 일본 특허공개 평11-4056호 공보
특허문헌2: 일본 특허공개 평4-147695호 공보
특허문헌3: 미국 특허 제6281090호
비특허문헌1: 듀퐁사, “듀퐁 전자재료 프린트 기판 내장 소자",
[online],2002.2.15,[2003년 4월 16일 검색],
인터넷<URL:http://www.dupont.co.jp/m㎝/apri/print/ER.html>
(발명이 해결하고자 하는 과제)
상술한 종래예1~종래예4의 기술은, 모두 간이하게 프린트 배선판에 내장되는 저항소자를 형성할 수 있다라는 관점에서는, 우수한 것이다. 그러나, 종래예1 또는 종래예2와 같이, 스크린인쇄의 기술에 의해 형성된 저항소자(이하, 「인쇄 저항소자 」라고도 함.)는, 인쇄 후에 액상의 페이스트가 유동(流動)하거나, 수지나 접착제 등의 열경화시의 수축에 의해서, 인쇄 저항소자의 두께나 폭이 변동하거나, 번짐에 의해 형상이 변화되거나 하기 쉽고, 그 결과, 저항치를 정밀도 좋게 제어할 수 없다. 또한, 표면처리시에 가해지는 열이나 저항소자 상부에의 프리플레그를 통해서 다른 층을 적층할 때에 가해지는 열이나 압력에 의해서도 저항치가 변화되기 쉽고, 불균일이 커지는 경향이 있다. 또한, 종래예1의 기술에서는 저항소자 내에 수지성분이 남기 때문에, 프린트 배선판에 각종 전자부품이 실장되고, 실제로 사용하고 있는 동안의 기판이나 전자부품 등의 발열에 의해 온도 드리프트가 생기기 쉽고, 안정된 저항치를 유지하는 것이 어렵다. 또한, 종래예2의 기술에서는, LaB6을 고온에서 소결해서 저항소자를 형성하지만, 이 때에 체적 수축이 생기기 쉽다. 이 때문에, LaB6은, 부분적으로는 동박 표면에 밀착할 수 있지만, 충분하게는 동박 표면에 추종하고 있지 않은 경우가 많다. 예컨대, 저항소자를 형성한 후에 가해지는 열이나, 형성 중에 사용하는 산이나 알칼리 등의 약액에 의해서, LaB6과 동박 표면의 접합부의 강도가 저하되기 쉽다. 따라서, 종래예1 또는 종래예2의 기술에서는, 저항소자의 저항치를 원하는 값으로 정밀도 좋게 형성할 수 없었다. 또한, 종래예1 또는 종래예2의 기술에서는, 안정된 저항치를 유지할 수 없었다.
또한, 종래예3에서는, 도체 재료층의 에칭을 2회, 저항재료층의 에칭을 1회의 합계 3회의 에칭을 행하고 있다. 이 종래예3에 있어서는, 도체 재료층에 제1회째의 에칭을 행하여, 저항재료층에 있어서의 저항소자가 되어야 할 영역 이외의 영역 상의 도체층을 제거한 후, 노출된 저항재료층의 영역을 에칭에 의해 제거함으로써, 필요한 저항소자를 형성하고 있다. 그러나, 이 저항재료층의 에칭시에는, 제1회째의 에칭에 의해 제거되지 않았던 도체층 영역 밑에 존재하고, 최종적으로 형성되는 저항소자가 되어야 할 저항소자 재료층의 영역의 측면도 에칭되게 된다. 이 때문에, 최종적으로 형성되는 저항소자의 폭이 감소되어 버렸다.
따라서, 종래예3의 기술에서는, 내장 저항소자의 저항치를 원하는 값으로 정밀도 좋게 형성할 수 있다라고는 말할 수 없었다. 또한, 종래예3에서는, 측면 침식에 의한 저항치의 정밀도 저하보다 큰 정밀도 저하의 요인이 되는 저항소자의 상면에 있어서의 침식을 방지하는 것을 목적으로 하여, 도체 재료층의 제2회째의 에칭시에는, 저항재료를 침식하지 않는 에칭액을 사용하는 것으로 하고 있다. 그러나, 종래예3에 있어서는, 상기와 같은 저항소자의 측면이 에칭에 의해 침식되기 때문에, 높은 저항치를 얻기 위해서 미세한 폭으로 긴 저항소자를 형성하는 것은 어려운 것으로 되어 있었다.
종래예4에서는, 절연층 상 및 도체 패턴 상이라는 단차가 있는 영역에 도금을 실시할 필요가 있다. 여기서, 감광성의 드라이 필름이나 액상의 레지스트 마스크를 라미네이트 또는 도포하고, 포토 에칭에 의해 개구부를 형성한다. 포토 에칭의 노광시에, 도체 패턴과의 단차에 기인하여, 개구부, 특히 절연층 상의 개구부를 충분한 정밀도로 형성하는 것이 어려운 것으로 되어 있었다. 또한, 종래예4의 기술에서는, 도체와 저항소자의 계면이 거의 직각으로 구부려지는 형으로 된다. 이 때문에, 후(後)의 열처리공정이나 실제의 사용시에 열 스트레스가 가해진 경우에, 균열이 생기기 쉽고, 안정된 저항치의 유지가 어려운 것으로 되어 있었다. 또한, 도체 패턴의 간극부에 저항소자를 형성할 필요가 있기 때문에, 저항소자의 형상을 자유롭게 형성하는 것이 곤란하였다.
본 발명은, 상기 사정을 기초로 하여 이루어진 것으로서, 그 목적은, 폭넓은 저항치 범위에서 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
본 발명의 프린트 배선판은, 절연층; 금속을 주성분으로 하고, 일방측의 표면이 거친 면으로 되고, 상기 거친 면이 5~50%의 평균 두께를 가짐과 아울러, 상기 절연층의 상기 일방측의 표면 부근에 매립된 1개 이상의 저항소자; 및 상기 절연층의 상기 일방측의 표면 및 상기 저항소자의 상기 일방측의 표면에 의해 형성되는 도체 패턴 배선면 상에 형성되고, 상기 저항소자 각각의 단자부와 접속된 도체 패턴을 구비하는 프린트 배선판이다.
이 프린트 배선판에서는, 저항소자가, 일방측의 표면이 거칠게 되고, 또한 평균 두께가 상기 일방측의 표면의 산술 평균 높이(Ra)의 5~50%로 되어 있다. 이 때문에, 저항소자의 양단에 접속하는 도체패턴(이하, 「전극」이라고 칭함) 사이에 있어서의, 저항소자에 있어서의 전류 경로의 길이를 확보하면서, 저항소자로서 안정성을 갖는 평균 두께를 확보할 수 있다. 즉, 저저항치의 저항소자를 형성할 경우에는, 저항소자의 평면형상을, 전류 경로의 폭이 넓고, 또한 전류 경로의 길이를 짧은 것으로 함과 아울러, 저항소자의 평균 두께를 저항소자의 일방측의 표면에 있어서의 평균 산술 높이(Ra)의 50%를 상한으로 하여 두껍게 함으로써, 안정성 및 저항치 정밀도가 좋은 저항소자를 형성할 수 있다. 또한, 고저항치의 저항소자를 형성할 경우에는, 저항소자의 평면형상을, 전류 경로의 폭이 좁고, 또한 전류 경로의 길이를 긴 것으로 함과 아울러, 저항소자의 평균 두께를 일방측의 표면에 있어서의 평균 산술 높이(Ra)의 5%를 하한으로 하여 얇게 함으로써, 안정성 및 저항치 정밀도가 좋은 저항소자를 형성할 수 있다.
여기서, 산술 평균 높이(Ra)는, 표면 거칠기의 척도로서 일반적으로 이용되는 것이며, JIS B 0601-2001(IS 04287-1997 준거)에 의해 정의되어 있는 양을 말한다.
또한, 이 프린트 배선판에서는, 저항소자가 절연층의 일방측의 표면 부근에 매립되고, 저항소자의 일방측의 표면이, 절연층의 일방측의 표면과 함께 도체 패턴 배선면을 형성하게 되어 있다. 이 때문에, 상기 도체 패턴 배선면에 동박 등의 도전 재료층을 배치하여, 포토 에칭법 등에 의해 도체 패턴을 형성해도, 저항소자의 측면이 에칭액에 의해 침식될 일은 없다.
또한, 이 프린트 배선판에서는, 저항소자의 평균 두께를, 저항소자의 일방측의 표면 거칠기인 산술 평균 높이(Ra)의 50% 이내로 하고 있으므로, 절연층과의 접속면인 저항소자의 타방측의 표면도 기복을 갖는 것으로 되어 있다. 이 때문에, 저항소자와 절연층은 밀착성 좋게 접속되도록 되어 있다.
또한, 이 프린트 배선판에서는, 저항소자의 일방측의 표면과 전극의 타방측의 표면이 접촉하고 있다. 이 결과, 전극과 저항소자가 큰 면적으로 접속하게 된다. 이 때문에, 열에 의해 프린트 배선판이 신축한 경우에도, 접속을 유지할 수 있다. 또한, 접속부분에서 구부러진다라는 경우가 없으므로, 집중 응력이 가해지기 어려운 구조로 할 수 있다. 이 때문에, 접속 강도의 신뢰성을 향상시킬 수 있다. 또한, 프린트 배선판에 만곡이 생긴 경우에도, 저항소자나 전극이 접속면에서 구부러지는 것을 방지할 수 있다.
따라서, 본 발명의 프린트 배선판에 의하면, 폭넓은 저항치 범위에서 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 실현할 수 있다.
또한, 이 프린트 배선판에서는, 상기 거친 면이, 0.5~5㎛의 산술 평균 높이를 갖고 있다. 이 범위가 되도록 상기 저항소자의 표면을 거칠게 하는 것이 용이하고, 안정성이 좋은 저항소자를 형성할 수 있다.
본 발명의 프린트 배선판에서는, 상기 저항소자의 주성분이 되는 금속은, 니켈, 코발트, 크롬, 인듐, 란탄, 리튬, 주석, 탄탈, 백금, 철, 팔라듐, 바나듐, 티타늄, 및 지르코늄으로 이루어지는 군(群) 중에서 선택되는 1개 이상으로 할 수 있고, 니켈, 크롬 및 철이 특히 바람직하다. 이들 금속을 이용하면, 다양한 저항치를 갖는, 고온에서도 저항치의 변동의 적은 저항소자를 제조할 수 있다.
여기서, 상기 저항소자는, 그 총중량에 대해서, 5~15%의 인을 함유하는 니켈합금으로 형성되는 것으로 할 수 있다.
또한, 본 발명의 프린트 배선판에서는, 상기 저항소자의 상기 일방측 표면에는, 에칭 내성을 갖는 재료로 이루어지는 보호용 피막이 형성되어 있는 것으로 할 수 있다. 이러한 경우에는, 도체 패턴의 형성시에 행해지는 에칭에 의한 저항소자의 일방측의 표면에 있어서의 침식을 저감할 수 있다. 따라서, 더욱 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 실현할 수 있다.
또한, 본 발명의 프린트 배선판에 있어서는, 저항소자는, 도금법, CVD, PVD 등의 각종 방법에 의해 형성할 수 있지만, 치밀하고 강고한 막을 형성할 수 있으므로, 도금법에 의해 형성하는 것이 바람직하다.
(발명의 효과)
이상에서 설명한 바와 같이, 본 발명의 프린트 배선판에 의하면, 폭넓은 저항치 범위에서 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 제공할 수 있다라는 효과를 거둔다.
도 1은, 본 발명에 따른 프린트 배선판의 일실시형태의 개략적인 구성을 나타내는 단면도이다.
도 2A는, 도 1에 있어서의 제 1 및 제 2 저항소자의 형상을 설명하기 위한 도면이다.
도 2B는, 도 1에 있어서의 제 1 저항소자의 형상을 설명하기 위한 도면이다.
도 2C는, 도 1에 있어서의 제 2 저항소자의 형상을 설명하기 위한 도면이다.
도 3A는, 도 1의 프린트 배선판의 제조에 사용되는 제 1 저항소자 모듈의 개략적인 구성을 나타내는 도면이다.
도 3B는, 도 1의 프린트 배선판의 제조에 사용되는 제 2 저항소자 모듈의 개략적인 구성을 나타내는 도면이다.
도 4A는, 도 3A의 저항소자 모듈의 제조공정을 설명하기 위한 도면이다.
도 4B는, 도 3A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 4C는, 도 3A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 5A는, 도 3A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 5B는, 도 3A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면 이다.
도 6A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 도면이다.
도 6B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 6C는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 7A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 7B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 7C는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 8A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 8B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 8C는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 9A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 9B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 10A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 10B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 11A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 또 다른 도면이다.
도 11B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 12A는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 12B는, 도 1의 프린트 배선판의 제조공정을 설명하기 위한 또 다른 도면이다.
도 13A는, 변형예의 프린트 배선판의 제조에 사용되는 제 1 저항소자 모듈의 개략적인 구성을 나타내는 도면이다.
도 13B는, 변형예의 프린트 배선판의 제조에 사용되는 제 2 저항소자 모듈의 개략적인 구성을 나타내는 도면이다.
도 14A는, 도 13A의 저항소자 모듈의 제조공정을 설명하기 위한 도면이다.
도 14B는, 도 13A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도 면이다.
도 14C는, 도 13A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 15A는, 도 13A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 15B는, 도 13A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 15C는, 도 13A의 저항소자 모듈의 제조공정을 설명하기 위한 또 다른 도면이다.
도 16은, 동박(도체 필름)(331)의 표면(33S1)을 나타내는 도면 대용 사진(현미경 사진)이다.
도 17은, 동박(도체 필름)(331)의 단면을 나타내는 도면 대용 사진(현미경 사진)이다.
이하, 본 발명의 일실시형태를, 도 1~도 10을 참조해서 설명한다.
도 1에는, 본 발명의 일실시형태에 따른 프린트 배선판(10)의 구성이 XZ단면도에 의해 나타내어져 있다. 이 프린트 배선판(10)은, 저항소자를 2개 내장한 프린트 배선판이다.
도 1에 나타내어져 있는 바와 같이, 이 프린트 배선판(10)은, (a) 절연층 (11)과, (b) 절연층(11)의 +Z방향측 표면에 형성된, +Z방향을 따라 도체 패턴(21)과 도체 패턴(22U)이 순차적으로 적층되어 형성된 도체 패턴(이하, 「도체 패턴(21,22U)」으로 표기한다)을 구비하고 있다. 여기서, 도체 패턴(21)과 도체 패턴(22U)은 동일한 XY평면형상을 갖고 있다.
또한, 프린트 배선판(10)은, (c) 절연층(11) 및 도체 패턴(21,22U)의 +Z방향측 표면 상에 형성된 절연층(13)과, (d) 절연층(13)의 +Z방향측 표면에 형성된, +Z방향을 따라 도체 패턴(353)과 도체 패턴(25U)이 순차적으로 적층되어 형성된 도체 패턴(이하, 「도체 패턴(353,25U)」으로 표기한다)을 구비하고 있다. 여기서, 도체 패턴(353)과 도체 패턴(25U)은 동일한 XY평면형상을 갖고 있다.
또한, 프린트 배선판(10)은, (e) 절연층(11)의 -Z방향측 표면 부근에 매립된 제 1 저항소자인 저항소자(311)와, (f) 절연층(11)의 -Z방향측 표면과 저항소자(311)의 -Z방향측 표면이 형성하는 패턴 배선면의 -Z방향측이며, 그 패턴 배선면 상에 형성된, -Z방향을 따라 도체 패턴(351)과 도체 패턴(22L)이 순차적으로 적층되어 형성된 도체 패턴(이하, 「도체 패턴(351,22L)」으로 표기한다)과, (g) 절연층(11)의 -Z방향측 표면, 저항소자(311)의 -Z방향측 표면 및 도체 패턴(351,22L)의 -Z방향측 표면에 형성된 절연층(12)을 구비하고 있다. 여기서, 도체 패턴(351)과 도체 패턴(22L)은 동일한 XY평면형상을 갖고 있다.
또한, 프린트 배선판(10)은, (h) 절연층(12)의 -Z방향측 표면 부근에 매립된 제 2 저항소자인 저항소자(312)와, (j) 절연층(12)의 -Z방향측 표면과 저항소자(312)의 -Z방향측 표면이 형성하는 패턴 배선면의 -Z방향측이며, 그 패턴 배선면 상에 형성된, -Z방향을 따라 도체 패턴(352)과 도체 패턴(25L)이 순차적으로 적층되어 형성된 도체 패턴(이하, 「도체 패턴(352,25L)」으로 표기한다)을 구비하고 있다. 여기서, 도체 패턴(352)과 도체 패턴(25L)은 동일한 XY평면형상을 갖고 있다.
또한, 프린트 배선판(10)은, (k) 프린트 배선판(10)을 Z축방향으로 관통하는, 층간 배선을 위한 비어홀(291) 및 비어홀(292)을 구비하고 있다. 이들 비어홀(291) 및 비어홀(292) 각각의 내벽에는 도체층이 형성되고 있고, 또한, 비어홀(291) 및 비어홀(292) 각각의 +Z방향측 단부 및 -Z방향 단부에는 라운드 패턴을 형성하는 도체 패턴이 형성되어 있다. 또한, 비어홀(291) 및 비어홀(292) 각각의 내벽의 도체층과 라운드 패턴을 형성하는 도체 패턴은 전기적으로 도통하고 있다.
또한, 프린트 배선판(10)은, (m) 절연층(13)의 +Z방향측 표면 상 및 도체 패턴(353,25U)의 +Z방향측 표면 상에 형성된 솔더 마스크(27U)와, (n) 절연층(12)의 -Z방향측 표면 상 및 도체 패턴(352,25L)의 +Z방향측 표면 상에 형성된 솔더 마스크(27L)를 구비하고 있다. 또한, 비어홀(291) 및 비어홀(292) 각각의 +Z방향측의 라운 드 패턴 상에는 솔더 마스크(27U)는 형성되지 않고, 또한, 비어홀(291) 및 비어홀(292) 각각의 -Z방향측의 라운드 패턴 상에는 솔더 마스크(27L)는 형성되지 않게 되어 있다.
절연층(11,12,13)의 재료로서는, 에폭시수지, 글래스 크로스(glass cross)에 에폭시수지를 함침시킨 것(이하, 「유리 에폭시」 또는 「프리플레그」라고도 함.), 폴리이미드 등을 사용할 수 있고, 유리 에폭시를 사용하는 것이, 치수안정성, 양산성 및 열안정성의 면에서 바람직하다. 또한, 절연층(11,12,13)은, 상기와 같은 재료로부터 선택되는 동일한 재료를 이용하여 형성해도 되고, 서로 다른 재료를 이용하여 형성해도 된다.
도체 패턴(21,22,23)의 재료로서는, 구리, 알루미늄, 스테인리스 스틸 등의 도체금속을 사용할 수 있고, 가공성의 점에서 구리를 사용하는 것이 바람직하다.
도 2에는, 프린트 배선판(10)의 제조에 사용되는 저항소자(311,312)의 구성이 개략적으로 나타내어져 있다. 여기서, 도 2A에는, 저항소자(31j)(j=1~2) 및 그 주변의 XZ 단면도가, 저항소자(31j)의 표면 거칠기를 강조한 형태로 나타내어져 있다. 또한, 도 2B에는, 고저항치를 갖는 저항소자(311)의 평면형상의 예가 나타내어지고, 도 2C에는, 저저항치를 갖는 저항소자(312)의 평면형상의 예가 나타내어져 있다.
도 2A에 나타내어져 있는 바와 같이, 저항소자(31j)의 +Z방향측 표면 및 -Z 방향측 표면에는 전체면에 걸쳐 기복이 형성되어 있다. 여기서, 저항소자(31j)의 -Z방향측 표면의 산술 평균 높이(Ra)는, 0.5~5㎛의 산술 평균 높이(Ra)로 되어 있다. 그리고, 저항소자(31j)의 Z축방향 두께는, 산술 평균 높이(Ra)의 5~50%로 되어 있다.
이 저항소자(31j)의 주성분이 되는 금속은, 니켈, 코발트, 크롬, 인듐, 란탄, 리튬, 주석, 탄탈, 백금, 철, 팔라듐, 바나듐, 티타늄, 및 지르코늄으로 이루어지는 군 중에서 선택되는 1개 이상으로 하는 것이 바람직하고, 니켈, 크롬 및 철로 하는 것이, 특히 바람직하다. 이것은, 이하의 2개의 이유에 의한 것이다. 첫번째로, 상기 금속은, 200℃ 이상의 고온조건 하에서도 산화되기 어렵다. 둘째로, 이들 금속은, 5μΩ㎝ 이상이라는 비교적 높은 비저항을 갖고 있고(이하, 「고비저항금속(高比抵抗金屬)」이라고도 함), 상기 금속 이외의 금속과도 비교적 용이하게 합금을 만들기 위해, 다양한 비저항을 갖는 것을 얻을 수 있기 때문이다. 예컨대, 구리나 알루미늄 등이라는 5μΩ㎝ 이하의 비저항을 갖는 금속(이하, 「저비저항금속(低高比抵抗金屬)」이라고도 함.)의 합금으로 한 경우, 이들 저비저항금속의 비율을 합금 전체의 10중량% 미만으로 하면, 비저항을 극단적으로 작게 하지 않고 높은 내식성이 얻어진다라는 효과가 얻어진다.
여기서, 저항소자(31j)의 두께를, 산술 평균 높이(Ra)의 5~50%로 하고 있는 것은, 이하의 이유에 의한다. 즉 5% 이상으로 하고 있는 것은, 일반적으로는 두께가 얇은 쪽이 높은 저항을 얻을 수 있지만, 산술 평균 높이(Ra)의 5% 미만의 두께 에서는 강도가 저하되기 때문에, 안정된 저항치를 갖는 전류 경로가 긴 저항소자를 얻을 수 없는 것에 의한다. 또한, 50% 이하로 하고 있는 것은, 50%를 초과하면 거친면 표면에 있어서의 기복이 매립되어 버리기 때문에, 높은 저항을 얻을 수 없을 뿐만 아니라, 절연층(11,12)의 밀착성이 저하되기 때문이다. 또한, 산술 평균 높이를 0.5~50㎛으로 하면, 상술한 저항소자의 표면을 용이하게 거칠게 할 수 있고, 안정성 및 저항 정밀도를 높일 수 있다.
도 2B에 나타내어지는 저항소자(311)의 평면형상의 패턴은, 본 실시형태에서는, 패턴 형성면이 평면인 것으로 했을 때의 패턴 폭이 50㎛, 패턴 길이가 약 100㎜의 지그재그 패턴으로 되어 있다. 또한, 본 실시형태에서는, 저항소자(311)는, Z축방향의 평균 두께로서 0.2㎛을 갖고 있다.
또한, 도 2C에 나타내어지는 저항소자(312)의 평면형상의 패턴은, 본 실시형태에서는, 패턴 형성면이 평면인 것으로 했을 때의 패턴 폭이 100㎛, 패턴 길이가 500㎛의 직사각형 패턴이다. 또한, 본 실시형태에서는, 저항소자(312)는, Z축방향의 평균 두께로서 0.4㎛을 갖고 있다.
상술한 저항소자(31j)는, 도금법, CVD법, PVD법 등에 의해 형성할 수 있지만, 치밀하고 강고한 막의 형성이 가능한 도금법을 사용하는 것이 특히 바람직하다. 도금법에 의한 경우에는, 저항소자(31j)의 조성에 따라 전해 도금 또는 무전해 도금을 적절하게 사용한다. 도금욕은, 상술한 각종 금속 또는 이들을 포함하는 합 금을 복수 용해한 조성의 욕(浴)을 적절하게 조제하여 사용하면 된다.
도금법 중에서도, 니켈 도금욕을 이용하는 방법(이하, 「니켈 도금」이라 함)을 가장 적합하게 사용할 수 있다. 특히, 니켈 도금욕 중에, 금속과 인의 합계 중량에 대하여, 5~15중량%의 인을 첨가해 두는 것이 바람직하다. 인의 함유율을 이 범위로 하는 것은, 인의 함유율이 5중량% 미만에서는, 상기 저항소자에 핀홀이 생기기 쉬워지고, 저항치가 변화되기 쉬워진다. 또한, 니켈 결정간의 결합 강도가 작기 때문에, 열이나 산, 알칼리 등의 약액에 대한 내식성이 저하되는 경향이 있는 것에 의한다. 반대로 15중량%를 초과하면, 니켈 내의 인이 산소에 의해 산화를 받기 쉽게 되고, 고온의 공기분위기 하에서 사용된 경우에는, 저항치가 변화될 우려가 있는 것에 의한다.
다음에, 프린트 배선판(10)의 제조공정에 대해서 설명한다.
우선, 도 3A에 나타내어지는 저항소자 모듈(301) 및 도 3B에 나타내어지는 저항소자 모듈(302)을 제조한다. 여기서, 저항소자 모듈(301)은, (i)지지부재(이하, 「캐리어 부재」 또는 「캐리어」라고 함.)(341)의 +Z방향측 표면에 구리 필름 등의 도체 필름(331)이 적층된 도체 필름 부착 캐리어(361)와, (ii)도체 필름(331)의 +Z방향측 표면 상에 형성된 저항소자(311)를 구비하고 있다. 여기서, 도체 필름(331)의 +Z방향측 표면에는, 산술 평균 높이(Ra)가 소정 값이 되도록 거친면(粗面)화 처리가 실시되어 있다. 도체 필름(331)의 거칠어진 표면(33S1)의 전자현미경 사진을 도 16에 나타낸다.
도체 필름 부착 캐리어(361)는, 지지부재(341)의 +Z방향측 표면 상에 도체 필름(331)을 압착하여 붙여 제조해도 되고, 시판품을 적절하게 선택해서 사용해도 된다. 시판품으로서는, 예컨대, Micro-Thin[미쯔이 긴죠쿠 코우교우(주) 제작], XTR[오린부라스(주) 제작], UTC-Foil(METFOILS사 제작) 등을 들 수 있다. 도체 필름 부착 캐리어(361)의 예로서, Micro-Thin[미쯔이 긴죠쿠 코우교우(주) 제작]의 단면도의 현미경 사진을, 도 17에 나타낸다. 이 도체 필름 부착 캐리어는, 도체 필름(331)이 캐리어(341)에 접착층을 통해서 붙여진 것이다.
또한, 저항소자 모듈(302)은, (i)지지부재(341)와 마찬가지의 지지부재(342)의 +Z방향측 표면에, 도체 필름(331)과 마찬가지의 도체 필름(332)이 적층된 도체 필름 부착 캐리어(362)와, (ii)도체 필름(332)의 +Z방향측 표면 상에 형성된 저항소자(312)를 구비하고 있다.
도체 필름 부착 캐리어(362)는, 도체 필름 부착 캐리어(361)와 마찬가지로, 지지부재(342)의 +Z방향측 표면 상에 도체 필름(332)을 압착해서 붙여 제조해도 되고, 시판품을 적절하게 선택해서 사용해도 된다. 시판품으로서는, 도체 필름 부착 캐리어(361)의 경우와 마찬가지의 것을 채용할 수 있다.
저항소자 모듈(301)의 제조에 있어서는, 우선, 도체 필름 부착 캐리어(361)를 준비한다(도 4A 참조). 계속해서, 도체 필름(331)의 +Z방향측 표면에 액체 레지스트를 도포하여, 드라이 레지스트층(41)을 형성한다(도 4B 참조). 여기서, 드라이 레지스트층(41)을 형성하는 액체 레지스트로서는, 예컨대, PER-20[타이요우 잉크(주) 제작] 등을 사용할 수 있다.
다음에, 저항소자 형성영역 상의 드라이 레지스트층(41)을 제거하여 오목부(461)를 형성하고, 저항소자 형성영역에 있어서의 도체 필름(331)의 +Z방향측 표면을, 원하는 크기로 노출시킨다(도 4C 참조). 이러한 저항소자 형성영역 상의 드라이 레지스트의 제거는, 주지의 포토리소그래픽법 등을 이용하여 행한다.
다음으로, 원하는 조성을 갖는 욕을 이용한 도금법이나, PVD, CVD 등의 방법을 이용하여, 상기와 같이 노출된 도체 필름(331) 상에 저항소자(311)를 형성한다. 도금법에 의한 경우에는, 욕의 조성과 도금 조건(pH, 온도, 전해 도금의 경우에는 전류밀도와 통전 시간)을 적절히 조절함으로써, 원하는 도금의 두께, 즉 저항치를 갖는 저항소자(311)를 형성할 수 있다(도 5A 참조). 예컨대, 하기의 조성의 욕을 이용하는 황산 니켈욕(pH4~5)을 이용하여, 소정의 조건, 예컨대, 40~60℃, 전류밀도 약 2~6A/d㎡에서 1분간, 도금을 행하면, 평균 두께 0.20㎛의 저항소자를 형성할 수 있다.
전해 니켈욕 조성 (g/L)
황산 니켈 염화 니켈 붕산 약 300 약 50 약 40
계속해서, 도체 필름(331)의 +Z방향측 표면상으로부터 드라이 레지스트(411)를 제거한다(도 5B 참조). 이렇게 해서, 저항소자 모듈(301)이 제조된다.
저항소자 모듈(302)은, 저항소자 모듈(301)과 마찬가지로 하여 제조된다.
또한, 드라이 레지스트층(41)의 형성에 있어서는, 드라이 필름 레지스트를 라미네이트하는 방법을 사용할 수 있다. 이러한 드라이 필름 레지스트로서는, 예컨대, HW440[히타치카세이(주) 제작] 등을 들 수 있다.
또한, 도금법으로서는, 하기 표 2의 도금욕을 이용한 무전해 도금법을 사용할 수도 있다.
무전해 니켈-인욕 조성 (g/L)
황산 니켈 차아인산 나트륨 초산 나트륨 구연산 나트륨 황산 21~26 16~21 약 25 약 15 적당
또한, 복수의 복수 오목부(46i)를 형성하고, 저항치가 서로 다른 저항소자를 형성할 수도 있고, 또한, 금, 은, 크롬, 철, 바나듐 등을 물리적 기상성장법(PVD), 화학적 기상성장법(CVD) 등의 증착법에 의해 도체 필름(331,332)의 +Z방향측 표면 상에 증착시켜서 저항소자(311,312)를 형성할 수도 있다.
상술한 바와 같이 해서 제조한 저항소자 모듈(30)의 +Z방향측 표면 상에 절연부재를 배치하고, 이 절연부재의 +Z방향으로 도체 필름(21A)을 겹치고, 소정의 조건 하에서 처리, 예컨대, 185℃, 40㎏/㎠에서 1시간의 가압처리를 함으로써, 절연층(11) 및 도체 필름(21A)을 +Z방향을 따라 순차적으로 적층시킨다(도 6A 참조). 이 결과, 저항소자(311)가 절연층(11)의 -Z방향측 표면 부근에 매립된다. 여기서, 절연부재(11)로서는, 예컨대, GEA-67N[히타치카세이(주) 제작], R1661[마츠시타 덴코(주) 제작] 등의 프리플레그를 들 수 있다. 또한, 도체 필름(21A)은, 상기 도체 필름(331,332)과 마찬가지의 재료로 구성되어 있다.
이 후, 캐리어 부재(341)를 박리 제거한다(도 6B 참조).
다음에, 도체 필름(21A)의 +Z방향측 표면의 전체면에 드라이 필름 레지스트(42U)를 라미네이트함과 아울러, 도체 필름(331)의 -Z방향으로 드라이 필름 레지스트(42L)를 라미네이트한다(도 6C 참조).
다음으로, 주지의 포토리소그래픽법에 의해, 도체 필름(42U)의 +Z방향측 표면 상의 상술한 도체 패턴(21)을 형성해야 할 영역으로부터 레지스트를 제거해서 오목부(47U)를 형성함과 아울러, 도체 필름(42L)의 -Z방향측 표면 상의 상술한 도체 패턴(22)을 형성해야 할 영역으로부터 레지스트를 제거해서 오목부(47L)를 형성한다(도 7A 참조).
다음에, 원하는 욕을 이용한 도금법에 의해, 오목부(47U,47L)에 원하는 두께의 도금을 실시함으로써, 도체 패턴(22U,22L)을 형성한다(도 7B 참조). 계속해서, 드라이 필름 레지스트(42U)를 제거한다(도 7C 참조).
다음으로, 도체 필름(21A) 및 도체 패턴(22U)의 +Z방향측 표면의 전체면에 레지스트제를 도포하여 레지스트(43U)를 형성한다. 또한, 도체 필름(331) 및 도체 패턴(22L)의 -Z방향측 표면의 전체면에 레지스트제를 도포하여 레지스트(43L)를 형성한다(도 8A 참조). 계속해서, 주지의 리소그래피법에 의해 도체 패턴(22U,22L)이 형성된 이외의 영역부분으로부터, 레지스트(43U,43L)를 제거하고, 그 영역부분의 도체 필름(21A,331)을 노출시킨다(도 8B 참조).
다음에, 절연층(11)의 +Z방향측에 있어서는, 절연층(11)의 +Z방향 표면이 노출될 때까지, 노출시킨 영역부분의 도체 필름(21A)을 에칭에 의해 제거한다. 한편, 절연층(11)의 -Z방향에서는, 절연층(11)의 -Z방향 표면 및 저항소자(311)의 -Z방향 표면이 노출될 때까지, 노출시킨 영역부분의 도체 필름(331)을 에칭에 의해 제거한다. 이와 같이 해서, 저항소자(311)가 -Z방향측 표면 부근에 매립된 절연층(11)의 +Z방향측 표면 상에 도체 패턴(21,22U)이 형성되고, 절연층(11) 및 저항소자(311)의 -Z방향측 표면 상에 도체 패턴(331,22L)이 형성된 부재(50)가 얻어진다(도 8C 참조). 여기서, 저항소자(311)의 XZ면 및 YZ면은 절연층(11)에 매립되어 있으므로, 에칭에 의해 침식될 일은 없다. 이 결과, 설계값에 기초하여 형성된 저항소자 모듈(301)의 제조시의 저항소자(311)가, 그 저항치를 정밀도 좋게 유지하면서 부재(50)에 실장되게 된다.
계속해서, 도체 패턴(21,22U)과, 이것으로부터 형성되는 절연층(13)의 밀착성의 향상, 및, 도체 패턴(331,22L), 이것으로부터 형성되는 절연층(12)의 밀착성의 향상을 위해, 도체 패턴(21,22U) 및 도체 패턴(331,22L)의 흑화 처리를 행한다. 이러한 흑화 처리는, 도체 패턴(21,22U) 및 도체 패턴(331,22L)의 표면을 알칼리 용액으로 처리함으로써 행하여진다.
다음으로, 부재(50)의 +Z방향측 표면 상에 절연층(13)을 형성한다. 여기서, 절연층(13)으로서는, 상술한 절연층(11)을 생성하기 위해 사용한 것과 마찬가지의 것을 사용해도 되고, 또한, 다른 재료를 사용해도 좋다. 한편, 부재(50)의 -Z방향측 표면 상에도 절연층(12)을 형성한다. 절연층(12)은, 상기 절연층(13)과 마찬가지의 것을 사용해서 형성할 수 있다.
다음에, 절연층(13)의 +Z방향측의 표면 상에, 전술한 도체 필름 부착 캐리어(361)와 마찬가지로 구성되어 있는 도체 필름 부착 캐리어(363)를, 도체 필름(333)이 절연층(13)의 +Z방향측 표면과 대향하도록 겹친다. 한편, 절연층(12)의 -Z방향측 표면 상에는, 전술한 저항소자 모듈(302)을, 저항소자(312)가 절연층(12)의 -Z방향측 표면과 대향하도록 겹친다(도 9A 참조).
계속해서, 원하는 조건 하, 예컨대, 약 185℃, 약 40㎏/㎡에서 1시간 가압한 후, 지지부재(343) 및 지지부재(342)를 박리 제거해서 적층체(51)를 형성한다(도 9B 참조).
다음으로, 적층체(51)에, 드릴 등을 이용하여, 관통구멍(491) 및 관통구멍(492)을 형성한다(도 10A 참조). 계속해서, 적층체(51)의 +Z방향측 표면 및 -Z방향측 표면의 전체면, 및 관통구멍(491) 및 관통구멍(492)의 내벽에, 원하는 조건 하, 예컨대, 하기 표 3의 도금욕을 이용한 도금법에 의해, 원하는 조건에서 그 전체면에 도금을 실시하고, 도금막(25A)을 형성한다. 구체적으로는, 화학구리 1~2㎛ 및 전해 구리 13~14㎛의 두께의 도금을 형성함으로써, 도금막(25A)의 두께를 약 15㎛으로 할 수 있다(도 10B 참조).
계속해서, 관통구멍(491) 및 관통구멍(492)의 +Z방향측 단부를 포함한 도금막(25A)의 +Z방향측 표면의 전체면에 드라이 필름 레지스트(44U)를 라미네이트한다. 또한, 관통구멍(491) 및 관통구멍(492)의 -Z방향측 단부를 포함한 도금막(25A)의 -Z방향측 표면의 전체면에 드라이 필름 레지스트(44L)를 라미네이트한다(도 11A 참조). 그리고, 관통구멍(491) 및 관통구멍(492)의 +Z방향측 단부 영역, 및 전술한 도체 패턴(353,25U)의 형성 영역 이외의 영역부분 상의 드라이 필름 레지스트(44U)와, 관통구멍(491) 및 관통구멍(492)의 ―Z방향측 단부 영역, 및 전술한 도체 패턴(352,25L)의 형성 영역 이외의 영역부분 상의 드라이 필름 레지스트(44L)를, 주지의 포토리소그래픽법에 의해 제거하고, 이들 영역부분의 도금막(25A)을 노출시킨다(도 11B).
다음에, 노출된 영역부분의 도금막(25A) 및 도체 필름(332,333)을, 주지의 에칭법에 의해 제거하고, 도체 패턴(353,25U), 도체 패턴(352,25), 비어홀(291) 및 비어홀(292)을 형성한다(도 12A 참조). 계속해서, 비어홀(291) 및 비어홀(292)의 쌍방의 +Z방향측 단부 및 -Z방향측 단부를 제외한 +Z방향측 표면 및 -Z방향측 표면의 전체면에 솔더 마스크(27U,27L)를 형성한다. 이와 같이 해서, 프린트 배선판(10)이 제조된다.
이 후, 본 발명의 저항소자를 내장하는 프린트 배선판에는, 원함에 따라, 니켈 도금이나 땜납 도금 등의 처리를 또한 행할 수도 있다.
이상에서 설명한 바와 같이, 본 실시형태에서는, 저항소자(311,312)가, -Z방향측의 표면에 있어서 0.5~5㎛의 산술 평균 높이(Ra)의 표면 거칠기를 가짐과 아울러, 그 산술 평균 높이(Ra)의 5~50%의 평균 두께를 갖고 있다. 이 때문에, 저항소자(311,312)의 양단에 접속하는 도체 패턴간에 있어서의, 저항소자(311,312)에 있어서의 전류 경로의 길이를 확보하면서, 저항소자(311,312)로서 안정성을 갖는 평균 두께를 확보할 수 있다.
또한, 저항소자(311,312)가 절연층(11,12)의 -Z방향의 표면 부근에 매립되고, 저항소자(311,312)의 -Z방향측의 표면이, 절연층(11,12)의 -Z방향측의 표면과 함께 도체 패턴 배선면을 형성하도록 되어 있다. 이 때문에, 그 도체 패턴 배선면에 도전 재료층을 배치하여, 포토 에칭법 등에 의해 도체 패턴을 형성해도, 저항소자(311,312)의 측면이 에칭액에 의해 침식될 일은 없다.
또한, 저항소자(311,312)의 평균 두께를, 저항소자(311,312)의 -Z방향측의 표면 거칠기인 산술 평균 높이(Ra)의 50% 이내로 하고 있으므로, 절연층(11,12)의 접속면인 저항소자(311,312)의 +Z방향측의 표면도 기복을 갖는 것으로 되어 있다. 이 때문에, 저항소자(311,312)와 절연층(11,12)은 밀착성 좋게 접속되도록 되어 있다.
따라서, 본 실시형태에 의하면, 폭넓은 저항치 범위에서 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 얻을 수 있다.
또한, 저항소자의 수를 한정해서 설명했지만, 저항소자의 수는 특별히 한정되는 일은 없다.
또한, 저항소자(31j)(j=1,2)의 -z방향측 표면이, 도 8c에 있어서의 에칭이나 도 12A에 있어서의 에칭에 내성이 있는 보호막으로 피복되어 있는 구성으로 할 수도 있다. 여기서, 보호막은, 저항소자(31j)의 저항치에 실질적으로 영향을 주지 않는 두께로 형성된다.
이러한 보호막이 형성된 저항소자(31j)를 내장한 프린트 배선판은, 다음과 같이 해서 제조된다.
우선, 도 13A에 나타내어지는 저항소자 모듈(301') 및 도 13B에 나타내어지는 저항소자 모듈(302')을 제조한다. 여기서, 저항소자 모듈(30j')은, 상술한 저항소자 모듈(30j)(도 3A 및 도 3B 참조)과 비교하여, 도체 필름(33j)과 저항소자(31j) 사이에 보호막(32j)이 형성되어 있는 점만이 다르다. 여기서, 보호막(32j)의 재료로서는, 도체 필름(33j)이 구리 필름일 경우에는, 크롬(Cr), 철(Fe), 은(Ag), 금(Au), 바나듐(V) 등을 사용할 수 있다. 또한, 도체 필름(33j)이 은 필름인 경우에는, 크롬(Cr), 철(Fe), 금(Au), 바나듐(V) 등을 사용할 수 있다.
저항소자 모듈(301')의 제조에 있어서는, 저항소자 모듈(301)의 경우와 마찬가지로 하여, 도체 필름 부착 캐리어(361)를 준비하고(도 14A 참조), 도체 필름(331)의 +Z방향측 표면에 액체 레지스트를 도포하여, 드라이 레지스트층(41)을 형성하고(도 14B 참조), 저항소자 형성영역 상의 드라이 레지스트층(41)을 제거하여 오목부(461)를 형성하고, 저항소자 형성영역에 있어서의 도체 필름(331)의 +Z방향측 표면을, 원하는 크기로 노출시킨다(도 14C 참조).
다음으로, 도금법, CVD법, PVD법 등을 이용하여 오목부(461) 내의 도체 필름(331)의 +11Z방향측 표면 상에 보호막(321)을 형성한다(도 15A 참조). 여기서, 매우 얇은 보호막(321)을 형성하기 위해서는, PVD법의 일종인 스퍼터링법을 적합하게 사용할 수 있다.
다음에, 저항소자 모듈(301)의 경우와 마찬가지로 하여, 보호막(321)의 +Z방향측 표면 상에 도금법에 의해 저항소자(311)를 형성한다(도 15B 참조). 그리고, 도체 필름(331)의 +Z방향측 표면상으로부터 드라이 레지스트(411)를 제거한다(도 15C 참조). 이와 같이 해서, 저항소자 모듈(301')이 제조된다.
저항소자 모듈(302')은, 저항소자 모듈(301)과 마찬가지로 하여 제조된다.
실시예
이하에, 본 발명의 프린트 배선판의 제조방법, 및 제조된 프린트 배선판의 특성에 대해서, 실시예를 이용하여 상세하게 설명한다. 또한, 본 실시예에서는, 니켈 도금 등에 의한 저항소자(표 8, 9 참조)의 형성을 예로 들어 설명하지만, 본 발명은, 이하의 실시예에 전혀 제한되지 않는다.
[1] 실시예1용 저항소자의 제조
(1-1) 실시예1-1용 저항소자의 제조
지지부재로서, 표면이 거칠어진 캐리어 부착 도체 필름으로서, 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다. 이 캐리어 부착 극박 동박은, 3.5㎛ 두께의 구리층이 형성되어 있고, 이 구리층의 표면의 산술 평균 높이(Ra)는 1.2㎛이다.
드라이 필름 레지스트[히타치카세이(주) 제작, HW440]를, 이 구리층 상에 라미네이트하고, 광량 110mJ, Na2CO3을 현상액으로서 30초간 현상한다라는 조건에서 포토리소그래피를 행하고, 폭 약 50㎛, 길이 약 100㎜의 지그재그 패턴을 형성하여, 약 1.2㎜×4.5㎜의 개구부를 형성하였다.
다음으로, 하기 표 3에 나타내는 조성의 차아인산 환원욕(pH4~5)을 이용하고, 약 90℃, 1~2분간의 조건 하에서, 무전해 니켈 도금을 행하였다. 이것에 의해서, 10중량%의 인을 함유하는 무전해 니켈막이 형성되었다. 이 막의 평균 두께는 0.2㎛이며, Ra에 대한 비율은 16.7%이었다.
무전해 니켈-인욕 조성 함유량(g/L)
황산 니켈 농도 차아인산 나트륨 초산 나트륨 구연산 나트륨 황산 21~26 16~21 약 25 약 15 적당
(1-2) 실시예1-2용 저항소자의 제조
상기 (1-1)에서 제조한 저항소자보다 저항치가 낮은 저항소자를 갖는 프린트 배선판을, 이하와 같이 해서 제조하였다.
지지부재로서, 표면이 거칠어진 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다. 이 캐리어 부착 극박 동박은, 35㎛ 두께의 전해 동박 캐리어(342)에, 유기접착층을 통해서 5㎛ 두께의 구리층(332)이 형성된 것이며, 이 구리층의 표면의 산술 평균 높이(Ra)는 3.8㎛이다. 도 16에서 나타낸 캐리어 부착 극박 동박 표면을, 단면사진으로서 나타낸 것이 도 17이다. 이 표면에는, 직경 1~2㎛의 구리입자가 서로 겹쳐 존재하고, 기복이 심한 표면을 형성하고 있다. 이하, 이 표면을 「도체 표면」이라고 한다.
이 캐리어 부착 극박 동박의 편면에, 액체 레지스트[타이요우 잉크(주) 제작, PER-20)를 도포하여, 저항소자영역 상에 레지스트를 형성시켰다. 계속해서, 이 레지스트를 포토 에칭해서 제거하고, 개구부로부터 상기 도체 표면을 폭 100㎛, 길이 900㎛의 크기로 노출시켰다.
다음에, 하기 표 4에 나타내는 조성의 황산 니켈욕(pH4~5)을 이용하고, 40~60℃, 전류밀도 약 2~6A/d㎡, 약 1분간이라는 조건 하에서 니켈 도금을 행하고, 저항소자를 형성하였다. 여기서 형성된 니켈 도금의 평균 두께는 0.40㎛이며, Ra에 대한 비율은 10.5%이었다.
황산 니켈욕 조성 각 성분의 함유량(g/L)
황산 니켈 염화 니켈 붕산 약 300 약 50 약 40
또한, 이 후에, 레지스트를 레지스트 박리액에 의해 박리하고, 저항소자 모듈(302)을 제조하였다.
(1-3) 실시예1-3용 저항소자의 제조
하기 표 5에 나타내는 조성의 황산 크롬욕(pH2.0~2.7)을 이용하고, 30-55℃, 전류밀도 약 18~48A/d㎡, 약 1분간이라는 조건 하에서 크롬 도금을 행한 것 이외에는 상기 (1-2)와 마찬가지로 하여, 실시예2용 저항소자를 형성하였다. 여기서 형성된 크롬 도금의 평균 두께는 1.6㎛이며, Ra에 대한 비율은 42%이었다.
크롬욕 조성 각 성분의 함유량(g/L)
황산 크롬 요소 황산암모늄 180~220 210~264 396~포화농도
(1-4) 실시예1-4용 저항소자의 제조
지지부재로서, 표면이 거칠어진 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다. 이 캐리어 부착 극박 동박은, 35㎛ 두께의 전해 동박 캐리어(342)에, 유기접착층을 통해서 5㎛ 두께의 구리층(332)이 형성된 것이며, 이 구리층의 표면의 산술 평균 높이(Ra)는 3.8㎛이다.
드라이 필름 레지스트[히타치카세이(주) 제작, HW440)를, 이 구리층 상에 라미네이트하고, 광량 110mJ, Na2CO3을 현상액으로서 30초간 현상한다라는 조건하에 포토리소그래피를 행하고, 폭 약 50㎛, 길이 약 100㎜의 지그재그 패턴을 형성하여, 약 1.2㎜×4.5㎜의 개구부를 형성하였다.
다음으로, 상기 표 3에 나타내는 조성의 차아인산 환원욕(pH4~5)을 이용하고, 약 90℃, 1~2분간의 조건 하에서, 무전해 니켈 도금을 행하였다. 이것에 의해서, 10중량%의 인을 함유하는 무전해 니켈막이 형성되었다. 이 막의 평균 두께는 0.19㎛이며, Ra에 대한 비율은 5.0%이었다.
(1-5) 실시예1-5용 저항소자의 제조
약 90℃, 5분간의 조건하에서, 무전해 니켈 도금을 행한 점 이외에는 상기 (1-1)과 마찬가지로 하여, 실시예1-5용 저항소자를 제조하고, 10 중량%의 인을 함유하는 무전해 니켈막을 형성시켰다. 이 막의 평균 두께는 0.6㎛이며, Ra에 대한 비율은 50.0%이었다.
[2] 실시예2-1 ~ 2-5용 저항소자의 제조
상기 표 3에 나타내는 조성의 차아인산 환원욕(pH4~5)을 이용하고, 약 90℃, 1~5분간의 조건 하에서, 무전해 니켈 도금을 행한 것 이외에는 상기 (1-1)과 마찬가지로 하여, 5~15중량%의 인을 함유하는 무전해 니켈막을 형성시켰다.
실시예2-1 ~ 2-5용 저항소자의 도금 평균 두께 및 Ra에 대한 비율은, 후술하는 표 10에 나타내는 바와 같이, 8.3~16.7%이었다.
[3] 실시예3-1 ~ 3-12용 저항소자의 제조
니켈 대신에 표 11에 나타내는 각종 금속을 사용한 무전해 도금을 행한 점 이외에는 상기 (2)와 마찬가지로 하여, 실시예3-1 ~ 3-12의 저항소자를 제조하였다. 도금욕의 조성은, 하기 표 6와 같으며, 도금욕은, pH는 3~5, 도금 온도 50~90℃, 1~2분간이라는 조건에서 도금을 행하였다.
또한, 하기의 금속욕에서 사용하는 표 11에 나타내는 금속화합물은, 황산 코발트, 황산 인듐, 황산 제2인듐, 황산리튬, 황산 티타늄, 황산 크롬, 황산 주석, 황산철, 황산 바나듐, 황산 지르코늄 등의 황산계 화합물 외에, 염화철, 염화백금, 염화크롬 등의 염화물계 화합물, 산화탄탈 등의 산화물을 적절하게 선택해서 사용하였다.
금속욕의 조성 각 성분의 함유량
표 11에 나타내는 금속화합물 차아인산 나트륨 10~30g/L 10~20g/L
[4] 비교예용 저항소자의 제조
(4-1) 비교예1용 저항소자의 제조
지지부재로서, 산술 평균 높이가 7㎛의 캐리어 부착 극박 동박(오린부라스토(주) 제작, 캐리어 부착 극박 동박) 또는 3.8㎛의 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다.
다음에, 상기 표 4에 나타내는 조성의 황산 니켈욕(pH4~5)을 이용하고, 40~60℃, 전류밀도 약 2~6A/d㎡으로 하여, 약 1분간이라는 조건 하에서 니켈 도금을 행하고, 비교예1용 저항소자를 제조하였다.
제조한 비교예1용 저항소자의 니켈 도금의 평균 두께 및 Ra에 대한 비율을 표 8에 나타낸다. 비교예1용 저항소자의 도금 평균 두께는 2.8㎛, Ra에 대한 도금 평균 두께의 비율은, 73.7%이었다.
(4-2) 비교예2용 저항소자의 제조
실시예1-1용 저항소자의 제조에 사용한 것과 동일한 표면이 거칠어진 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다.
이들 캐리어 부착 극박 동박을, 상기 표 3에 나타내는 조성의 차아인산 환원욕(pH4~5)을 이용하고, 약 90℃, 1~5분간의 조건 하에서, 이들에 무전해 니켈 도금을 행한 것 이외에는, 실시예1-1용 저항소자를 제조하는 것과 마찬가지로 처리하였다. 이것에 의해서, 3~17중량%의 인을 함유하는 무전해 니켈막을 형성시켰다. 이들 막의 평균 두께와 Ra에 대한 비율을, 표 10에 나타낸다. 비교예2용 저항소자의 도금 평균 두께는 0.03㎛, Ra에 대한 도금 평균 두께의 비율은, 2.5%이었다.
[5] 참고예용 저항소자의 제조
(5-1) 참고예1용 저항소자의 제조
지지부재로서, 산술 평균 높이가 7㎛의 캐리어 부착 극박 동박[오린부라스토(주) 제작, 캐리어 부착 극박 동박] 또는 3.8㎛의 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다.
다음에, 상기 표 4에 나타내는 조성의 황산 니켈욕(pH4~5)을 이용하고, 40~60℃, 전류밀도 2~6A/d㎡으로 하여, 약 1분간이라는 조건 하에서 니켈 도금을 행하고, 참고예1용 저항소자를 제조하였다.
여기서 형성된 니켈 도금의 평균 두께 및 Ra에 대한 비율을, 표 9에 나타낸다. 참고예1용 저항소자의 도금 평균 두께는 2.3㎛, Ra에 대한 도금 평균 두께의 비율은 32.9%이었다.
(5-2) 참고예2 및 3용 저항소자의 제조
지지부재로서, 실시예1-1용 저항소자의 제조에 사용한 것과 동일한 표면이 거칠어진 캐리어 부착 극박 동박[미쯔이 긴죠쿠 코우교우(주) 제작, Micro-Thin]을 사용하였다.
이들의 캐리어 부착 극박 동박을, 상기 표 3에 나타내는 조성의 차아인산 환원욕(pH4~5)을 이용하고, 약 90℃, 1~5분간의 조건 하에서, 이들에 무전해 니켈 도금을 행한 것 이외에는, 실시예1-1과 마찬가지로 처리하고, 참고예2 및 3용 저항소자를 제조하였다. 이것에 의해서, 3~17중량%의 인을 함유하는 무전해 니켈막을 형성시켰다. 여기서 형성된 막의 평균 두께와 Ra에 대한 비율을 표 10에 나타낸다. 참고예2 및 3용 저항소자 도금 평균 두께는 모두 0.2㎛, Ra에 대한 도금 평균 두께의 비율은 모두 16.7%이었다.
[6] 실시예1-1 ~ 3-12, 비교예1~2 및 참고예1~3의 프린트 배선판의 제조 및 평균 저항치의 측정
(6-1) 실시예1-1 ~ 3-12, 비교예1~2 및 참고예1~3의 프린트 배선판의 제조
상술한 바와 같이 해서 개개의 저항소자를 제조하지만, 1장의 지지체 상에 100개 또는 200개의 저항소자를 형성하고, 실시예1-1 ~ 3-12, 비교예1~2 및 참고예1~3의 프린트 배선판 제조용 모듈(302)로 하였다.
이 모재 상에 절연층(11)을 형성시키기 위해서, 저항소자(311 또는 312)와 대향하도록, 두께 60㎛의 프리플레그[히타치카세이(주) 제작, GEA-67N)를 배치하였다. 다음으로, 이 프리플레그의 저항소자와 대향하지 않는 면상에, 또한 동박(21A)[미쯔이 긴죠쿠(주) 제작, 두께 12㎛, 3EC-III)을 얹어 놓고, 185℃, 4O㎏/㎠에서 1시간 가압 프레스를 행하였다. 프리플레그가 경화한 후, 기계적으로 캐리어 부재(341)를 박리 제거하였다.
다음으로, 상기 캐리어 부재(341)를 마찬가지로 제거하고, 이 양면에, 아크릴수지계의 드라이 필름 레지스트[히타치카세이(주) 제작, HW440)를 라미네이터에 의해 라미네이트하였다. 이 후, 포토리소그래피를 행하고, 도 7A에 나타내는 오목부(47U)를 형성하였다.
다음에, 하기 표 7에 나타내는 조성의 도금욕을 이용하여, 황산구리 도금욕에 의해 구리 도금을 행하고, 두께 15㎛의 도금층을 도체 패턴(22U 및 22L)으로서 형성하였다.
구리 도금욕 조성 각 성분의 함유량(g/L)
황산구리 황산 125~250 30~100
다음으로, 드라이 필름 레지스트(42U 및 42L)를 포토리소그래피에 의해 제거하였다. 다음에, 라미네이터 또는 롤코터 등에 의해 동박(21A)의 +Z방향으로 레지스트층(43U)을, 또한, 동박(331)의 -Z방향으로 레지스트층(43U)을, 도 8A에 나타내는 바와 같이 형성하였다. 이 후, 포토리소그래피에 의해, 도금막(도체 패턴)(22U 및 22L)으로 피복되어 있지 않은 영역으로부터 레지스트층을 제거하고, 저항소자(311)가 노출될 때까지 동박(33)의 에칭을 행하였다.
이상과 같이 하여, 도 8C에 나타내는 도체 패턴(22U,22L)을 형성하였다.
이상과 같은 처리를 각 모재에 대해서 행하고, 실시예1-1 ~ 1-5, 비교예1~2 및 참고예1~3의 프린트 배선판을, 각 30장씩 제조하였다.
절연층(41 및 43)을 형성하기 전에, 절연층과 회로(61) 및 전극(22a)의 밀착성을 향상시키기 위해서, 상기와 같이 해서 제작한 각각의 저항소자를 50℃의 10% NaOH용액을 이용하여 흑화 처리하였다.
(6-2) 다층 프린트 배선판의 제조
상술한 바와 같이 해서 제조한 모재와, 프리플레그(13)[히타치카세이(주) 제작, GEA-67N], 캐리어 부착동박(363)[미쯔이 긴죠쿠(주) 제작, 두께 12㎛, 3EC-III] 및 상술한 바와 같이 해서 제조한 302를 도 9A에 나타내는 바와 같이 겹치고, 185℃, 40㎏/㎠에서 1시간 가압 프레스를 행하고, 절연층(12 및 13)을 형성시켰다.
다음으로, 캐리어(34 및 34)를 박리 제거하여, 도 9B에 나타내는 적층체(51)를 형성하였다. 다음으로, 도 10A에 나타내는 바와 같이, 소정의 위치에 스루홀을 드릴로 형성하고, 하기 표 8에 나타내는 도금 조건에서, 상기와 같이 형성한 스루홀이 없는 표면도 포함하여, 상기 적층 전체면에 두께 15㎛의 구리 도금을 실시하였다(도 10B 참조).
구리 도금욕 조성 각 성분의 함유량(g/L)
황산구리 황산 125~250 30~100
다음으로, 도 11A에 나타내는 바와 같이, 구리 도금을 실시한 적층체의 양면에, 아크릴수지계의 드라이 필름 레지스트[히타치카세이(주) 제작, HW440]를 라미네이터로 도포하고, 레지스트층(44)을 형성시켰다. Na2CO3을 30초간 샤워한다라는 조건에서 포토리소그래피를 행하고, 도 11B에 나타내는 개구부(25A)를 형성시키고, 알칼리 식각액을 이용하여 에칭하고, 25U 및 353, 25L 및 352로 이루어지는 전극을 형성하였다.
다음에, 타이요우 잉크(주)제작 AUS503을 이 양면에 스크린인쇄로 도포하고, 스루홀의 개구부를 제외해서 솔더 마스크층(27U 및 27L)을 형성시키고, 실시예1-1 ~ 3-12, 비교예1~2 및 참고예1~3의 다층배선판(10)을 제조하였다.
(6-3) 각종 조건하에 있어서의 저항치, 편차량 등의 측정
(6-3-1) 저항소자의 저항치의 측정
저항 측정기[HIOKI(주) 제작, 3244 Hi TESTER]를 이용하여, 상기 실시예1-1 ~ 2-5, 비교예1 및 2 및 참고예1~3의 저항소자의 실제의 저항치를, 200℃에서 측정하였다. 그 측정결과(저항치1)를 표 9 및 표 10에 나타낸다.
Figure 112005055487581-PCT00001
Figure 112005055487581-PCT00002
실시예1-1 ~ 1-5의 저항치의 표준편차는 2.0~3.2%이었다. 이에 대해서, 참고예1의 저항치의 표준편차는 4.92%이며, 비교예1 및 2의 저항치의 표준편차는 각각 8.33%과 4.8%로 높게 되어 있었다.
(6-3-2) 프린트 배선판에 있어서의 저항치의 편차량의 측정
상술한 바와 같이 해서 제작한 다층 프린트 배선판의 저항치를, 저항 측정기[HIOKI(주) 제작, 3244 Hi TESTER]를 이용하여 측정하였다. 상기 (6-1)에서 측정한 각 저항소자의 저항치를 목표치로 했을 때에, 이 측정결과가 어느 정도 목표치와 벗어나 있는지를 구하고, 편차량(%)으로서 표 9~11에 나타내었다.
Figure 112005055487581-PCT00003
상기 저항치의 편차량은 5% 이하이면 양호한 것으로 판정할 수 있지만, 실시예1-1 ~ 3-12까지의 각 저항소자, 및 참고예1-3의 저항소자의 편차량은 모두 5% 이하이며, 양호한 것으로 판정되었다. 이들 중에서도 실시예1-1 ~ 3-12의 저항소자에서는, 3% 이하라는 낮은 수치를 나타내어, 매우 양호한 것으로 판정되었다. 한편, 비교예1 및 2의 저항소자의 편차량은 5%를 초과하는 것으로 되어 있어, 양호하다라고는 판정할 수 없었다.
(6-3-3) 고온하의 저항치의 측정
저항 측정기[HIOKI(주) 제작, 3244 Hi TESTER]를 이용하여, 상기 실시예, 비교예 및 참고예의 저항소자의 260℃의 온도하에 있어서의 저항치(저항치3)를 측정하였다.
각 저항치의 값으로부터, 저항치1을 기준으로 하였을 때의 저항 변화율(%)을 산출하고, 그 결과를 실시예1-1 ~ 3-12, 비교예1~2 및 참고예1~3의 측정결과(저항치3, 저항 변화율)로서, 표 9, 표 10 및 표 11에 나타내었다. 저항 변화 계수는, 실시예1-1 ~ 2-5의 저항소자에 대해서 측정을 실시하였다.
저항 변화율은 5% 이하를 양호한 것으로 판정할 수 있지만, 실시예1-1 ~ 3-12의 저항소자 및 참고예1-3의 저항소자를 이용한 경우의 저항 변화율은, 모두 5% 이하로 작고, 양호하였다. 이들 중에서도, 실시예1-1 ~ 3-12의 저항소자에서는, 3% 이하로 되어 낮은 수치를 나타내어, 매우 양호한 것으로 판정되었다. 한편, 비교예2의 저항소자에서는 측정 불능이며, 비교예1의 저항소자에서는 5% 이하이었지만, 상술한 저항치1의 불균일이 크고, 또한, 후술하는 오일 딥 시험에 있어서의 저항 변화율이 큰 것으로 되어 있어, 양호하다라고는 판정할 수 없었다.
이상에서, 실시예1-1 ~ 3-12의 저항소자에서는, 저항치의 안정성이 매우 높은 것으로 나타내어졌다.
또한, 저항 변화 계수(ppm/℃)를 보면, 실시예가 가장 낮고, 다음으로 참고예, 비교예라는 순서로 높은 값이 되어 있었다.
(6-3-4) 접속구조의 안정성 시험
실시예1-1 ~ 3-12, 비교예1 및 2, 및 참고예1~3의 각 적층체를 피검체로서, 오일 딥 시험을 행하고, 접속구조의 안정성을 시험하였다. 오일 딥 시험은 260℃의 오일에 20초간 침지하는 것을 1사이클로 하여, 900사이클 행하고, 사이클 종료 후의 저항치를 측정하였다. 이 측정치의 저항치1에 대한 저항치의 변화율을 구하여, 표 9 ~ 11에 나타내었다.
적층체의 오일 딥 시험에 있어서의 저항 변화율은 12% 이하를 양호한 것으로 판정할 수 있지만, 표 9 및 10에 나타내는 바와 같이, 실시예1-1 ~ 2-5, 및 참고예1~3의 어느 저항소자를 이용한 경우에도, 양호한 것으로 판정되었다.
그 중에서도, 실시예1-1 ~ 1-5의 저항소자를 이용한 경우, 및 실시예2-1 ~ 2-5의 저항소자를 dl용한 경우에는 모두 5% 이하로, 매우 양호한 결과가 나타내어졌다.
한편, 비교예1 및 2의 저항소자를 이용한 경우에는, 30% 이상으로 매우 높은 값이 되어, 양호하다라고는 판정할 수 없었다.
이상으로부터, 실시예1-1 ~ 1-5의 저항소자를 이용한 적층체에서는, 접속구조의 안정성이 높은 것으로 나타내어졌다.
실시예2-1 ~ 2-5의 인 함유량은 5~15중량%이며, 참고예2 및 3의 적층체의 인 함유량은 3중량%와 17중량%이다. 상기 오일 딥 시험후의 저항 변화율로부터, 인의 함유량을 5~15중량%로 하면, 더욱 오차의 적고, 구조안정성이 높은 적층체를 제조할 수 있는 것이 나타내어졌다.
또한, 표 11에 나타내는 금속을 사용하여 도금을 행한 저항소자를 사용한 경우에도, 저항 변화율(%)도 5% 이하, 오일 딥 시험후의 저항 변화율도 5% 이하로, 안정성이 높은 적층체를 제조할 수 있는 것이 나타내어졌다.
이상에서 설명한 바와 같이, 본 발명의 프린트 배선판은, 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 제공할 수 있기 때문에, 통신기기 등의 전자기기에 있어서 이용되는 프린트 배선판으로서 유용하다.

Claims (5)

  1. 절연층;
    금속을 주성분으로 하고, 일방측의 표면이 거친 면으로 되고, 상기 거친 면의 산술 평균 높이의 5~50%의 평균 두께를 가짐과 아울러, 상기 절연층의 상기 일방측의 표면에 매립된 1개 이상의 저항소자; 및
    상기 절연층의 상기 일방측의 표면 및 상기 저항소자의 상기 일방측의 표면에 의해 형성되는 도체 패턴 배선면 상에 형성되고, 상기 저항소자 각각의 단자부와 접속된 도체 패턴을 구비하는 것을 특징으로 하는 프린트 배선판.
  2. 제1항에 있어서, 상기 거친 면의 산술 평균 높이는 0.5~5㎛의 산술 평균 높이인 것을 특징으로 하는 프린트 배선판.
  3. 제1항 또는 제2항에 있어서, 상기 주성분이 되는 금속은, 니켈, 코발트, 크롬, 인듐, 란탄, 리튬, 주석, 탄탈, 백금, 철, 팔라듐, 바나듐, 티타늄, 및 지르코늄으로 이루어지는 군 중에서 선택되는 1개 이상인 것을 특징으로 하는 프린트 배선판.
  4. 제3항에 있어서, 상기 저항소자는 그 총중량에 대해서 5~15%의 인을 함유하는 니켈합금으로 형성되는 것을 특징으로 하는 프린트 배선판.
  5. 제1항에 있어서, 상기 저항소자의 상기 일방측의 표면에는, 에칭 내성을 갖는 재료로 이루어지는 보호용 피막이 형성되어 있는 것을 특징으로 하는 프린트 배선판.
KR1020057018575A 2003-06-30 2004-06-21 프린트 배선판 KR100736665B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00186063 2003-06-30
JP2003186063 2003-06-30

Publications (2)

Publication Number Publication Date
KR20060052664A true KR20060052664A (ko) 2006-05-19
KR100736665B1 KR100736665B1 (ko) 2007-07-06

Family

ID=33549680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018575A KR100736665B1 (ko) 2003-06-30 2004-06-21 프린트 배선판

Country Status (7)

Country Link
US (1) US7453702B2 (ko)
EP (1) EP1641329A4 (ko)
JP (1) JP4606329B2 (ko)
KR (1) KR100736665B1 (ko)
CN (1) CN1810065B (ko)
TW (1) TWI276374B (ko)
WO (1) WO2005002303A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252090B (zh) * 2008-04-02 2010-06-02 日月光半导体制造股份有限公司 线路板的表面处理工艺
JP5429981B2 (ja) * 2008-11-26 2014-02-26 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
KR101216864B1 (ko) 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
CN103384448A (zh) * 2013-06-27 2013-11-06 清华大学 印刷电路板及表面处理方法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP2020092119A (ja) * 2018-12-03 2020-06-11 株式会社東芝 配線板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (ko) * 1971-09-30 1976-12-11
JPS5469768A (en) * 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
US4296272A (en) * 1979-11-30 1981-10-20 Rca Corporation Composite substrate
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JPS62234301A (ja) * 1986-04-04 1987-10-14 日立化成工業株式会社 抵抗回路基板の製造法
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JPH03203393A (ja) * 1989-12-29 1991-09-05 Hitachi Chem Co Ltd 配線版の製造法
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
JPH09500762A (ja) * 1993-07-21 1997-01-21 オーメガ エレクトロニクス インコーポレーテッド バリア層を伴う回路基板材料
JPH09139608A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd マイクロ波／ミリ波大電力用終端器
JPH1079561A (ja) 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 配線基板および配線基板の形成方法
ES2224209T3 (es) * 1996-10-16 2005-03-01 Macdermid Incorporated Procedimiento para la fabricacion de placas de circuito impreso con resistencias metalizadas impresas.
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH114056A (ja) 1997-06-11 1999-01-06 Sony Corp 印刷抵抗プリント配線板及びその製作方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2004506309A (ja) * 1997-12-31 2004-02-26 エルパック（ユーエスエー）、インコーポレイテッド モールドされた電子パッケージ、製作方法およびシールディング方法
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6489035B1 (en) * 2000-02-08 2002-12-03 Gould Electronics Inc. Applying resistive layer onto copper
US6585904B2 (en) * 2001-02-15 2003-07-01 Peter Kukanskis Method for the manufacture of printed circuit boards with plated resistors
JP3852573B2 (ja) * 2001-11-16 2006-11-29 三菱電機株式会社 プリント配線板の製造方法
JP3810311B2 (ja) * 2001-12-04 2006-08-16 日本ビクター株式会社 プリント基板及びその製造方法
JP2004040073A (ja) * 2002-01-11 2004-02-05 Shipley Co Llc 抵抗器構造物
JP4043242B2 (ja) * 2002-01-23 2008-02-06 アルプス電気株式会社 面実装型の電子回路ユニット

Also Published As

Publication number Publication date
WO2005002303A1 (ja) 2005-01-06
EP1641329A1 (en) 2006-03-29
KR100736665B1 (ko) 2007-07-06
CN1810065A (zh) 2006-07-26
JPWO2005002303A1 (ja) 2006-11-24
EP1641329A4 (en) 2010-01-20
TWI276374B (en) 2007-03-11
US7453702B2 (en) 2008-11-18
US20060049509A1 (en) 2006-03-09
CN1810065B (zh) 2011-06-29
JP4606329B2 (ja) 2011-01-05
TW200503596A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
EP1851778B1 (en) Method of making multilayered construction for use in resistors and capacitors
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
US7453702B2 (en) Printed wiring board
US6284982B1 (en) Method and component for forming an embedded resistor in a multi-layer printed circuit
KR20110004306A (ko) 프린트 배선 기판 및 그 제조 방법
TW200824509A (en) Film carrier tape for mounting electronic components and method of manufacturing the film carrier tape
US20030201242A1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR20100002672A (ko) 인쇄회로기판 제조방법
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
EP0127955A2 (en) Manufacture of printed circuit boards
KR20090071494A (ko) 프린트 배선 기판의 제조 방법
JP2003152301A (ja) プリント配線板およびその製造方法
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JP2009146926A (ja) 多層配線板及びその製造方法
JP4540365B2 (ja) プリント配線板
TWI299971B (en) Process for manufacturing a wiring substrate
US11558959B2 (en) Printed circuit board
EP1235267A1 (en) Two-metal tab tape, double-sided csp tape, bga tape, and method for manufacturing the same
JPH03228396A (ja) 多層プリント配線板の製造方法
KR20120026848A (ko) 연성인쇄회로기판 및 그의 제조 방법
JP2006310531A (ja) 配線基板及びその製造方法
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JPH04120792A (ja) プリント配線板の抵抗層部製造方法
KR20040046626A (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2008218858A (ja) 回路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee