KR20100002672A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20100002672A
KR20100002672A KR1020080062649A KR20080062649A KR20100002672A KR 20100002672 A KR20100002672 A KR 20100002672A KR 1020080062649 A KR1020080062649 A KR 1020080062649A KR 20080062649 A KR20080062649 A KR 20080062649A KR 20100002672 A KR20100002672 A KR 20100002672A
Authority
KR
South Korea
Prior art keywords
metal layer
circuit board
printed circuit
via hole
etching
Prior art date
Application number
KR1020080062649A
Other languages
English (en)
Other versions
KR101019150B1 (ko
Inventor
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080062649A priority Critical patent/KR101019150B1/ko
Priority to US12/273,961 priority patent/US8187479B2/en
Priority to JP2008309000A priority patent/JP2010016336A/ja
Publication of KR20100002672A publication Critical patent/KR20100002672A/ko
Application granted granted Critical
Publication of KR101019150B1 publication Critical patent/KR101019150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1388—Temporary protective conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 제조방법이 개시된다. 절연체와, 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계; 적층기판에 비아홀을 가공하는 단계; 비아홀의 내벽 및 제2 금속층의 표면에 시드층을 형성하는 단계; 비아홀 내부 및 제2 금속층 상에, 제2 금속층과 상이한 재질의 전도성 물질을 도금하는 단계; 제2 금속층 상에 형성된 시드층과 전도성 물질을 에칭하는 단계; 제2 금속층을 에칭하는 단계; 및 제1 금속층을 선택적으로 에칭하여 제1 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 이원화된 금속층을 구비한 적층기판을 이용하고, 에칭공정을 이원화 함으로써, 신뢰성 있는 고밀도 인쇄회로기판을 제조할 수 있다.
인쇄회로기판, 구리, 니켈, 에칭

Description

인쇄회로기판 제조방법{Manufacturing method of printed circuit board}
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
현재 경성(rigid) 기판을 제작함에 있어서, 코어재료로 동박적층판(CCL, Copper Clad Laminate)이 일반적으로 사용되고 있으며, 이러한 동박적층판 위에 층을 쌓아 나가는 방법으로 다층기판이 제작되고 있다. 여기서, 동박적층판이란, 도 1에 도시된 바와 같이, 유리섬유 등이 보강된 절연체(1)의 양면에 동박(2)이 형성된 형태의 자재를 의미한다.
최근 들어, 가볍고, 얇고, 많은 기능을 구현하는 휴대용 전자제품에 대한 수요가 증가하면서, 얇으면서 고밀도를 구현하는 인쇄회로기판에 대한 요구 역시 증가하고 있는 실정이다.
이와 같은 점을 고려하여, 고밀도 회로를 구현하기 위한 방법으로 시드층을 이용한 도금법이 널리 사용되고 있다.
도 1 내지 도 7은 종래기술에 따른 인쇄회로기판 제조방법을 나타내는 흐름 도이며, 도 1 내지 도 7을 참조하면, 절연체(1), 동박(2), 비아홀(3), 시드층(4), 도금레지스트(5), 비아(6), 패턴(7, 8)이 도시되어 있다. 이러한 종래기술에 따른 인쇄회로기판 제조방법에 대해 간략히 설명하면 다음과 같다.
우선, 도 1에 도시된 바와 같이 절연체(1)의 양면에 동박(2)이 형성된 형태의 동박적층판을 준비한 다음, 도 2에 도시된 바와 같이 비아홀(3)을 가공한다. 비아홀(3)을 가공하는 방법으로는 기계적인 드릴 또는 레이저 드릴을 이용한 가공방법 등이 이용된다.
그리고 나서, 도 3에 도시된 바와 같이, 비아홀(3)의 내벽 및 동박(2)의 표면에 시드층(4)을 형성한 다음, 도 4에 도시된 바와 같이 도금레지스트(5)를 형성하고, 도 5에 도시된 바와 같이 전해도금을 수행한다.
이 후, 도 6에 도시된 바와 같이 도금레지스트(5)를 제거하고, 도 7에 도시된 바와 같이 플래시에칭을 통하여 시드층(4)의 일부를 제거함으로써, 소정의 비아(6) 및 패턴(7, 8)이 형성된 인쇄회로기판을 제조할 수 있게 된다.
그런데, 이러한 종래기술에 따르면, 비아(6) 및 패턴(7, 8) 형성을 위한 도금 시, 도금되는 물질의 두께 차이가 발생하게 되는 문제가 있다. 이러한 도금 물질의 두께 차이는, 도 2에 도시된 바와 같이 비아홀(3)을 가공하는 과정에서 아래쪽 동박(2)이 손상되는 경우 더욱 크게 나타나게 된다.
또한, 시드층(4) 제거 시, 시드층(4)이 잔류하지 않도록 하기 위해 과도한 에칭을 수행하게 되는 경우가 있어, 패턴의 두께 편차는 더욱 심하게 발생할 염려가 있게 된다. 이로 인해, 수요자가 요구하는 두께의 패턴을 형성하는 데에 어려움 이 발생하게 된다.
본 발명은 신뢰성 있는 고밀도 인쇄회로기판을 제조하는 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연체와, 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계; 적층기판에 비아홀을 가공하는 단계; 비아홀의 내벽 및 제2 금속층의 표면에 시드층을 형성하는 단계; 비아홀 내부 및 제2 금속층 상에, 제2 금속층과 상이한 재질의 전도성 물질을 도금하는 단계; 제2 금속층 상에 형성된 시드층과 전도성 물질을 에칭하는 단계; 제2 금속층을 에칭하는 단계; 및 제1 금속층을 선택적으로 에칭하여 제1 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
본 발명의 다른 측면에 따르면, 절연체와, 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계; 적층기판에 비아홀을 가공하는 단계; 제2 금속층을 에칭하는 단계; 비아홀의 내벽 및 제1 금속층의 표면에 시드층을 형성하는 단계; 제1 금속층 상에 패터닝 된 도금레지스트를 형성하는 단계; 비아홀 내부 및 시드층 상에, 전도성 물질을 도금하는 단계; 도금레지스트를 제거하는 단계; 및 시드층과 제1 금속층의 일부를 에칭하는 단계를 포 함하는 인쇄회로기판 제조방법을 제공할 수 있다.
또한, 본 발명의 또 다른 측면에 따르면, 절연체와, 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계; 적층기판에 비아홀을 가공하는 단계; 비아홀의 내벽 및 제2 금속층의 표면에 시드층을 형성하는 단계; 제2 금속층 상에 패터닝 된 도금레지스트를 형성하는 단계; 비아홀 내부 및 시드층 상에, 전도성 물질을 도금하는 단계; 도금레지스트를 제거하는 단계; 시드층의 일부를 에칭하는 단계; 제2 금속층의 일부를 에칭하는 단계; 및 제1 금속층의 일부를 에칭하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
상기한 본 발명의 여러 측면에 따른 인쇄회로기판 제조방법들은 다음과 같은 특징들을 가질 수 있다.
예를 들면, 제1 금속층과 전도성 물질은 구리(Cu)를 포함하는 물질로 이루어지고, 제2 금속층은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 물질로 이루어질 수 있다.
한편, 적층기판은 절연체에 적층된 제1 금속층에, 제2 금속층에 상응하는 물질을 도금함으로써 제조될 수 있으며, 적층기판의 타면에는 표면에 제2 회로패턴이 형성된 회로기판이 적층될 수도 있다.
또한, 도금하는 단계는, 비아홀 내부에 전도성 물질이 충전(充塡)되도록 수행될 수 있다.
본 발명의 바람직한 실시예에 따르면, 이원화된 금속층을 구비한 적층기판을 이용하고, 에칭공정을 이원화 함으로써, 신뢰성 있는 고밀도 인쇄회로기판을 제조할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일 하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 8은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 9 내지 도 21은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도이다. 도 9 내지 도 21을 참조하면, 절연체(11), 제1 금속층(12), 패턴(12a, 12b), 제2 금속층(13), 비아홀(15a), 비아(15), 시드층(16), 도금층(17), 에칭레지스트(18), 회로기판(20), 패턴(21, 23), 비아(22)가 도시되어 있다.
우선, 도 10에 도시된 바와 같이, 절연체(11)와, 절연체(11)에 순차적으로 적층되는 제1 금속층(12) 및 제2 금속층(13)을 포함하는 적층기판을 제공한다(S210). 즉, 금속층이 이원화 되어 있는 형태의 적층기판을 준비하는 것이다. 이를 위해, 도 9에 도시된 바와 같이 절연체(11)에 제1 금속층(12)이 부착되어 있는 형태의 자재에 전해도금을 수행함으로써 제2 금속층(13)을 형성하는 방법을 이용할 수 있다. 이 밖에, 필름 타입의 제2 금속층을 제1 금속층에 부착하는 방법을 이용할 수도 있음은 물론이다.
한편, 제1 금속층(12)과 제2 금속층(13)은 서로 다른 재질로 이루어진다. 예를 들면, 제1 금속층(12)은 구리를 주된 재질로 하여 이루어지며, 제2 금속층(13)은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 주된 재질로 하여(예를 들면, 술폰산 니켈) 이루어질 수 있다.
이렇게 이원화된 금속층을 갖는 적층기판에, 도 11에 도시된 바와 같이, 비 아홀(15a)을 가공한다(S120). 비아홀(15a)을 가공하기 위하여, CO2 레이저와 같은 레이저 드릴을 이용할 수도 있고, 경우에 따라 기계적인 드릴을 이용할 수도 있다.
그리고 나서, 도 12에 도시된 바와 같이, 비아홀(15a)의 내벽 및 제2 금속층(13)의 표면에 시드층(16)을 형성한 다음(S130), 도 13에 도시된 바와 같이, 비아홀(15a) 내부 및 제2 금속층(13) 상에, 제2 금속층(13)과 상이한 재질의 전도성 물질을 도금한다(S140).
시드층(16)을 형성하기 위하여, 화학동도금과 같은 무전해 도금을 이용할 수 있다. 상술한 바와 같이 제2 금속층(13)이 술폰산 니켈로 이루어지는 경우, 시드층(16)과 전도성 물질로는 제1 금속층(12)과 같이 구리를 이용할 수 있다.
그 다음으로, 도 14에 도시된 바와 같이, 제2 금속층(13) 상에 형성된 시드층(16)과 전도성 물질, 즉 도금층(17)을 에칭한다(S150). 니켈 재질의 제2 금속층(13)이 아래에 배치된 상태에서, 구리 재질의 도금층(17) 및 시드층(16)에 대해 에칭을 수행하게 되면, 해당 에칭액이 니켈(Ni), 알루미늄(Al), 크롬(Cr) 등과 같은 재질의 제2 금속층(13)에는 영향을 주지 못하므로, 제2 금속층(13)은 에칭장벽(etch-stop)으로서의 기능을 수행할 수 있게 된다.
그 결과, 제2 금속층(13)의 아래에 위치한 제1 금속층(12)은 에칭액으로부터 아무런 영향을 받지 않을 수 있어, 도 14에 도시된 바와 같이, 패턴은 아직 형성되지 않은 상태에서 비아(15)가 먼저 형성되는 구조를 구현할 수 있게 된다.
그리고 나서, 도 15에 도시된 바와 같이, 제2 금속층(13)을 에칭한다(S160). 제1 금속층(12)은 제2 금속층(13)과 서로 다른 재질로 이루어지므로, 에칭액을 도포하여 제2 금속층(13)을 제거하는 과정에서, 제1 금속층(12)은 해당 에칭액으로부터 영향을 받지 않을 수 있다.
이 후, 도 16에 도시된 바와 같이, 제1 금속층(12) 상에 패터닝 된 에칭레지스트(18)를 형성하고 제1 금속층(12)을 선택적으로 에칭함으로써 제1 회로패턴(12a, 12b)을 형성할 수 있게 된다(S170).
이상에서 설명한 바와 같이, 본 실시예는 도금을 이용하여 비아(15)를 먼저 형성하고, 이후 에칭을 이용하여 패턴(12a, 12b)을 형성함으로써, 균일한 두께의 패턴을 갖는 고밀도 인쇄회로기판(20)을 제조할 수 있게 된다.
한편, 도 9 내지 도 17에서는 2층 구조의 인쇄회로기판(20)을 제조하는 방법을 제시하였으나, 이 밖에도 도 18 내지 도 21에 도시된 바와 같은 다층 인쇄회로기판을 제조할 수도 있다.
즉, 도 19에 도시된 바와 같이, 절연체(11)의 하면에는 소정의 비아(22)와 패턴(21, 23)이 형성된 회로기판(20)이 적층되고, 절연체(11)의 상면에는 상술한 바와 같은 제1 금속층(12)과 제2 금속층(13)이 순차적으로 적층되는 구조를 이용하여 인쇄회로기판을 제조할 수도 있는 것이다.
이러한 구조를 구현하기 위하여, 도 18에 도시된 바와 같이, 회로기판(20)의 상면에 절연체(11)와 제1 금속층(12)을 순차/일괄 적층한 후, 제1 금속층(12) 상에 전해도금을 수행함으로써 제2 금속층(13)을 형성하는 방법을 이용할 수도 있다. 이 밖에, 필름 타입의 제2 금속층을 제1 금속층에 부착하는 방법을 이용할 수도 있음 은 물론이다.
이 후의 과정은 상술한 바와 동일하다. 즉, 도 20에 도시된 바와 같이 비아홀(15a)을 가공한 다음, 상술한 S130 내지 S170의 단계를 수행함으로써, 도 21에 도시된 바와 같은 구조의 인쇄회로기판을 제조할 수 있게 된다.
다음으로, 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다.
도 22는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 23 내지 도 29는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도이다. 도 23 내지 도 29를 참조하면, 절연체(31), 제1 금속층(32), 제2 금속층(33), 비아(35), 비아홀(35a), 시드층(36), 도금레지스트(37), 패턴(38), 패드(39)가 도시되어 있다.
우선, 도 23에 도시된 바와 같이, 절연체(31)와, 절연체(31)의 일면에 순차적으로 적층되는 제1 금속층(32) 및 제2 금속층(33)을 포함하는 적층기판을 준비한 다음(S210), CO2 레이저를 이용하여 비아홀(35a)을 가공한다(220). 본 실시예에 따르면, 하부의 제1 금속층(32) 아래에 제2 금속층(33)이 형성됨으로써, 제1 금속층(32)을 보강하는 구조를 가지므로, CO2 레이저를 이용하여 비아홀(35a)을 가공하는 과정에서, 하부의 제1 금속층(32)이 손상되는 현상을 최소화할 수 있게 된다.
이 후, 도 24에 도시된 바와 같이, 제2 금속층(33)을 제거한다(S230). 제2 금속층(33)을 제거하는 방법으로는 화학적인 에칭을 이용할 수 있다. 상술한 바와 같이 제2 금속층(33)과 제1 금속층(32)은 서로 상이한 재질로 이루어지므로, 제2 금속층(33)을 제거하기 위한 에칭액을 이용하여 제2 금속층(33)을 제거하는 과정에서 제1 금속층(33)은 손상을 입지 않을 수 있게 된다.
그 다음, 도 25에 도시된 바와 같이 제1 금속층(32)의 표면 및 비아홀(35a)의 내벽에 시드층(36)을 형성하고(S240), 도 26에 도시된 바와 같이 형성하고자 하는 패턴에 상응하도록 패터닝 된 도금레지스트(37)를 형성한 다음(S250), 도 27에 도시된 바와 같이 전도성 물질을 도금함으로써, 비아랜드와 같은 패턴(38) 및 패드(39)를 형성한다(S260).
이 후, 도 28에 도시된 바와 같이 도금레지스트(37)를 제거하고(S270), 도 29에 도시된 바와 같이 플래시에칭을 통하여 시드층(36) 및 제1 금속층(32)의 일부를 제거하게 되면(S280), 패드(39)와 비아(35)가 직접 연결되는 VOP(via on pad) 구조를 갖는 인쇄회로기판을 완성할 수 있게 된다.
다음으로, 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다. 도 30은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 31 내지 도 38은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도이다. 도 31 내지 도 38을 참조하면, 절연체(31), 제1 금속층(32), 제2 금속층(33), 비아(35), 비아홀(35a), 시드층(36), 도금레지스트(37), 패턴(38), 패드(39)가 도시되어 있다.
앞서 설명한 제2 실시예에서는 CO2 레이저를 이용한 비아홀(35a) 가공 후, 제2 금속층(33)을 제거한 다음 시드층(36)을 형성하는 방법을 제시하였으나, 본 실시예에서는 제2 금속층(33)을 제거하지 않고 시드층(36)을 형성하는 방법을 제시한다.
즉, 도 31에 도시된 바와 같이 절연체(31)와, 절연체(31)의 일면에 순차적으로 적층되는 제1 금속층(32) 및 제2 금속층(33)을 포함하는 적층기판에 비아홀(35a)을 가공한 다음(S310, S320), 도 32에 도시된 바와 같이 제2 금속층(33)의 표면 및 비아홀(35a)의 내벽에 시드층(36)을 형성할 수 있는 것이다(S330).
그리고 나서, 도 33에 도시된 바와 같이 제2 금속층(33) 상에 도금레지스트(37)를 형성하고(S340), 도 34에 도시된 바와 같이 전도성 물질을 도금한 다음(S350), 도 35에 도시된 바와 같이 도금레지스트(37)를 제거한다(S360).
다만, 이 경우, 제2 금속층(33)이 잔존하므로, 도 36에 도시된 바와 같이 플래시에칭을 통해 시드층(36)을 제거한 후(S370), 도 37에 도시된 바와 같이 제2 금속층(33)의 일부를 제거한 다음(S380), 도 38에 도시된 바와 같이 금속층(34)의 일부를 마저 제거하는 방법을 통해 VOP 구조를 갖는 인쇄회로기판을 제조할 수 있다(S390).
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 내지 도 7은 종래기술에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.
도 8은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 9 내지 도 21은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.
도 22는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 23 내지 도 29는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.
도 30은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 31 내지 도 38은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
11: 절연체 12: 제1 금속층
12a, 12b: 패턴 13: 제2 금속층
15: 비아 15a: 비아홀
16: 시드층 17: 도금층
18: 에칭레지스트 20: 회로기판
21, 23: 패턴 22: 비아
31: 절연체 32: 금속막
33: 장벽층 34: 금속층
35: 비아 35a: 비아홀
36: 시드층 37: 도금레지스트
38: 패턴 39: 패드

Claims (13)

  1. 절연체와, 상기 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계;
    상기 적층기판에 비아홀을 가공하는 단계;
    상기 비아홀의 내벽 및 상기 제2 금속층의 표면에 시드층을 형성하는 단계;
    상기 비아홀 내부 및 상기 제2 금속층 상에, 상기 제2 금속층과 상이한 재질의 전도성 물질을 도금하는 단계;
    상기 제2 금속층 상에 형성된 시드층과 전도성 물질을 에칭하는 단계;
    상기 제2 금속층을 에칭하는 단계; 및
    상기 제1 금속층을 선택적으로 에칭하여 제1 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 제1 금속층과 상기 전도성 물질은 구리(Cu)를 포함하는 물질로 이루어지고,
    상기 제2 금속층은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 적층기판을 제공하는 단계는,
    상기 절연체에 적층된 상기 제1 금속층에, 제2 금속층에 상응하는 물질을 도금함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 적층기판의 타면에는 표면에 제2 회로패턴이 형성된 회로기판이 적층되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 도금하는 단계는,
    상기 비아홀 내부에 상기 전도성 물질이 충전(充塡)되도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 절연체와, 상기 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계;
    상기 적층기판에 비아홀을 가공하는 단계;
    상기 제2 금속층을 에칭하는 단계;
    상기 비아홀의 내벽 및 상기 제1 금속층의 표면에 시드층을 형성하는 단계;
    상기 제1 금속층 상에 패터닝 된 도금레지스트를 형성하는 단계;
    상기 비아홀 내부 및 상기 시드층 상에, 전도성 물질을 도금하는 단계;
    상기 도금레지스트를 제거하는 단계; 및
    상기 시드층과 상기 제1 금속층의 일부를 에칭하는 단계를 포함하는 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 제1 금속층과 상기 전도성 물질은 구리(Cu)를 포함하는 물질로 이루어지고,
    상기 제2 금속층은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제6항에 있어서,
    상기 적층기판의 타면에는 표면에 제2 회로패턴이 형성된 회로기판이 적층되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제6항에 있어서,
    상기 도금하는 단계는,
    상기 비아홀 내부에 상기 전도성 물질이 충전(充塡)되도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  10. 절연체와, 상기 절연체의 일면에 순차적으로 적층되는 제1 금속층 및 제2 금속층을 포함하는 적층기판을 제공하는 단계;
    상기 적층기판에 비아홀을 가공하는 단계;
    상기 비아홀의 내벽 및 상기 제2 금속층의 표면에 시드층을 형성하는 단계;
    상기 제2 금속층 상에 패터닝 된 도금레지스트를 형성하는 단계;
    상기 비아홀 내부 및 상기 시드층 상에, 전도성 물질을 도금하는 단계;
    상기 도금레지스트를 제거하는 단계;
    상기 시드층의 일부를 에칭하는 단계;
    상기 제2 금속층의 일부를 에칭하는 단계; 및
    상기 제1 금속층의 일부를 에칭하는 단계를 포함하는 인쇄회로기판 제조방법.
  11. 제10항에 있어서,
    상기 제1 금속층과 상기 전도성 물질은 구리(Cu)를 포함하는 물질로 이루어지고,
    상기 제2 금속층은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제10항에 있어서,
    상기 적층기판의 타면에는 표면에 제2 회로패턴이 형성된 회로기판이 적층되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제10항에 있어서,
    상기 도금하는 단계는,
    상기 비아홀 내부에 상기 전도성 물질이 충전(充塡)되도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020080062649A 2008-06-30 2008-06-30 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법 KR101019150B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080062649A KR101019150B1 (ko) 2008-06-30 2008-06-30 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
US12/273,961 US8187479B2 (en) 2008-06-30 2008-11-19 Manufacturing method of printed circuit board
JP2008309000A JP2010016336A (ja) 2008-06-30 2008-12-03 印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080062649A KR101019150B1 (ko) 2008-06-30 2008-06-30 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20100002672A true KR20100002672A (ko) 2010-01-07
KR101019150B1 KR101019150B1 (ko) 2011-03-04

Family

ID=41446145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062649A KR101019150B1 (ko) 2008-06-30 2008-06-30 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법

Country Status (3)

Country Link
US (1) US8187479B2 (ko)
JP (1) JP2010016336A (ko)
KR (1) KR101019150B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085476B1 (ko) 2010-10-25 2011-11-21 삼성전기주식회사 인쇄회로기판 제조방법
CN102573329B (zh) * 2010-12-08 2014-04-02 北大方正集团有限公司 制作电路板导电柱的方法、系统以及电路板
US9661763B2 (en) * 2011-10-11 2017-05-23 Hitachi Chemical Company, Ltd. Structure containing conductor circuit, method for manufacturing same, and heat-curable resin composition
JP2014053342A (ja) * 2012-09-05 2014-03-20 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びプリント配線板
TWI519219B (zh) * 2012-10-29 2016-01-21 三星電機股份有限公司 印刷電路板及印刷電路板製造方法
DE102014104137B4 (de) * 2014-03-25 2021-05-06 Boardtek Electronics Corporation Galvanisierte Platinenanordnung und Herstellungsverfahren dafür
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173337A (ja) * 1996-12-06 1998-06-26 Fujitsu Ltd プリント基板の製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP4060629B2 (ja) * 2002-04-15 2008-03-12 デンカＡｇｓｐ株式会社 メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2004119770A (ja) 2002-09-27 2004-04-15 Daiwa Kogyo:Kk フィルドビアの形成方法及び多層配線基板の製造方法
JP2004146742A (ja) 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4713131B2 (ja) * 2004-11-19 2011-06-29 株式会社マルチ プリント配線板及びそのプリント配線板の製造方法
KR100704920B1 (ko) 2005-11-29 2007-04-09 삼성전기주식회사 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정

Also Published As

Publication number Publication date
US8187479B2 (en) 2012-05-29
US20090321387A1 (en) 2009-12-31
JP2010016336A (ja) 2010-01-21
KR101019150B1 (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
CN106376184B (zh) 埋入式线路制作方法和封装基板
KR101019150B1 (ko) 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
US9674967B2 (en) Via in a printed circuit board
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
KR101044787B1 (ko) 인쇄회로기판 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR20090011528A (ko) 인쇄회로기판의 제조방법
US8074352B2 (en) Method of manufacturing printed circuit board
JP2008235655A (ja) 基板及びこの基板の製造方法
US8197702B2 (en) Manufacturing method of printed circuit board
TW201838494A (zh) 電路板結構及其製造方法
JP2014022625A (ja) プリント配線基板及びその製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100648968B1 (ko) 인쇄회로기판 및 그 제조방법
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2007095910A (ja) 配線基板の製造方法
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
KR100916649B1 (ko) 인쇄회로기판의 제조방법
KR20150103974A (ko) 인쇄회로기판 및 이의 제조 방법
KR100916647B1 (ko) 인쇄회로기판의 제조방법
KR20120024288A (ko) 인쇄회로기판의 도금층 형성 방법
CN103841753A (zh) 印刷电路板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee