JP2004119770A - フィルドビアの形成方法及び多層配線基板の製造方法 - Google Patents

フィルドビアの形成方法及び多層配線基板の製造方法 Download PDF

Info

Publication number
JP2004119770A
JP2004119770A JP2002282438A JP2002282438A JP2004119770A JP 2004119770 A JP2004119770 A JP 2004119770A JP 2002282438 A JP2002282438 A JP 2002282438A JP 2002282438 A JP2002282438 A JP 2002282438A JP 2004119770 A JP2004119770 A JP 2004119770A
Authority
JP
Japan
Prior art keywords
layer
metal layer
forming
plating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002282438A
Other languages
English (en)
Inventor
Eiji Yoshimura
吉村 栄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiwa Kogyo Co Ltd
Original Assignee
Daiwa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiwa Kogyo Co Ltd filed Critical Daiwa Kogyo Co Ltd
Priority to JP2002282438A priority Critical patent/JP2004119770A/ja
Publication of JP2004119770A publication Critical patent/JP2004119770A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】メッキ条件の制御が簡易で、回路成形のための金属層の厚みを一定に制御でき、しかもビア径の異なるものが混在する場合にも均一に充填されたフィルドビアが形成できるフィルドビアの形成方法、及び当該形成方法を用いた多層配線基板の製造方法を提供する。
【解決手段】第1金属層11等に到達するビア孔が形成されその内面に下地導電層15を備えるフィルドビア前駆体を作製する工程と、そのビア孔内面を含む略全面に前記第3金属層14とは異なる金属の電解メッキを施してメッキ層17を形成する工程と、そのビア孔上方の表面にマスク層18を形成する工程と、メッキ層17を選択的にエッチングして凸状部17aを形成する工程と、これを除去して平坦化する工程と、前記第3金属層14を選択的にエッチングする工程とを含む。
【選択図】    図2

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の上下の配線層間を導電接続するためのフィルドビアの形成方法、及び当該形成方法を用いた多層配線基板の製造方法に関する。
【0002】
【従来の技術】
近年、LSI等の半導体素子では、集積度が高まると共に動作速度も高速化し、入出力端子数も1000以上のものが出現している。また、半導体素子のパッケージ構造も半導体チップのサイズに近いものが主流となりつつある。例えば、BGA(Ball Grid Array)等では半導体チップがフリップチップ接合によりインターポーザに搭載されたパッケージ構造となっている。また、複数の半導体チップを配線基板上に実装したMCM(Multi Chip Module)も実用化されている。
【0003】
上記のBGA用のインターポーザの場合、絶縁層と導体配線層を交互に積層した多層配線基板の片側表面には金等でバンプが形成されて、半導体チップが導電接続される一方、反対表面には金等で表面処理されたパッドが形成されて、半田ボールを介して配線基板の導体配線層上に半田接続される。この多層配線基板では、上下の導体配線層がレーザービア等で導電接続されている。そして、このようなチップ搭載用基板についても、一般の多層配線基板と同様に、多層化、細線化、ビアホールの小径化、薄層化の要求が高まっている。
【0004】
近年、エキシマーレーザやYAG第3高調波、第4高調波を用いたレーザ加工機の導入が盛んになり、微小径の孔形成が容易になってきた。孔径の微細化が進むにつれて、孔のアスペクト比(深さを径で割った値)が高くなり、その値は1.5以上のものも出てきている。
【0005】
ビアホールを形成する際、レーザ等で孔を形成して、下部導体配線層表面を露出させた後、無電解銅めっき等で電気めっきのシード層を形成し、それを電極にして孔内部の側面や底部に一定厚のめっき形成を行う。近年では、ビアホール直上へビアホールを形成して配線の自由度を上げる目的で、孔内部をめっき金属で埋めてしまう、フィルドビアめっきが注目されている。
【0006】
しかし、フィルドビアめっきでは、電流波形制御や添加剤によって選択的に孔内部にめっき金属を析出させる手法をとっている(例えば、特許文献1参照)。しかし、この方法ではビアが埋まるか否かは孔のアスペクト比に大きく影響しており、その値がおおよそ1.0以下であることが分かっている。
【0007】
このような問題点を改善するために、孔底部の下地導体配線層を露出させた後、露出金属面を活性化させ、底面から無電解銅で金属層を成長させ、ビアホールを形成する方法が提案されている。この手法を用いると、高アスペクト比を持つ孔であっても、空隙を発生させることなくめっきすることが可能である。しかしながら、無電解銅めっきにて孔内全部を埋めるには、たとえば、30μm深さの孔の場合、10時間以上かかってしまい量産性に問題がある。
【0008】
また、高アスペクト比を有する微小径ビアホールに対し、高速でかつ高信頼性のある方法でフィルドビアを形成する方法として、上記の無電解めっきをビアのアスペクト比が1以下になるまで行い、その後、電解メッキを施してフィルドビアメッキを行う方法も知られている(例えば、特許文献2参照)。
【0009】
【特許文献1】
特開2000−277918号公報(第2頁、図1)
【特許文献2】
特開2002−232144号公報(第2頁、図1)
【0010】
【発明が解決しようとする課題】
しかしながら、上記のようなフィルドビアの形成方法では、電解メッキを行う際にビアの周辺にも金属が析出し、後にハーフエッチング等を行っても金属層の厚みの制御が困難になるという問題があった。
【0011】
また、電流密度の調整や添加剤の吸着状態によって、ビア内部へのメッキを選択的に進行させるため、メッキ条件の制御を精度良く行う必要があり、またビア径やビアの配置分布が不均一な場合には、フィルドビアの形成が不可能であった。
【0012】
そこで、本発明の目的は、メッキ条件の制御が簡易で、回路成形のための金属層の厚みを一定に制御でき、しかもビア径の異なるものが混在する場合にも均一に充填されたフィルドビアが形成できるフィルドビアの形成方法、及び当該形成方法を用いた多層配線基板の製造方法を提供することにある。
【0013】
【課題を解決するための手段】
上記目的は、下記の如き本発明により達成できる。
即ち、本発明のフィルドビアの形成方法は、第1金属層又は下層の配線層、絶縁層、第2金属層、及び第2金属層とは別の金属からなる第3金属層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔が形成され、少なくともそのビア孔の内面に下地導電層を備えるフィルドビア前駆体を作製する工程と、そのフィルドビア前駆体のビア孔内面を含む略全面に前記第3金属層とは異なる金属の電解メッキを施してメッキ層を形成する工程と、前記メッキ層のビア孔上方の表面にマスク層を形成する工程と、前記マスク層を形成したメッキ層を選択的にエッチングして凸状部を形成する工程と、前記凸状部を除去して平坦化する工程と、前記第3金属層を選択的にエッチングして露出部を除去する工程とを含むことを特徴とする。
【0014】
上記において、前記フィルドビア前駆体を作製する工程が、第1金属層又は下層の配線層、絶縁層、第2金属層、及び第2金属層とは別の金属からなる第3金属層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔を形成する工程と、前記ビア孔の内面を含む略全面に無電解メッキを施して下地導電層を形成する工程とを含むことが好ましい。
【0015】
あるいは、前記フィルドビア前駆体を作製する工程が、第1金属層又は下層の配線層、及び絶縁層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔を形成する工程と、前記ビア孔の内面を含む略全面に無電解メッキを施して下地導電層を形成する工程と、前記絶縁層の上面側に所定の厚みとなるように第2金属層をメッキで形成する工程と、前記第3金属層を前記第2金属層の上面に形成する工程とを含むことが好ましい。
【0016】
一方、本発明の多層配線基板の製造方法は、上記いずれかに記載のフィルドビアの形成方法により、上下の配線層間を導電接続するフィルドビアを形成する工程を含むことを特徴とする。
【0017】
[作用効果]
本発明のフィルドビアの形成方法によると、ビア孔内面を含む略全面にメッキ層を形成した後にビア孔上方にマスク層を形成してエッチングと凸状部を除去とにより平坦化するため、メッキ条件の制御を精度良く行わなくても、確実にビア孔内にメッキを行うことができる。このとき一旦、エッチングで凸状部を形成するため、研削等によって平坦化するのが容易になる。また、略全面にメッキ層を形成を形成する際に、その厚みを十分確保することで、ビア径の異なるものが混在する場合にも、ビア孔内に確実に充填することができる。更に、上記エッチング時に第3金属層により第2金属層が保護されるため、第3金属層を選択的にエッチングすると、元の厚みの第2金属層が再現される。その結果、メッキ条件の制御が簡易で、回路成形のための金属層の厚みを一定に制御でき、しかもビア径の異なるものが混在する場合にも均一に充填されたフィルドビアが形成できるフィルドビアの形成方法を提供できる。
【0018】
前記フィルドビア前駆体を作製する工程が、第1金属層又は下層の配線層、絶縁層、第2金属層、及び第2金属層とは別の金属からなる第3金属層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔を形成する工程と、前記ビア孔の内面を含む略全面に無電解メッキを施して下地導電層を形成する工程とを含む場合、第2金属層に第3金属層が積層され、ビア孔の内面に無電解メッキによる下地導電層を備えるため、ビア孔内への電解メッキが可能なフィルドビア前駆体を、簡易な工程で作製することができる。
【0019】
前記フィルドビア前駆体を作製する工程が、第1金属層又は下層の配線層、及び絶縁層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔を形成する工程と、前記ビア孔の内面を含む略全面に無電解メッキを施して下地導電層を形成する工程と、前記絶縁層の上面側に所定の厚みとなるように第2金属層をメッキで形成する工程と、前記第3金属層を前記第2金属層の上面に形成する工程とを含む場合、通常のビアメッキにより第2金属層が形成され、更に第3金属層が積層されて、これら金属層によってビア孔内への電解メッキが可能なフィルドビア前駆体を、簡易な工程で作製することができる。
【0020】
一方、本発明の多層配線基板の製造方法によると、上記の如き作用効果を奏するフィルドビアの形成方法により、上下の配線層間を導電接続するフィルドビアを形成する工程を含むため、メッキ条件の制御が簡易で、回路成形のための金属層の厚みを一定に制御でき、しかもビア径の異なるものが混在する場合にも均一に充填されたフィルドビアが形成できる多層配線基板の製造方法となる。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図1〜図3は、本発明のフィルドビアの形成方法の一例を示す工程図である。
【0022】
本発明は、第1金属層又は下層の配線層、絶縁層、第2金属層、及び第2金属層とは別の金属からなる第3金属層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔が形成され、少なくともそのビア孔の内面に下地導電層を備えるフィルドビア前駆体を作製する工程を含む。本実施形態では、図1(1)〜(3)に示すように、前記フィルドビア前駆体を作製する工程が、第1金属層11(又は下層の配線層)、絶縁層12、第2金属層13、及び第2金属層13とは別の金属からなる第3金属層14をこの順で有する積層体に、第1金属層11(又は下層の配線層)に到達するビア孔16を形成する工程と、前記ビア孔16の内面を含む略全面に無電解メッキを施して下地導電層15を形成する工程とを含む例を示す。
【0023】
本実施形態では、まず、図1(1)に示すような、第1金属層11、絶縁層12、第2金属層13、及び第2金属層13とは別の金属からなる第3金属層14をこの順で有する積層体を準備する。第1金属層11と第2金属層13とを構成する金属は、同一でも異なっていてもよいが、同一であることが好ましい。また、金属の種類は、何れでもよいが、これらは配線パターンとなり得るため、銅又は銅を含む合金などが好ましい。第1金属層11と第2金属層13との厚みは、例えば5〜100μm程度である。但し、第1金属層11等の厚みを薄く制御することを目的とする場合、5〜20μmが有効となる。本発明では、例えば厚さ18μmの銅箔が積層された両面銅張積層板を用いると、厚さ18μm±2μmに制御することも可能である。
【0024】
絶縁層12はエポキシ樹脂、フェノール樹脂、ポリイミド樹脂などの熱硬化性樹脂、反応硬化性樹脂、耐熱性樹脂が樹脂成分として使用され、更にそれをマトリックスとして補強相を有していてもよい。かかる補強相としてはガラス繊維、セラミック繊維、アラミド等の耐熱性繊維などが挙げられる。なお、絶縁層12の厚みは製品となる多層配線基板の面積、形状、層数にもよるが、20〜500μm程度である。
【0025】
第3金属層14は、そのエッチングが選択的に行えるように、第2金属層13とは別の金属からなる。また、メッキ層17のエッチング時に耐性を有する金属が好ましい。具体的には、例えば、第1金属層11、第2金属層13、メッキ層17が銅である場合、金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金が挙げられるが、エッチングによる選択的な除去が行え、コスト的にも有利なニッケルが好ましい。
【0026】
第3金属層14は、両面銅張積層板の片面に、電解メッキ、無電解メッキなどのメッキ法、蒸着、スパッタリング、クラッドなどで形成することが可能である。第3金属層14としては、特にニッケルが電解メッキにより形成されているものが好ましい。なお、絶縁層12に第1金属層11や第2金属層13を形成する方法としても同様の方法が採用できる。
【0027】
第3金属層14の厚みは、1〜40μm、特に3〜20μmが好ましい。この厚みが薄すぎると、バリヤー機能を十分果たしにくく、厚みが厚すぎると、エッチングで除去するのに時間がかかり、材料コスト面からも不利になる。
【0028】
本実施形態は、図1(2)に示すように、上記の積層体に、第1金属層11(又は下層の配線層)に到達するビア孔16を形成する工程を含む。ビア孔16を形成する方法としては、レーザを用いる方法が好ましい。レーザの種類としては、炭酸ガスレーザ、YAG(基本波、第2高調波、第3高調波、第4高調波)レーザ、エキシマーレーザ等が上げられるが、微細孔を形成するには400nm以下の短波長レーザであるYAG第3高調波、第4高調波ならびにエキシマーレーザが好ましい。その際、ビア孔16を形成する位置に予めエッチングなどで開口部分を設けておいてもよい。
【0029】
また、絶縁層12を感光性樹脂で形成しておき、露光・現像などでビア孔16を形成してもよい。更に、必要に応じて、スミア除去などが行ってもよい。ビア孔16の内径は例えば20μm〜1mmであり、層間の導電接続のためのビア(これは通常、30〜200μm程度)だけでなく、層間の放熱のためにフィルドビアを形成したものでもよい。
【0030】
本実施形態は、図1(3)に示すように、前記ビア孔16の内面を含む略全面に無電解メッキを施して下地導電層15を形成する工程を含む。これによって、少なくともそのビア孔16の内面に下地導電層15を備えるフィルドビア前駆体を作製することができる。
【0031】
無電解メッキの方法は、従来公知のメッキ方法を何れも使用可能であり、下地導電層15を構成する金属も、銅又は銅を含む合金などが好ましい。その厚みは、電解メッキが可能となる程度の導電性が得られる厚み(例えば0.1〜3.0μm)でよい。一般的に、絶縁層12の内面には、触媒化処理してから、無電解銅メッキ、必要により電解銅メッキなどが施される。また、レーザ加工により露出した銅などの第1金属層11の表面を希塩酸等で表面を活性化してもよい。
【0032】
無電解メッキを行う際のメッキ液は、各種金属に対応して周知であり、各種のものが市販されている。一般的には、液組成として、金属イオン源、アルカリ源、還元剤、キレート剤、安定剤などを含有する。なお、触媒化処理は、パラジウム等のメッキ触媒を沈着させればよい。
【0033】
本発明は、図2(4)に示すように、以上のようにして作製したフィルドビア前駆体のビア孔16内面を含む略全面に前記第3金属層14とは異なる金属の電解メッキを施してメッキ層17を形成する工程を含む。メッキ層17を構成する金属としては、第1金属層11と第2金属層13と同様に、銅などが好ましい。
【0034】
電解メッキも、周知の方法で行うことができるが、一般的には、無電解メッキしたものをメッキ浴内に浸漬しながら、下地導電層15を陰極とし、メッキする金属の金属イオン補給源を陽極として、電気分解反応により陰極側に金属を析出させることにより行われる。なお、無電解メッキの代わりに他の導電化処理を行ってもよい。
【0035】
本発明は、図2(5)に示すように、前記メッキ層17のビア孔上方の表面にマスク層18を形成する工程を含む。マスク層18の形成方法は何れでもよいが、スクリーン印刷、ドライフィルムレジスト、感光性樹脂塗料等を用いて形成することができる。ドライフィルムレジストを用いる場合、ドライフィルムレジストの熱圧着、露光、現像が行われる。感光性樹脂塗料の場合、塗布乾燥、露光、現像が行われる。
【0036】
マスク層18の個々の大きさ(面積又は外径等)は、ビア孔16の大きさに対応して決定され、ビア孔16の大きさと略同じか、それより大きいマスク層18を形成するのが好ましい。
【0037】
本発明は、図2(6)に示すように、前記マスク層18を形成したメッキ層17を選択的にエッチングして凸状部17aを形成する工程を含む。その際、エッチングによる浸食量が多過ぎると、形成される凸状部17aが小径化(アンダーカットの増大)して、ビア孔16内部までエッチングされる場合が生じ、逆に、浸食量が少な過ぎると、残存する凸状部17aを除去して平坦化するのが困難になる。従って、上記のエッチングによる浸食の程度は、図2(6)に示す程度か、或いはこれより多少増減する範囲内が好ましい。
【0038】
エッチングは、メッキ層17が銅又は銅合金である場合、これらが選択的にエッチング可能なエッチング液で行われ、市販のアルカリエッチング液、過硫酸アンモニウム、過酸化水素/硫酸等が使用できる。エッチングは浸漬やエッチング液のスプレー塗布で行うことができる。
【0039】
本発明は、図3(7)に示すように、凸状部17aを除去して平坦化する工程を含む。これにより、ビア孔16の内部にのみ充填されたメッキ層17bとその表面の下地導電層15aが残存することになる。但し、メッキ層17bと下地導電層15aとが同じ金属の場合、両者の区別はつきにくい。
【0040】
凸状部17aの除去による平坦化は、ダイヤモンド製等の硬質刃を回転板の半径方向に複数配置した硬質回転刃を有する研削装置を使用する方法が挙げられ、当該硬質回転刃を回転させながら、固定支持された配線基板の上面に沿って移動させることによって、上面を平坦化することができる。また、ベルトサンダ、バフ研磨等により研磨する方法などが挙げられる。凸状部17aを除去する際にも、第3金属層14は第2金属層13を保護する機能を有する。
【0041】
本発明では、マスク層18の除去を平坦化工程に先立って行ってもよく、これは薬剤除去、剥離除去など、マスク層18の種類に応じて適宜選択すればよい。例えば、スクリーン印刷により形成された感光性のインクである場合、アルカリ等の薬品にて除去できる。
【0042】
本発明は、図3(8)に示すように、前記第3金属層14を選択的にエッチングして露出部を除去する工程を含む。これにより、ビア孔16の内部のメッキ層17bが第2金属層13の上面から若干突出した状態となる。また、元の厚みの第2金属層13が再現される。
【0043】
選択的なエッチングの方法としては、メッキ層17のエッチング工程とは異なるエッチング液を用いたエッチング方法が挙げられるが、塩化物エッチング液を用いると金属系レジスト及び銅の両者が浸食されるため、その他のエッチング液を用いるのが好ましい。具体的には、第3金属層14が前記の金属である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。
【0044】
以上の製造工程によって、ビア孔16の内部が金属で充填されたフィルドビアで、第1金属層11と第2金属層13とが導電接続された両面金属張積層板が製造できる。
【0045】
本発明の多層配線基板の製造方法は、以上のようなフィルドビアの形成方法により、上下の配線層間を導電接続するフィルドビアを形成する工程を含むものである。例えば、上記の両面金属張積層板は、エッチングによりパターン形成され、両面配線基板、又は多層配線基板のコア基板もしくは積層用両面配線基板などに使用することができる。パターン形成は、フォトリソグラフィ技術を用いて所定のマスクを形成し、エッチング処理することによって、所定のパターンを持った配線層を形成することができる。
【0046】
本発明により得られる多層配線基板は、フィルドビアの小径化やファインピッチ化が可能なため、特にMCMやBGAなどのチップ搭載用基板に好適に使用することができる。
【0047】
[他の実施形態]
以下、本発明の他の実施形態について説明する。
【0048】
(1)前述の実施形態では、4層構造の積層体にビア孔を形成する例を示したが、本発明では、図4(1)〜図6(10)に示すように、2層構造の積層体にビア孔を形成するものでもよい。つまり、フィルドビア前駆体を作製する工程が、第1金属層11又は下層の配線層、及び絶縁層12をこの順で有する積層体に、第1金属層11又は下層の配線層に到達するビア孔16を形成する工程と、前記ビア孔16の内面を含む略全面に無電解メッキを施して下地導電層15を形成する工程と、前記絶縁層12の上面側に所定の厚みとなるように第2金属層13をメッキで形成する工程と、前記第3金属層14を前記第2金属層13の上面に形成する工程とを含むものである。以下、その場合に前述の実施形態と相違する部分を説明する。
【0049】
先ず、図4(1)に示すような、第1金属層11又は下層の配線層、及び絶縁層12をこの順で有する積層体を用意する。図4(2)に示すように、この積層体に、第1金属層11又は下層の配線層に到達するビア孔16を形成する。更に、図4(3)に示すように、ビア孔16の内面を含む略全面に無電解メッキを施して下地導電層15を形成する。このとき、必要に応じて絶縁層12の全面に触媒処理が施される。
【0050】
次に、図5(4)に示すように、絶縁層12の上面側に所定の厚みとなるように第2金属層13をメッキで形成する。この工程における第2金属層13の厚みが再現される。このメッキは銅等の電解メッキにより行うのが好ましい。更に、図5(5)に示すように、第3金属層14を前記第2金属層13の上面に形成する。これも電解メッキにより行うのが好ましく、前述したニッケル等の金属が挙げられる。
【0051】
続く図5(6)〜図6(10)の工程は、前述の実施形態と同様にして行うことができ、ビア孔16の内部が金属で充填されたフィルドビアで、第1金属層11と第2金属層13とが導電接続されたものが製造できる。但し、ビア孔16の内部には、下地導電層15a、第2金属層13a、第3金属層14a、及びメッキ層17bが充填されている。
【0052】
(2)前述の実施形態では、絶縁層の下層に第1金属層が形成されている積層体にフィルドビアを形成する例を例を示したが、本発明では、絶縁層の下層に下層の配線層を有し、更に絶縁層等が形成された多層配線基板に、フィルドビアを形成してもよい。
【0053】
その場合、下層の配線層に絶縁層、第2金属層、第3金属層を順に又は同時に形成すればよい。例えば、樹脂付き銅箔をラミネートした後、第3金属層を電解メッキにより形成する方法、感光性樹脂や感光性ドライフィルムで絶縁層を形成した後にビア孔を形成する方法などが挙げられる。その後の工程は、前述の実施形態と同様にして行うことができる。
【0054】
(3)前述の実施形態では、ビア孔の形成後に無電解メッキを施して下地導電層を形成する例を示したが、本発明では、無電解メッキを行わずに、蒸着、スパッタリングなどで下地導電層を形成してもよい。
【0055】
(4)前述の実施形態では、ビア孔を形成した直後に略全面に無電解メッキを施す例を示したが、本発明では、予めビア孔の底面だけに無電解メッキ又は電解メッキを施して、ビア孔の深さを小さくしてから、略全面に無電解メッキを施した後、電解メッキによりメッキ層を形成してもよい。これによって、アスペクト比の大きいビア孔に対しても好適にフィルドビアを形成することができる。
【図面の簡単な説明】
【図1】本発明のフィルドビアの形成方法の一例を示す工程図
【図2】本発明のフィルドビアの形成方法の一例を示す工程図
【図3】本発明のフィルドビアの形成方法の一例を示す工程図
【図4】本発明のフィルドビアの形成方法の他の例を示す工程図
【図5】本発明のフィルドビアの形成方法の他の例を示す工程図
【図6】本発明のフィルドビアの形成方法の他の例を示す工程図
【符号の説明】
11     第1金属層
12     絶縁層
13     第2金属層
14     第3金属層
15     下地導電層
16     ビア孔
17     メッキ層
17a    凸状部
17b    充填されたメッキ層
18     マスク層

Claims (4)

  1. 第1金属層又は下層の配線層、絶縁層、第2金属層、及び第2金属層とは別の金属からなる第3金属層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔が形成され、少なくともそのビア孔の内面に下地導電層を備えるフィルドビア前駆体を作製する工程と、
    そのフィルドビア前駆体のビア孔内面を含む略全面に前記第3金属層とは異なる金属の電解メッキを施してメッキ層を形成する工程と、
    前記メッキ層のビア孔上方の表面にマスク層を形成する工程と、
    前記マスク層を形成したメッキ層を選択的にエッチングして凸状部を形成する工程と、
    前記凸状部を除去して平坦化する工程と、
    前記第3金属層を選択的にエッチングして露出部を除去する工程とを含むフィルドビアの形成方法。
  2. 前記フィルドビア前駆体を作製する工程が、第1金属層又は下層の配線層、絶縁層、第2金属層、及び第2金属層とは別の金属からなる第3金属層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔を形成する工程と、前記ビア孔の内面を含む略全面に無電解メッキを施して下地導電層を形成する工程とを含む請求項1記載のフィルドビアの形成方法。
  3. 前記フィルドビア前駆体を作製する工程が、第1金属層又は下層の配線層、及び絶縁層をこの順で有する積層体に、第1金属層又は下層の配線層に到達するビア孔を形成する工程と、前記ビア孔の内面を含む略全面に無電解メッキを施して下地導電層を形成する工程と、前記絶縁層の上面側に所定の厚みとなるように第2金属層をメッキで形成する工程と、前記第3金属層を前記第2金属層の上面に形成する工程とを含む請求項1記載のフィルドビアの形成方法。
  4. 請求項1〜3いずれかに記載のフィルドビアの形成方法により、上下の配線層間を導電接続するフィルドビアを形成する工程を含む多層配線基板の製造方法。
JP2002282438A 2002-09-27 2002-09-27 フィルドビアの形成方法及び多層配線基板の製造方法 Pending JP2004119770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002282438A JP2004119770A (ja) 2002-09-27 2002-09-27 フィルドビアの形成方法及び多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002282438A JP2004119770A (ja) 2002-09-27 2002-09-27 フィルドビアの形成方法及び多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2004119770A true JP2004119770A (ja) 2004-04-15

Family

ID=32276583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002282438A Pending JP2004119770A (ja) 2002-09-27 2002-09-27 フィルドビアの形成方法及び多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2004119770A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2010016336A (ja) * 2008-06-30 2010-01-21 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
KR101144573B1 (ko) * 2010-08-03 2012-05-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2013504887A (ja) * 2009-09-15 2013-02-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング セラミックコンポーネントの製造方法、セラミックコンポーネントおよびコンポーネントアセンブリ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2010016336A (ja) * 2008-06-30 2010-01-21 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
US8187479B2 (en) 2008-06-30 2012-05-29 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board
JP2013504887A (ja) * 2009-09-15 2013-02-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング セラミックコンポーネントの製造方法、セラミックコンポーネントおよびコンポーネントアセンブリ
US8952259B2 (en) 2009-09-15 2015-02-10 Robert Bosch Gmbh Method for producing a ceramic component, ceramic component and component assembly
KR101144573B1 (ko) * 2010-08-03 2012-05-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US8127979B1 (en) Electrolytic depositon and via filling in coreless substrate processing
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
CN101112141B (zh) 多层印刷线路板
CN102378478B (zh) 印刷电路板和印刷电路板的制造方法
CN102239753B (zh) 多层印刷线路板和多层印刷线路板的制造方法
US7169313B2 (en) Plating method for circuitized substrates
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
CN107683524A (zh) 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法
JP6840935B2 (ja) 配線回路基板の製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
KR20020022122A (ko) 트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법
KR20130104506A (ko) 인쇄회로기판 및 그의 제조 방법
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2004119770A (ja) フィルドビアの形成方法及び多層配線基板の製造方法
JP2004111915A (ja) 多層配線基板およびその製造方法
JP2001118872A (ja) バンプの形成方法
TW200522835A (en) Process for manufacturing a wiring substrate
JP2003142829A (ja) 多層配線基板及びその製造方法
JPH11298141A (ja) 電子装置の製造方法
JP2003209359A (ja) コア基板およびその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
KR20140029241A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP3178677B2 (ja) 多層配線基板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体