CN107683524A - 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法 - Google Patents

配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法 Download PDF

Info

Publication number
CN107683524A
CN107683524A CN201680034249.1A CN201680034249A CN107683524A CN 107683524 A CN107683524 A CN 107683524A CN 201680034249 A CN201680034249 A CN 201680034249A CN 107683524 A CN107683524 A CN 107683524A
Authority
CN
China
Prior art keywords
layer
circuit board
electrode
wired circuit
formation process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680034249.1A
Other languages
English (en)
Inventor
今吉孝二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN107683524A publication Critical patent/CN107683524A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供能够在玻璃基材表面形成配线、且具有足够的可靠性的配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法。配线电路基板包含：玻璃基材，其具有贯通孔；绝缘性树脂层，其层叠于玻璃基材上，且形成有导通孔；配线组，其层叠于绝缘性树脂层；第1无机贴合层，其层叠于贯通孔内的内径面；贯通电极，其由层叠于第1无机贴合层的第1导电层构成；以及第2导电层，其与贯通电极的上下端电连接，形成于贯通电极以及玻璃基材上，玻璃基材的表面粗糙度Ra小于或等于100nm，第2导电层的贯通电极上的凹陷量小于或等于5μm。

Description

配线电路基板、半导体装置、配线电路基板的制造方法以及半 导体装置的制造方法
技术领域
本发明涉及配线电路基板(插入件)、半导体装置，特别是涉及具有介于封装基板与半导体元件之间的配线电路基板、用于将半导体元件连接的配线电路基板的半导体装置。
背景技术
当前，为了将小间距的半导体元件与子板等外部基板连接而使用封装基板。
作为封装基板的材料，使用陶瓷或树脂。
这里，陶瓷封装基板使用烧结的金属化物，因此电阻值变高。并且，陶瓷的介电常数较高，难以搭载高频、高性能的半导体元件。
另一方面，树脂制封装基板使用镀敷的铜配线，因此有可能使得配线电阻下降，相对容易搭载树脂的介电常数较低、且高频、高性能的半导体元件。
这里，作为使插入件(配线电路基板)介于封装基板与半导体元件之间的技术，例如存在专利文献1～4的技术。
另外，近年来，作为面向高端的插入件，对于将硅树脂、玻璃用于基板的材质的插入件所进行的研究较为活跃，受到了较大的关注。
在作为基材而使用硅树脂、玻璃的插入件中，较大的特征在于，使用在内部形成有贯通孔、并利用导电性物质对该贯通孔进行填充的被称为TSV(Through-Silicon Via)、TGV(Through-Glass Via)的技术。通过该技术而形成的贯通电极以最短距离将表面背面连接，从而能够期待配线长度的缩短、信号传送速度的高速化等优异的电特性。
另外，线膨胀系数为与半导体元件相同、或者与半导体元件接近的值，因此加热时的基板尺寸变化减小，有可能实现更高密度的安装·高密度配线。并且，通过采用贯通电极，能够实现多引脚并联连接，无需使LSI本身实现高速化便能够获得优异的电特性，因此能够期待低耗电化的实现。
特别地，近年来，将玻璃用作基板的材质的玻璃插入件受到了较大的关注。另外，作为对于玻璃插入件的关注度较大的项目之一，能举出低成本化的实现。这是因为，硅树脂插入件仅能以晶片尺寸而制造，与此相对，玻璃插入件能够利用大型面板进行大批量处理，存在如下可能性，即，能够解决至今在面向高端的插入件中成为较大问题的、成本的问题。
专利文献1：日本特开2001-102479号公报
专利文献1：日本特开2002-261204号公报
专利文献3：日本特开2000-302488号公报
专利文献4：日本特开2000-246474号公报
发明内容
然而，在设计玻璃插入件时，需要克服的问题也较多。
作为在玻璃基板形成贯通孔的方法，能举出钻孔法、喷丸法、基于反应性气体或氢氟酸的蚀刻法、基于激光的加工法。然而，玻璃基板为非晶质的材料，是具有弹性较低、且对于材料拉伸应力容易断裂等特性的材料，因此存在如下问题等，即，通过钻孔法、喷丸法等物理加工会产生微裂纹、玻璃基板本身会断裂。
另外，存在如下问题等，即，基于氟系的反应性气体的蚀刻法的分解速度较慢而耗费加工时间，基于氢氟酸的蚀刻法是各向同性地进行反应，因此无法应对小径的贯通孔的加工。
在所述方法中，基于UV激光、CO2激光、短脉冲激光的加工法是加工速度较快、且能够实现小径的贯通孔的加工的方法。然而，加工速度和孔的纯圆度之间存在取舍的关系，如果提高加工速度，则因激光的热使得玻璃材熔融而在玻璃基板表面产生飞溅的节瘤、在贯通孔的周围以堤坝状而产生浮渣，玻璃基板表面的平滑性会降低。因该玻璃基板的凹凸而难以在玻璃基板表面形成微细配线，或者应力集中于配线的凹凸部而产生断线。
另外，在通过板材镀敷在玻璃表面形成导电性的材料之后，形成的传导层的厚度较厚，因此能够通过CMP(Chemical Mechanical Polishing)法而将其去除。此时，利用CMP的抛光液对玻璃表面的非晶质的较弱的部分进行研磨，在玻璃表面产生微细的凹凸，玻璃表面的平滑性会下降。在该情况下，也因该玻璃基板的凹凸而难以在玻璃基板表面形成微细配线，或者应力集中于配线的凹凸部而产生断线。
例如，如图6所示，在从上侧利用UV激光、CO2激光等在玻璃基材1形成贯通孔13的情况下，在玻璃表面产生因玻璃熔融附着而产生的堤坝状的浮渣21、节瘤22。此时的浮渣21、节瘤22相对于玻璃表面的高度为10μm左右。
另外，如图7所示，在通过板材镀敷而在玻璃表面形成有导电层的材料之后，在通过CMP法将玻璃表面的导电层去除的情况下，利用对于CMP的导电层具有溶解性的酸性的抛光液对玻璃表面的非晶质的较弱的部分、金属成分部分进行研磨，在玻璃表面产生微细的凹部24。此时的凹部24相对于玻璃表面的深度小于或等于3μm。
另外，在通过CMP法而将玻璃表面的导电层去除的情况下，除了抛光液中的化学研磨成分以外，利用由填料构成的物理研磨成分将形成于贯通孔13内的导电层、填充树脂14从玻璃表面较深地研磨去除而产生凹陷部23。凹陷部23相对于玻璃表面的深度为10μm左右，即使在其上方形成有导电层，也会残留有5μm左右的凹陷部23。
本发明就是为了解决上述问题而提出的，其目的在于，提供在形成有贯通孔的玻璃基材中通过使玻璃基材表面变得平滑而能够实现在玻璃基材表面具有配线、且具有足够的可靠性的配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法。
用于上述问题的本发明的一个方式是配线电路基板，包含：玻璃基材，其具有贯通孔；绝缘性树脂层，其层叠于玻璃基材上，且形成有导通孔；配线组，其层叠于绝缘性树脂层；第1无机贴合层，其层叠于贯通孔内的内径面；贯通电极，其由层叠于第1无机贴合层的第1导电层构成；以及第2导电层，其与贯通电极的上下端电连接，形成于贯通电极以及玻璃基材上，玻璃基材的表面粗糙度Ra(算术平均粗糙度)小于或等于100nm，第2导电层的贯通电极上的凹陷量小于或等于5μm。
另外，可以利用填充树脂对第1导电层的内侧进行填充，可以利用第2导电层将贯通电极的上下端覆盖。
另外，可以利用第1导电层对第1无机贴合层的内侧进行填充。
另外，可以在玻璃基材以及贯通电极上形成第2无机贴合层，第2导电层可以形成于第2无机贴合层之上而形成配线组。
另外，可以利用热膨胀率比第2导电层的材料的热膨胀率高的绝缘性树脂层将配线组覆盖。
另外，第1或者第2无机贴合层可以是含有氧化锡、氧化铟、氧化锌、镍、镍磷、铬、氧化铬、氮化铝、氮化铜、氧化铝、钽、钛、铜中的任一种的单层或者层叠的膜。
另外，形成第1或者第2导电层以及贯通电极的导电性材料可以含有铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种。
另外，填充树脂可以是含有氧化硅、铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种的粉体、和环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂中的任一种树脂材料的混合物。
另外，作为绝缘性树脂层的材料，可以含有环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂、氧化硅中的任一种。
另外，本发明的其他方式是一种半导体装置，该半导体装置包括上述配线电路基板、以及层叠于上述配线电路基板的半导体元件。
另外，本发明的其他方式是一种配线电路基板的制造方法，包含：贯通孔形成工序，在该贯通孔形成工序中，在玻璃基材形成贯通孔；无机贴合层形成工序，在该无机贴合层形成工序中，在玻璃基材的两表面和贯通孔的内径面形成由无机材料构成的第1无机贴合层；贯通电极形成工序，在该贯通电极形成工序中，在第1无机贴合层之上形成由导电性材料构成的第1导电层，并且将填充树脂填充于贯通孔内的间隙而形成贯通电极；不要层去除工序，在该不要层去除工序中，保留贯通电极，将层叠于玻璃基材表面的第1无机贴合层以及第1导电层去除；仅对玻璃基材的表面进行研磨的工序；在玻璃基材以及贯通电极上形成第2无机贴合层，在第2无机贴合层之上形成第2导电层，将贯通电极的上下端覆盖，并且形成第1配线组的工序；绝缘性树脂层工序，在该绝缘性树脂层工序中，将第1配线组覆盖而形成绝缘性树脂层；通路孔形成工序，在该通路孔形成工序中，在绝缘性树脂层中的第1配线组的配线上形成通路孔；配线组·导通孔形成工序，在该配线组·导通孔形成工序中，在绝缘性树脂层上利用导电性物质而形成第2配线组以及导通孔；以及以规定层数形成绝缘性树脂层和配线组的工序。
另外，本发明的其他方式是一种配线电路基板的制造方法，包含：贯通孔形成工序，在该贯通孔形成工序中，在玻璃基材形成贯通孔；无机贴合层形成工序，在该无机贴合层形成工序中，在玻璃基材的两表面以及贯通孔的内径面形成由无机材料构成的第1无机贴合层；贯通电极形成工序，在该贯通电极形成工序中，在第1无机贴合层之上形成由导电性材料构成的第1导电层，并利用导电性材料对贯通孔内进行填充而形成贯通电极；不要层去除工序，在该不要层去除工序中，保留贯通电极，将层叠于玻璃基材表面的第1无机贴合层以及第1导电层去除；仅对玻璃基材的表面进行研磨的工序；在玻璃基材以及贯通电极上形成第2无机贴合层，在第2无机贴合层之上形成第2导电层，将贯通电极的上下端覆盖，并且形成第1配线组的工序；绝缘性树脂层工序，在该绝缘性树脂层工序中，将第1配线组覆盖而形成绝缘性树脂层；通路孔形成工序，在该通路孔形成工序中，在绝缘性树脂层中的第1配线组的配线上形成通路孔；配线组·导通孔形成工序，在该配线组·导通孔形成工序中，在绝缘性树脂层上利用导电性物质而形成第2配线组以及导通孔；以及以规定层数形成绝缘性树脂层和配线组的工序。
另外，本发明的其他方式是如下半导体装置的制造方法，其中，该制造方法包含：导通焊盘形成工序，在该导通焊盘形成工序中，在通过上述配线电路基板的制造方法而制造的配线电路基板形成导通焊盘；以及半导体元件固定工序，在该半导体元件固定工序中，将半导体元件固定于导通焊盘上。
发明的效果
根据本发明，能够提供如下高密度的配线电路基板、以及使用该配线电路基板的半导体装置、配线电路基板的制造方法、半导体装置的制造方法，即，通过使玻璃基板表面变得平滑，能够在玻璃表面形成微细的配线，且能够避免微细配线的局部的应力集中而具有足够的可靠性。
附图说明
图1是表示本发明的一个实施方式所涉及的配线电路基板的剖面图。
图2是表示本发明的一个实施方式所涉及的半导体装置的剖面图。
图3A是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3B是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3C是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3D是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3E是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3F是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3G是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图3H是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4A是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4B是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4C是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4D是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4E是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4F是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4G是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图4H是表示本发明的一个实施方式所涉及的配线电路基板的制造方法的剖面图。
图5A是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图5B是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图5C是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图5D是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图5E是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图5F是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图5G是表示对比例所涉及的配线电路基板的制造方法的剖面图。
图6是现有技术所涉及的配线电路基板的剖面图。
图7是现有技术所涉及的配线电路基板的剖面图。
具体实施方式
下面，参照附图对本发明的一个实施方式所涉及的配线电路基板100以及半导体装置200进行说明。
(配线电路基板的结构)
图1是本发明的一个实施方式所涉及的配线电路基板100的剖面图。如图1所示，配线电路基板(玻璃插入件)100具有玻璃基材1、贯通电极3、第1无机贴合层4、第2导电层5、焊盘6、绝缘性树脂层7、配线组8、导通孔9、填充树脂14。
详细而言，配线电路基板100包含：玻璃基材1，其具有贯通孔13；绝缘性树脂层7，其层叠于玻璃基材1上、且形成有导通孔9；配线组8，其层叠于绝缘性树脂层7；第1无机贴合层4，其层叠于贯通孔13内的内径面；贯通电极3，其由层叠于第1无机贴合层4的第1导电层2形成；以及第2导电层5，其与贯通电极3的上下端电连接，形成于贯通电极3以及玻璃基材1上。玻璃基材1的表面粗糙度Ra小于或等于100nm，第2导电层5在贯通电极3上的凹陷量小于或等于5μm。
另外，第1导电层2的内侧可以由填充树脂14填充，贯通电极3的上下端可以由第2导电层5覆盖。
另外，第1无机贴合层4的内侧可以由第1导电层2填充。
另外，可以在玻璃基材1以及贯通电极3上形成第2无机贴合层，第2导电层5可以形成于第2无机贴合层之上、且形成配线组。
另外，配线组8可以由热膨胀率高于第2导电层5的材料的热膨胀率的绝缘性树脂层7覆盖。
另外，第1无机贴合层4或者第2无机贴合层可以是含有氧化锡、氧化铟、氧化锌、镍、镍磷、铬、氧化铬、氮化铝、氮化铜、氧化铝、钽、钛、铜的任意物质的单层或者层叠的膜。
另外，形成第1或者第2导电层2、5以及贯通电极3的导电性材料可以含有铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种。
另外，填充树脂14可以是含有氧化硅、铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种的粉体、和环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂中的任一种树脂材料的混合物。
另外，作为绝缘性树脂层7的材料，可以含有环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂、氧化硅中的任一种。
由第1导电层2形成的贯通电极3的上下表面的焊盘6、以及层叠形成的导通孔9的配置并不特别限定，也可以是通过利用贯通电极3或填充树脂14对贯通孔13的内部进行填充而重叠形成导通电极3和导通孔9的堆叠孔结构。
玻璃基材1是由以SiO2为主成分的玻璃构成的基板(玻璃基板)、且具有贯通孔13。
另外，关于玻璃基材1的热膨胀率，低膨胀玻璃优选为3ppm/℃～4ppm/℃，钠玻璃优选为8ppm/℃～9ppm/℃，根据制造方法、Na等金属成分的添加而能够进行3ppm/℃～9ppm/℃的控制。贯通孔13形成前的玻璃基材1的Ra小于或等于100nm。
此外，上述热膨胀率是根据JIS：R3102、JIS：K7197并通过TMA(热机械分析)而测定的值。另外，上述玻璃基材1的Ra(算术平均粗糙度)是利用触针式的膜厚计而测定的值。
作为在玻璃基材1形成贯通孔13的方法，例如除了CO2激光、UV激光以外，也可以使用皮秒激光、飞秒激光、准分子激光、放电加工、感光性玻璃、喷丸加工等，只要根据玻璃基材1的厚度、贯通孔13的孔径进行选择即可。
另外，只要选择从玻璃基材1的单面进行加工以形成贯通孔13的方法、或者从两面进行加工而形成贯通孔13的方法即可。
另外，作为第1无机贴合层4的材料，可以使用作为使得玻璃基材1和导电性材料的贴合性较高的材料的氧化锡、氧化铟、氧化锌、镍(热膨胀率：15ppm/℃)、镍磷、铬(热膨胀率：8ppm/℃)、氧化铬、氮化铝、氮化铜、氧化铝、钽(热膨胀率：6ppm/℃)、钛(热膨胀率：9ppm/℃)、铜(热膨胀率：16ppm/℃)等材料。
另外，对于第1无机贴合层4，可以如单体、或者ITO膜(热膨胀率：9ppm/℃)那样以单层的方式使用上述材料中的大于或等于2种的复合材料。另外，对于第1无机贴合层4，可以如铬/铜、钛/铜那样以大于或等于2层的层叠膜的方式使用大于或等于2种的复合材料。
通过第1无机贴合层4的使用，能够提高玻璃基材1与贯通电极3以及第1导电层2之间的贴合力。除此之外，第1无机贴合层4与玻璃基材1相比而热膨胀率更高，从而能够降低因贯通电极3以及第1导电层2与玻璃基材1的线膨胀系数之差而产生的施加于层间的应力。
另外，第1无机贴合层4的膜厚并不特别限定，只要处于大于或等于0.1μm且小于或等于1μm的范围内，便能够获得与玻璃基材1的贴合性、热膨胀率之差缓和的效果。
另外，第1无机贴合层4的形成方法并不特别限定，可以使用溅射成膜法、化学镀法等。
贯通电极3由导电性材料形成、且形成于贯通孔13内。贯通电极3可以利用填充树脂14对第1导电层2的内侧进行填充而形成，也可以利用第1导电层2对第1无机贴合层4的内侧进行填充而形成。
作为形成贯通电极3的导电性材料，例如可以使用铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种单体金属、或者任一种单体金属的层叠物、化合物，只要选定与第1无机贴合层4的贴合性、电连接稳定性较高的材料即可。
另外，作为形成贯通电极3的第1导电层2的方法，只要使用化学镀法、电解镀敷法以保形镀敷形状、场(field)镀敷形状形成即可。
另外，例如，还可以在形成第1无机贴合层4之后，利用作为上述材料中的至少1种金属粉和树脂材料的混合物的、具有导电性的填充树脂14对第1导电层2的内侧进行填充而形成。
因半导体装置的高密度化而使得配线、贯通电极3的直径Φ变得微细化，贯通电极3变为高纵横比，存在无法实现场镀敷方式的区域。在高纵横比的区域内，只要以保形镀敷方式形成贯通电极3即可。另外，对于较低的纵横比的区域、贯通孔13的上下表面的开口较大的形状等，只要以场镀敷方式形成贯通电极3即可。
此外，在通过镀敷法形成的保形镀敷方式下，在贯通孔13的中央残留有通孔状的孔，只要通过丝网印刷法、分配法等将填充树脂14填充于该中央的通孔状的孔即可。
优选填充树脂14的热膨胀率较低，在小于或等于260℃的区域内小于或等于150ppm/℃，优选为小于或等于100ppm/℃。
作为第1CMP，利用CMP将存在于玻璃基材1表面的第1导电层2和玻璃表面的填充树脂14研磨去除，由此能够使玻璃基材1表面露出。作为CMP的抛光液，具有针对第1导电层2和填充树脂14的研磨性，但只要使用具有玻璃表面的研磨性小于或等于几十nm的较低的选择研磨性的药液即可。
作为具有选择研磨性的抛光液，例如，只要混合使用作为面向第1导电层2的抛光液的由氧化铝、氧化硅、氧化铈、作为添加剂成分的有机酸、过氧化氢或添有机碱、碱等构成的药液、以及作为面向填充树脂14的抛光液的由氧化硅、氧化铈、氧化铝等构成的药液即可。
在第1CMP之后，玻璃表面的Ra为300nm，凹陷部量(凹陷量)为10μm。
而且，作为第2CMP的抛光液，为了使通过第1CMP而产生的玻璃表面的凹部24、由通过激光加工熔融附着的玻璃构成的浮渣21以及节瘤22平滑化，使用玻璃基板以及由通过化学反应形成有凹凸的平滑化性较高的氧化铈构成的药液，使得玻璃表面的平滑性小于或等于100nm，且使得凹陷部量(凹陷量)小于或等于5μm。
另外，作为第2CMP的抛光液，还可以使用利用由硅胶、氧化铝构成的药液来抑制导电层、填充树脂14的研磨性的组成的药液。
对于Ra(算术平均粗糙度)、表面的凹凸的测定，使用触针式的膜厚计、能够进行焦点深度测定的光学显微鏡。
然后，可以通过在贯通电极3的上下侧层叠形成第2导电层5而利用第2导电层5将贯通电极3的上下端覆盖，形成芯基板10，该芯基板10具有将贯通电极3内的第1导电层2和填充树脂14连接而在玻璃基材1的表面背面实现电导通的贯通电极3。可以在芯基板10的两面上对配线组8和绝缘性树脂层7进行层叠而形成配线电路基板100。
此外，在场镀敷方式下，第1导电层2的膜厚变厚，只要在为了形成微细配线利用第1CMP将第1导电层2研磨去除至玻璃基材1的表面而使贯通电极3的上下端露出之后，利用第2CMP对玻璃基材1的表面进行平滑化而使得贯通电极3的凹陷部23降低即可。然后，只要在玻璃基材1对第2无机贴合层和第2导电层5进行层叠而形成配线组8即可。
第2导电层5由导电性材料形成，经由无机贴合层而配置于玻璃基材1的两面。
作为形成第2导电层5的导电性材料，例如可以使用铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种单体金属、或者任一种单体金属的层叠物、化合物，只要选定与无机贴合层4之间的贴合性、电连接稳定性较高的材料即可。
作为形成第2导电层5的导电性材料，可以使用化学镀、电解镀敷、溅射成膜，但例如还可以使用作为上述材料中的至少1种金属粉和树脂材料的混合物的导电膏。作为形成第2导电层5的方法，并不特别限定。
形成配线组8的方法并不特别限定，但可以在第2CMP之后形成利用感光性抗蚀剂将成为形成第2导电层5的配线电路的部分覆盖的图案，对非覆盖部分进行蚀刻去除而形成配线组8。
或者也可以在第2CMP之后形成第2无机贴合层、且由感光性抗蚀剂形成成为配线电路的部分开口的图案，在开口部形成第2导电层5之后，将感光性抗蚀剂和第2无机贴合层去除而形成配线组8。
焊盘6可以由第2导电层5形成，可以形成为与贯通电极3相同的直径、形成于从上下端或贯通电极3引绕的配线上。
绝缘性树脂层7形成于由第2导电层5构成的配线组8上。
另外，电路基板100并不限定于图1的层数，只要以所需的层数对绝缘性树脂层7、导通孔9以及配线组8进行层叠，例如通过产品的设计进行设定即可。
另外，配线组8的形成方法并不特别限定，但只要使用化学镀、或者溅射膜作为种晶层，通过电解镀敷进行加厚，并通过半加成法、减色法形成图案的方法即可。
另外，作为绝缘性树脂层7的材料，可以使用环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂中的任一种材料、或者氧化硅等无机填料等至少两种材料组合后的复合材料。
在该情况下，例如，通过将绝缘性树脂层7的材料设为热膨胀率为30ppm/℃～100ppm/℃而高于导电性材料的热膨胀率、且弹性率较高的材料，能够通过将配线组8覆盖而减小施加于配线组8与玻璃基材1的层间的应力，能够实现抑制配线组8的剥离的效果。
另外，作为绝缘性树脂层7的材料，例如可以使用干薄膜、液态抗蚀剂，并不特别限定。
配线组8形成于第2无机贴合层上。
导通孔9形成于绝缘性树脂层7，使第2导电层5和配线组8电连接。
另外，在形成于绝缘性树脂层7的通路孔内，以保形镀敷、场镀敷、导电膏的填充等方式而进行填充导电性物质的加工，由此形成导通孔9。
在绝缘性树脂层7形成通路孔9的方法，例如根据绝缘性树脂层7的材料进行选择即可，如果绝缘性树脂层7的材料为热硬化性树脂，则可以通过使用CO2激光、UV激光等的加工而形成，只要在激光加工之后，为了将因激光加工而产生的污迹去除，只要能够进行除污处理即可。另外，在绝缘性树脂层7的材料为感光性抗蚀剂的情况下，只要通过光刻法而形成即可。
如以上说明，配线电路基板100是多层构造的带贯通电极的电路基板。另外，对于配线电路基板100，能够实现贯通电极3的小径化、窄间距化以及玻璃基材1表面的配线的微细化。另外，在形成于玻璃基材1的两个面的配线组8之间，能够实现贯通电极3的集成度较高、且较高的导通可靠性。
(半导体装置的结构)
图2是本发明的一个实施方式所涉及的半导体装置200的剖面图。如图2所示，可以将半导体元件11与配线电路基板100连接而形成半导体装置200。
如图2所示，半导体装置200具有配线电路基板100以及半导体元件11。
配线电路基板100利用焊锡球、导通凸极(bump)而搭载于未图示的印刷基板。
半导体元件11利用未图示的焊锡球、导通凸极而搭载于配线电路基板100的单面(图2中为上侧的面)。
此外，图2所示的半导体元件11的形状、半导体元件11和配线电路基板100的连接方式为一个例子，并不特别限定。
如上，只要是半导体装置200，则能够在作为连接对象的半导体元件11、配线电路基板100之间实现连接点的多引脚，能够实现半导体装置200的小型化。
另外，通过提高配线电路基板100的玻璃基材1表面的平滑性、降低玻璃基材1表面的阶梯差或凹凸，能够提高由第2导电层5构成的配线组8的线宽、膜厚的均匀性，能够在伴随着高温-低温的温度变化的可靠性试验中避免剥离断裂，能够实现较高的连接可靠性。
(配线电路基板的制造方法)
下面，参照图3A～图3H以及图4A～4H对本发明的实施方式所涉及的配线电路基板100的制造方法进行说明。图3A～图3H是表示第1实施方式所涉及的配线电路基板的制造方法的剖面图，图4A～4H是表示第2实施方式所涉及的配线电路基板的制造方法的剖面图。
第1实施方式所涉及的配线电路基板的制造方法包含：贯通孔形成工序(图3A)，在该贯通孔形成工序中，在玻璃基材1形成贯通孔13；无机贴合层形成工序(图3B)，在无机贴合层形成工序中，在玻璃基材1的两个表面和贯通孔的内径面形成由无机材料构成的第1无机贴合层4；贯通电极形成工序(图3C)，在该贯通电极形成工序中，在第1无机贴合层4之上形成由导电性材料构成的第1导电层2，并且将填充树脂14填充于贯通孔内的间隙而形成贯通电极3；不要层去除工序(图3D)，在该不要层去除工序中，保留贯通电极3，将层叠于玻璃基材1表面的第1无机贴合层4以及第1导电层2去除；仅对玻璃基材1的表面进行研磨的工序(图3E)；在玻璃基材1以及贯通电极3上形成第2无机贴合层，在第2无机贴合层之上形成第2导电层5而将贯通电极3的上下端覆盖，并且形成第1配线组8的工序(图3F)；绝缘性树脂层工序，在该绝缘性树脂层工序中，将第1配线组8覆盖而形成绝缘性树脂层7；通路孔形成工序(图3G)，在该通路孔形成工序中，在绝缘性树脂层7中的第1配线组8的配线上形成通路孔9；配线组·导通孔形成工序，在该配线组·导通孔形成工序中，在绝缘性树脂层7上利用导电性物质而形成第2配线组8以及导通孔9；以及以规定层数而形成绝缘性树脂层7和配线组8的工序(图3H)。
另外，第2实施方式所涉及的配线电路基板的制造方法包含：贯通孔形成工序(图4A)，在该贯通孔形成工序中，在玻璃基材1形成贯通孔13；无机贴合层形成工序(图4B)，在该无机贴合层形成工序)中，在玻璃基材1的两表面以及贯通孔13的内径面形成由无机材料构成的第1无机贴合层4；贯通电极形成工序(图4C)，在该贯通电极形成工序中，在第1无机贴合层4之上形成由导电性材料构成的第1导电层2，利用导电性材料对贯通孔13内进行填充而形成贯通电极3；不要层去除工序(图4D)，在该不要层去除工序中，保留贯通电极3，将层叠于玻璃基材1表面的第1无机贴合层4以及第1导电层2去除；仅对玻璃基材1的表面进行研磨的工序(图4E)；使第2无机贴合层形成于玻璃基材1以及贯通电极3上，在第2无机贴合层之上形成第2导电层5而将贯通电极3的上下端覆盖，并且形成第1配线组8；绝缘性树脂层工序，在该绝缘性树脂层工序中，将第1配线组8覆盖而形成绝缘性树脂层7；在绝缘性树脂层7中的第1配线组8的配线上形成通路孔9的通路孔形成工序(图4G)；配组·导通孔形成工序，在该配线组·导通孔形成工序中利用导电性物质而在绝缘性树脂层7上形成第2配线组8以及导通孔9；以及以规定层数形成绝缘性树脂层7和配线组8的工序(图4H)。
实施例
包含配线电路基板的制造方法、半导体装置的制造方法在内，对本发明的实施例进行说明。
(实施例1)
下面，参照图1、图2、图3A～图3H对实施例1进行说明。
玻璃基材1使用厚度为0.3mm、大小为200mm×200mm的低膨胀玻璃(Ra：100nm、CTE：4ppm/℃)。
首先，对于玻璃基材1的贯通孔13的形成，使用第4光长波的UV-YAG激光。贯通孔13的内径形成为Top60μmΦ、Bottom40μmΦ。(图3A)
接下来，作为第1无机贴合层4，在玻璃基材1的表面和贯通孔13的内部，以溅射成膜的方式层叠形成厚度为0.05μm的Ti膜、以及厚度为0.2μm的Cu膜。(图3B)
接下来，在玻璃基材1的表面和贯通孔13的内部，通过电解镀铜而以6μm的膜厚形成第1导电层2。此外，贯通孔13内形成为保形镀铜形状。
并且，在贯通孔13的保形镀铜的通孔的内部，通过丝网印刷而填充由氧化硅和环氧系的有机树脂的混合材料构成的填充树脂14(图3C)。
接下来，对于玻璃基材1表面的第1导电层2、以及在表面露出的填充树脂14，使用由氧化硅、氧化铝以及过氧化氢的混合液构成的抛光液，并通过第1CMP进行研磨去除直至玻璃基材1的表面露出为止。此时，在玻璃基材1的表面产生浮渣21，在第1导电层2、填充树脂14产生凹陷部23(图3D)。
接下来，使用以氧化铈为主成分的抛光液，并通过第2CMP而对玻璃基材1的表面进行研磨，进行玻璃基材1的平滑化。(图3E)
接下来，在玻璃基材1的两面形成未图示的第2无机贴合层、以及第2导电层5，形成配线组8而设为芯基板10。
对于配线组8，作为第2无机贴合层，通过溅射成膜而层叠形成厚度为0.05μm的Ti膜、以及厚度为0.2μm的Cu膜，使用第2无机贴合层作为种晶层，并通过半加成法而形成厚度为4μm的电解镀铜层，使得配线组8的LS值形成为4μm。(图3F)
接下来，使绝缘性树脂层7层叠于芯基板10的两面，在绝缘性树脂层7形成导通孔9，对于绝缘性树脂层7的材料，使用由环氧系树脂构成的ABF。
通过保形镀敷而形成导通孔9。对于绝缘性树脂层7的导通孔9的形成，使用UV-YAG激光，使内径形成为20μmΦ(图3G、图3H)。
接下来，在绝缘性树脂层7上进一步以所需层数对配线组8、新的绝缘性树脂层7以及导通孔9进行层叠，在最表面的绝缘性树脂层7上对感光性的阻焊剂12进行层叠，通过无电解镀Ni/Pt/Au而形成导通焊盘部，由此形成电路基板100(图3H)。
作为实施例1的配线电路基板100的制造方法使用如下方法，即，该方法包含贯通孔形成工序、无机贴合层形成工序、导电层·贯通电极形成工序、焊盘形成工序、绝缘性树脂层工序、通路孔形成工序以及配线组·导通孔形成工序。
在贯通孔形成工序中，如图3A所示，对于玻璃基材1，利用UV-YAG激光而形成贯通孔13。
在无机贴合层形成工序中，如图3B所示，对于玻璃基材1的两面以及贯通孔13内，连续地形成溅射Ti膜、溅射Cu膜，由此形成第1无机贴合层4。
在导电层·贯通电极形成工序中，如图3C所示，对于玻璃基材1的两面和贯通孔13的内部，在第1无机贴合层4之上形成使用了导电性材料的、由电解镀铜构成的第1导电层2。电解镀铜设为保形镀敷结构，对于保形镀敷的内部，通过真空印刷而对填充树脂14进行填充之后使其硬化。
在焊盘形成工序中，如图3D至图3F所示，作为第1CMP，对在玻璃基材1的两面所形成的电解镀铜、以及从贯通孔13凸出的填充树脂14进行研磨，直至将玻璃基材1的玻璃面作为阻挡层而通过CMP将基板1的两面的第1导电层2去除为止。
而且，作为第2CMP，进行玻璃基板1的表面的平滑化研磨。
接下来，作为赋予贯通孔13的填充树脂14的上下表面的电导通性的无机贴合层，在芯基板10的两面形成未图示的第2无机贴合层，通过半加成法而形成焊盘6的图案开口的感光性抗蚀剂图案，由此在芯基板10的表面以4μm的厚度而形成电解镀铜。并且，如图3F所示，将感光性抗蚀剂剥离，对玻璃基材1的表面的除了焊盘6以外的第2无机贴合层的Ti膜和Cu膜进行湿蚀刻。
在绝缘性树脂层工序以及通路孔形成工序中，如图3G所示，在芯基板10的两面对绝缘性树脂层7进行层叠，在贯通电极3上的绝缘性树脂层7利用UV-YAG激光形成通路孔。这里，通路孔的直径形成为比贯通电极3的直径小的直径。另外，利用碱水溶液系的处理液对因UV-YAG激光加工而产生的通路孔内的尘埃进行除污清洁。
在配线组·导通孔形成工序中，在绝缘性树脂层7之上作为种晶层而形成无电解镀铜。并且，如图3H所示，在种晶层之上利用负性抗蚀剂形成使得配线组8部和导通孔部9开口的抗蚀剂图案，在通过半加成法以4μm的厚度形成电解镀铜之后，将抗蚀剂以及不要部分的种晶层去除而形成配线组8和导通孔9。
另外，作为实施例1的半导体装置200的制造方法而使用如下方法，即，该方法包含：导通焊盘形成工序，在该导通焊盘形成工序中，在通过上述配线电路基板的制造方法而制造的配线电路基板100形成导通焊盘；以及半导体元件固定工序，在该半导体元件固定工序中，将半导体元件11固定于导通焊盘上。
在导通焊盘形成工序中，在玻璃基材1对感光性的阻焊剂12进行层叠而进行曝光及显影，通过无电解镀Ni/Pt/Au而形成导通焊盘部。
在半导体元件固定工序中，利用焊料将半导体元件11固定于导通焊盘上。
此外，在实施例1中，将单面的配线组8的层数设为2层，将表面的覆盖层设为阻焊剂12，将导通焊盘表面的表面处理设为无电解镀Ni/Pt/Au，但这些结构并不特别限定。
(实施例2)
下面，参照图1、图2并利用图4A～图4H对实施例2进行说明。
玻璃基材1使用厚度为0.3mm、大小为200mm×200mm的低膨胀玻璃(Ra：100nm、CTE：4ppm/℃)。
首先，为了在玻璃基材1形成贯通孔13而使用第4光长波的UV-YAG激光。贯通孔13的内径形成为Top100μmΦ、Bottom80μmΦ(图4A)。
接下来，作为第1无机贴合层4，在玻璃基材1的表面和贯通孔13的内部通过溅射成膜而层叠形成厚度为0.05μm的Ni-Cr的合金膜、以及厚度为0.2μm的Cu膜(图4B)。
接下来，在玻璃基材1的表面和贯通孔13内以场镀敷形状通过电解镀铜而形成第1导电层2。第1导电层2的膜厚为15μm(图4C)。
接下来，使用由氧化硅、氧化铝以及有机酸的混合液构成的抛光液并通过第1CMP而将玻璃基材1表面的第1导电层2研磨去除，直至玻璃基材1的表面露出为止。此时，在玻璃基材1的表面产生了浮渣21，在第1导电层2产生了凹陷部23(图4D)。
接下来，使用以氧化铈为主成分的抛光液，通过第2CMP对玻璃基材1的表面进行研磨而进行玻璃基材1的平滑化(图4E)。
接下来，在玻璃基材1的两面形成未图示的第2无机贴合层、以及第2导电层5，由此形成配线组8而形成为芯基板10。
对于配线组8，作为第2无机贴合层通过溅射成膜而层叠形成厚度为0.05μm的Ni-Cr膜、以及厚度为0.2μm厚的Cu膜，将第2无机贴合层用作种晶层，并通过半加成法而形成厚度为4μm的电解镀铜、并使得配线组8的LS值形成为4μm(图4F)。
接下来，在芯基板10的两面对绝缘性树脂层7进行层叠，在绝缘性树脂层7形成导通孔9。对于绝缘性树脂层7的材料，使用由环氧系树脂构成的ABF。
通过保形镀敷而形成导通孔9。为了在绝缘性树脂层7形成导通孔9，使用UV-YAG激光，使得内径形成为20μmΦ(图4G、图4H))。
接下来，在绝缘性树脂层7上还以所需层数对配线组8、新的绝缘性树脂层7以及导通孔9进行层叠，在最表面的绝缘性树脂层7上对感光性的阻焊剂12进行层叠，通过无电解镀Ni/Au而形成导通焊盘部，由此形成电路基板100(图4H)。
作为实施例2的配线电路基板100的制造方法而使用如下方法，即，该方法包含贯通孔形成工序、无机贴合层形成工序、导电层·贯通电极形成工序、焊盘形成工序、绝缘性树脂层工序、通路孔形成工序以及配线组·导通孔形成工序。
在贯通孔形成工序中，如图4A所示，对于玻璃基材1，利用UV-YAG激光形成贯通孔13。
在无机贴合层形成工序中，如图4B所示，对于玻璃基材1的两面和贯通孔13内，连续地形成溅射Ni-Cr膜和溅射Cu膜而形成第1无机贴合层4。
在导电层·贯通电极形成工序中，如图4C所示，对于玻璃基材1的两面和贯通孔13内，在第1无机贴合层4之上形成使用了导电性材料的由电解镀铜构成的第1导电层2。电解镀铜形成为场镀敷形状。
在焊盘形成工序中，如图4D至图4F所示，作为第1CMP，将基板1的玻璃面作为阻挡层，通过CMP对在玻璃基材1的两面所形成的电解镀铜进行研磨直至将玻璃基材1的两面的导电层5去除为止。
而且，作为第2CMP，进行玻璃基材1的表面的平滑化研磨。
接下来，作为用于形成与贯通孔13电连接的导电层5的无机贴合层，在芯基板10的两面形成未图示的第2无机贴合层，通过半加成法而形成焊盘6的图案开口的感光性抗蚀剂图案，在芯基板10的表面以4μm的厚度形成电解镀铜。并且，如图4F所示，将感光性抗蚀剂剥离，对玻璃基材1的表面的除了焊盘6以外的第2无机贴合层的Ni-Cr膜和Cu膜进行湿蚀刻。
在绝缘性树脂层工序以及通路孔形成工序中，如图4G所示，在芯基板10的两面对绝缘性树脂层7进行层叠，在贯通电极3上的绝缘性树脂层7利用UV-YAG激光而形成通路孔。这里，通路孔的直径设为比贯通电极3的直径小的直径。另外，利用碱水溶液系的处理液对因UV-YAG激光加工而产生的通路孔内的尘埃进行除污清洁。
在配线组·导通孔形成工序中，在绝缘性树脂层7之上作为种晶层而形成无电解镀铜。并且，在种晶层之上，如图4H所示，利用负性抗蚀剂形成使得配线组8部和导通孔部9开口的抗蚀剂图案，在通过半加成法以4μm的厚度形成电解镀铜之后，将抗蚀剂以及不要部分的种晶层去除而形成配线组8和导通孔9。
另外，作为实施例2的半导体装置200的制造方法而使用如下方法，即，该方法包含：导通焊盘形成工序，在该导通焊盘形成工序中，在通过上述配线电路基板的制造方法而制造的配线电路基板100形成导通焊盘；以及半导体元件固定工序，在该半导体元件固定工序中，将半导体元件11固定于导通焊盘上。
在导通焊盘形成工序中，在配线电路基板100对感光性的阻焊剂12进行层叠而进行曝光及显影，通过无电解镀Ni/Au而形成导通焊盘部。
在半导体元件固定工序中，利用焊料而将半导体元件11固定于导通焊盘上。
此外，在实施例2中，将单面的配线组8的层数设为2层，将表面的覆盖层设为阻焊剂12，将导通焊盘表面的表面处理设为无电解Ni/Au镀敷，但这些结构并不特别限定。
(实施例1以及2的评价)
通过实施例1和实施例2所涉及的制造方法，能够使第2CMP之后的玻璃表面的平滑性Ra小于或等于100nm，能够使玻璃表面的浮渣21、节瘤22的高度减小为小于或等于5μm。
另外，能够使得第2CMP之后的贯通孔13内的贯通电极3的凹陷部23量小于或等于5μm，能够将在其上方形成的导电层5的凹陷部量抑制为小于或等于5μm。其结果，确认到，能够获得在玻璃基材1表面具有L/S小于或等于5μm的微细的配线组的配线电路基板100。
另外，确认到，在使用配线电路基板100而形成的半导体装置200中，能够提高导电层5的线宽、膜厚的均匀性，在伴随着高温-低温的温度变化的可靠性试验中能够避免剥离断裂，能够获得较高的连接可靠性。
对于玻璃基板的平滑性Ra(算术平均粗糙度)，利用触针式膜厚计进行测定。
通过冷热冲击试验(TST)JEDEC、JESD22-A106B、C：125℃～-55℃、400个周期并根据断线的有无来评价可靠性试验。
表1中集中示出了实施例1、2、以及后文中记载的对比例1的数据。
[表1]
对于TST之后的断线的标记，“+”表示生存率(未产生断线的配线电路基板100的比例)大于或等于6成且小于8成，“-”表示生存率大于或等于2成且小于6成。
实施例1、2的“+”是因贯通电极3内的断裂而引起的，并非因玻璃基板表面的导电层5的断裂而引起的。另外，对比例的“-”是因贯通电极3的玻璃表面的附近或玻璃基板表面的导电层5的断裂、凹陷部23的贯通孔13的玻璃边缘部起点的导电层5的断裂而引起的。
另外，通过第2CMP能够获得如下效果，即，能够减小贯通电极3的凹陷部量，并且能够使得贯通孔的玻璃边缘的升起部形成为平缓的曲面状而针对导电层5减弱应力集中。
在本评价中，确认到，通过提高玻璃基材1的表面的平滑性，与对比例相比，配线的可靠性提高了约2倍。
(对比例)
下面，参照图1、图2、图3A～图3H、图4A～图4H、并利用图5A～图5G而对对比例进行说明。图5A～图5G是表示对比例所涉及的配线电路基板100的制造方法的图。
玻璃基材1使用厚度为0.3mm、大小为200mm×200mm的低膨胀玻璃(Ra：100nm、CTE：4ppm/℃)。
首先，如图5A所示，为了在玻璃基材1形成贯通孔13，使用第4光长波的UV-YAG激光。贯通孔13的内径形成为Top60μmΦ、Bottom40μmΦ。
接下来，如图5B所示，作为第1无机贴合层4，在玻璃基材1的表面和贯通孔13的内部通过溅射成膜而层叠形成厚度为0.05μm的Ti膜、以及厚度为0.2μm的Cu膜。
接下来，如图5C所示，在玻璃基材1的表面以及贯通孔13的内部，通过电解镀铜以6μm的膜厚而形成第1导电层2。此外，贯通孔13内以保形镀铜形状形成。
并且，在贯通孔13的保形镀铜的通孔的内部，通过丝网印刷而填充有由氧化硅、以及环氧系的有机树脂的混合材料构成的填充树脂14。
接下来，如图5D所示，通过第1CMP而将玻璃基材1表面的第1导电层2、以及在表面露出的填充树脂14研磨去除，直至玻璃基材1的表面露出为止。此时，在玻璃基材1的表面产生浮渣21，在填充树脂14产生凹陷部23。
接下来，如图5E所示，在玻璃基材1的两面形成有未图示的第2无机贴合层、以及第2导电层5，形成配线组8而形成为芯基材。作为第2无机贴合层，通过溅射成膜而层叠形成厚度为0.05μm的Ti膜、以及厚度为0.2μm的Cu膜，使用第2无机贴合层作为种晶层，并通过半加成法而使得电解镀铜的厚度形成为4μm、且使得配线组8的LS值形成为4μm，由此形成配线组8。
接下来，如图5F、图5G所示，在芯基板10的两面对绝缘性树脂层7进行层叠，在绝缘性树脂层7形成导通孔9。对于绝缘性树脂层7的材料，使用由环氧系树脂构成的ABF
导通孔9通过保形镀敷而形成。为了在绝缘性树脂层7形成导通孔9，使用UV-YAG激光并使得内径形成为20μmΦ。
接下来，如图5G所示，在绝缘性树脂层7上还以所需层数对配线组8、新的绝缘性树脂层7以及导通孔9进行层叠，在最表面的绝缘性树脂层形成感光性的阻焊剂12，在导通焊盘部通过无电解镀Ni/Pt/Au而形成电路基板。
另外，在制造对比例的半导体装置的方法中，对于通过上述配线电路基板的制造方法而制造的配线电路基板，利用焊料将半导体元件11固定于导通焊盘上。
(对比例的评价)
能够确认，通过对比例所涉及的制造方法，能够在玻璃基材1的表面形成导电层5，能够对绝缘性树脂层7进行层叠并层叠形成配线组8而制作配线电路基板，但与实施例1、2相比，因玻璃基材1的表面的浮渣21、节瘤22以及玻璃表面的凹陷部23等的凹凸而在配线电路基板内产生的配线宽度的波动大至大约4倍。
另外，能够确认，在关注导电层5的TST可靠性试验之后，由于在贯通孔13的玻璃孔的边缘部的配线阶梯差、在玻璃基材1表面的凹凸部所产生的配线宽度或厚度的波动，与实施例1、2相比，导通的断开增大约2倍。
如以上说明，能够确认到，根据本发明，能够提供具有足够的可靠性的配线电路基板100以及半导体装置200。
此外，本发明并不限定于以上公开的特征的特定的组合，可以任意地选择、省略各特征而实施。
工业实用性
本发明涉及配线电路基板以及半导体装置，特别是能够在具有介于封装基板与半导体元件之间的配线电路基板、用于将半导体元件连接的配线电路基板的半导体装置中使用。
标号的说明
1 玻璃基材
2 第1导电层
3 贯通电极
4 第1无机贴合层
5 第2导电层
6 焊盘
7 绝缘性树脂层
8 配线组
9 导通孔或者通路孔
10 芯基板
11 半导体元件
12 阻焊剂
13 贯通孔
14 填充树脂
21 浮渣
22 节瘤
23 凹陷部(凹部)
24 (玻璃)凹部
100 配线电路基板
200 半导体装置

Claims (13)

1.一种配线电路基板，其中，
所述配线电路基板包含：
玻璃基材，其具有贯通孔；
绝缘性树脂层，其层叠于所述玻璃基材上，且形成有导通孔；
配线组，其层叠于所述绝缘性树脂层；
第1无机贴合层，其层叠于所述贯通孔内的内径面；
贯通电极，其由层叠于所述第1无机贴合层的第1导电层构成；以及
第2导电层，其与所述贯通电极的上下端电连接，形成于所述贯通电极以及所述玻璃基材上，
所述玻璃基材的表面粗糙度Ra小于或等于100nm，
所述第2导电层的所述贯通电极上的凹陷量小于或等于5μm。
2.根据权利要求1所述的配线电路基板，其中，
利用填充树脂对所述第1导电层的内侧进行填充，利用所述第2导电层将所述贯通电极的上下端覆盖。
3.根据权利要求1所述的配线电路基板，其中，
利用所述第1导电层对所述第1无机贴合层的内侧进行填充。
4.根据权利要求1至3中任一项所述的配线电路基板，其中，
在所述玻璃基材以及所述贯通电极上形成第2无机贴合层，所述第2导电层形成于所述第2无机贴合层之上而形成配线组。
5.根据权利要求1至4中任一项所述的配线电路基板，其中，
利用热膨胀率比所述第2导电层的材料的热膨胀率高的绝缘性树脂层将所述配线组覆盖。
6.根据权利要求1至5中任一项所述的配线电路基板，其中，
所述第1或者第2无机贴合层是含有氧化锡、氧化铟、氧化锌、镍、镍磷、铬、氧化铬、氮化铝、氮化铜、氧化铝、钽、钛、铜中的任一种的单层或者层叠的膜。
7.根据权利要求1至6中任一项所述的配线电路基板，其中，
形成所述第1或者第2导电层以及贯通电极的导电性材料含有铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种。
8.根据权利要求2所述的配线电路基板，其中，
所述填充树脂是含有氧化硅、铜、银、金、镍、铂、钯、钌、锡、锡银、锡银铜、锡铜、锡铋、锡铅中的任一种的粉体、和环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂中的任一种树脂材料的混合物。
9.根据权利要求1至8中任一项所述的配线电路基板，其中，
作为所述绝缘性树脂层的材料，含有环氧/苯酚系树脂、聚酰亚胺树脂、环烯烃、PBO树脂、氧化硅中的任一种。
10.一种半导体装置，其中，
所述半导体装置包含：权利要求1至9中任一项所述的配线电路基板；以及层叠于所述配线电路基板的半导体元件。
11.一种配线电路基板的制造方法，其中，
所述配线电路基板的制造方法包含：
贯通孔形成工序，在该贯通孔形成工序中，在玻璃基材形成贯通孔；
无机贴合层形成工序，在该无机贴合层形成工序中，在所述玻璃基材的两表面和所述贯通孔的内径面形成由无机材料构成的第1无机贴合层；
贯通电极形成工序，在该贯通电极形成工序中，在所述第1无机贴合层之上形成由导电性材料构成的第1导电层，并且将填充树脂填充于所述贯通孔内的间隙而形成贯通电极；
不要层去除工序，在该不要层去除工序中，保留所述贯通电极，将层叠于所述玻璃基材表面的所述第1无机贴合层以及所述第1导电层去除；
仅对所述玻璃基材的表面进行研磨的工序；
在所述玻璃基材以及所述贯通电极上形成第2无机贴合层，在所述第2无机贴合层之上形成第2导电层，将所述贯通电极的上下端覆盖，并且形成第1配线组的工序；
绝缘性树脂层工序，在该绝缘性树脂层工序中，将所述第1配线组覆盖而形成绝缘性树脂层；
通路孔形成工序，在该通路孔形成工序中，在所述绝缘性树脂层中的第1配线组的配线上形成通路孔；
配线组·导通孔形成工序，在该配线组·导通孔形成工序中，在所述绝缘性树脂层上利用导电性物质而形成第2配线组以及导通孔；以及
以规定层数形成所述绝缘性树脂层和所述配线组的工序。
12.一种配线电路基板的制造方法，其中，
所述配线电路基板的制造方法包含：
贯通孔形成工序，在该贯通孔形成工序中，在玻璃基材形成贯通孔；
无机贴合层形成工序，在该无机贴合层形成工序中，在所述玻璃基材的两表面以及所述贯通孔的内径面形成由无机材料构成的第1无机贴合层；
贯通电极形成工序，在该贯通电极形成工序中，在所述第1无机贴合层之上形成由导电性材料构成的第1导电层，并利用导电性材料对所述贯通孔内进行填充而形成贯通电极；
不要层去除工序，在该不要层去除工序中，保留所述贯通电极，将层叠于所述玻璃基材表面的所述第1无机贴合层以及所述第1导电层去除；
仅对所述玻璃基材的表面进行研磨的工序；
在所述玻璃基材以及所述贯通电极上形成第2无机贴合层，在所述第2无机贴合层之上将形成第2导电层，将贯通电极的上下端覆盖，并且形成第1配线组的工序；
绝缘性树脂层工序，在该绝缘性树脂层工序中，将所述第1配线组覆盖而形成绝缘性树脂层；
通路孔形成工序，在该通路孔形成工序中，在所述绝缘性树脂层中的第1配线组的配线上形成通路孔；
配线组·导通孔形成工序，在该配线组·导通孔形成工序中，在所述绝缘性树脂层上利用导电性物质而形成第2配线组以及导通孔；以及
以规定层数形成所述绝缘性树脂层和所述配线组的工序。
13.一种半导体装置的制造方法，其中，
所述半导体装置的制造方法包含：
导通焊盘形成工序，在该导通焊盘形成工序中，在通过权利要求12或13所述的配线电路基板的制造方法而制造的配线电路基板形成导通焊盘；以及
半导体元件固定工序，在该半导体元件固定工序中，将半导体元件固定于所述导通焊盘上。
CN201680034249.1A 2015-06-12 2016-06-07 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法 Pending CN107683524A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-119668 2015-06-12
JP2015119668A JP6657609B2 (ja) 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
PCT/JP2016/002736 WO2016199399A1 (ja) 2015-06-12 2016-06-07 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN107683524A true CN107683524A (zh) 2018-02-09

Family

ID=57503468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680034249.1A Pending CN107683524A (zh) 2015-06-12 2016-06-07 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US10790209B2 (zh)
JP (1) JP6657609B2 (zh)
KR (1) KR102550276B1 (zh)
CN (1) CN107683524A (zh)
TW (1) TWI708352B (zh)
WO (1) WO2016199399A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207104A (ja) * 2017-05-30 2018-12-27 大日本印刷株式会社 貫通電極基板及びその製造方法
CN111511543A (zh) * 2018-02-20 2020-08-07 三井金属矿业株式会社 带玻璃载体的铜箔及其制造方法
CN112335037A (zh) * 2018-06-08 2021-02-05 凸版印刷株式会社 玻璃装置的制造方法以及玻璃装置
CN113261094A (zh) * 2019-03-07 2021-08-13 Skc株式会社 封装基板及包括其的半导体装置
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP6819416B2 (ja) * 2017-03-31 2021-01-27 大日本印刷株式会社 貫通電極基板およびその製造方法
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
US10531566B2 (en) * 2017-07-11 2020-01-07 AGC Inc. Glass substrate
JP7139594B2 (ja) 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US11171094B2 (en) 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
EP3905315A4 (en) * 2019-03-07 2022-10-19 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE EQUIPPED WITH THE SAME
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
US11694959B2 (en) 2019-07-29 2023-07-04 Intel Corporation Multi-die ultrafine pitch patch architecture and method of making
JP7400575B2 (ja) 2020-03-23 2023-12-19 大日本印刷株式会社 貫通電極基板
CN117995806A (zh) * 2022-10-31 2024-05-07 奥特斯奥地利科技与系统技术有限公司 封装件和制造封装件的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290121A (zh) * 1999-09-27 2001-04-04 索尼株式会社 印刷线路板和显示装置
CN1675760A (zh) * 2002-08-09 2005-09-28 揖斐电株式会社 多层印刷线路板
CN1849856A (zh) * 2003-09-09 2006-10-18 Hoya株式会社 两面配线玻璃基板的制造方法
CN101362308A (zh) * 2007-08-09 2009-02-11 富士通株式会社 抛光装置、基板制造方法及电子装置的制造方法
CN101395978A (zh) * 2006-05-02 2009-03-25 揖斐电株式会社 内置耐热性基板电路板
CN102084731A (zh) * 2008-07-07 2011-06-01 揖斐电株式会社 印刷电路板及其制造方法
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
CN103119703A (zh) * 2010-09-23 2013-05-22 高通Mems科技公司 集成的无源器件和功率放大器
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
US20140268616A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000246474A (ja) 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
JP2000302488A (ja) 1999-04-23 2000-10-31 Seiko Epson Corp ガラスの微細穴加工方法
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4344753B2 (ja) * 2007-02-22 2009-10-14 シークス株式会社 回路基板への電子部品実装方法
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290121A (zh) * 1999-09-27 2001-04-04 索尼株式会社 印刷线路板和显示装置
CN1675760A (zh) * 2002-08-09 2005-09-28 揖斐电株式会社 多层印刷线路板
CN1849856A (zh) * 2003-09-09 2006-10-18 Hoya株式会社 两面配线玻璃基板的制造方法
CN101395978A (zh) * 2006-05-02 2009-03-25 揖斐电株式会社 内置耐热性基板电路板
CN101362308A (zh) * 2007-08-09 2009-02-11 富士通株式会社 抛光装置、基板制造方法及电子装置的制造方法
CN102084731A (zh) * 2008-07-07 2011-06-01 揖斐电株式会社 印刷电路板及其制造方法
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
CN103119703A (zh) * 2010-09-23 2013-05-22 高通Mems科技公司 集成的无源器件和功率放大器
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
US20140268616A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MOHAMED GAD-EL-HAK编: "《微机电系统设计与加工》", 28 February 2010, 机械工业出版社 *
左敦稳，徐锋: "《现代加工技术实验教程》", 31 August 2014, 北京航空航天大学出版社 *
田欣利，徐西鹏，袁巨龙，张保国，邓朝晖，编著: "《工程陶瓷先进加工与质量控制技术》", 31 May 2014, 国防工业出版社 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207104A (ja) * 2017-05-30 2018-12-27 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7110731B2 (ja) 2017-05-30 2022-08-02 大日本印刷株式会社 貫通電極基板及びその製造方法
CN111511543A (zh) * 2018-02-20 2020-08-07 三井金属矿业株式会社 带玻璃载体的铜箔及其制造方法
CN112335037A (zh) * 2018-06-08 2021-02-05 凸版印刷株式会社 玻璃装置的制造方法以及玻璃装置
CN113261094A (zh) * 2019-03-07 2021-08-13 Skc株式会社 封装基板及包括其的半导体装置
CN113261094B (zh) * 2019-03-07 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Also Published As

Publication number Publication date
US20180166354A1 (en) 2018-06-14
KR102550276B1 (ko) 2023-06-30
JP2017005174A (ja) 2017-01-05
TW201711153A (zh) 2017-03-16
TWI708352B (zh) 2020-10-21
WO2016199399A1 (ja) 2016-12-15
KR20180017117A (ko) 2018-02-20
US10790209B2 (en) 2020-09-29
JP6657609B2 (ja) 2020-03-04

Similar Documents

Publication Publication Date Title
CN107683524A (zh) 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP6840935B2 (ja) 配線回路基板の製造方法
JP6747063B2 (ja) ガラス回路基板
WO2006082784A1 (ja) 多層プリント配線板
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
CN101112141A (zh) 多层印刷线路板
TWI294760B (zh)
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
TW200421961A (en) Multi-layer wiring substrate and the manufacturing method thereof
JP2006060150A (ja) 配線基板の製造方法
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP6950795B2 (ja) ガラス回路基板
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2005093513A (ja) 配線基板とその製造方法およびそれを用いた電子部品の実装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180209

RJ01 Rejection of invention patent application after publication