KR20180017117A - 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법 - Google Patents

배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180017117A
KR20180017117A KR1020187000749A KR20187000749A KR20180017117A KR 20180017117 A KR20180017117 A KR 20180017117A KR 1020187000749 A KR1020187000749 A KR 1020187000749A KR 20187000749 A KR20187000749 A KR 20187000749A KR 20180017117 A KR20180017117 A KR 20180017117A
Authority
KR
South Korea
Prior art keywords
layer
conductive
forming
hole
glass substrate
Prior art date
Application number
KR1020187000749A
Other languages
English (en)
Other versions
KR102550276B1 (ko
Inventor
고지 이마요시
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20180017117A publication Critical patent/KR20180017117A/ko
Application granted granted Critical
Publication of KR102550276B1 publication Critical patent/KR102550276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

유리 기재 표면에 배선의 형성을 가능하게 하고, 또 충분한 신뢰성을 갖는 것이 가능한, 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법, 반도체 장치의 제조 방법을 제공한다. 배선 회로 기판은, 관통공을 갖는 유리 기재와, 유리 기재 상에 적층되고, 또한 도통 비아가 형성된 절연성 수지층과, 절연성 수지층에 적층된 배선군과, 관통공 내의 내경면에 적층된 제 1 무기 밀착층과, 제 1 무기 밀착층에 적층된 제 1 도전층에 의해 형성되는 관통 전극과, 관통 전극의 상하단과 전기적으로 접속되고, 관통 전극 및 유리 기재 상에 형성된 제 2 도전층을 포함하고, 유리 기재의 표면 조도 Ra 가 100 ㎚ 이하이고, 제 2 도전층의 관통 전극 상의 패임량이 5 ㎛ 이하이다.

Description

배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법
본 발명은, 배선 회로 기판 (인터포저) 이나 반도체 장치, 특히, 패키지 기판과 반도체 소자 사이에 개재하는 배선 회로 기판이나, 반도체 소자를 접속하기 위한 배선 회로 기판을 구비하는 반도체 장치에 관한 것이다.
종래, 파인 피치의 반도체 소자를 도터 보드 등의 외부 기판과 접속하기 위해서, 패키지 기판이 사용되고 있다.
패키지 기판의 재료로는, 세라믹 또는 수지가 사용되고 있다.
여기서, 세라믹 패키지 기판은, 소성한 메탈라이즈를 사용하기 때문에, 저항값이 높아진다. 또한, 세라믹의 유전율은 높고, 고주파, 고성능의 반도체 소자를 탑재하는 것이 어렵다.
한편, 수지제 패키지 기판은, 도금에 의한 구리 배선을 사용하기 때문에, 배선 저항을 내리는 것이 가능하고, 수지의 유전율은 낮고, 고주파, 고성능의 반도체 소자를 탑재하는 것이 상대적으로 용이하다.
여기서, 패키지 기판과 반도체 소자 사이에 인터포저 (배선 회로 기판) 를 개재시키는 기술로서, 예를 들어, 특허문헌 1 ∼ 4 의 기술이 있다.
또, 최근에는, 하이엔드용의 인터포저로서, 기판의 재질에 실리콘이나 유리를 사용한 인터포저의 연구가 활발하게 실시되게 되어, 큰 주목이 집중되고 있다.
기재로서 실리콘이나 유리를 사용한 인터포저에서는, 내부에 관통 구멍을 형성하고, 그 관통 구멍을 도전성 물질로 충전하는 TSV (Through-Silicon Via) 나, TGV (Through-Glass Via) 로 불리는 기술이 이용되는 것이 큰 특징이다. 이 기술에 의해 형성된 관통 전극은, 표리를 최단 거리로 접속함으로써 배선 길이가 단축되고, 신호 전송 속도의 고속화 등, 우수한 전기 특성이 기대되고 있다.
또, 선팽창 계수가 반도체 소자와 동등, 혹은, 반도체 소자에 가까운 값이 되기 때문에, 가열시의 기판 치수 변화가 작아지고, 보다 고밀도인 실장·고밀도 배선을 실현할 가능성이 있다. 또한, 관통 전극을 채용함으로써, 다(多) 핀 병렬 접속이 가능해져, LSI 자체를 고속화시킬 필요가 없고, 우수한 전기 특성이 얻어지기 때문에, 저소비 전력화의 실현이 기대되고 있다.
특히, 최근에는, 유리를 기판의 재질로서 사용한 유리 인터포저에 큰 주목이 집중되고 있다. 또, 유리 인터포저에 대한 큰 관심의 하나로서, 저비용화의 실현을 들 수 있다. 그것은, 실리콘 인터포저가, 웨이퍼 사이즈로 밖에 제조할 수 없는 데 반해, 유리 인터포저는, 대형 패널에서의 대량 처리가 가능한 것으로 생각되고 있어, 지금까지 하이엔드용의 인터포저에서 큰 과제로 되어 있던, 비용의 문제를 해결할 수 있는 가능성이 있기 때문이다.
일본 공개특허공보 2001-102479호 일본 공개특허공보 2002-261204호 일본 공개특허공보 2000-302488호 일본 공개특허공보 2000-246474호
그러나, 유리 인터포저를 설계함에 있어서, 몇 가지 극복해야 할 과제도 많다.
유리 기판에 관통공을 형성하는 방법으로서, 드릴이나 블라스트법, 반응성 가스나 불산에 의한 에칭법, 레이저에 의한 가공법을 들 수 있다. 그러나, 유리 기판은 비정질의 재료이고, 탄성이 낮고 재료 인장 응력에 대하여 균열되기 쉬운 등의 특성을 갖는 재료이기 때문에, 드릴이나 블라스트법 등의 물리적인 가공에서는 마이크로 크랙의 발생이나 유리 기판 자체가 균열되어 버리는 등의 문제가 있다.
또, 불소계의 반응성 가스에 의한 에칭법은 분해 속도가 느려 가공 시간이 걸리고, 불산에 의한 에칭법은 등방적으로 반응이 진행되기 때문에 소경 (小徑) 의 관통공의 가공을 대응할 수 없는, 등의 문제가 있다.
상기 방법 중에서, UV 레이저, CO2 레이저, 단(短) 펄스 레이저에 의한 가공법이, 가공 속도가 빠르고, 소경의 관통공의 가공이 가능한 방법이다. 그러나, 가공 속도와 구멍의 진원도는 트레이드 오프의 관계에 있어, 가공 속도를 올리면, 레이저에 의한 열에 의해 유리 기판 표면에 유리재가 용융되어 비산한 노듈이나 관통공의 주위에 둑 형상으로 드로스가 발생하고, 유리 기판 표면의 평활성이 저하되어 버린다. 이 유리 기판의 요철에 의해, 유리 기판 표면에 미세 배선을 형성하는 것이 곤란하거나, 요철부에서 배선에 응력이 집중되어 단선이 발생하거나 한다.
또, 유리 표면에 도전성의 재료를 플레이트 도금으로 형성한 후, 형성된 도전층의 두께가 두껍기 때문에, 이것을 CMP (Chemical Mechanical Polishing) 법으로 제거하는 것이 가능하다. 그 때 CMP 의 폴리시액으로 유리 표면의 비정질의 약한 부분이 연마되고, 유리 표면에 미세한 요철이 생겨, 유리 표면의 평활성이 저하되어 버린다. 이 경우에도 이 유리 기판의 요철에 의해, 유리 기판 표면에 미세 배선을 형성하는 것이 곤란하거나, 요철부에 배선에 응력이 집중되어 단선이 발생하거나 한다.
예를 들어, 도 6 에 나타내는 바와 같이, 유리 기재 (1) 에 상측으로부터 UV 레이저, CO2 레이저 등으로 관통공 (13) 을 형성한 경우, 유리 표면에 유리가 용융 부착된 둑 형상의 드로스 (21) 나 노듈 (22) 이 생긴다. 이 때의 드로스 (21) 나 노듈 (22) 의 유리 표면으로부터의 높이는 10 ㎛ 정도이다.
또, 도 7 에 나타내는 바와 같이, 유리 표면에 도전층의 재료를 플레이트 도금으로 형성한 후, CMP 법으로 유리 표면의 도전층을 제거하는 경우, CMP 의 도전층의 용해성을 갖는 산성의 폴리시액으로 유리 표면의 비정질의 약한 부분이나 금속 성분 부분이 연마되고, 유리 표면에 미세한 패임 (24) 이 생긴다. 이 때의 패임 (24) 의 유리 표면으로부터의 깊이는 3 ㎛ 이하이다.
또, CMP 법으로 유리 표면의 도전층을 제거하는 경우, 폴리시액 중의 화학 연마 성분 이외에 필러로 이루어지는 물리 연마 성분에 의해 관통공 (13) 내에 형성한 도전층이나 구멍 메움 수지 (14) 가 유리 표면보다 깊게 연마 제거되어 디싱 (23) 을 발생시켜 버린다. 디싱 (23) 의 유리 표면으로부터의 깊이는 10 ㎛ 정도가 되고, 이 위에 도전층을 형성해도 5 ㎛ 정도의 디싱 (23) 이 남아 버린다.
본 발명은, 이와 같은 문제점을 해결하고자 하는 것이며, 관통공을 형성한 유리 기재에 있어서, 유리 기재 표면을 평활하게 함으로써, 유리 기재 표면에 배선을 갖고 충분한 신뢰성을 갖는 것이 가능한, 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법, 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 일 양태는, 관통공을 갖는 유리 기재와, 유리 기재 상에 적층되고, 또한 도통 비아가 형성된 절연성 수지층과, 절연성 수지층에 적층된 배선군과, 관통공 내의 내경면 (內徑面) 에 적층된 제 1 무기 밀착층과, 제 1 무기 밀착층에 적층된 제 1 도전층으로 이루어지는 관통 전극과, 관통 전극의 상하단과 전기적으로 접속되고, 관통 전극 및 유리 기재 상에 형성되고 제 2 도전층과 포함하고, 유리 기재의 표면 조도 Ra (산술 평균 조도) 가 100 ㎚ 이하이고, 제 2 도전층의 관통 전극 상의 패임량이 5 ㎛ 이하인, 배선 회로 기판이다.
또, 제 1 도전층의 내측이 구멍 메움 수지로 충전되고, 관통 전극의 상하단이 제 2 도전층으로 피복되어도 된다.
또, 제 1 무기 밀착층은 제 1 도전층에 의해 내측이 충전되어 있어도 된다.
또, 유리 기재 및 관통 전극 상에 제 2 무기 밀착층이 형성되고, 제 2 도전층은 제 2 무기 밀착층 상에 형성되어 배선군을 형성해도 된다.
또, 배선군은 열팽창률이 제 2 도전층의 재료보다 높은 절연성 수지층으로 피복되어 있어도 된다.
또, 제 1 또는 제 2 무기 밀착층은, 산화주석, 산화인듐, 산화아연, 니켈, 니켈 인, 크롬, 산화크롬, 질화알루미늄, 질화구리, 산화알루미늄, 탄탈, 티탄, 구리 중 어느 것을 포함하는 단층 또는 적층의 막이어도 된다.
또, 제 1 또는 제 2 도전층 및 관통 전극을 형성하는 도전성 재료가, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것을 포함해도 된다.
또, 구멍 메움 수지가, 산화규소, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것을 포함하는 분체와, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지 중 어느 수지 재료의 혼합물이어도 된다.
또, 절연성 수지층의 재료로서, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지, 산화규소 중 어느 것을 포함해도 된다.
또, 본 발명의 다른 양태는, 상기 서술한 배선 회로 기판과, 상기 서술한 배선 회로 기판에 적층된 반도체 소자를 포함하는 반도체 장치이다.
또, 본 발명의 다른 양태는, 유리 기재에 관통공을 형성하는 관통공 형성 공정과, 유리 기재의 양 표면과 관통공의 내경면에 무기 재료로 이루어지는 제 1 무기 밀착층을 형성하는 무기 밀착층 형성 공정과, 제 1 무기 밀착층 상에 도전성 재료로 이루어지는 제 1 도전층을 형성함과 함께 관통공 내의 간극에 구멍 메움 수지를 충전하여 관통 전극을 형성하는 관통 전극 형성 공정과, 관통 전극을 남기고, 유리 기재 표면에 적층한 제 1 무기 밀착층 및 제 1 도전층을 제거하는 불필요층 제거 공정과, 유리 기재의 표면만을 연마하는 공정과, 유리 기재 및 관통 전극 상에 제 2 무기 밀착층을 형성하고, 제 2 무기 밀착층 상에 제 2 도전층을 형성하고 관통 전극의 상하단을 피복함과 함께 제 1 배선군을 형성하는 공정과, 제 1 배선군을 피복하여 절연성 수지층을 형성하는 절연성 수지층 공정과, 절연성 수지층 중 제 1 배선군의 배선 상에 비아 구멍을 형성하는 비아 구멍 형성 공정과, 절연성 수지층 상에 도전성 물질로 제 2 배선군 및 도통 비아를 형성하는 배선군·도통 비아 형성 공정과, 절연성 수지층과 배선군을 소정 층 수 형성하는 공정을 포함하는 배선 회로 기판의 제조 방법이다.
또, 본 발명의 다른 양태는, 유리 기재에 관통공을 형성하는 관통공 형성 공정과, 유리 기재의 양 표면과 관통공의 내경면에 무기 재료로 이루어지는 제 1 무기 밀착층을 형성하는 무기 밀착층 형성 공정과, 제 1 무기 밀착층 상에 도전성 재료로 이루어지는 제 1 도전층을 형성하고 관통공 내를 도전성 재료로 충전하여 관통 전극을 형성하는 관통 전극 형성 공정과, 관통 전극을 남기고, 유리 기재 표면에 적층한 제 1 무기 밀착층 및 제 1 도전층을 제거하는 불필요층 제거 공정과, 유리 기재의 표면만을 연마하는 공정과, 유리 기재 및 관통 전극 상에 제 2 무기 밀착층을 형성하고, 제 2 무기 밀착층 상에 제 2 도전층을 형성하고 관통 전극의 상하단을 피복함과 함께 제 1 배선군을 형성하는 공정과, 제 1 배선군을 피복하여 절연성 수지층을 형성하는 절연성 수지층 공정과, 절연성 수지층 중 제 1 배선군의 배선 상에 비아 구멍을 형성하는 비아 구멍 형성 공정과, 절연성 수지층 상에 도전성 물질로 제 2 배선군 및 도통 비아를 형성하는 배선군·도통 비아 형성 공정과, 절연성 수지층과 배선군을 소정 층 수 형성하는 공정을 포함하는 배선 회로 기판의 제조 방법이다.
또, 본 발명의 다른 양태는, 상기 서술한 배선 회로 기판의 제조 방법으로 제조된 배선 회로 기판에 도통 패드를 형성하는 도통 패드 형성 공정과, 도통 패드 상에 반도체 소자를 고정시키는 반도체 소자 고정 공정을 포함하는 반도체 장치의 제조 방법이다.
본 발명에 의하면, 유리 기판 표면을 평활하게 함으로써, 유리 표면에 미세한 배선 형성이 가능하지고, 또한 미세 배선에 대한 국소적인 응력의 집중을 피하고 충분한 신뢰성을 갖는 것이 가능한, 고밀도인 배선 회로 기판, 및 이것을 사용한 반도체 장치, 배선 회로 기판의 제조 방법, 반도체 장치의 제조 방법을 제공하는 것이 가능해진다.
도 1 은, 본 발명의 일 실시형태에 관련된 배선 회로 기판을 나타내는 단면도이다.
도 2 는, 본 발명의 일 실시형태에 관련된 반도체 장치를 나타내는 단면도이다.
도 3a 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3b 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3c 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3d 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3e 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3f 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3g 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 3h 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4a 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4b 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4c 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4d 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4e 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4f 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4g 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 4h 는, 본 발명의 일 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5a 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5b 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5c 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5d 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5e 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5f 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 5g 는, 비교예에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
도 6 은, 종래 기술에 관련된 배선 회로 기판의 단면도이다.
도 7 은, 종래 기술에 관련된 배선 회로 기판의 단면도이다.
이하, 본 발명의 일 실시형태에 관련된 배선 회로 기판 (100) 및 반도체 장치 (200) 에 대해, 도면을 참조하면서 설명한다.
(배선 회로 기판의 구성)
도 1 은 본 발명의 일 실시형태에 관련된 배선 회로 기판 (100) 의 단면도이다. 도 1 에 나타내는 바와 같이, 배선 회로 기판 (유리 인터포저) (100) 은, 유리 기재 (1) 와, 관통 전극 (3) 과, 제 1 무기 밀착층 (4) 과, 제 2 도전층 (5) 과, 랜드 (6) 와, 절연성 수지층 (7) 과, 배선군 (8) 과, 도통 비아 (9) 와, 구멍 메움 수지 (14) 를 구비하고 있다.
상세하게는, 배선 회로 기판 (100) 은, 관통공 (13) 을 갖는 유리 기재 (1) 와, 유리 기재 (1) 상에 적층되고, 또한 도통 비아 (9) 가 형성된 절연성 수지층 (7) 과, 절연성 수지층 (7) 에 적층된 배선군 (8) 과, 관통공 (13) 내의 내경면에 적층된 제 1 무기 밀착층 (4) 과, 제 1 무기 밀착층 (4) 에 적층된 제 1 도전층 (2) 에 의해 형성되는 관통 전극 (3) 과, 관통 전극 (3) 의 상하단과 전기적으로 접속되고, 관통 전극 (3) 및 유리 기재 (1) 상에 형성된 제 2 도전층 (5) 을 포함한다. 유리 기재 (1) 의 표면 조도 Ra 는 100 ㎚ 이하이고, 제 2 도전층 (5) 의 관통 전극 (3) 상의 패임량은 5 ㎛ 이하이다.
또, 제 1 도전층 (2) 의 내측이 구멍 메움 수지 (14) 로 충전되고, 관통 전극 (3) 의 상하단이 제 2 도전층 (5) 으로 피복되어도 된다.
또, 제 1 무기 밀착층 (4) 은 제 1 도전층 (2) 에 의해 내측이 충전되어 있어도 된다.
또, 유리 기재 (1) 및 관통 전극 (3) 상에 제 2 무기 밀착층이 형성되고, 제 2 도전층 (5) 은 제 2 무기 밀착층 상에 형성되어 배선군을 형성해도 된다.
또, 배선군 (8) 은 열팽창률이 제 2 도전층 (5) 의 재료보다 높은 절연성 수지층 (7) 으로 피복되어 있어도 된다.
또, 제 1 무기 밀착층 (4) 또는 제 2 무기 밀착층은, 산화주석, 산화인듐, 산화아연, 니켈, 니켈 인, 크롬, 산화크롬, 질화알루미늄, 질화구리, 산화알루미늄, 탄탈, 티탄, 구리 중 어느 것을 포함하는 단층 또는 적층의 막이어도 된다.
또, 제 1 또는 제 2 도전층 (2, 5) 및 관통 전극 (3) 을 형성하는 도전성 재료가, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것을 포함해도 된다.
또, 구멍 메움 수지 (14) 가, 산화규소, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것을 포함하는 분체와, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지 중 어느 수지 재료의 혼합물이어도 된다.
또, 절연성 수지층 (7) 의 재료로서, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지, 산화규소 중 어느 것을 포함해도 된다.
제 1 도전층 (2) 으로 형성하는 관통 전극 (3) 의 상하면의 랜드 (6) 와, 적층 형성하는 도통 비아 (9) 의 배치는 특별히 한정되지 않지만, 관통공 (13) 의 내부를 관통 전극 (3) 내지 구멍 메움 수지 (14) 로 충전함으로써 도통 전극 (3) 과 도통 비아 (9) 를 겹쳐 형성한 스택비아 구성도 가능해진다.
유리 기재 (1) 는, SiO2 를 주성분으로 하는, 유리로 이루어지는 기판 (유리 기판) 이며, 관통공 (13) 을 갖고 있다.
또, 유리 기재 (1) 의 열팽창률은, 저팽창 유리로 3 ppm/℃ ∼ 4 ppm/℃, 소다 유리로 8 ppm/℃ ∼ 9 ppm/℃ 가 적합하고, 제조 방법이나, Na 등의 금속 성분의 첨가에 의해, 3 ppm/℃ ∼ 9 ppm/℃ 의 제어가 가능하다. 관통공 (13) 형성 전의 유리 기재 (1) 의 Ra 는 100 ㎚ 이하이다.
또한, 상기 서술한 열팽창률은, JIS：R3102 나 JIS：K7197 에 따라, TMA (열 기계 분석) 로 측정한 값이다. 또, 상기 서술한 유리 기재 (1) 의 Ra (산술 평균 조도) 는 촉침식 막두께계로 측정한 값이다.
유리 기재 (1) 에 관통공 (13) 을 형성하는 방법으로는, 예를 들어, CO2 레이저나 UV 레이저 외에 피코초 레이저나 펨트초 레이저, 엑시머 레이저나 방전 가공, 감광성 유리나 블라스트 가공 등을 사용 가능하고, 유리 기재 (1) 의 두께나 관통공 (13) 의 공경 (孔徑) 으로 선택하면 된다.
또, 유리 기재 (1) 의 편면으로부터 가공하여 관통공 (13) 을 형성하는 방법이나, 양면으로부터 가공하여 관통공 (13) 을 형성하는 방법을 선택하면 된다.
또, 제 1 무기 밀착층 (4) 의 재료로는, 유리 기재 (1) 와 도전성 재료의 밀착성이 높은 재료인, 산화주석, 산화인듐, 산화아연, 니켈 (열팽창률：15 ppm/℃), 니켈 인, 크롬 (열팽창률：8 ppm/℃), 산화크롬, 질화알루미늄, 질화구리, 산화알루미늄, 탄탈 (열팽창률：6 ppm/℃), 티탄 (열팽창률：9 ppm/℃), 구리 (열팽창률：16 ppm/℃) 등의 재료가 사용 가능하다.
또, 제 1 무기 밀착층 (4) 은, 상기의 재료를, 단체, 또는, ITO 막 (열팽창률：9 ppm/℃) 과 같이, 2 종류 이상의 복합 재료를 단층으로 사용하는 것이 가능하다. 또, 제 1 무기 밀착층 (4) 은, 크롬/구리, 티탄/구리와 같이, 2 종류 이상의 복합 재료를 2 층 이상의 적층막으로 사용하는 것이 가능하다.
제 1 무기 밀착층 (4) 의 사용에 의해, 유리 기재 (1) 와 관통 전극 (3) 및 제 1 도전층 (2) 과의 사이의 밀착력을 향상시키는 것이 가능해진다. 이에 더하여, 제 1 무기 밀착층 (4) 이 유리 기재 (1) 에 비해 열팽창률이 높음으로써, 관통 전극 (3) 및 제 1 도전층 (2) 과 유리 기재 (1) 와의 선팽창 계수의 차에 의해 발생하는, 층간에 걸리는 응력을 저감하는 것이 가능해진다.
또, 제 1 무기 밀착층 (4) 의 막두께는 특별히 한정되지 않지만, 0.1 ㎛ 이상 1 ㎛ 이하의 범위 내이면, 유리 기재 (1) 와의 밀착성과, 열팽창률의 차를 완화하는 효과를 얻는 것이 가능하다.
또, 제 1 무기 밀착층 (4) 의 형성 방법은 특별히 한정되지 않지만, 스퍼터 성막법, 무전해 도금법 등을 이용하는 것이 가능하다.
관통 전극 (3) 은, 도전성 재료로 형성되어 있고, 관통공 (13) 내에 형성되어 있다. 관통 전극 (3) 은, 제 1 도전층 (2) 의 내측을 구멍 메움 수지 (14) 로 충전하여 형성해도 되고, 제 1 무기 밀착층 (4) 의 내측을 제 1 도전층 (2) 에 의해 충전하여 형성해도 된다.
관통 전극 (3) 을 형성하는 도전성 재료로는, 예를 들어, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것의 단체 금속, 또는, 어느 것의 단체 금속의 적층이나 화합물이 사용 가능하고, 제 1 무기 밀착층 (4) 과의 밀착성이나, 전기적으로 접속 안정성이 높은 재료를 선정하면 된다.
또, 관통 전극 (3) 의 제 1 도전층 (2) 을 형성하는 방법으로는, 무전해 도금법이나 전해 도금법을 이용하여, 컨포멀 도금 형상이나 필드 도금 형상으로 형성하면 된다.
또, 예를 들어, 제 1 무기 밀착층 (4) 을 형성한 후에, 제 1 도전층 (2) 의 내측을 상기 서술한 재료 중 적어도 1 개의 금속 분말과 수지 재료의 혼합물인 도전성을 갖는 구멍 메움 수지 (14) 로 충전하여 형성하는 것도 가능하다.
반도체 장치의 고밀도화에 의해, 배선이나 관통 전극 (3) 의 직경 Φ 이 미세화되고, 관통 전극 (3) 이 고애스펙트비가 되어 필드 도금 형태가 불가능한 영역이 존재한다. 고애스펙트비의 영역에서는 컨포멀 도금 형태로 관통 전극 (3) 을 형성하면 된다. 또 낮은 애스펙트비의 영역이나 관통공 (13) 의 상하면의 개구가 넓은 형상 등 필드 도금 형태로 관통 전극 (3) 을 형성하면 된다.
또한, 도금법으로 형성하는 컨포멀 도금 형태에서는, 관통공 (13) 의 중앙에 스루홀 형상의 구멍이 남아 있고, 이 중앙의 스루홀 형상의 구멍은 구멍 메움 수지 (14) 를 스크린 인쇄법이나 디펜서 등으로 충전하면 된다.
구멍 메움 수지 (14) 의 열팽창률은 낮은 것이 바람직하고, 260 ℃ 이하의 영역에서 150 ppm/℃ 이하, 바람직하게는 100 ppm/℃ 이하가 된다.
제 1 CMP 로서, 유리 기재 (1) 표면의 제 1 도전층 (2) 과 유리 표면에 존재하는 구멍 메움 수지 (14) 를 CMP 로 연마 제거함으로써, 유리 기재 (1) 표면을 노출시킬 수 있다. CMP 의 폴리시액으로는 제 1 도전층 (2) 과 구멍 메움 수지 (14) 의 연마성을 갖지만, 유리 표면의 연마성이 수 십 ㎚ 이하로 낮은 선택 연마성을 갖는 약액을 사용하면 된다.
선택 연마성을 갖는 폴리시액으로서 예를 들어, 제 1 도전층 (2) 용 폴리시액으로서 알루미나나 산화규소나 산화세륨이나 첨가제 성분으로서 유기산이나 과산화수소 내지 첨(添) 유기 알칼리나 알칼리 등으로 이루어지는 약액과, 구멍 메움 수지 (14) 용 폴리시액으로서 산화규소나 산화세륨이나 알루미나 등으로 이루어지는 약액을 혼합하여 사용하면 된다.
제 1 CMP 후에, 유리 표면의 Ra 는 300 ㎚, 디싱량 (패임량) 은 10 ㎛ 였다.
그리고, 제 2 CMP 의 폴리시액으로서, 제 1 CMP 에 의해 생긴 유리 표면의 패임 (24) 이나, 레이저 가공으로 용융 부착된 유리로 이루어지는 드로스 (21) 및 노듈 (22) 을 평활화하기 위해서, 유리 기판과 화학 반응에 의해 요철의 평활화성이 높은 산화세륨으로 이루어지는 약액을 사용하고, 유리 표면의 평활성을 100 ㎚ 이하, 디싱량 (패임량) 은 5 ㎛ 이하로 하였다.
또, 제 2 CMP 의 폴리시액으로서, 콜로이달 실리카나 알루미나로 이루어지는 약액으로 도전층이나 구멍 메움 수지 (14) 의 연마성을 억제한 조성의 약액도 사용 가능하다.
Ra (산술 평균 조도) 나 표면의 요철의 측정은, 촉침식 막두께계나, 초점 심도 측정이 가능한 광학 현미경을 사용하였다.
다음으로, 관통 전극 (3) 의 상하를 제 2 도전층 (5) 을 적층 형성함으로써 관통 전극 (3) 의 상하단을 제 2 도전층 (5) 으로 피복하고, 관통 전극 (3) 내의 제 1 도전층 (2) 과 구멍 메움 수지 (14) 를 접속하여 유리 기재 (1) 의 표리면에서 전기적 도통이 얻어지는 관통 전극 (3) 을 갖는 코어 기판 (10) 을 형성할 수 있다. 코어 기판 (10) 의 양면 상에 배선군 (8) 과 절연성 수지층 (7) 을 적층하여 배선 회로 기판 (100) 을 형성할 수 있다.
또한, 필드 도금 형태에서는, 제 1 도전층 (2) 의 막두께가 두꺼워지므로, 미세 배선을 형성하기 위해서 제 1 CMP 로 제 1 도전층 (2) 을 유리 기재 (1) 의 표면까지 연마 제거하고 관통 전극 (3) 의 상하단을 노출시킨 후, 제 2 CMP 로 유리 기재 (1) 의 표면을 평활화하여 관통 전극 (3) 의 디싱 (23) 을 저감하면 된다. 그 후, 유리 기재 (1) 에 제 2 무기 밀착층과 제 2 도전층 (5) 을 적층하고 배선군 (8) 을 형성하면 된다.
제 2 도전층 (5) 은, 도전성 재료로 형성되어 있고, 무기 밀착층을 개재하여, 유리 기재 (1) 의 양면에 배치되어 있다.
제 2 도전층 (5) 을 형성하는 도전성 재료로는, 예를 들어, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것의 단체 금속, 또는, 어느 것의 단체 금속의 적층이나 화합물이 사용 가능하고, 무기 밀착층 (4) 과의 밀착성이나, 전기적으로 접속 안정성이 높은 재료를 선정하면 된다.
제 2 도전층 (5) 을 형성하는 도전성 재료로는, 무전해 도금이나 전해 도금이나 스퍼터 성막을 사용할 수 있지만, 예를 들어 상기 서술한 재료 중 적어도 1 개의 금속 분말과 수지 재료의 혼합물인 도전성 페이스트도 사용 가능하다. 제 2 도전층 (5) 을 형성하는 방법으로는, 특별히 한정되지 않는다.
배선군 (8) 을 형성하는 방법은 특별히 한정되지 않지만, 제 2 CMP 후, 제 2 도전층 (5) 을 형성하고 배선 회로가 되는 부분을 감광성 레지스트로 피복한 패턴을 형성하고, 비피복 부분을 에칭 제거하여 배선군 (8) 을 형성하는 것이 가능하다.
또는 제 2 CMP 후, 제 2 무기 밀착층을 형성하고 감광성 레지스트로 배선 회로가 되는 부분이 개구한 패턴을 형성하고, 개구부에 제 2 도전층 (5) 을 형성한 후, 감광성 레지스트와 제 2 무기 밀착층을 제거하여 배선군 (8) 을 형성하는 것도 가능하다.
랜드 (6) 는 제 2 도전층 (5) 으로 형성되고, 관통 전극 (3) 과 동일한 직경으로 형성하는 것이나, 상하단 내지 관통 전극 (3) 으로부터 끌어서 돌린 배선 상에 형성하는 것이 가능하다.
절연성 수지층 (7) 은, 제 2 도전층 (5) 으로 이루어지는 배선군 (8) 상에 형성되어 있다.
또, 회로 기판 (100) 은, 도 1 의 층 수에 한정되는 것이 아니라, 절연성 수지층 (7) 과 도통 비아 (9) 와 배선군 (8) 을 필요한 층 수를 적층하여 이루어지고, 예를 들어, 제품 설계에 따라 설정하면 된다.
또, 배선군 (8) 의 형성 방법은 특별히 한정되지 않지만, 시드층으로서 무전해 도금, 또는, 스퍼터막을 사용하고, 전해 도금으로 두께 형성하고, 세미 애디티브법이나 서브트랙티브법에 의해 패턴 형성하는 방법을 이용하면 된다.
또, 절연성 수지층 (7) 의 재료로는, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지 중 어느 1 개의 재료, 또는 산화규소 등의 무기 필러 등, 적어도 2 개의 재료를 조합한 복합 재료를 사용하는 것이 가능하다.
이 경우, 예를 들어, 절연성 수지층 (7) 의 재료를, 열팽창률이 30 ppm/℃ ∼ 100 ppm/℃ 로 도전성 재료보다 높고, 또한 탄성률이 높은 재료로 함으로써, 배선군 (8) 을 덮음으로써 배선군 (8) 과 유리 기재 (1) 의 층간에 걸리는 응력을 감소시켜, 배선군 (8) 의 박리를 억제하는 효과를 부여하는 것이 가능해진다.
또, 절연성 수지층 (7) 의 재료로는, 예를 들어, 드라이 필름이나 액상 레지스트가 사용 가능하고, 특별히 한정되는 것은 아니다.
배선군 (8) 은, 제 2 무기 밀착층 상에 형성되어 있다.
도통 비아 (9) 는, 절연성 수지층 (7) 에 형성되어 있고, 제 2 도전층 (5) 과 배선군 (8) 을, 전기적으로 접속시킨다.
또, 도통 비아 (9) 는, 절연성 수지층 (7) 에 형성한 비아 구멍 내에, 컨포멀 도금이나 필드 도금, 도전성 페이스트의 충전 등, 도전성 물질을 충전하는 가공을 실시하여 형성한다.
절연성 수지층 (7) 에 비아 구멍 (9) 을 형성하는 방법은, 예를 들어, 절연성 수지층 (7) 의 재료에 의해 선택하면 되고, 절연성 수지층 (7) 의 재료가 열경화성 수지이면, CO2 레이저나 UV 레이저 등을 사용한 가공에 의해 형성 가능하고, 레이저 가공 후에는, 레이저 가공으로 발생한 스미어를 제거하기 위해서 디스미어 처리를 실시하면 된다. 또, 절연성 수지층 (7) 의 재료가 감광성 레지스트인 경우에는, 포트리소그래피법으로 형성하면 된다.
이상 설명한 바와 같이, 배선 회로 기판 (100) 은, 다층 구조의 관통 전극이 부착된 회로 기판이다. 또, 배선 회로 기판 (100) 은, 관통 전극 (3) 의 소경화나 협(狹) 피치화 및 유리 기재 (1) 표면의 배선의 미세화가 가능해진다. 또, 유리 기재 (1) 의 양면에 형성한 배선군 (8) 의 사이에서, 관통 전극 (3) 의 집적도가 높고, 또한 높은 도통 신뢰성을 실현하는 것이 가능해진다.
(반도체 장치의 구성)
도 2 는 본 발명의 일 실시형태에 관련된 반도체 장치 (200) 의 단면도이다. 도 2 에 나타내는 바와 같이, 배선 회로 기판 (100) 에 반도체 소자 (11) 를 접속하여 반도체 장치 (200) 를 형성할 수 있다.
도 2 에 나타내는 바와 같이, 반도체 장치 (200) 는, 배선 회로 기판 (100) 과, 반도체 소자 (11) 를 구비하고 있다.
배선 회로 기판 (100) 은, 땜납 볼이나 도통 범프를 사용하여, 도시하지 않는 프린트 기판에 탑재한다.
반도체 소자 (11) 는, 도시하지 않는 땜납 볼이나 도통 범프를 사용하여, 배선 회로 기판 (100) 의 편면 (도 2 에서는, 상측의 면) 에 탑재한다.
또한, 도 2 에 나타내는 반도체 소자 (11) 의 형상이나, 반도체 소자 (11) 와 배선 회로 기판 (100) 의 접속 방식은, 일례이며, 특별히 한정되는 것은 아니다.
이상에 의해, 반도체 장치 (200) 이면, 접속 대상인 반도체 소자 (11) 나 배선 회로 기판 (100) 의 사이에서 접속 포인트의 다핀이 가능해져, 반도체 장치 (200) 의 소형화가 가능하다.
또, 배선 회로 기판 (100) 의 유리 기재 (1) 표면의 평활성을 향상하고, 유리 기재 (1) 표면의 단차나 요철을 저감함으로써, 제 2 도전층 (5) 으로 이루어지는 배선군 (8) 의 선폭이나 막두께의 균일성을 향상시키고, 고온-저온의 온도 변화를 수반하는 신뢰성 시험에 있어서 박리 파단을 회피하여, 높은 접속 신뢰성을 실현하는 것이 가능해진다.
(배선 회로 기판의 제조 방법)
다음으로, 본 발명의 실시형태에 관련된 배선 회로 기판 (100) 의 제조 방법에 대해, 도 3a ∼ 도 3h 및 도 4a ∼ 4h 를 참조하면서 설명한다. 도 3a ∼ 도 3h 는 제 1 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이며, 도 4a ∼ 4h 는 제 2 실시형태에 관련된 배선 회로 기판의 제조 방법을 나타내는 단면도이다.
제 1 실시형태에 관련된 배선 회로 기판의 제조 방법은, 유리 기재 (1) 에 관통공 (13) 을 형성하는 관통공 형성 공정 (도 3a) 과, 유리 기재 (1) 의 양 표면과 관통공의 내경면에 무기 재료로 이루어지는 제 1 무기 밀착층 (4) 을 형성하는 무기 밀착층 형성 공정 (도 3b) 과, 제 1 무기 밀착층 (4) 상에 도전성 재료로 이루어지는 제 1 도전층 (2) 을 형성함과 함께 관통공 내의 간극에 구멍 메움 수지 (14) 를 충전하여 관통 전극 (3) 을 형성하는 관통 전극 형성 공정 (도 3c) 과, 관통 전극 (3) 을 남기고, 유리 기재 (1) 표면에 적층한 제 1 무기 밀착층 (4) 및 제 1 도전층 (2) 을 제거하는 불필요층 제거 공정 (도 3d) 과, 유리 기재 (1) 의 표면만을 연마하는 공정 (도 3e) 과, 유리 기재 (1) 및 관통 전극 (3) 상에 제 2 무기 밀착층을 형성하고, 제 2 무기 밀착층 상에 제 2 도전층 (5) 을 형성하고 관통 전극 (3) 의 상하단을 피복함과 함께 제 1 배선군 (8) 을 형성하는 공정 (도 3f) 과, 제 1 배선군 (8) 을 피복하여 절연성 수지층 (7) 을 형성하는 절연성 수지층 공정과, 절연성 수지층 (7) 중 제 1 배선군 (8) 의 배선 상에 비아 구멍 (9) 을 형성하는 비아 구멍 형성 공정 (도 3g) 과, 절연성 수지층 (7) 상에 도전성 물질로 제 2 배선군 (8) 및 도통 비아 (9) 를 형성하는 배선군·도통 비아 형성 공정과, 절연성 수지층 (7) 과 배선군 (8) 을 소정 층 수 형성하는 공정 (도 3h) 을 포함한다.
또, 제 2 실시형태에 관련된 배선 회로 기판의 제조 방법은, 유리 기재 (1) 에 관통공 (13) 을 형성하는 관통공 형성 공정 (도 4a) 과, 유리 기재 (1) 의 양 표면과 관통공 (13) 의 내경면에 무기 재료로 이루어지는 제 1 무기 밀착층 (4) 을 형성하는 무기 밀착층 형성 공정 (도 4b) 과, 제 1 무기 밀착층 (4) 상에 도전성 재료로 이루어지는 제 1 도전층 (2) 을 형성하고 관통공 (13) 내를 도전성 재료로 충전하여 관통 전극 (3) 을 형성하는 관통 전극 형성 공정 (도 4c) 과, 관통 전극 (3) 을 남기고, 유리 기재 (1) 표면에 적층한 제 1 무기 밀착층 (4) 및 제 1 도전층 (2) 을 제거하는 불필요층 제거 공정 (도 4d) 과, 유리 기재 (1) 의 표면만을 연마하는 공정 (도 4e) 과, 유리 기재 (1) 및 관통 전극 (3) 상에 제 2 무기 밀착층을 형성하고, 제 2 무기 밀착층 상에 제 2 도전층 (5) 을 형성하고 관통 전극 (3) 의 상하단을 피복함과 함께 제 1 배선군 (8) 을 형성하는 공정 (도 4f) 과, 제 1 배선군 (8) 을 피복하여 절연성 수지층 (7) 을 형성하는 절연성 수지층 공정과, 절연성 수지층 (7) 중 제 1 배선군 (8) 의 배선 상에 비아 구멍 (9) 을 형성하는 비아 구멍 형성 공정 (도 4g) 과, 절연성 수지층 (7) 상에 도전성 물질로 제 2 배선군 (8) 및 도통 비아 (9) 를 형성하는 배선군·도통 비아 형성 공정과, 절연성 수지층 (7) 과 배선군 (8) 을 소정 층 수 형성하는 공정 (도 4h) 을 포함한다.
실시예
본 발명의 실시예에 대해, 배선 회로 기판의 제조 방법과, 반도체 장치의 제조 방법을 포함하여 설명한다.
(실시예 1)
이하, 실시예 1 에 대해, 도 1, 도 2, 도 3a ∼ 도 3h 를 참조하면서 설명한다.
유리 기재 (1) 는, 두께 0.3 ㎜, 크기 200 ㎜ × 200 ㎜ 의 저팽창 유리 (Ra：100 ㎚, CTE：4 ppm/℃) 를 사용하였다.
먼저, 유리 기재 (1) 에 대한 관통공 (13) 의 형성에는, 제 4 광장파의 UV-YAG 레이저를 사용하였다. 관통공 (13) 의 내경은, Top 60 ㎛Φ, Bottom 40 ㎛Φ 로 형성하였다. (도 3a)
다음으로, 제 1 무기 밀착층 (4) 으로서, 유리 기재 (1) 의 표면과 관통공 (13) 의 내부에 스퍼터 성막으로 0.05 ㎛ 두께의 Ti 막과, 0.2 ㎛ 두께의 Cu 막을 적층하여 형성하였다. (도 3b)
다음으로, 제 1 도전층 (2) 을, 유리 기재 (1) 의 표면과 관통공 (13) 의 내부에 전해 구리 도금으로 6 ㎛ 의 막두께로 형성하였다. 또한, 관통공 (13) 내는 컨포멀 구리 도금 형상으로 형성하였다.
또한, 관통공 (13) 의 컨포멀 구리 도금의 스루홀의 내부에는, 산화규소와 에폭시계의 유기 수지의 혼합 재료로 이루어지는 구멍 메움 수지 (14) 를 스크린 인쇄에 의해 충전하였다. (도 3c)
다음으로, 유리 기재 (1) 표면의 제 1 도전층 (2) 과, 표면에 노출된 구멍 메움 수지 (14) 를, 산화규소와 알루미나와 과산화수소의 혼합액으로 이루어지는 폴리시액을 사용하여, 제 1 CMP 로, 유리 기재 (1) 의 표면이 노출될 때까지 연마하여 제거하였다. 이 때, 유리 기재 (1) 의 표면에 드로스 (21) 가, 제 1 도전층 (2) 이나 구멍 메움 수지 (14) 에는 디싱 (23) 이 발생하였다 (도 3d).
다음으로, 산화세륨을 주성분으로 하는 폴리시액을 사용하고, 제 2 CMP 로, 유리 기재 (1) 의 표면을 연마하고 유리 기재 (1) 의 평활화를 실시하였다. (도 3e)
다음으로, 유리 기재 (1) 의 양면에, 도시하지 않는 제 2 무기 밀착층과, 제 2 도전층 (5) 을 형성하고, 배선군 (8) 을 형성하고 코어 기판 (10) 으로 하였다.
배선군 (8) 은, 제 2 무기 밀착층으로서 스퍼터 성막으로 0.05 ㎛ 두께의 Ti 막과, 0.2 ㎛ 두께의 Cu 막을 적층 형성하고, 제 2 무기 밀착층을 시드층으로서 사용하고 세미 애디티브법에 의해 전해 구리 도금을 두께 4 ㎛, 배선군 (8) 의 LS 값을 4 ㎛ 로 형성하였다. (도 3f)
다음으로, 절연성 수지층 (7) 을 코어 기판 (10) 의 양면에 적층하고, 절연성 수지층 (7) 에 도통 비아 (9) 를 형성하였다. 절연성 수지층 (7) 의 재료에는, 에폭시계 수지로 이루어지는 ABF 를 사용하였다.
도통 비아 (9) 는, 컨포멀 도금으로 형성하였다. 절연성 수지층 (7) 에 대한 도통 비아 (9) 의 형성에는, UV-YAG 레이저를 사용하고, 내경은 20 ㎛Φ 로 형성하였다 (도 3g, 도 3h).
다음으로, 절연성 수지층 (7) 상에 또한 배선군 (8) 과 새로운 절연성 수지층 (7) 과 도통 비아 (9) 를 필요 층 수 적층하고, 최표면의 절연성 수지층 (7) 상에는 감광성의 솔더 레지스트 (12) 를 적층하고, 도통 패드부를 무전해 Ni/Pt/Au 도금으로 형성하고, 회로 기판 (100) 을 형성하였다 (도 3h).
실시예 1 의 배선 회로 기판 (100) 의 제조 방법으로는, 관통공 형성 공정과, 무기 밀착층 형성 공정과, 도전층·관통 전극 형성 공정과, 랜드 형성 공정과, 절연성 수지층 공정과, 비아 구멍 형성 공정과, 배선군·도통 비아 형성 공정을 포함하는 방법을 이용하였다.
관통공 형성 공정에서는, 도 3a 에 나타내는 바와 같이, 유리 기재 (1) 에 대하여, UV-YAG 레이저로 관통공 (13) 을 형성하였다.
무기 밀착층 형성 공정에서는, 도 3b 에 나타내는 바와 같이, 유리 기재 (1) 의 양면과 관통공 (13) 내에 대하여, 스퍼터 Ti 막과 스퍼터 Cu 막을 연속해서 성막하고, 제 1 무기 밀착층 (4) 을 형성하였다.
도전층·관통 전극 형성 공정에서는, 도 3c 에 나타내는 바와 같이, 유리 기재 (1) 의 양면과 관통공 (13) 의 내부에 대하여, 제 1 무기 밀착층 (4) 상에, 도전성 재료를 사용한 전해 구리 도금으로 이루어지는 제 1 도전층 (2) 을 형성하였다. 전해 구리 도금은 컨포멀 도금 구성으로 하여, 컨포멀 도금의 내부는, 구멍 메움 수지 (14) 를 진공 인쇄로 충전시킨 후에 경화시켰다.
랜드 형성 공정에서는, 도 3d 내지 도 3f 에 나타내는 바와 같이, 제 1 CMP 로서, 유리 기재 (1) 의 양면에 형성한 전해 구리 도금과, 관통공 (13) 으로부터 돌출한 구멍 메움 수지 (14) 를, 유리 기재 (1) 의 유리면을 스토퍼층으로서 CMP 로 기판 (1) 의 양면의 제 1 도전층 (2) 을 제거할 때까지 연마하였다.
그리고, 제 2 CMP 로서, 유리 기판 (1) 의 표면의 평활화 연마를 실시하였다.
다음으로, 관통공 (13) 의 구멍 메움 수지 (14) 의 상하면의 전기적 도통성을 부여하는 무기 밀착층으로서, 코어 기판 (10) 의 양면에 도시하지 않는 제 2 무기 밀착층을 형성하고, 세미 애디티브법에 의해 랜드 (6) 의 패턴이 개구한 감광성 레지스트 패턴을 형성하고, 코어 기판 (10) 의 표면에 전해 구리 도금을 두께 4 ㎛로 형성하였다. 또한, 도 3f 에 나타내는 바와 같이, 감광성 레지스트를 박리하고 유리 기재 (1) 의 표면의 랜드 (6) 이외의 제 2 무기 밀착층의 Ti 막과 Cu 막을 웨트 에칭하였다.
절연성 수지층 공정 및 비아 구멍 형성 공정에서는, 도 3g 에 나타내는 바와 같이, 코어 기판 (10) 의 양면에 절연성 수지층 (7) 을 라미네이트하고, 관통 전극 (3) 상의 절연성 수지층 (7) 에 UV-YAG 레이저로 비아 구멍을 형성하였다. 여기서, 비아 구멍의 직경은, 관통 전극 (3) 의 직경보다 소경으로 하였다. 또, UV-YAG 레이저 가공에서 생긴 비아 구멍 내의 티끌을, 알칼리 수용액계의 처리액으로 디스미어하여 클리닝하였다.
배선군·도통 비아 형성 공정에서는, 절연성 수지층 (7) 상에, 시드층으로서 무전해 구리 도금을 형성하였다. 또한, 시드층 상에, 도 3h 에 나타내는 바와 같이, 네거티브형 레지스트로 배선군 (8) 부와 도통 비아부 (9) 가 개구한 레지스트 패턴을 형성하고, 세미 애디티브법에 의해 전해 구리 도금을 4 ㎛ 두께로 형성한 후, 레지스트 및 불필요 부분의 시드층을 제거하여, 배선군 (8) 과 도통 비아 (9) 를 형성하였다.
또, 실시예 1 의 반도체 장치 (200) 의 제조 방법으로는, 상기 서술한 배선 회로 기판의 제조 방법으로 제조된 배선 회로 기판 (100) 에 도통 패드를 형성하는 도통 패드 형성 공정과, 도통 패드 상에 반도체 소자 (11) 를 고정시키는 반도체 소자 고정 공정을 포함하는 방법을 이용하였다.
도통 패드 형성 공정에서는, 유리 기재 (1) 에 감광성의 솔더 레지스트 (12) 를 적층하여 노광 및 현상을 실시하고, 무전해 Ni/Pt/Au 도금으로 도통 패드부를 형성하였다.
반도체 소자 고정 공정에서는, 땜납에 의해, 도통 패드 상에 반도체 소자 (11) 를 고정시켰다.
또한, 실시예 1 에서는, 편면의 배선군 (8) 의 층 수를 2 층으로 하고, 표면의 피복층을 솔더 레지스트 (12) 로 하고, 도통 패드 표면의 표면 처리를 무전해 Ni/Pt/Au 도금으로 했지만, 이들 구성은, 특별히 한정되는 것은 아니다.
(실시예 2)
이하, 실시예 2 에 대해, 도 1, 2 를 참조하면서, 도 4a ∼ 도 4h 를 이용하여 설명한다.
유리 기재 (1) 는, 두께 0.3 ㎜, 크기 200 ㎜ × 200 ㎜ 의 저팽창 유리 (Ra：100 ㎚, CTE：4 ppm/℃) 를 사용하였다.
먼저, 유리 기재 (1) 에 대한 관통공 (13) 의 형성에는, 제 4 광장파의 UV-YAG 레이저를 사용하였다. 관통공 (13) 의 내경은, Top 100 ㎛Φ, Bottom 80 ㎛Φ 로 형성하였다. (도 4a)
다음으로, 제 1 무기 밀착층 (4) 으로서, 유리 기재 (1) 의 표면과 관통공 (13) 의 내부에 스퍼터 성막으로, 0.05 ㎛ 두께의 Ni-Cr 의 합금막과, 0.2 ㎛ 두께의 Cu 막을 적층하여 형성하였다 (도 4b).
다음으로, 제 1 도전층 (2) 을, 유리 기재 (1) 의 표면과 관통공 (13) 내에 필드 도금 형상으로 전해 구리 도금으로 형성하였다. 제 1 도전층 (2) 의 막두께는 15 ㎛ 였다 (도 4c).
다음으로, 유리 기재 (1) 표면의 제 1 도전층 (2) 을, 산화규소와 알루미나와 유기산의 혼합액으로 이루어지는 폴리시액을 사용하여, 제 1 CMP 로, 유리 기재 (1) 의 표면이 노출될 때까지 연마하여 제거하였다. 이 때, 유리 기재 (1) 의 표면에 드로스 (21) 가, 제 1 도전층 (2) 에는 디싱 (23) 이 발생하였다 (도 4d).
다음으로, 산화세륨을 주성분으로 하는 폴리시액을 사용하여, 제 2 CMP 로, 유리 기재 (1) 의 표면을 연마하고 유리 기재 (1) 의 평활화를 실시하였다 (도 4e).
다음으로, 유리 기재 (1) 의 양면에, 도시하지 않는 제 2 무기 밀착층과, 제 2 도전층 (5) 을 형성하고, 배선군 (8) 을 형성하고 코어 기판 (10) 으로 하였다.
배선군 (8) 은, 제 2 무기 밀착층으로서 스퍼터 성막으로 0.05 ㎛ 두께의 Ni-Cr 막과, 0.2 ㎛ 두께의 Cu 막을 적층 형성하고, 제 2 무기 밀착층을 시드층으로서 사용하고 세미 애디티브법에 의해 전해 구리 도금을 두께 4 ㎛, 배선군 (8) 의 LS 값을 4 ㎛ 로 형성하였다 (도 4f).
다음으로, 절연성 수지층 (7) 을 코어 기판 (10) 의 양면에 적층하고, 절연성 수지층 (7) 에 도통 비아 (9) 를 형성하였다. 절연성 수지층 (7) 의 재료에는, 에폭시계 수지로 이루어지는 ABF 를 사용하였다.
도통 비아 (9) 는, 컨포멀 도금으로 형성하였다. 절연성 수지층 (7) 에 대한 도통 비아 (9) 의 형성에는, UV-YAG 레이저를 사용하고, 내경은 20 ㎛Φ 로 형성하였다 (도 4g, 도 4h)).
다음으로, 절연성 수지층 (7) 상에 또한 배선군 (8) 과 새로운 절연성 수지층 (7) 과 도통 비아 (9) 를 필요 층 수 적층하고, 최표면의 절연성 수지층 (7) 상에는 감광성의 솔더 레지스트 (12) 를 적층하고, 도통 패드부를 무전해 Ni/Au 도금으로 형성하고, 회로 기판 (100) 을 형성하였다 (도 4h).
실시예 2 의 배선 회로 기판 (100) 의 제조 방법으로는, 관통공 형성 공정과, 무기 밀착층 형성 공정과, 도전층·관통 전극 형성 공정과, 랜드 형성 공정과, 절연성 수지층 공정과, 비아 구멍 형성 공정과, 배선군·도통 비아 형성 공정을 포함하는 방법을 이용하였다.
관통공 형성 공정에서는, 도 4a 에 나타내는 바와 같이, 유리 기재 (1) 에 대하여, UV-YAG 레이저로 관통공 (13) 을 형성하였다.
무기 밀착층 형성 공정에서는, 도 4b 에 나타내는 바와 같이, 유리 기재 (1) 의 양면과 관통공 (13) 내에 대하여, 스퍼터 Ni-Cr 막과 스퍼터 Cu 막을 연속해서 성막하고, 제 1 무기 밀착층 (4) 을 형성하였다.
도전층·관통 전극 형성 공정에서는, 도 4c 에 나타내는 바와 같이, 유리 기재 (1) 의 양면과 관통공 (13) 내에 대하여, 제 1 무기 밀착층 (4) 상에, 도전성 재료를 사용한 전해 구리 도금으로 이루어지는 제 1 도전층 (2) 을 형성하였다. 전해 구리 도금은 필드 도금 형상으로 하였다.
랜드 형성 공정에서는, 도 4d 내지 도 4f 에 나타내는 바와 같이, 제 1 CMP 로서, 유리 기재 (1) 의 양면에 형성한 전해 구리 도금을 기판 (1) 의 유리면을 스토퍼층으로서, CMP 로 유리 기재 (1) 의 양면의 도전층 (5) 을 제거할 때까지 연마하였다.
그리고, 제 2 CMP 로서, 유리 기재 (1) 의 표면의 평활화 연마를 실시하였다.
다음으로, 관통공 (13) 과 전기적 접속을 갖는 도전층 (5) 을 형성하기 위한 무기 밀착층으로서, 코어 기판 (10) 의 양면에 도시하지 않는 제 2 무기 밀착층을 형성하고, 세미 애디티브법에 의해 랜드 (6) 의 패턴이 개구한 감광성 레지스트 패턴을 형성하고, 코어 기판 (10) 의 표면에 전해 구리 도금을 두께 4 ㎛ 로 형성하였다. 또한, 도 4f 에 나타내는 바와 같이, 감광성 레지스트를 박리하고 유리 기재 (1) 의 표면의 랜드 (6) 이외의 제 2 무기 밀착층의 Ni-Cr 막과 Cu 막을 웨트 에칭하였다.
절연성 수지층 공정 및 비아 구멍 형성 공정에서는, 도 4g 에 나타내는 바와 같이, 코어 기판 (10) 의 양면에 절연성 수지층 (7) 을 라미네이트하고, 관통 전극 (3) 상의 절연성 수지층 (7) 에 UV-YAG 레이저로 비아 구멍을 형성하였다. 여기서, 비아 구멍의 직경은, 관통 전극 (3) 의 직경보다 소경으로 하였다. 또, UV-YAG 레이저 가공에서 생긴 비아 구멍 내의 티끌을, 알칼리 수용액계의 처리액으로 디스미어하여 클리닝하였다.
배선군·도통 비아 형성 공정에서는, 절연성 수지층 (7) 상에, 시드층으로서 무전해 구리 도금을 형성하였다. 또한, 시드층 상에, 도 4h 에 나타내는 바와 같이, 네거티브형 레지스트로 배선군 (8) 부와 도통 비아부 (9) 가 개구한 레지스트 패턴을 형성하고, 세미 애디티브법에 의해 전해 구리 도금을 4 ㎛ 두께로 형성한 후, 레지스트 및 불필요 부분의 시드층을 제거하여, 배선군 (8) 과 도통 비아 (9) 를 형성하였다.
또, 실시예 2 의 반도체 장치 (200) 의 제조 방법으로는, 상기 서술한 배선 회로 기판의 제조 방법으로 제조된 배선 회로 기판 (100) 에 도통 패드를 형성하는 도통 패드 형성 공정과, 도통 패드 상에 반도체 소자 (11) 를 고정시키는 반도체 소자 고정 공정을 포함하는 방법을 이용하였다.
도통 패드 형성 공정에서는, 배선 회로 기판 (100) 에 감광성의 솔더 레지스트 (12) 를 적층하여 노광 및 현상을 실시하고, 무전해 Ni/Au 도금으로 도통 패드부를 형성하였다.
반도체 소자 고정 공정에서는, 땜납에 의해, 도통 패드 상에 반도체 소자 (11) 를 고정시켰다.
또한, 실시예 2 에서는, 편면의 배선군 (8) 의 층 수를 2 층으로 하고, 표면의 피복층을 솔더 레지스트 (12) 로 하고, 도통 패드 표면의 표면 처리를 무전해 Ni/Au 도금으로 했지만, 이들 구성은, 특별히 한정되는 것은 아니다.
(실시예 1 및 2 의 평가)
실시예 1 과 실시예 2 에 관련된 제조 방법에 의해, 제 2 CMP 후의 유리 표면의 평활성 Ra 를 100 ㎚ 이하로, 유리 표면의 드로스 (21) 나 노듈 (22) 의 높이를 5 ㎛ 이하로 감소하는 것이 가능하다.
또, 제 2 CMP 후의 관통공 (13) 내의 관통 전극 (3) 의 디싱 (23) 량을 5 ㎛ 이하로 함으로써, 그 위에 형성한 도전층 (5) 의 디싱량을 5 ㎛ 이하로 억제하는 것이 가능하다. 이들의 결과, 유리 기재 (1) 표면에 L/S 가 5 ㎛ 이하인 미세한 배선군을 갖는 배선 회로 기판 (100) 을 얻는 것이 가능한 것을 확인하였다.
또, 배선 회로 기판 (100) 을 사용하여 형성한 반도체 장치 (200) 에서, 도전층 (5) 의 선폭이나 막두께의 균일성을 향상시키고, 고온-저온의 온도 변화를 수반하는 신뢰성 시험에 있어서 박리 파단을 회피하고, 높은 접속 신뢰성을 얻을 수 있는 것을 확인하였다.
유리 기판의 평활성 Ra (산술 평균 조도) 는, 촉침식 막두께계로 측정하였다.
신뢰성 시험은, 냉열 충격 시험 (TST) JEDEC, JESD22-A106B, C：125 ℃ ∼ ―55 ℃, 400 사이클로, 단선의 유무로 평가하였다.
표 1 에 실시예 1, 2 와, 나중에 기재하는 비교예 1 의 데이터를 정리하였다.
Figure pct00001
TST 후의 단선의 표기는, 「＋」 가 생존률 (단선이 발생하지 않은 배선 회로 기판 (100) 의 비율) 6 할 이상 8 할 미만, 「―」 가 생존률 2 할 이상 6 할 미만이다.
실시예 1, 2 의 「＋」 는 관통 전극 (3) 내의 파단에서 기인하는 것이며, 유리 기판 표면의 도전층 (5) 의 파단에서 기인하는 것은 아니다. 또, 비교예의 「―」 는 관통 전극 (3) 의 유리 표면의 근방, 유리 기판 표면에서 도전층 (5) 의 파단, 디싱 (23) 에 의한 관통공 (13) 의 유리 에지부 기점의 도전층 (5) 의 파단에 의한 것이었다.
또, 제 2 CMP 에 의해, 관통 전극 (3) 의 디싱량이 저감됨과 함께, 관통공의 유리 에지의 상승이 완만한 곡면 형상이 되어 도전층 (5) 에 대하여 응력 집중을 저감하는 효과가 얻어졌다.
본 평가에서 유리 기재 (1) 의 표면의 평활성을 향상시킴으로써, 비교예에 비해 배선의 신뢰성이 약 2 배로 향상되는 것이 확인되었다.
(비교예)
이하, 비교예에 대해, 도 1, 도 2, 도 3a ∼ 도 3h, 도 4a ∼ 도 4h 를 참조하면서, 도 5a ∼ 도 5g 를 이용하여 설명한다. 도 5a ∼ 도 5g 는 비교예에 관련된 배선 회로 기판 (100) 의 제조 방법을 나타내는 도면이다.
유리 기재 (1) 는, 두께 0.3 ㎜, 크기 200 ㎜ × 200 ㎜ 의 저팽창 유리 (Ra：100 ㎚, CTE：4 ppm/℃) 를 사용하였다.
먼저, 도 5a 에 나타내는 바와 같이, 유리 기재 (1) 에 대한 관통공 (13) 의 형성에는, 제 4 광장파의 UV-YAG 레이저를 사용하였다. 관통공 (13) 의 내경은, Top 60 ㎛Φ, Bottom 40 ㎛Φ 로 형성하였다.
다음으로, 도 5b 에 나타내는 바와 같이, 제 1 무기 밀착층 (4) 으로서, 유리 기재 (1) 의 표면과 관통공 (13) 의 내부에 스퍼터 성막으로 0.05 ㎛ 두께의 Ti 막과, 0.2 ㎛ 두께의 Cu 막을 적층하여 형성하였다.
다음으로, 도 5c 에 나타내는 바와 같이, 제 1 도전층 (2) 을, 유리 기재 (1) 의 표면과 관통공 (13) 의 내부에 전해 구리 도금으로 6 ㎛ 의 막두께로 형성하였다. 또한, 관통공 (13) 내는 컨포멀 구리 도금 형상으로 형성하였다.
또한, 관통공 (13) 의 컨포멀 구리 도금의 스루홀의 내부에는, 산화규소와 에폭시계의 유기 수지의 혼합 재료로 이루어지는 구멍 메움 수지 (14) 를 스크린 인쇄에 의해 충전하였다.
다음으로, 도 5d 에 나타내는 바와 같이, 유리 기재 (1) 표면의 제 1 도전층 (2) 과, 표면에 노출된 구멍 메움 수지 (14) 를, 제 1 CMP 로, 유리 기재 (1) 의 표면이 노출될 때까지 연마하여 제거하였다. 이 때, 유리 기재 (1) 의 표면에 드로스 (21) 가, 구멍 메움 수지 (14) 에는 디싱 (23) 이 발생하였다.
다음으로, 도 5e 에 나타내는 바와 같이, 유리 기재 (1) 의 양면에, 도시하지 않는 제 2 무기 밀착층과, 제 2 도전층 (5) 을 형성하고, 배선군 (8) 을 형성하고 코어 기재 (10) 로 하였다. 배선군 (8) 은, 제 2 무기 밀착층으로서 스퍼터 성막으로 0.05 ㎛ 두께의 Ti 막과, 0.2 ㎛ 두께의 Cu 막을 적층 형성하고, 제 2 무기 밀착층을 시드층으로서 사용하고 세미 애디티브법에 의해 전해 구리 도금의 두께를 4 ㎛, 배선군 (8) 의 LS 값을 4 ㎛ 로 형성하였다.
다음으로, 도 5f, 도 5g 에 나타내는 바와 같이, 절연성 수지층 (7) 을 코어 기판 (10) 의 양면에 적층하고, 절연성 수지층 (7) 에 도통 비아 (9) 를 형성하였다. 절연성 수지층 (7) 의 재료에는, 에폭시계 수지로 이루어지는 ABF 를 사용하였다.
도통 비아 (9) 는, 컨포멀 도금으로 형성하였다. 절연성 수지층 (7) 에 대한 도통 비아 (9) 의 형성에는, UV-YAG 레이저를 사용하고, 내경은 20 ㎛Φ 로 형성하였다.
다음으로, 도 5g 에 나타내는 바와 같이, 절연성 수지층 (7) 상에 또한 배선군 (8) 과 새로운 절연성 수지층 (7) 과 도통 비아 (9) 를 필요 층 수 적층하고, 최표면의 절연성 수지층에는 감광성의 솔더 레지스트 (12) 를 형성하고, 도통 패드부에 무전해 Ni/Pt/Au 도금으로 형성하고, 회로 기판을 형성하였다.
또, 비교예의 반도체 장치를 제조하는 방법에서는, 상기 서술한 배선 회로 기판의 제조 방법으로 제조된 배선 회로 기판에 대하여, 땜납에 의해 도통 패드 상에 반도체 소자 (11) 를 고정시켰다.
(비교예의 평가)
비교예에 관련된 제조 방법에 의해, 유리 기재 (1) 의 표면에 도전층 (5) 을 형성하고, 절연성 수지층 (7) 을 적층하고 배선군 (8) 을 적층 형성하여 배선 회로 기판을 제조하는 것이 가능하지만, 유리 기재 (1) 의 표면의 드로스 (21) 나 노듈 (22) 및 유리 표면의 패임 (23) 등의 요철에 의해, 배선 회로 기판 내에서 배선 폭의 편차가 실시예 1, 2 에 비해 약 4 배로 큰 것을 확인하였다.
또 도전층 (5) 에 주목한 TST 신뢰성 시험 후, 관통공 (13) 의 유리 구멍의 에지부에서의 배선 단차나 유리 기재 (1) 표면의 요철부에서 발생한 배선 폭이나 두께의 편차에 기인하여, 실시예 1, 2 에 비해 도통의 파단이 약 2 배 큰 것을 확인하였다.
이상 설명한 바와 같이, 본 발명에 의하면, 충분한 신뢰성을 갖는 배선 회로 기판 (100) 및 반도체 장치 (200) 를 제공하는 것이 가능한 것을 확인하였다.
또한, 본 발명은, 이상에 개시된 특징의 특정한 조합에는 한정되지 않고, 각 특징을 임의로 선택, 생략하여 실시 가능하다.
산업상 이용가능성
본 발명은, 배선 회로 기판 및 반도체 장치에 관련되며, 특히, 패키지 기판과 반도체 소자 사이에 개재하는 배선 회로 기판이나, 반도체 소자를 접속하기 위한 배선 회로 기판을 구비하는 반도체 장치에 이용 가능하다.
1 : 유리 기재
2 : 제 1 도전층
3 : 관통 전극
4 : 제 1 무기 밀착층
5 : 제 2 도전층
6 : 랜드
7 : 절연성 수지층
8 : 배선군
9 : 도통 비아 또는 비아 구멍
10 : 코어 기판
11 : 반도체 소자
12 : 솔더 레지스트
13 : 관통공
14 : 구멍 메움 수지
21 : 드로스
22 : 노듈
23 : 디싱 (패임)
24 : (유리) 패임
100 : 배선 회로 기판
200 : 반도체 장치

Claims (13)

  1. 관통공을 갖는 유리 기재와,
    상기 유리 기재 상에 적층되고, 또한 도통 비아가 형성된 절연성 수지층과,
    상기 절연성 수지층에 적층된 배선군과,
    상기 관통공 내의 내경면 (內徑面) 에 적층된 제 1 무기 밀착층과,
    상기 제 1 무기 밀착층에 적층된 제 1 도전층에 의해 형성되는 관통 전극과,
    상기 관통 전극의 상하단과 전기적으로 접속되고, 상기 관통 전극 및 상기 유리 기재 상에 형성된 제 2 도전층을 포함하고,
    상기 유리 기재의 표면 조도 Ra 가 100 ㎚ 이하이고,
    상기 제 2 도전층의 상기 관통 전극 상의 패임량이 5 ㎛ 이하인, 배선 회로 기판.
  2. 제 1 항에 있어서,
    상기 제 1 도전층의 내측이 구멍 메움 수지로 충전되고, 상기 관통 전극의 상하단이 상기 제 2 도전층으로 피복된, 배선 회로 기판.
  3. 제 1 항에 있어서,
    상기 제 1 무기 밀착층은 상기 제 1 도전층에 의해 내측이 충전되어 있는, 배선 회로 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 유리 기재 및 상기 관통 전극 상에는 제 2 무기 밀착층이 형성되고, 상기 제 2 도전층은 상기 제 2 무기 밀착층 상에 형성되어 배선군을 형성하는, 배선 회로 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 배선군은 열팽창률이 상기 제 2 도전층의 재료보다 높은 절연성 수지층으로 피복되어 있는, 배선 회로 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 또는 제 2 무기 밀착층은, 산화주석, 산화인듐, 산화아연, 니켈, 니켈 인, 크롬, 산화크롬, 질화알루미늄, 질화구리, 산화알루미늄, 탄탈, 티탄, 구리 중 어느 것을 포함하는 단층 또는 적층의 막인, 배선 회로 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 또는 제 2 도전층 및 관통 전극을 형성하는 도전성 재료가, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것을 포함하는, 배선 회로 기판.
  8. 제 2 항에 있어서,
    상기 구멍 메움 수지가, 산화규소, 구리, 은, 금, 니켈, 백금, 팔라듐, 루테늄, 주석, 주석 은, 주석 은 구리, 주석 구리, 주석 비스무트, 주석 납 중 어느 것을 포함하는 분체와, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지 중 어느 수지 재료의 혼합물인, 배선 회로 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 절연성 수지층의 재료로서, 에폭시/페놀계 수지, 폴리이미드 수지, 시클로올레핀, PBO 수지, 산화규소 중 어느 것을 포함하는, 배선 회로 기판.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재한 배선 회로 기판과, 상기 배선 회로 기판에 적층된 반도체 소자를 포함하는, 반도체 장치.
  11. 유리 기재에 관통공을 형성하는 관통공 형성 공정과,
    상기 유리 기재의 양 표면과 상기 관통공의 내경면에 무기 재료로 이루어지는 제 1 무기 밀착층을 형성하는 무기 밀착층 형성 공정과,
    상기 제 1 무기 밀착층 상에 도전성 재료로 이루어지는 제 1 도전층을 형성함과 함께 상기 관통공 내의 간극에 구멍 메움 수지를 충전하여 관통 전극을 형성하는 관통 전극 형성 공정과,
    상기 관통 전극을 남기고, 상기 유리 기재 표면에 적층한 상기 제 1 무기 밀착층 및 상기 제 1 도전층을 제거하는 불필요층 제거 공정과,
    상기 유리 기재의 표면만을 연마하는 공정과,
    상기 유리 기재 및 상기 관통 전극 상에 제 2 무기 밀착층을 형성하고, 상기 제 2 무기 밀착층 상에 제 2 도전층을 형성하고 상기 관통 전극의 상하단을 피복함과 함께 제 1 배선군을 형성하는 공정과,
    상기 제 1 배선군을 피복하여 절연성 수지층을 형성하는 절연성 수지층 공정과,
    상기 절연성 수지층 중 제 1 배선군의 배선 상에 비아 구멍을 형성하는 비아 구멍 형성 공정과,
    상기 절연성 수지층 상에 도전성 물질로 제 2 배선군 및 도통 비아를 형성하는 배선군·도통 비아 형성 공정과,
    상기 절연성 수지층과 상기 배선군을 소정 층 수 형성하는 공정을 포함하는 배선 회로 기판의 제조 방법.
  12. 유리 기재에 관통공을 형성하는 관통공 형성 공정과,
    상기 유리 기재의 양 표면과 상기 관통공의 내경면에 무기 재료로 이루어지는 제 1 무기 밀착층을 형성하는 무기 밀착층 형성 공정과,
    상기 제 1 무기 밀착층 상에 도전성 재료로 이루어지는 제 1 도전층을 형성하고 상기 관통공 내를 도전성 재료로 충전하여 관통 전극을 형성하는 관통 전극 형성 공정과,
    상기 관통 전극을 남기고, 상기 유리 기재 표면에 적층한 상기 제 1 무기 밀착층 및 상기 제 1 도전층을 제거하는 불필요층 제거 공정과,
    상기 유리 기재의 표면만을 연마하는 공정과,
    상기 유리 기재 및 상기 관통 전극 상에 제 2 무기 밀착층을 형성하고, 상기 제 2 무기 밀착층 상에 제 2 도전층을 형성하고 관통 전극의 상하단을 피복함과 함께 제 1 배선군을 형성하는 공정과,
    상기 제 1 배선군을 피복하여 절연성 수지층을 형성하는 절연성 수지층 공정과,
    상기 절연성 수지층 중 제 1 배선군의 배선 상에 비아 구멍을 형성하는 비아 구멍 형성 공정과,
    상기 절연성 수지층 상에 도전성 물질로 제 2 배선군 및 도통 비아를 형성하는 배선군·도통 비아 형성 공정과,
    상기 절연성 수지층과 상기 배선군을 소정 층 수 형성하는 공정을 포함하는 배선 회로 기판의 제조 방법.
  13. 제 12 항 또는 제 13 항에 기재한 배선 회로 기판의 제조 방법으로 제조된 배선 회로 기판에 도통 패드를 형성하는 도통 패드 형성 공정과,
    상기 도통 패드 상에 반도체 소자를 고정시키는 반도체 소자 고정 공정을 포함하는, 반도체 장치의 제조 방법.
KR1020187000749A 2015-06-12 2016-06-07 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법 KR102550276B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-119668 2015-06-12
JP2015119668A JP6657609B2 (ja) 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
PCT/JP2016/002736 WO2016199399A1 (ja) 2015-06-12 2016-06-07 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180017117A true KR20180017117A (ko) 2018-02-20
KR102550276B1 KR102550276B1 (ko) 2023-06-30

Family

ID=57503468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000749A KR102550276B1 (ko) 2015-06-12 2016-06-07 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10790209B2 (ko)
JP (1) JP6657609B2 (ko)
KR (1) KR102550276B1 (ko)
CN (1) CN107683524A (ko)
TW (1) TWI708352B (ko)
WO (1) WO2016199399A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP6819416B2 (ja) * 2017-03-31 2021-01-27 大日本印刷株式会社 貫通電極基板およびその製造方法
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
JP7110731B2 (ja) * 2017-05-30 2022-08-02 大日本印刷株式会社 貫通電極基板及びその製造方法
US10531566B2 (en) * 2017-07-11 2020-01-07 AGC Inc. Glass substrate
JP7139594B2 (ja) 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US11756845B2 (en) * 2018-02-20 2023-09-12 Mitsui Mining & Smelting Co., Ltd. Copper foil with glass carrier and production method therefor
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
WO2019235617A1 (ja) * 2018-06-08 2019-12-12 凸版印刷株式会社 ガラスデバイスの製造方法、及びガラスデバイス
US11171094B2 (en) 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
CN113261094B (zh) * 2019-03-07 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
EP3905315A4 (en) * 2019-03-07 2022-10-19 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE EQUIPPED WITH THE SAME
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
US11694959B2 (en) 2019-07-29 2023-07-04 Intel Corporation Multi-die ultrafine pitch patch architecture and method of making
JP7400575B2 (ja) 2020-03-23 2023-12-19 大日本印刷株式会社 貫通電極基板
CN117995806A (zh) * 2022-10-31 2024-05-07 奥特斯奥地利科技与系统技术有限公司 封装件和制造封装件的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000246474A (ja) 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
JP2000302488A (ja) 1999-04-23 2000-10-31 Seiko Epson Corp ガラスの微細穴加工方法
JP2001092385A (ja) * 1999-09-27 2001-04-06 Sony Corp プリント配線板及び映像表示装置
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
KR20070085789A (ko) * 2004-11-24 2007-08-27 다이니폰 인사츠 가부시키가이샤 다층 배선 기판 및 그 제조 방법
JP2008205356A (ja) * 2007-02-22 2008-09-04 Siix Corp 回路基板及び回路基板への電子部品実装方法
KR20130038825A (ko) * 2010-03-03 2013-04-18 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
KR20150011797A (ko) * 2012-03-05 2015-02-02 코닝 인코포레이티드 유리 인터포저를 혼입한 3-차원 집적회로 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
CN100512603C (zh) * 2003-09-09 2009-07-08 Hoya株式会社 两面配线玻璃基板的制造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2009039827A (ja) 2007-08-09 2009-02-26 Fujitsu Ltd 研磨装置、基板及び電子機器の製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
CN103119703B (zh) * 2010-09-23 2016-01-20 高通Mems科技公司 集成的无源器件和功率放大器
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000246474A (ja) 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
JP2000302488A (ja) 1999-04-23 2000-10-31 Seiko Epson Corp ガラスの微細穴加工方法
JP2001092385A (ja) * 1999-09-27 2001-04-06 Sony Corp プリント配線板及び映像表示装置
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
KR20070085789A (ko) * 2004-11-24 2007-08-27 다이니폰 인사츠 가부시키가이샤 다층 배선 기판 및 그 제조 방법
JP2008205356A (ja) * 2007-02-22 2008-09-04 Siix Corp 回路基板及び回路基板への電子部品実装方法
KR20130038825A (ko) * 2010-03-03 2013-04-18 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
KR20150011797A (ko) * 2012-03-05 2015-02-02 코닝 인코포레이티드 유리 인터포저를 혼입한 3-차원 집적회로 및 이의 제조방법

Also Published As

Publication number Publication date
US20180166354A1 (en) 2018-06-14
KR102550276B1 (ko) 2023-06-30
JP2017005174A (ja) 2017-01-05
CN107683524A (zh) 2018-02-09
TW201711153A (zh) 2017-03-16
TWI708352B (zh) 2020-10-21
WO2016199399A1 (ja) 2016-12-15
US10790209B2 (en) 2020-09-29
JP6657609B2 (ja) 2020-03-04

Similar Documents

Publication Publication Date Title
KR102550276B1 (ko) 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법
TWI759259B (zh) 配線電路基板、半導體裝置、配線電路基板之製造方法、半導體裝置之製造方法
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6747063B2 (ja) ガラス回路基板
JP5010737B2 (ja) プリント配線板
JP6840935B2 (ja) 配線回路基板の製造方法
JP6394136B2 (ja) パッケージ基板およびその製造方法
JP6672859B2 (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP2020102593A (ja) 基板、基板の製造方法及び電子装置
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017107934A (ja) 回路基板、電子機器、及び回路基板の製造方法
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP6950795B2 (ja) ガラス回路基板
JP2020053512A (ja) 配線回路基板、半導体装置および配線回路基板の製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2005191244A (ja) ビルドアップ多層配線基板及びその製造方法
JP2017069399A (ja) インターポーザ、半導体装置及び半導体装置の製造方法
JP2013062424A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant