CN117995806A - 封装件和制造封装件的方法 - Google Patents

封装件和制造封装件的方法 Download PDF

Info

Publication number
CN117995806A
CN117995806A CN202211350647.8A CN202211350647A CN117995806A CN 117995806 A CN117995806 A CN 117995806A CN 202211350647 A CN202211350647 A CN 202211350647A CN 117995806 A CN117995806 A CN 117995806A
Authority
CN
China
Prior art keywords
package
glass
inlay
glass inlay
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211350647.8A
Other languages
English (en)
Inventor
睦智秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202211350647.8A priority Critical patent/CN117995806A/zh
Priority to PCT/EP2023/076773 priority patent/WO2024094373A1/en
Publication of CN117995806A publication Critical patent/CN117995806A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种封装件和制造封装件的方法。该封装件(100)包括：承载件本体(102)，该承载件本体(102)具有腔(106)；玻璃嵌体(104)，该玻璃嵌体(104)嵌置在承载件本体(102)的腔(106)中；图形化金属层(108)，该图形化金属层(108)位于玻璃嵌体(104)的主表面上；以及电子部件(110)，该电子部件(110)安装在玻璃嵌体(104)上方。

Description

封装件和制造封装件的方法
技术领域
本发明涉及一种封装件和一种制造封装件的方法。
背景技术
在配备有一个或更多个部件的部件承载件的产品功能不断增多和这种部件的日益小型化以及要连接至部件承载件、比如印刷电路板的部件的数量不断增加的背景下，正在采用具有多个部件的日益强大的阵列状部件或封装件，该阵列状部件或封装件具有多个接触部或连接部，其中，这些接触部之间的间隔越来越小。特别地，部件承载件应当是机械上稳固的且电气上可靠的，以便能够操作，即使在恶劣条件下也能够操作。
形成基于部件承载件的封装件的常规方法仍是具有挑战性的。
发明内容
可能存在对形成紧凑且可靠的封装件的需求。
根据本发明的示例性实施方式，提供了一种封装件，该封装件包括：具有腔的承载件本体；嵌置在承载件本体的腔中的玻璃嵌体；在玻璃嵌体的主表面上的图形化金属层；以及安装在玻璃嵌体上方的电子部件。
根据本发明的另一示例性实施方式，提供了一种制造封装件的方法，其中，该方法包括：提供具有腔的承载件本体；将玻璃嵌体嵌置在承载件本体的腔中；在玻璃嵌体的主表面上形成图形化金属层；以及将电子部件安装在玻璃嵌体上方。
在本申请的上下文中，术语“封装件”可以特别地表示能够将一个或更多个部件容置在其上和/或容置在其中以提供机械支撑和/或电连接的任何支撑结构。换言之，封装件可以构造为用于部件的机械承载件和/或电子承载件。特别地，封装件可以是部件承载件型装置。这种部件承载件可以是IC(集成电路)基板或印刷电路板(PCB)。部件承载件也可以是将不同类型的部件承载件组合的混合板。封装的作用是对部件进行容置、为该部件供电、以及用作部件与系统中的其他元件之间的接合部。此外，封装件的功能可以是保护部件免受灰尘和物理冲击的影响，并且满足热管理要求。封装件可以包括一个或更多个部件、部件承载件、再分布层(RDL)结构、输入和/或输出元件等。此外，先进的封装技术可以避免对部件性能的限制。本发明的实施方式可以提供一种这样的技术：该技术符合半导体封装技术发展趋势，并且以低工作量从电力传输、热管理、功率管理和环境保护方面满足甚至苛刻的封装件性能要求。
在本申请的上下文中，术语“承载件本体”可以特别地表示封装件的支撑结构。特别地，所述承载件本体可以是芯或部件承载件(比如，印刷电路板或集成电路基板)。承载件本体的其他示例是陶瓷承载件本体(比如，氮化铝和/或氧化铝)，以及由包含半导体的材料(比如，氧化硅、硅、碳化硅、氮化镓等)制成的承载件本体。承载件本体也可以是金属板或玻璃承载件本体。
在本申请的上下文中，术语“玻璃嵌体”可以特别地表示构造成插入到目标件中并且包括作为主要成分的玻璃的本体。例如，玻璃嵌体可以是块或板。玻璃嵌体的主要材料组分(特别地，玻璃嵌体的提供最高重量百分比的材料组分)是玻璃，特别是硅基玻璃。例如，玻璃嵌体的至少90％的重量可以是玻璃。例如，除了玻璃嵌体上的图形化金属层之外，玻璃嵌体可以仅包括玻璃。然而，玻璃嵌体也可以包括一种或更多种附加的其他材料。例如，另外的电传导(例如，铜)结构(比如，布的迹线和/或竖向贯通连接部)可以集成在玻璃嵌体的主玻璃本体中和/或可以形成在主玻璃本体的表面上。玻璃嵌体可以用作部件与具有电传导结构和电绝缘结构的部件承载件之间的互连部。此外，玻璃嵌体还可以被提供对内部的特定结构进行散热和供电的功能。
在本申请的上下文中，术语“嵌置”可以特别地表示完全嵌置或仅部分嵌置。在完全嵌置的实施方式中，玻璃嵌体的上端部与下端部之间的整个竖向空间范围位于承载件本体的内部。在一个实施方式中，至少部分嵌置的玻璃嵌体的上端部可以与承载件本体的上部主表面对齐，和/或至少部分嵌置的玻璃嵌体的下端部可以与承载件本体的下部主表面对齐。在另一实施方式中，至少部分嵌置的玻璃嵌体的上端部可以位于承载件本体的上部主表面下方，和/或至少部分嵌置的玻璃嵌体的下端部可以位于承载件本体的下部主表面上方。然而，玻璃嵌体的上端部分也可以竖向地突出超过承载件本体的上部主表面，和/或玻璃嵌体的下端部分也可以竖向地突出成位于承载件本体的上部主表面的下方。
在本申请的上下文中，术语“腔”可以特别地表示承载件本体中的形状和尺寸设计成用于将玻璃嵌体完全或部分地容置在其中的盲孔或通孔。
在本申请的上下文中，术语“图形化金属层”可以特别地表示由金属材料制成并被结构化的平坦层。例如，图形化金属层可以包括至少两个岛状金属点(比如，垫)和/或可以包括至少一个长形或弯曲的布线元件。图形化金属层可以直接形成在玻璃嵌体的主表面上，或者图形化金属层可以通过至少一个中间元件而相对于玻璃嵌体的主表面间隔开。优选地，图形化金属层仅是根据表面安装电子部件和/或封装本体的电连接特性构造的单金属材料层。
在本申请的上下文中，术语本体的“主表面”可以特别地表示本体的两个最外面(并且在许多情况下是最大的)相反表面中的一个表面。主表面可以通过周向侧壁连接。玻璃嵌体的厚度或具有两个相反主表面的另一本体的厚度可以由两个相反主表面之间的距离限定。
在本申请的上下文中，术语“电子部件”可以特别地表示完成电子任务的构件。这种电子部件可以是有源部件、比如半导体芯片，该半导体芯片包括半导体材料、特别是作为主要或基本材料的半导体材料。电子部件也可以是无源部件，比如电容器或电感器。
在本申请的上下文中，术语“电子部件在玻璃嵌体上方”可以特别地表示：电子部件可以至少通过位于电子部件与玻璃嵌体之间的图形化金属层而相对于玻璃嵌体竖向地间隔开。可选地，在玻璃嵌体与电子部件之间可以插置至少一个附加结构。特别地，这种附加结构可以是一个或更多个层结构(例如，层压的层叠置件、再分布结构等)的堆叠件。在实施方式中，安装在玻璃嵌体上方的电子部件可以在玻璃嵌体的横向延伸部位于玻璃嵌体的横向端部之间。
根据本发明的示例性实施方式，封装件包括承载件本体和嵌置在承载件本体中的玻璃嵌体。图形化金属层可以设置在玻璃嵌体上，并且图形化金属层可以优选地与在封装件的顶部上的表面安装电子部件电连接。有利地，玻璃嵌体可以具有非常平坦的表面，使得处理期间的平坦化阶段可以是非必要的，并且可以完全支持在玻璃嵌体上进行的细线处理。此外，玻璃嵌体可以具有高的热稳定度，使得热引起的不期望现象、比如热应力、翘曲和分层将不会显著影响封装件。这可以使整个封装件稳定，并且使封装件的尺寸变化是可控的(比如，收缩会更小)。此外，玻璃材料可以表现出低DK和低DF行为以及良好的介电性能，并且因此可以以良好信号完整性和低损耗支持低损耗的高频(特别地，使射频RF改善)和高速应用以及高性能计算应用。进一步有利地，图形化金属层可以以最高精度形成在玻璃嵌体上，使得玻璃嵌体的光滑表面导致图形化金属层的子结构的高空间精度和限定，特别是对于非常精细的线结构化形成而言。因此，通过形成在玻璃嵌体上的图形化金属层直接或间接地电联接表面安装的电子部件可以产生可以以高精度和小尺寸制造的合理限定的封装构型。根据示例性实施方式的封装件的另一优点是：玻璃嵌体可以嵌置在周围的承载件本体中。因此，玻璃本体的尺寸可以适配于安装在上方的电子部件的尺寸。这种适配可以导致所获得的封装件的有利特性。简而言之，实施方式可以提供芯片级玻璃本体，其中，电子部件以与玻璃嵌体类似的方式调整尺寸(scaled)。代替基本上在封装件的整个宽度上延伸的全玻璃芯，本发明的示例性实施方式可以提供简单的承载件本体(特别地，标准芯)，该承载件本体具有一个或更多个孔以及仅在需要的地方(特别地，在相应的表面安装电子部件的正下方)设置的一个或更多个嵌置式玻璃嵌体。这结合了低制造工作量和玻璃位于表面安装电子部件下方的优点。更重要的是，这种构型可以有助于部件与部件承载件之间以具有良好的结合性能组装(并且因此，与部件直接安装在有机部件承载件上的普通封装相比，由于热膨胀系数(CTE)失配而导致分层的可能性较小)。除此之外，具有高刚度的玻璃可以增强整个封装件的刚度。此外，其表面上具有图形或再分布层(RDL)的玻璃嵌体由于良好的介电性能而还可以增强信号完整性并提供更好的电传输。
示例性实施方式的具体描述
在下文中，将对封装件和方法的另外的示例性实施方式进行说明。
在实施方式中，玻璃嵌体可以是硅基的(例如，可以是由几乎纯硅、即二氧化硅SiO2形成的硅玻璃)，并且电子部件可以是硅基的(例如，硅芯片)。当电子部件是硅芯片并且玻璃嵌体包括硅基玻璃时，玻璃嵌体和部件的共用硅材料可以导致玻璃嵌体与电子部件之间的仅非常小的CTE(热膨胀系数)失配。这进而可以带来对不希望的现象、比如翘曲和分层的强烈抑制。
玻璃嵌体的玻璃材料、特别是硅基玻璃材料具有另外的优点，即，不仅相对于封装件的电子部件的CTE失配可以很小，而且玻璃材料的绝对CTE值可以是相对较小。因此，嵌置的玻璃嵌体在温度变化时不会造成过大的热应力。这进而可以带来封装件的良好翘曲和分层行为。
在实施方式中，承载件本体包括有机芯。在上下文中，芯可以是部件承载件型(特别地，印刷电路板型或集成电路基板型)的支撑本体。这种芯可以例如由完全固化的树脂制成，该树脂中具有增强颗粒、比如玻璃球状件。此外，电传导层结构可以形成芯的一部分，电传导层结构比如为在芯的相应主的表面上的一个或更多个图形化金属层和/或完全延伸穿过芯的一个或更多个竖向贯通连接部。芯可以包括有机材料。有机材料可以是含有碳-氢键的化合物。例如，有机芯可以包括有机树脂材料、环氧树脂材料等。将承载件本体构造为部件承载件型的有机芯可以允许以更少的工作量形成承载件本体并且适合同时实现机械支撑功能和电连接控制。具有通孔型腔的有机芯可以将玻璃嵌体容置在腔中，并且可以通过延伸穿过有机芯的一个或更多个电传导贯通连接部而同时在有机芯上方的部分与有机芯下方的部分之间建立电连接。
在实施方式中，玻璃嵌体不具有电传导的竖向贯通连接部。例如，玻璃嵌体可以仅包括玻璃和玻璃上的图形化金属层。通过省略玻璃嵌体内部的电传导连接结构，可以以非常少的工作量来提供玻璃嵌体。可能不需要对玻璃嵌体进行繁琐的处理。在这种实施方式中，整个电(涉及电信号和电力)可以被引导通过承载件本体和图形化金属层，而玻璃嵌体则可以是电无源的。
玻璃作为玻璃嵌体的主要材料具有显著的优势：一方面，玻璃嵌体可以设置有非常平坦且光滑的表面，以使得可以对玻璃嵌体上的图形化金属层进行细线结构化。在将玻璃嵌体集成到封装件中之前，不需要对玻璃嵌体进行平坦化。除此之外，玻璃对温度变化具有很强的稳定性，因此使整个封装件在机械上稳定，而尺寸变化很小。玻璃嵌体的显著温度稳定性和非常光滑的表面允许以高产率制造封装件。
在另一实施方式中，封装件包括在玻璃嵌体的内部中的至少一个电传导连接结构。例如，这种电传导连接结构可以是竖向贯通连接部。这种电传导竖向贯通连接部可以特别地表示一个或更多个竖向延伸的金属结构，该金属结构例如包括铜或由铜组成。电传导竖向贯通连接部的示例可以是金属柱(特别地，铜柱)、金属筒状件、金属填充的钻孔(比如经镀覆的激光过孔或经镀覆的机械钻过孔)、竖向叠置的过孔的阵列件、或叠置的过孔垫系列。在一个实施方式中，除了玻璃嵌体上的图形化金属层之外，玻璃嵌体的所有电传导元件可以是竖向贯通连接部。然而，在实施方式中，玻璃嵌体还可以包括一个或更多个水平电连接元件。对应的水平电连接元件可以位于玻璃嵌体的表面处和/或位于玻璃嵌体的内部中。
在实施方式中，玻璃嵌体的表面粗糙度Ra不大于100nm，特别地，玻璃嵌体的表面粗糙度Ra不大于50nm。所述表面粗糙度Ra可以特别地存在于玻璃嵌体的形成图形化金属层的表面区域处。这种低的粗糙度Ra可以确保图形化金属层可以以最高的空间精度形成在玻璃嵌体的该表面上。因此，所描述的实施方式可以特别适合于高密度集成(HDI)应用和/或细线图形化。
在实施方式中，承载件本体包括在与玻璃嵌体上的图形化金属层相同的竖向高度(level)处的另外的图形化金属层。例如，承载件本体的垫和图形化金属层的垫可以处于相同的竖向高度处。因此，可以在玻璃嵌体和承载件本体两者处设置共面的图形化金属层。所述共面的图形化金属层可以彼此电耦接，使得电信号和/或电力可以通过玻璃嵌体和承载件本体上的图形化金属层被传输。虽然玻璃嵌体上的图形化金属层可以与封装件的较高密度集成区域电耦接，但承载件本体的图形化金属层可以与封装件的在封装件的底侧处的较低密度集成区域电耦接。封装区域的集成密度可以表示每体积或面积的电传导结构的数量。鉴于玻璃的优异平坦度，玻璃材料在精度方面可以满足更苛刻的要求，并且因此能够与高集成密度的要求兼容。当将承载件本体与较低集成密度的区域电耦接时，承载件本体可以以少的工作量来制造，例如作为PCB芯。
在实施方式中，玻璃嵌体具有在介于30μm至2000μm的范围内的厚度。因此，玻璃嵌体的厚度可以具有与可以表面安装在封装件上的典型半导体芯片型电子部件的厚度相同的数量级。这促进了玻璃嵌体的类似于芯片调整尺寸(scale-like)的特性。
在实施方式中，玻璃嵌体的在水平面的尺寸大于或等于电子部件的在水平面的尺寸。这确保表面安装的电子部件可以以其整个水平延伸部而位于玻璃本体上方。因此，玻璃本体上的图形化金属层的高空间精度(由于玻璃的高平坦度)可以转化为玻璃嵌体上方的表面安装电子器件的电互连的高空间精度。
在实施方式中，玻璃嵌体的水平表面积与电子部件的水平表面积之间差值除以玻璃嵌体的水平表面积不大于50％，特别地，玻璃嵌体的水平表面积与电子部件的水平表面积之间差值除以玻璃嵌体的水平表面积不大于5％。简而言之，玻璃嵌体可以仅略大于电子部件，如果有的话。描述性地讲，玻璃嵌体的在水平面中的表面积与电子部件的在水平面中的表面积之间的差值相对于玻璃嵌体的所述表面积不大于50％，特别地，玻璃嵌体的在水平面中的表面积与电子部件的在水平面中的表面积之间的差值相对于玻璃嵌体的所述表面积不大于5％。因此，玻璃嵌体的尺寸和电子部件的尺寸可能仅存在很小的差异。描述性地讲，这可以至少近似地导致芯片级玻璃构型，即，以与芯片型电子部件非常相似的方式调整尺寸的玻璃嵌体。这种适应可以导致在翘曲和分层方面的有利特性，并且还可以有助于表面安装的电子部件相对于玻璃嵌体上的图形化金属层的精确电互连。
在实施方式中，玻璃嵌体的高度与电子部件的高度之间的差值除以玻璃嵌体的高度小于20％。因此，玻璃嵌体与电子部件之间在高度方面的差值可以小于20％或至少小于30％。玻璃嵌体与电子部件之间在高度方面的差可以甚至可以低于10％。通过另外调整玻璃嵌体和电子部件的厚度，可以进一步提高封装件的机械性能、特别是就翘曲和分层而言的机械性能。
在实施方式中，封装件包括顶侧的层堆叠件，该顶侧的层堆叠件在竖向上一方面在承载件本体与玻璃嵌体之间以及另一方面在承载件本体与电子部件之间。优选地，这种层堆叠件可以设置在承载件本体和玻璃嵌体两者上面。所述层堆叠件可以实施为呈层压的层叠置件的形式。这种层压的层叠置件可以由一个或更多个电绝缘层结构(比如，预浸片材)和一个或更多个电传导层结构(比如，铜过孔和/或图形化的铜箔或铜层)形成。在本申请的上下文中，术语“叠置件”可以特别地表示以彼此上下平行的方式安装的多个平面层结构的布置结构。此外，术语“层结构”可以特别地表示连续层、图形化层或共用平面内的多个非连续岛状件。具有一个或更多个集成玻璃嵌体的承载件本体可以形成稳固的机械基部或机械支撑部并且可以电连接至顶侧的层压的层叠置件。附加的堆叠件可以是部件承载件型的堆叠件，即特别地构造为印刷电路板(PCB)或集成电路(IC)基板。特别地，这种附加的堆叠件可以改进表面安装的电子部件的电互连，特别是表面安装的电子部件与承载件本体的电互连。
在实施方式中，顶侧的层堆叠件包括再分布结构。在本申请的上下文中，术语“再分布结构”可以特别地表示介电基体中的多个图形化电传导层结构，所述多个图形化电传导层结构与具有较大间距的另一部分相比具有较小间距的部分。间距可以表示相邻的电传导结构、比如布线元件或端子之间的特征距离。通过提供具有不同间距的空间分离区域，再分布结构可以是较大尺寸的电连接结构(特别是涉及部件承载件技术，更特别是印刷电路板技术或集成电路基板技术)与较小尺寸的电连接结构(特别是涉及半导体芯片技术，其中，可连接部件可以是半导体芯片)之间的电接合部。特别地，相比于具有较大间距的另一区域，在具有较小间距的区域中的每面积或体积的电传导结构的数量可以更大。具有较大间距的区域可以布置在玻璃嵌体上的图形化金属层所在的位置，而具有较小间距的另一区域可以布置在封装件的要供电子部件被电连接的外围或外部区域。再分布结构的功能可以是重新排布电路，以及实现两种不同密度的电连接结构的互连。例如，再分布结构可以是再分布层(RDL)。
在实施方式中，顶侧的层堆叠件包括至少一个水平电力连接线，以用于向电子部件供电。相应地，承载件本体可以包括电力连接结构，该电力连接结构包括电传导竖向连接元件和电传导水平连接元件，电传导竖向连接元件和电传导水平连接元件被相互连接以用于在电子部件与玻璃嵌体之间的区域中提供与所述电子部件的连接。特别地，布置在顶侧的层堆叠件内部的所述至少一个水平电力连接线可以从承载件本体上方的位置水平延伸直至玻璃嵌体上方和电子部件下方的位置。可以设想两个共面的水平电力连接线以用于增强对称性，并且这两个共面的水平电力连接线可以布置在玻璃嵌体的相反侧壁处。所描述的电力供应配置导致相对较短的电路径，并因此导致在操作期间的低损耗和仅有限的热被传递至封装件的内部。
在实施方式中，封装件具有位于承载件本体和玻璃嵌体下面的底侧层堆叠件。另外，在承载件本体和玻璃嵌体的底部上可以形成附加的层堆叠件，该附加的层堆叠件例如作为包括至少一个电传导层结构和/或至少一个电绝缘层结构的层压的层叠置件。
在实施方式中，底侧的层堆叠件在玻璃嵌体下面的区域与在承载件本体下面的区域具有不同的厚度。通过采取这种措施，可以对玻璃嵌体与承载件本体在其底侧部处厚度差异进行平衡。例如，玻璃嵌体的上部主表面和承载件本体的上部主表面可以彼此对齐，即可以是共面的。在玻璃嵌体与承载件本体之间存在厚度方面差异的情况下，下部主表面可以在竖向上未对齐。有利地，底侧的层堆叠件可以通过在玻璃嵌体和承载件本体下面提供不同的厚度来对这种底侧未对齐进行平衡。因此，采用这种构型，即使在封装件是非对称结构的情况下，翘曲问题也会得到缓解。例如，这可以通过玻璃嵌体和承载件本体下面的介电填充介质(例如，具有优选地低于5GPa的低杨氏模量值以用作软缓冲件)、例如底侧的层堆叠件的层压介电片材的胶或树脂来实现。
在实施方式中，顶侧的层堆叠件和底侧的层堆叠件是不对称的，特别地，顶侧的层堆叠件和底侧的层堆叠件具有不同的厚度，特别地，顶侧的层堆叠件和底侧的层堆叠件具有不同的最大厚度。有利地，顶侧的堆叠件和底侧的堆叠件不一定必须是对称的。与此相反，顶侧的堆叠件和底侧的堆叠件可以是不对称的(例如，涉及层数、厚度、材料、集成密度的方面)。封装件的由于至少一个玻璃嵌体的提供所带来的高稳定性可以使得封装件在竖向方向上的构造可以呈现出与对称构型的偏差。因此，封装件的在部件安装侧部处的高集成密度可以与对封装件的相反主表面进行设计的高自由度相结合，而不存在不希望的现象、翘曲或分层的风险。尽管封装件可以具有不对称结构，特别地在两个相反的侧部上具有不同的层数，但是顶侧和底侧可以具有关于彼此的厚度的补偿自由度。有利地，这可以对翘曲进行平衡。然而，顶侧的厚度和底侧的厚度也可以是相同的。
在实施方式中，顶侧的层堆叠件(特别地，顶侧的层堆叠件的与玻璃本体和/或电子部件的横向延伸部对应的部分)具有比底侧的层堆叠件更高的集成密度。术语“集成密度”可以表示封装件的相应区域的每面积或体积的电传导结构的数量。特别地，顶侧的堆叠件的再分布结构上每面积或体积的接触部(包括垫)的数量可以高于底侧的堆叠件上每面积或体积的接触部(包括垫)的数量，该底侧的堆叠件可以面向安装基部、比如PCB。因此，集成密度可以意指每平方毫米的电传导结构(比如，迹线)的数量。玻璃嵌体和承载件本体下面的再分布结构的集成密度可以小于玻璃嵌体和承载件本体上方的再分布结构的集成密度，并且相应地，线间距比可以不同。由于PCB和IC基板技术可能基于比半导体技术(根据该半导体技术，可以形成与再分布结构连接的部件)更大的电传导结构，因此上述设计规则可以适用于对这两种组合技术进行桥接。封装件的与再分布结构相关的侧部可以设置用于供一个或更多个电子部件、比如半导体芯片安装的安装区域，并且因此可以有利地被提供以高集成密度。同时，封装件的与底侧的层堆叠件相关的侧部可以构造成用于将封装件在所述表面处与安装基部比如印刷电路板连接。
在实施方式中，电子部件包括半导体芯片。半导体芯片可以例如基于IV型半导体、比如硅或锗制成，或者，半导体芯片可以是III-V型半导体材料、比如砷化镓。特别地，半导体部件可以是半导体芯片，比如裸晶片或模制晶片。裸晶片可以是具有至少一个单片集成电路元件(比如，二极管或晶体管)的未封装(特别地，未模制)的半导体材料(比如，硅)件。此外，适用于光子封装件的半导体材料也是可能的。例如，要表面安装在封装件上的电子部件可以是HBM(高带宽存储器)或硅中介层。
在实施方式中，将玻璃嵌体覆盖的唯一金属材料是所述玻璃嵌体上的所述图形化金属层。更具体地，仅一个图形化金属层可以在玻璃嵌体上，特别地，仅一个图形化金属层可以在玻璃嵌体的上部主表面上。玻璃嵌体的所有其他表面区域可以不具有金属材料并且可以仅与介电材料接触。这种设计简化了其上具有图形化金属层但没有其他金属成分的玻璃嵌体的制造。封装件的电路径、特别是涉及电能供应和电信号传输的电路径可以在封装件的玻璃嵌体下方(但不在玻璃嵌体正下方)仅横向地延伸，然后可以侧向地绕过玻璃嵌体，并且可以横向地且在玻璃嵌体正上方延伸直至电子部件(参见图1)。这种设计允许玻璃嵌体的简单构造，并且符合电子部件一侧的较小间距要求以及封装件的可以面向安装基部的相反侧部的较大间距要求。
在实施方式中，电子部件是相对于玻璃嵌体在横向上未对齐的，以使电子部件部分地布置在承载件本体上方(例如，电子部件的中心对称轴线和玻璃嵌体的中心对称轴线可以相互移位)。通过对玻璃嵌体与电子部件之间的对齐精度的相应放宽要求，可以实现电子部件与(特别地，芯型)承载件本体的更容易的连接。替代性地，电子部件可以与玻璃嵌体在横向上对齐(例如，电子部件的中心对称轴线和玻璃嵌体的中心对称轴线可以重合)。
在实施方式中，封装件包括安装在玻璃嵌体上方的另外的电子部件。因此，两个或更多个电子部件可以被分配至嵌置在承载件本体中的共用玻璃嵌体。优选地，以并排的方式被表面安装的所述两个或更多个电子部件的横向尺寸之和可以对应于玻璃嵌体的横向延伸部或可以基本上对应于玻璃嵌体的横向延伸部。
例如，电子部件和另外的电子部件可以在功能上协作，例如，电子部件和另外的电子部件可以交换电信号。在一个实施方式中，电子部件是处理器并且另外的电子部件是存储器芯片。在另一实施方式中，电子部件是控制芯片，并且另外的电子部件是由控制芯片控制的传感器芯片。在又一实施方式中，电子部件是光学芯片并且另外的电子部件是指定的电子芯片。然而，电子部件的其他组合也是可能的。电子部件可以是RFIC(射频集成电路)和/或用于异构封装的小芯片(chiplet)。
考虑到电子部件的数量和玻璃嵌体的数量，许多不同的构型都是可能的：在一个实施方式中，单个电子部件安装在单个玻璃嵌体上方。在另一实施方式中，多个电子部件安装在共用的玻璃嵌体上方。在又一实施方式中，电子部件安装在多个玻璃嵌体上方。在再一实施方式中，多个电子部件(特别地，芯片或小芯片)安装在多个玻璃嵌体上方。多个玻璃嵌体可以嵌置在共用的承载件本体的不同腔(比如，通孔)中。
在实施方式中，图形化金属层构造成用作电子部件与另外的电子部件之间的桥接件。通过将图形化金属层构造成提供桥接功能并将表面安装的电子部件和另外的电子部件彼此电耦接，对分开的部件连接构件(比如，桥接晶片或中介层嵌体)的处理可以是非必要的(dispensable)。
部件也可以是小芯片(比如，具有不同模块的多个小的芯片组合为一个大芯片来发挥作用，例如像中央处理单元(CPU)或像图像处理单元(GPU))。小芯片可以放置在同一表面上，或者小芯片可以彼此叠置以作为三维封装件。
在实施方式中，图形化金属层形成在具有压印成型(stamped)的成形部的设计层结构中。特别地，图形化金属层可以是NIL(纳米压印光刻(Nanoimprint Lithography))图形化结构。关于NIL型图形化金属层、更一般地在具有压印成型的成形部的设计层中形成的图形化金属层，可以提供在所述压印成型的成形部的凹部中的金属。在本申请的上下文中，术语“设计层”可以表示可灵活处理以用于设计出在其中延伸和/或延伸穿过其的基本上任何期望的成形部的层。因此，任何期望的布线设计都可以转化为设计层的相应成形部，以使得用电传导材料对设计层中形成的凹部进行填充可以导致预定义的布线设计。优选地，设计层可以是初始至少部分未固化的电介质，该部分未固化的电介质可以在其中对预定义的成形部进行压印成型期间被固化和/或在其中压印成型出预定义的成形部之后被固化。然后，可以使成形部永久化。因此，设计层可以在固化之前是可变形的并且可以在固化之后是不可变形的。优选地，设计层结构中的一个或更多个凹部可以具有不同的水平和/或竖向延伸部。替代性地，设计层结构中的一个或更多个凹部可以是相同的。在本申请的上下文中，术语“在设计层中压印成型出成形部”可以表示在设计层中压印(imprinting)或凸印(imbossing)预定的表面图形的过程。例如，这可以通过将加工模具(或加工压印成型模)在(特别地，静置的)可变形设计层中进行按压或通过沿着(特别地，静置的)可变形设计层引导加工模具来实现。与被处理的设计层的成形部相比，这种加工模具可以具有倒置(inverse)的成形部。在开发和制造过程期间，首先可以制造主模具，例如通过灰度光刻来制造主模具。然后，可以通过在透明硅胶材料等上压印成型数次来复制主模具，并且可以产生主加工模具。最后，可以通过复制主加工模具来制作加工模具。加工模具可以在大批量生产期间进行使用并被且压印在面板表面上。在本申请的上下文中，术语“压印成型的成形部(stamped surface profile)”可以表示具有由通过将加工模具压入设计层中而执行的压印成型工艺产生的特征结构的成形部。鉴于该制造工艺，与能够通过基于蚀刻或基于激光的图形化工艺获得的相比，压印成型的成形部具有更低的粗糙度、更陡的侧壁和其他图形特征。
在实施方式中，图形化金属层形成在玻璃嵌体的面向电子部件的主表面、即上部主表面上。这种几何结构可以保持电路径(涉及电力供应和/或电信号的传播)较短。这可以带来小的欧姆损耗和高的信号完整性。
在实施方式中，承载件本体具有另外的腔。该封装件可以包括嵌置在承载件本体的另外的腔中的另外的玻璃嵌体。在这种实施方式中，再分布结构可以部分地形成在玻璃嵌体上方并且部分地形成在另外的玻璃嵌体上方。在这种实施方式中，与共用的承载件本体结合的至少两个玻璃嵌体可以共享优选地连续的再分布结构。因此，即使是复杂的电子功能也可以通过这种设计来实现。
在实施方式中，封装件的背对电子部件的外部接合部区域可以构造为栅格阵列状接合部，例如球栅阵列状接合部或平面栅阵列状接合部。平面栅阵列(LGA)和球栅阵列(BGA)都是特别地用于印刷电路板或主板的表面安装技术(SMT)。平面栅阵列和球栅阵列基本上限定了封装件实际上如何被安装，特别地，平面栅阵列和球栅阵列基本上限定了封装件实际上如何被安装在PCB或主板的套接部上。本质上，平面栅阵列与球栅阵列之间的最基本的区别在于：基于LGA的封装件可以插入PCB或主板中以及从PCB或主板拔出，并且基于LGA的封装件也可以被更换。然而，基于BGA的封装件可以被焊接在PCB或主板上，并且因此不能被拔出或被更换。另一方面，球栅阵列可以具有球形接触部，球形接触部则被焊接到PCB或主板上。LGA类型的封装件可以安置在位于PCB或主板上的套接部的顶部上。在上下文中，封装件可以具有平坦的表面接触部，而PCB或主板的套接部可以具有引脚。
在实施方式中，承载件本体、顶侧的堆叠件和底侧的堆叠件中的至少一者可以被实施为部件承载件(比如，PCB或IC基板)或被实施为部件承载件叠置件。
在实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供大的基底。此外，特别地，作为嵌置式电子部件的示例的裸晶片(die)由于该裸晶片的厚度小而可以方便地嵌置到薄板、比如印刷电路板中。
在实施方式中，部件承载件构造为印刷电路板、基板(特别是IC基板)和中介层中的一者。
在本申请的上下文中，术语“印刷电路板(PCB)”可以特别地表示通过例如通过施加压力和/或通过供给热能而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状部件承载件。作为用于PCB技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或FR4材料。通过例如以激光钻孔或机械钻孔的方式形成穿过层压件的孔并且通过用电传导材料(特别是铜)对这些孔进行部分地或完全地填充从而形成过孔或任何其他通孔连接部，各个电传导层结构可以以期望的方式彼此连接。经填充的孔将整个叠置件连接(即，延伸穿过多个层或整个叠置件的通孔连接部)，或者经填充的孔将至少两个电传导层连接，即所谓的过孔。类似地，光学互连部可以穿过叠置件的各个层而形成以接纳电光电路板(EOCB)。除了可以嵌置在印刷电路板中的一个或更多个部件以外，印刷电路板通常构造成用于将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。所述一个或更多个部件可以通过焊接而连接至相应的主表面。PCB的介电部分可以包括具有增强纤维(比如，玻璃纤维)的树脂。
基板或中介层可以包括以下各者中的至少一者的层作为介电层或由作为介电层的以下各者中的至少一者的层构成：玻璃；硅(Si)和/或感光的或可干蚀刻的有机材料、如环氧基堆叠材料(比如，环氧基堆叠膜)；或者聚合物化合物(聚合物化合物可以包括或可以不包括光敏和/或热敏分子)、如聚酰亚胺、聚苯并恶唑。基板或中介层也可以包括作为电传导层的金属结构。
在实施方式中，所述至少一个电绝缘层结构包括以下各者中的至少一者：树脂或聚合物，比如环氧树脂、氰酸酯树脂、苯并环丁烯树脂或双马来酰亚胺-三嗪树脂；聚亚苯基衍生物(例如，基于聚苯醚，PPE)、聚酰亚胺(PI)、聚酰胺(PA)、液晶聚合物(LCP)、聚四氟乙烯(PTFE)和/或它们的组合。也可以使用例如由玻璃(多层玻璃)制成的增强结构——比如网状物、纤维、球状件或其他种类的填充物颗粒——以形成复合物。与增强剂结合的半固化树脂、例如用上述树脂浸渍的纤维被称为预浸料。这些预浸料通常是以它们的性能命名的，例如FR4或FR5，这些预浸料的性能描述了其阻燃性能。尽管预浸料、特别是FR4对于刚性PCB而言通常是优选的，但是也可以使用其他材料、特别是环氧基堆叠材料(比如，堆叠膜)或感光介电材料。对于高频应用，高频材料、比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以是优选的。除了这些聚合物以外，低温共烧陶瓷(LTCC)或其他低的、非常低的或超低的DK材料可以作为电绝缘结构而应用在部件承载件中。
在实施方式中，所述至少一个电传导层结构包括以下各者中的至少一者：铜、铝、镍、银、金、钯、钨、镁、碳、(特别是掺杂的)硅、钛和铂。尽管铜通常是优选的，但是其他材料或其涂覆变型、特别是涂覆有超导材料或传导性聚合物的变型也是可以的，超导材料或传导性聚合物分别比如为石墨烯或聚(3,4-乙撑二氧噻吩(3,4-ethylenedioxythiophene))(PEDOT)。
至少一个部件可以嵌置在封装件中和/或表面安装在封装件上。部件和/或至少一个另外的部件可以选自以下各者中的至少一者：非电传导嵌体、电传导嵌体(比如，金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、光导元件(例如，光波导或光导体连接件)、电子部件或其组合。嵌体可以是例如带有或不带有绝缘材料涂层的金属块(IMS-嵌体)，该金属块可以嵌置或表面安装成用于促进散热的目的。合适的材料是根据材料的热导率限定的，热导率应当为至少2W/mK。这种材料通常是基于但不限于金属、金属氧化物和/或陶瓷，例如为铜、氧化铝(Al2O3)或氮化铝(AlN)。为了提高热交换能力，也经常使用具有增加的表面面积的其他几何形状。此外，部件可以是有源电子部件(具有至少一个实现的p-n结)、无源电子部件比如电阻器、电感器或电容器、电子芯片、存储装置(例如，DRAM或其他数据存储器)、滤波器、集成电路(比如，现场可编程门阵列(FPGA)、可编程阵列逻辑(PAL)、通用阵列逻辑(GAL)和复杂可编程逻辑器件(CPLD))、信号处理部件、功率管理部件(比如，场效应晶体管(FET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)、结型场效应晶体管(JFET)、或绝缘栅场效应晶体管(IGFET)，这些都是基于半导体材料的，该半导体材料比如是碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、氧化镓(Ga2O3)、砷化铟镓(InGaAs)、磷化铟(InP)、和/或任何其他合适的无机化合物)、光电接口元件、发光二极管、光耦合器、电压转换器(例如，DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片和能量收集单元。然而，其他部件也可以嵌置在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(比如，铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)或者可以是顺磁性元件。然而，该部件还可以是IC基板、中介层或例如呈板中板构型的其他部件承载件。该部件可以表面安装在部件承载件上和/或可以嵌置在部件承载件的内部中。此外，还可以使用其他部件、特别是产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件来作为部件。
在实施方式中，部件承载件是层压型部件承载件。在这种实施方式中，部件承载件是通过施加压力和/或热而被叠置并连接在一起的多层结构的复合物。
在对部件承载件的内部层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构(特别地，通过层压)将经处理的层结构的一个主表面或相反的两个主表面对称地或不对称地覆盖。换句话说，可以继续堆叠，直到获得期望的层数为止。
在具有电绝缘层结构和电传导层结构的叠置件的形成完成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘的阻焊部施加至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成这样的阻焊部并且随后对阻焊部的层进行图形化以使一个或更多个电传导表面部分暴露，所述一个或更多个电传导表面部分将用于使部件承载件电耦合至电子外围件。部件承载件的用阻焊部保持覆盖的表面部分、特别是包含铜的表面部分可以被有效地保护以防氧化或腐蚀。
在表面处理方面，还可以选择性地将表面修整部施加至部件承载件的暴露的电传导表面部分。这种表面修整部可以是部件承载件的表面上的暴露的电传导层结构(比如，焊盘、传导迹线等，特别地包括铜或由铜组成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而使部件承载件的可靠性较低。此外，表面修整部可以形成为例如表面安装部件与部件承载件之间的接合部。表面修整部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面修整部能够例如通过焊接而实现与一个或更多个部件的接合处理。用于表面修整部的合适材料的示例是有机可焊性防腐剂(OSP)、非电镀镍浸金(ENIG)、非电镀镍浸钯浸金(ENIPIG)、非电镀镍非电镀钯浸金(ENEPIG)、金(特别是硬金)、化学锡(化学和电镀)、镍金、镍钯等。也可以使用用于表面修整部的无镍材料，特别是对于高速应用而言。示例是ISIG(浸银浸金)和EPAG(非电镀钯自催化金)。
附图说明
本发明的以上限定的方面和另外的方面通过将在下文中描述的实施方式的示例变得明显并且参照这些实施方式的示例进行说明。
图1示出了根据本发明的示例性实施方式的封装件的截面图。
图2至图7示出了根据本发明的示例性实施方式的在执行制造图7中所示的封装件的方法期间获得的结构的截面图。
图8示出了根据本发明的示例性实施方式的封装件的预制件。
图9示出了根据本发明的另一示例性实施方式的封装件的截面图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件被提供以相同的附图标记。
在将参照附图对示例性实施方式进行更详细地描述之前，将对开发本发明的示例性实施方式所基于的一些基本考虑进行总结。
扇出(fan-out)晶圆级封装可以允许关于体积和厚度的显著小型化。这种封装件的技术核心可以是重新配置的模制晶圆与薄膜再分布结构相结合地形成，以产生表面安装器件能够兼容的封装件。扇出晶圆级封装的主要优点是提供了无基板封装、低热阻、改善的RF(射频)性能，这是因为：更短的互连部与通过薄膜金属化而不是引线结合或倒装芯片凸部进行的直接IC连接部以及较低的寄生效应一起提供良好的信号完整性。特别地，扇出晶圆级封装可以用于多芯片封装、系统级封装(SiP)和异构集成。为了更高的生产率和所得的更低制造工作量，可以考虑更大的模具嵌置形状因子。除了增加晶圆直径外，另一选项是转向面板尺寸，从而实现扇出面板级封装。
本发明的示例性实施方式可以涉及一种封装件，该封装件提供了更稳定的芯片封装基板，该芯片封装基板具有芯片级图形化玻璃和位于顶部上以与一个或更多个电子部件比如芯片连接的高密度堆叠件。这可以允许提供这样的封装件：该封装件可以通过芯片后装(chip last)扇出面板级或晶圆级封装制造。
根据本发明的示例性实施方式，可以提供具有承载件本体(特别地，部件承载件芯)和嵌置在该承载件本体中的至少一个玻璃嵌体的封装件。有利地，图形化金属层(比如，铜迹线)可以(优选地，直接)形成在玻璃嵌体的主表面上。至少一个电子部件(比如，半导体芯片)可以安装在玻璃嵌体上方，并且优选地，至少一个电子部件(比如，半导体芯片)可以与图形化金属层电连接。
再分布层也可以直接形成在玻璃嵌体上并且水平地延伸至部件承载件表面。然而，在玻璃嵌体与部件承载件之间也可以存在相同水平的连接部。
这种封装架构具有优势：首先，这种设计可以使用扇出基板来实现玻璃级封装。此外，这种封装件可以受益于：嵌置在芯型承载件本体中的低CTE芯片级图形化玻璃嵌体，从而可以允许提高芯片封装性能。除此之外，这种封装架构是能够与芯片后装制造适当地兼容的，这可以带来高产量和低制造工作量。根据本发明的示例性实施方式的封装件可以受益于高组装性能，而芯片结合区域上的尺寸变化很小或者甚至没有。此外，由于玻璃嵌体的玻璃本体上的图形化金属层，因此可以实现适当的信号完整性，特别是对于高速信号而言的信号完整性。这可以实现，是因为玻璃表面是光滑且粗糙度低的，并且信号损失也小于有机材料。
在实施方式中，根据本发明的示例性实施方式的封装件可以以扇出晶圆级封装架构来制造。
此外，根据本发明的示例性实施方式的封装件可以构造为扇出面板级封装件(FOPLP)。描述性地讲，封装件可以以面板级来制造，并且可以包括扇出和/或再分布结构功能，这增加了效率和尺寸经济的价值并且提供了具有高密度的先进封装解决方案。除了生产成本优势外，由于该封装件的适用于改善电和热性能的对细线结构的架构结构，因此该封装件还包括产品的性能优势。该封装件适于扇出SiP和异构集成两者。例如，这种封装件可能不仅非常适用于手机应用和相关电子器件，而且也适用于5G、人工智能(AI)自动驾驶和服务器等应用。这种扇出面板级封装件可以以高产量制造。这可能是由于具有高刚度的改进的封装条件和芯片后装封装架构、即在制造过程结束时组装芯片型电子部件。
有利地，提供了一种封装架构，该封装架构通过将芯片级金属图形化玻璃嵌体嵌置在(例如，芯型)承载件本体中而允许以低工作量来制造。有利地，这种封装设计不需要贯通玻璃过孔(TGV)，因此允许高处理效率和更少的制造成本和工作量。
简而言之，根据本发明的优选实施方式的封装件可以提供嵌置在芯型承载件本体中的芯片级图形化玻璃嵌体。特别地，芯片级图形化玻璃嵌体可以是具有图形化金属层的玻璃嵌体，其中，玻璃嵌体或玻璃嵌体的图形化金属层的横向延伸部可以对应于安装在封装件的顶侧部处的芯片型电子部件的延伸部。相应的封装件可以提高芯片后装扇出构型中的芯片封装性能。通过仅在制造过程结束时安装芯片型电子部件，可以获得高产率。通过在电子部件与玻璃嵌体之间竖向和水平地形成的再分布结构，可以实现扇出构型。根据示例性实施方式的封装件还可以允许获得适当的组装性能以及芯片结合区域的小尺寸变化。此外，由于高度平坦的玻璃嵌体上的图形化金属层，因此可以实现良好的信号完整性。此外，玻璃嵌体的高刚度可以确保适当的机械完整性，并且因此确保可靠的封装条件。由于由具有嵌置玻璃嵌体的芯型承载件本体构成的中央支撑结构，可以提供稳定性以在芯型承载件本体的两个相反的主表面上形成不对称的堆叠件。
图1示出了根据本发明的示例性实施方式的封装件100的截面图。
如图1中所示，在封装件100上表面安装有电子部件110。然而，替代性地，也可以将多个电子部件(参见图7中的附图标记110、122)表面安装在封装件100的上部主表面(未在图1中示出)上。特别地，所示的电子部件110可以是半导体芯片，例如用于高频应用的半导体芯片。如所示出的，电子部件110可以具有大量的输入/输出(I/O)垫156。
同样如所示出的，封装件100的顶侧部包括电传导连接结构152，比如焊球(或者替代性地包括金属凸部或其他金属互连结构)。此外或替代性地，电子部件110的底侧部可以包括位于电子部件110的半导体本体的底部处的垫156上的电传导连接结构154。通过所述电传导连接结构152和/或154，电子部件110可以电连接且机械连接至封装件100，例如，电子部件110可以通过焊接(或通过烧结)或任何其他类型的结合结构(比如，布线结合、混合结合等)电连接且机械连接至封装件100。相应的组装和连接过程由图1中的箭头166指示。
在封装件100的底侧部上可以设置安装基部158，封装件100安装在该安装基部158上，同时在封装件100与安装基部158之间建立有电连接。这可以通过封装件100与安装基部158之间的电传导连接结构162、例如焊球或烧结结构来实现。根据具体应用，封装件100的底侧部可以设置有电传导图形。在所示的实施方式中，在封装件100的底部主表面处设想多个金属(特别地，铜)垫164，金属垫164可以通过电传导连接结构162电连接至安装基部158。此外或替代性地，金属柱(特别地，铜柱)可以作为电传导图形而设置在封装件100(未示出)的下部主表面上。
例如，安装基部158可以是印刷电路板(PCB)或中介层。尽管未在图1中示出，但是在安装基部158上可以组装另外的部件(比如，IC基板、另外的(特别地，模制的)半导体芯片等)。在其他实施方式中，安装基部158也可以被略去。
根据图1的封装件100包括具有腔106的承载件本体102(参见图2)。玻璃嵌体104嵌置在承载件本体102的腔106中。图形化金属层108排他地形成在玻璃嵌体104的上部主表面上，该图形化金属层108例如可以是结构化铜箔或沉积铜层。更具体地说，图形化金属层108形成在玻璃嵌体104的在表面安装构型中面向电子部件110的主表面上。这种几何形状导致从电子部件110或至电子部件110的短电连接路径，因此导致低的损耗和高的信号完整性。当在封装件100内互连时，图形化金属层108可以例如用于阻抗控制。
根据图1，承载件本体102被实施为有机芯，优选地，有机芯是以印刷电路板技术制造的。例如，所述芯可以由完全固化的树脂制成，该完全固化的树脂中具有增强颗粒，比如玻璃球状件。例如，承载件本体102可以包括层压的层叠置件或由层压的层叠置件组成，该层压的层叠置件包括多个电传导层结构150和电绝缘层结构160。电传导层结构150可以包括可以形成水平垫和/或水平布线结构的图形化铜层。此外或替代性地，电传导层结构150可以包括竖向贯通连接部，比如铜柱和/或铜填充的激光过孔。此外，承载件本体102的叠置件可以包括一个或更多个电绝缘层结构160(比如，预浸料或树脂片材)。承载件本体102在承载件本体102的上部主表面上包括另外的图形化金属层112，该图形化金属层112优选地位于与玻璃嵌体104上的图形化金属层108相同的竖向高度处。换言之，另外的图形化金属层112和图形化金属层108可以是共面的，从而可以使另外的图形化金属层112与图形化金属层108之间相互电传导的互连的形成简化。有利地，所描述的芯型承载件本体102可以以低工作量来制造。
如前所述，玻璃嵌体104嵌置在承载件本体102的腔106中。玻璃嵌体104可以是玻璃本体(例如，由硅基玻璃制成)，在玻璃本体的顶部上具有图形化金属层108。这种玻璃嵌体104可以没有电传导的竖向贯通连接部、比如贯通玻璃过孔。因此，将玻璃嵌体104覆盖的唯一金属材料可以是所述图形化金属层108。这显著地简化了制造过程，而不会损害适当的电连接性。玻璃是非常适合嵌体104的材料，因为这种材料对温度变化非常稳定。这可以使整个封装件100在不同环境条件下进行制造期间稳定而具有较小的尺寸变化。此外，玻璃提供了高的机械强度，并且因此非常适于提供封装件100整体的机械稳定性。除此之外，玻璃嵌体104可以设置有非常光滑的表面，该光滑的表面具有非常小的粗糙度Ra，例如，该粗糙度Ra小于100nm。这可以提供良好的电传输性能，同时减少信号损失。特别地，在玻璃嵌体104的上部水平主表面处，可以实现高的平坦度，从而可以促进在玻璃嵌体104上(并且优选地直接在玻璃嵌体104上)形成具有高空间精度和良好结构均匀性的图形化金属层108。换言之，玻璃嵌体104的平坦表面是能够与玻璃嵌体104的平坦表面的顶部上的图形化金属层108的细线结构完全兼容。例如，玻璃嵌体104具有在介于30μm至2000μm的范围内的厚度D，例如，该厚度D为10μm。承载件本体102的厚度d可以具有与玻璃嵌体104的厚度D相同的数量级，例如，承载件本体102的厚度d可以略小于玻璃嵌体104的厚度D。
上述电子部件110被表面安装在封装件100上，并且上述电子部件110安装在玻璃嵌体104的上方并与玻璃嵌体104横向对齐。如所示出的，玻璃嵌体104在水平面上的尺寸仅略大于电子部件110在水平面上的尺寸。例如，玻璃嵌体104与电子部件110在水平面上的表面积的差值不大于10％。更准确地说，这意味着：玻璃嵌体104的上部主表面的表面积与电子部件110的上部主表面的表面积之间的差值除以玻璃嵌体104的上部主表面的表面积不大于10％。当百分比不同、例如不大于5％或不大于20％时，也可以应用此计算规则。因此，玻璃嵌体104可以构造为图形化的芯片级玻璃本体，而不是基本上在封装件100的整个横向延伸部上延伸。这可以允许仅将玻璃布置在电子部件110下方并且因此在功能上是有利的，而竖向中央支撑结构的其他横向部分可以由低成本的芯型承载件本体102提供。此外，这可以在玻璃嵌体104与部件110之间提供更短的信号路径。
此外，玻璃嵌体104与电子部件110之间的高度差可以小于20％。更准确地说，这意味着：玻璃嵌体104的高度与电子部件110的高度之间的差值除以玻璃嵌体104的高度不大于20％。当百分比不同时，也可以应用此计算规则。此外，玻璃嵌体104与电子部件110之间的高度适配可以有助于封装件100的有利特性。此外，这可以使封装件100在顶侧部和底侧部上的应力平衡以便更好地控制翘曲。
使玻璃嵌体104的尺寸和电子部件110的尺寸适配对于翘曲管理和分层抑制会是有利的。特别地，可以是以下合适的构型：在该构型中，玻璃嵌体104基于硅基玻璃形成并且电子部件110是硅芯片。这种硅基本体104、110的材料组合具有优点：一方面，硅的CTE值是相对较低的，使得封装件100整体不会遭受玻璃嵌体104和电子部件110的过度热膨胀。另一方面，基于硅形成玻璃嵌体104和电子部件110这两者还使硅基本体104、110之间的CTE失配保持较小。因此，可以获得具有高热可靠性的封装件100。
在封装件100中，电子部件110也可以相对于玻璃嵌体104在横向上未对齐，使得电子部件110部分地布置在承载件本体102上方。因此，封装架构是相对于电子部件110与玻璃嵌体104之间的一定程度的未对齐而言不易受影响的。这放宽了制造过程并且还允许一定的公差。替代性地，电子部件110可以相对于玻璃嵌体104在横向上对齐。
此外，这也可以为不同的部件110(比如，安装在封装件100的表面上的多个部件110)提供更大的安装表面。此外，具有细线结构的图形化玻璃嵌体104可以用作使不同的部件110互连的桥接件。这可以减少RDL层数或可以允许省略中介层。因此，与使用更大规格硅的传统封装件相比，用于生产基板的制造工作量可以更少并且成本可以更低。
同样如图1中所示，顶侧的层堆叠件114竖向地置于承载件本体102与底侧部处的玻璃嵌体104之间以及承载件本体102与顶侧部处的电子部件110之间。如所示出的，层堆叠件114包括层压的层叠置件，该层压的层叠置件包括多个电传导层结构150和电绝缘层结构160。电传导层结构150可以包括图形化铜层，该图形化铜层可以形成水平垫和/或水平布线结构。此外或替代性地，电传导层结构150可以包括竖向贯通连接部，比如铜柱和/或铜填充的激光过孔。此外，层堆叠件114的叠置件可以包括一个或更多个电绝缘层结构160(比如，预浸料或树脂片材)。
有利地，图1中所示的顶侧的层堆叠件114包括再分布结构116。所示出的封装件100的再分布结构116形成在玻璃嵌体104上并且与图形化金属层108电耦接。再分布结构116在再分布结构116的顶部主表面处、即在与表面安装的部件110接合的接合部处的较小间距与再分布结构116的底部主表面处的较大间距之间转变，玻璃嵌体104上的图形化金属层108以及可选地承载件本体102被电连接至该底部主表面。描述性地讲，再分布结构116的上部主表面具有对应于半导体技术要求的间距(pitch)或线间距比，该间距或线间距比允许将半导体芯片型部件110与再分布结构116的暴露主表面相连接。此外，再分布结构116的下部主表面具有对应于印刷电路板技术要求的另一(即，更大的)间距或线间距比，该另一间距或线间距比允许将安装基部158与封装件100的暴露的下部主表面连接。简而言之，再分布结构116在半导体技术的较小特征尺寸与PCB技术的较大特征尺寸之间转变。
仍参照图1，顶侧的层堆叠件114包括两个水平电力连接线118，每个水平电力连接线被连接以用于向电子部件110供电。这种电力可以通过下述的底侧的层堆叠件120的电传导层结构150、通过承载件本体102的电传导层结构150和顶侧的层堆叠件114的电传导层结构150而被供应至水平电力连接线118并且从该水平电力连接线118向上被供应至电子部件110。另外，电信号可以通过底侧的层堆叠件120的电传导层结构150、承载件本体102的电传导层结构150、以及顶侧的层堆叠件114的电传导层结构150而在封装件100的底侧部与表面安装的电子部件110之间交换。
尽管未在图1中示出，但可选地，还可以设置竖向延伸或倾斜穿过玻璃嵌体104的贯通玻璃过孔(TGV)。
已经提到的底侧的层堆叠件120布置在承载件本体102下面和玻璃嵌体104下面，并且底侧的层堆叠件120直接连接至承载件本体102和玻璃嵌体104两者。如所示出的，底侧的层堆叠件120包括层压的层叠置件，该层压的层叠置件包括多个电传导层结构150和电绝缘层结构160。电传导层结构150可以包括图形化铜层，该图形化铜层可以形成水平垫和/或水平布线结构。此外或替代性地，电传导层结构150可以包括竖向贯通连接部、比如铜柱和/或铜填充的激光过孔。此外，底侧的层堆叠件120的叠置件可以包括一个或更多个电绝缘层结构160(比如，预浸料或树脂片材)。底侧的层堆叠件120的电绝缘层结构160的竖向厚度或厚度分布可以被调整以通过对结构的不对称性进行平衡来减小封装件100的翘曲。同样如所示出的，底侧的层堆叠件120在玻璃嵌体104下面和承载件本体102下面具有不同厚度d1、d2的区域。在所示的实施方式中，底侧的层堆叠件120在承载件本体102下面的厚度d1可以大于底侧的层堆叠件120在玻璃嵌体104下面的厚度d2。尽管根据图1，承载件本体102的上部主表面和玻璃嵌体104的上部主表面是彼此对齐的，但是当承载件本体102和玻璃嵌体104具有不同厚度时，承载件本体102的下部主表面和玻璃嵌体104的下部主表面处可以存在竖向未对齐。这种未对齐可以通过改变底侧的层堆叠件120的厚度来补偿。
还可以使玻璃嵌体104与叠置件之间在相同的水平处被连接，即使在仅存在一个图形化层的情况下，也是如此。
如从图1可以看出的，相比于实现与PCB型安装基部158互连的底侧的层堆叠件120，顶侧的层堆叠件114和该顶侧的层堆叠件114的再分布结构116具有更高的集成密度。因此，与底侧的层堆叠件120的低密度连接区域相比，顶侧的层堆叠件114的高密度连接区域中的电传导层结构150每体积或面积的电传导元件的数量更大。这种构型支持再分布结构116的功能。例如，再分布结构116可以提供5μm/5μm以下的线宽/间距比。与此相反，底侧的层堆叠件120可以支持5μm/5μm以上的线宽/间距比。
如所描述和所示出的，顶侧的层堆叠件114和底侧的层堆叠件120是不对称的，特别地，顶侧的层堆叠件114和底侧的层堆叠件120具有不同的厚度、结构和材料。这种不对称设计是堆叠件114、120的上述不同功能的结果。然而，封装件100的整个堆叠件的这种不对称构型不会导致过度翘曲、分层或其他不希望的人工痕迹(artifact)，这是因为插置有玻璃嵌体104的承载件本体102提供了高度的机械稳定性、较低的CTE值并且可以适当地抵抗温度变化。简而言之，可能会出现更少的缺陷。此外，根据图1的封装件100的设计提供了足够的自由度来调整构型以实现封装件100的所需特性。特别地，底侧的层堆叠件120的电绝缘层结构160的厚度分布是这种可以被调整以用于翘曲管理的设计参数。
除了已经描述的组成之外，封装件100还包括在两个相反的主表面上的阻焊部170和在下部主表面上的表面修整部172(如ENIG或ENEPIG)。表面修整部172可以对暴露的电传导层结构150进行保护并且可以提高可焊性。阻焊部170可以是薄漆状层，例如，阻焊部170可以是聚合物，该阻焊部可以被施加至电传导层结构150以对电传导层结构150进行保护以防氧化并以防止在紧密间隔的焊盘之间形成焊桥。
图2至图7示出了根据本发明的示例性实施方式的在执行制造图7中所示的封装件100的方法期间获得的结构的截面图。
参照图2，示出了承载件本体102，优选地，承载件本体102是PCB型芯，在该承载件本体102中形成有通孔型腔106。腔106可以例如通过机械切割或激光切割而形成。
参照图3，然后，可以通过借助于例如胶带将临时承载件176附接至承载件本体102，将在切割的承载件本体102中形成的通孔在底侧部处封闭。
此后，然后，可以将预制的玻璃嵌体104插入在腔106中并且还可以将预制的玻璃嵌体104附接至临时承载件176，该预制的玻璃嵌体104在插入的玻璃嵌体104的底部主表面上已经形成有图形化金属层108。在玻璃嵌体104和承载件本体102的相向的侧壁之间保留有间隙178。玻璃嵌体104可以构造为图形化的芯片级玻璃本体，即，部分金属化的玻璃本体，该玻璃本体的尺寸与稍后表面安装的电子部件110、122(参见图7)的尺寸相当。
参照图4，然后，可以通过插入在间隙178中并插入在图3中所示的结构的顶部上的介电填充介质180，将承载件本体102和玻璃嵌体104彼此连接。例如，介电填充介质180可以是胶，或者可以是介电层压件的或介电糊剂的树脂。介电填充介质180的在图3中所示的结构的顶部上的部分稍后可以形成底侧的层堆叠件120的电绝缘层结构160。
在施用介电填充介质180以及使介电填充介质180固化之后，可以去除临时承载件176，例如，可以通过拆离胶带而去除临时承载件176。获得的结构可以被翻转，即，可以被上下颠倒。
然后，可以将获得的结构安装在另外的临时承载件182、比如可拆卸铜箔(DCF)上。
参照图5，然后，通过将另外的层结构150、160层压在图4的上部主表面上并对另外的层结构150、160进行图形化，在承载件本体102上和插入的玻璃嵌体104上形成包括再分布结构116的顶侧的层堆叠件114。
此后，可以将另外的临时承载件182分离。然后，可以从封装件100的预制件的底部主表面蚀刻掉铜材料。
参照图6，可以在底侧的电绝缘层结构160中形成另外的电传导层结构150。在这种情况下，在根据图6的封装件100的预制件的底部主表面上可以形成垫164。
参照图7，示出了后端过程。在这种情况下，在根据图6的结构的相反的两个主表面上形成有介电阻焊部170，然后可以对该介电阻焊部170进行图形化以选择性地使根据图6的结构的上部主表面和下部主表面两者上的电传导层结构150的特定表面部分暴露。电传导连接结构152、162、特别是焊接凸起可以形成在相应的电传导层结构150的所选择的暴露的表面部分上。为了形成电传导连接结构152、162，也可以提供一个或更多个铜柱、锡-银结构、铜-锡结构和/或用于互连的纳米(nano)齿部。在底侧部处的电传导层结构150的暴露表面上可以形成金属表面修整部172。
此后，将电子部件110和另外的电子部件122表面安装在玻璃嵌体104上方和顶侧的堆叠件114上，更具体地，将电子部件110和另外的电子部件122与顶侧的堆叠件114的再分布结构116电耦接。如所示出的，并排组装在封装件100的上部主表面上的电子部件110、122一起具有横向宽度w，该横向宽度w基本上对应于玻璃嵌体104的横向宽度W。
在所示的构型中，与再分布结构116协作的图形化金属层108构造成用作电子部件110与另外的电子部件122之间的桥接件。有利地，电子部件110和另外的电子部件122可以安装在顶侧的堆叠件114上并且安装在连接的图形化金属层108上，使得顶侧的堆叠件114和图形化金属层108用作电子部件110与另外的电子部件122之间的桥接件并且将电子部件110和另外的电子部件122彼此电耦接。
图8示出了根据本发明的示例性实施方式的封装件100的预制件。图8示出了在具有压印成型的成形部126的设计层结构124中形成的图形化金属层108。虽然图1至图7的实施方式的图形化金属层108可以是共面的平坦垫的阵列，但是图8的图形化金属层108是由共面的渐缩金属元件(该渐缩金属元件可以具有比平坦垫大得多的纵横比，即厚度与直径之比)形成。
为了获得根据图8的结构，可以将用于设计层结构124的材料分配在玻璃嵌体104上。例如，设计层结构124的厚度可以在介于0.1μm至25μm的范围内。因此，这可以形成非常薄的堆叠件。有利地，设计层结构124可以构造为纳米压印光刻(NIL)层。在分配之后，设计层结构124可能仍然至少部分地未固化，即，特别地，设计层结构124可能仍然能够交联或聚合。
此后，设计层结构124可以通过成型加工模具(未示出)而被压印成型在玻璃嵌体104上，从而形成压印成型的设计层结构124的预定成形部。因此，可以在设计层结构124中压印成型出所示的成形部。为此，加工模具可以被压入仍然可变形的设计层结构124中，以使得加工模具的成形部被转移成被压印在设计层结构124中的倒置成形部。描述性地讲，在设计层结构124中形成的成形部对应于要形成的电传导图形。在所示的实施方式中，在设计层结构124中形成成形部可以产生多个凹部(indentation)。如从图8还可以看出的，在设计层结构124中形成的凹部是向内渐缩的。这是加工模具的在设计层结构124中形成凹部的突出部的相应的渐缩形状的结果。有利地，设计层结构124可以在压印成型过程中同时固化，例如，设计层结构124可以通过紫外光在压印成型过程中同时固化。
此后，通过用金属材料、特别是铜来对凹部进行填充，形成图形化金属层108。例如，这可以通过非电镀覆工艺(比如，溅射或化学工艺)和电镀工艺(例如，电镀(galvanic)镀覆)的组合来实现。
图9示出了根据本发明的另一示例性实施方式的封装件100的截面图。根据图9，再分布层199直接形成在玻璃嵌体104上。
由于玻璃嵌体104的玻璃材料具有良好的形成细线结构的性能，因此可以具有直接在玻璃嵌体104上的再分布层199。这可以有助于形成非常细的线结构，比如低于5μm线宽/5μm间距。通过这种构型，可以减少以高产率在部件承载件型的封装件100上形成细线结构的工作量。此外，可以减少层数。此外，这可以可选地在图形化的玻璃嵌体104与承载件本体102之间形成相同水平的连接部(如可以存在于部件110与承载件本体102之间)。这可以使沿着承载件本体102、玻璃嵌体104上的再分布层199和部件110的信号路径缩短。无论玻璃嵌体104与承载件本体102之间是否存在相同水平的连接部，通过在玻璃嵌体104上形成的再分布层199，都可以使信号路径更短，这是因为：当部件110安装在玻璃嵌体104上方的区域上时，层数可以减少。此外，具有再分布层199的玻璃嵌体104可以是在多个部件110的情况下利用更多锣板成型层以支持中介层功能来提供桥接功能的良好解决方案。这可能涉及相比于有机部件承载件上的硅中介层、硅桥接件和细线再分布布局更低的制造工作量。此外，采取该措施可以支持三维封装件100作为桥接件的功能。
应当指出的是，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。此外，可以对结合不同实施方式描述的元件进行组合。
还应当指出的是，权利要求中的附图标记不应当被解释为限制权利要求的范围。
本发明的实现形式不限于图中所示和上面描述的优选实施方式。确切地说，即使在根本不同的实施方式的情况下，使用所示的解决方案和根据本发明的原理的多种变型也是可能的。

Claims (26)

1.一种封装件(100)，其中，所述封装件(100)包括：
承载件本体(102)，所述承载件本体(102)具有腔(106)；
玻璃嵌体(104)，所述玻璃嵌体(104)嵌置在所述承载件本体(102)的所述腔(106)中；
图形化金属层(108)，所述图形化金属层(108)位于所述玻璃嵌体(104)的主表面上；以及
电子部件(110)，所述电子部件(110)安装在所述玻璃嵌体(104)上方。
2.根据权利要求1所述的封装件(100)，其中，所述承载件本体(102)包括有机芯。
3.根据权利要求1或2所述的封装件(100)，其中，所述玻璃嵌体(104)不具有电传导的竖向贯通连接部。
4.根据权利要求1至3中的任一项所述的封装件(100)，其中，所述玻璃嵌体(104)的表面粗糙度Ra不大于100nm，特别地，所述玻璃嵌体(104)的表面粗糙度Ra不大于50nm。
5.根据权利要求1至4中的任一项所述的封装件(100)，其中，所述承载件本体(102)包括另外的图形化金属层(112)，所述另外的图形化金属层(112)处于与所述玻璃嵌体(104)上的所述图形化金属层(108)相同的竖向高度处。
6.根据权利要求1至5中的任一项所述的封装件(100)，其中，所述玻璃嵌体(104)具有在介于30μm至2000μm的范围内的厚度(D)。
7.根据权利要求1至6中的任一项所述的封装件(100)，其中，所述玻璃嵌体(104)在水平面中的尺寸大于或等于所述电子部件(110)在水平面中的尺寸。
8.根据权利要求1至7中的任一项所述的封装件(100)，其中，所述玻璃嵌体(104)的水平表面积与所述电子部件(110)的水平表面积之间的差值除以所述玻璃嵌体(104)的水平表面积不大于50％，特别地，所述玻璃嵌体(104)的水平表面积与所述电子部件(110)的水平表面积之间的差值除以所述玻璃嵌体(104)的水平表面积不大于5％。
9.根据权利要求1至8中的任一项所述的封装件(100)，其中，所述封装件(100)包括顶侧的层堆叠件(114)，所述顶侧的层堆叠件(114)一方面位于所述承载件本体(102)与所述玻璃嵌体(104)之间并且另一方面位于所述承载件本体(102)与所述电子部件(110)之间。
10.根据权利要求9所述的封装件(100)，其中，所述顶侧的层堆叠件(114)包括再分布结构(116)。
11.根据权利要求9或10所述的封装件(100)，其中，所述顶侧的层堆叠件(114)包括至少一个水平的电力连接线(118)，所述水平的电力连接线(118)用于向所述电子部件(110)供电。
12.根据权利要求9所述的封装件(100)，其中，所述封装件(100)包括底侧的层堆叠件(120)，所述底侧的层堆叠件(120)位于所述承载件本体(102)和所述玻璃嵌体(104)下面。
13.根据权利要求12所述的封装件(100)，其中，所述底侧的层堆叠件(120)在所述玻璃嵌体(104)下面的区域与在所述承载件本体(102)下面的区域具有不同的厚度。
14.根据权利要求12所述的封装件(100)，其中，所述顶侧的层堆叠件(114)和所述底侧的层堆叠件(120)是不对称的，特别地，所述顶侧的层堆叠件(114)和所述底侧的层堆叠件(120)具有不同的厚度。
15.根据权利要求12所述的封装件(100)，其中，所述顶侧的层堆叠件(114)具有比所述底侧的层堆叠件(120)的集成密度高的集成密度。
16.根据权利要求1至15中的任一项所述的封装件(100)，其中，所述电子部件(110)包括半导体芯片，特别地，所述电子部件(110)包括硅芯片。
17.根据权利要求16所述的封装件(100)，其中，所述玻璃嵌体(104)包括硅基玻璃。
18.根据权利要求1至17中的任一项所述的封装件(100)，其中，将所述玻璃嵌体(104)覆盖的唯一金属材料是所述玻璃嵌体(104)上的所述图形化金属层(108)。
19.根据权利要求1至18中的任一项所述的封装件(100)，其中，所述电子部件(110)是相对于所述玻璃嵌体(104)在横向上未对齐的，从而使所述电子部件(110)部分地布置在所述承载件本体(102)上方。
20.根据权利要求1至19中的任一项所述的封装件(100)，其中，所述玻璃嵌体(104)的高度与所述电子部件(110)的高度之间的差值除以所述玻璃嵌体(104)的高度小于20％。
21.根据权利要求1至20中的任一项所述的封装件(100)，其中，所述封装件(100)包括安装在所述玻璃嵌体(104)上方的另外的电子部件(122)。
22.根据权利要求21所述的封装件(100)，其中，所述图形化金属层(108)构造成用作所述电子部件(110)与所述另外的电子部件(122)之间的桥接件。
23.根据权利要求1至22中的任一项所述的封装件(100)，其中，所述图形化金属层(108)形成在具有压印成型的成形部(126)的设计层结构(124)中。
24.根据权利要求1至23中的任一项所述的封装件(100)，其中，所述图形化金属层(108)形成在所述玻璃嵌体(104)的面向所述电子部件(110)的主表面上。
25.根据权利要求1至24中的任一项所述的封装件(100)，其中，所述封装件(100)包括再分布层(199)，所述再分布层(199)是直接形成在所述玻璃嵌体(104)上的。
26.一种制造封装件(100)的方法，其中，所述方法包括：
提供具有腔(106)的承载件本体(102)；
将玻璃嵌体(104)嵌置在所述承载件本体(102)的所述腔(106)中；
在所述玻璃嵌体(104)的主表面上形成图形化金属层(108)；以及
将电子部件(110)安装在所述玻璃嵌体(104)上方。
CN202211350647.8A 2022-10-31 2022-10-31 封装件和制造封装件的方法 Pending CN117995806A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211350647.8A CN117995806A (zh) 2022-10-31 2022-10-31 封装件和制造封装件的方法
PCT/EP2023/076773 WO2024094373A1 (en) 2022-10-31 2023-09-27 Package and method of manufacturing the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211350647.8A CN117995806A (zh) 2022-10-31 2022-10-31 封装件和制造封装件的方法

Publications (1)

Publication Number Publication Date
CN117995806A true CN117995806A (zh) 2024-05-07

Family

ID=88237379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211350647.8A Pending CN117995806A (zh) 2022-10-31 2022-10-31 封装件和制造封装件的方法

Country Status (2)

Country Link
CN (1) CN117995806A (zh)
WO (1) WO2024094373A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242855B (en) * 2004-10-13 2005-11-01 Advanced Semiconductor Eng Chip package structure, package substrate and manufacturing method thereof
TWM439263U (en) * 2012-06-01 2012-10-11 Unimicron Technology Corp Package substrate having interposer
JP6643802B2 (ja) * 2014-05-09 2020-02-12 キヤノン株式会社 硬化性組成物、その硬化物、硬化物の製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法
US9780044B2 (en) * 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US11488906B2 (en) * 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件

Also Published As

Publication number Publication date
WO2024094373A1 (en) 2024-05-10

Similar Documents

Publication Publication Date Title
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US20240314931A1 (en) Component Carriers Connected by Staggered Interconnect Elements
US20200273785A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
US20210195735A1 (en) Component Carrier Having a Double Dielectric Layer and Method of Manufacturing the Same
CN117995806A (zh) 封装件和制造封装件的方法
US12096555B2 (en) Component carrier with stack-stack connection for connecting components
US20230298987A1 (en) Component Carrier with Surface Mounted Components Connected By High Density Connection Region
EP4276899A1 (en) Package with ic substrate and electronic component connected with direct physical contact
WO2023144248A1 (en) Package with organic integrated circuit substrate embedded in inorganic carrier body and redistribution structure extending along both
US20230232535A1 (en) Component Carrier With Connected Component Having Redistribution Layer at Main Surface
EP4307023A1 (en) Package having component carrier and embedded optical and electric chips with horizontal signal path in between
US20230245990A1 (en) Component Carrier With Embedded IC Substrate Inlay, and Manufacturing Method
CN118474995A (zh) 部件承载件及其制造方法
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
CN118591082A (zh) 部件承载件和制造部件承载件的方法
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
EP4345895A1 (en) Ic substrate with embedded bridge element, arrangement, and manufacture method
EP4307845A1 (en) Component carrier with stamped design layer structure and embedded component
CN118139265A (zh) 具有增强部分的部件承载件和制造方法
WO2023227754A1 (en) A package and a method of manufacturing a package
CN118202451A (zh) 其中具有支撑结构和功能嵌体的ic基板
CN117377191A (zh) 具有部件承载件、中介层和部件的封装件及其制造方法
WO2023242035A1 (en) Package and its manufacturing method
CN117062298A (zh) 部件承载件和制造该部件承载件的方法
CN116711469A (zh) 在两侧上具有电子部件和热传导块状件的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination