JP2017005174A - 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 - Google Patents

配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017005174A
JP2017005174A JP2015119668A JP2015119668A JP2017005174A JP 2017005174 A JP2017005174 A JP 2017005174A JP 2015119668 A JP2015119668 A JP 2015119668A JP 2015119668 A JP2015119668 A JP 2015119668A JP 2017005174 A JP2017005174 A JP 2017005174A
Authority
JP
Japan
Prior art keywords
layer
conductive
circuit board
glass substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015119668A
Other languages
English (en)
Other versions
JP6657609B2 (ja
Inventor
孝二 今吉
Koji Imayoshi
孝二 今吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2015119668A priority Critical patent/JP6657609B2/ja
Priority to TW105117835A priority patent/TWI708352B/zh
Priority to CN201680034249.1A priority patent/CN107683524A/zh
Priority to PCT/JP2016/002736 priority patent/WO2016199399A1/ja
Priority to KR1020187000749A priority patent/KR102550276B1/ko
Publication of JP2017005174A publication Critical patent/JP2017005174A/ja
Priority to US15/835,637 priority patent/US10790209B2/en
Application granted granted Critical
Publication of JP6657609B2 publication Critical patent/JP6657609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ガラス基材表面に配線の形成を可能にし、また充分な信頼性を有することが可能な、配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供する。【解決手段】配線回路基板は、貫通孔を有するガラス基材と、ガラス基材上に積層され、且つ導通ビアが形成された絶縁性樹脂層と、絶縁性樹脂層に積層された配線群と、貫通孔内の内径面に積層された第１の無機密着層と、第１の無機密着層に積層された第１の導電層により形成される貫通電極と、貫通電極の上下端と電気的に接続され、貫通電極およびガラス基材上に形成された第２の導電層とを含み、ガラス基材の表面粗さＲａが１００ｎｍ以下であり、第２の導電層の貫通電極上のへこみ量が５μｍ以下である。【選択図】図１

Description

本発明は、配線回路基板（インターポーザー）や半導体装置、特に、パッケージ基板と半導体素子との間に介在する配線回路基板や、半導体素子を接続するための配線回路基板を備える半導体装置に関するものである。
従来、ファインピッチの半導体素子をドータボード等の外部基板と接続するために、パッケージ基板が用いられている。
パッケージ基板の材料としては、セラミックまたは樹脂が用いられている。
ここで、セラミックパッケージ基板は、焼成したメタライズを用いるため、抵抗値が高くなる。さらに、セラミックの誘電率は高く、高周波、高性能の半導体素子を搭載することが難しい。
一方、樹脂製パッケージ基板は、めっきによる銅配線を用いるため、配線抵抗を下げることが可能であり、樹脂の誘電率は低く、高周波、高性能の半導体素子を搭載することが相対的に容易である。
ここで、パッケージ基板と半導体素子との間にインターポーザー（配線回路基板）を介在させる技術として、例えば、特許文献１〜４の技術がある。
また、近年では、ハイエンド向けのインターポーザーとして、基板の材質にシリコンやガラスを用いたインターポーザーの研究が活発に行われるようになり、大きな注目が集まっている。
基材としてシリコンやガラスを用いたインターポーザーでは、内部に貫通穴を形成し、その貫通穴を導電性物質で充填するＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）や、ＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ Ｖｉａ）と呼ばれる技術が用いられることが大きな特徴である。この技術により形成された貫通電極は、表裏を最短距離で接続することで配線長が短縮され、信号伝送速度の高速化等、優れた電気特性が期待されている。
また、線膨張係数が半導体素子と同等、もしくは、半導体素子に近い値となるため、加熱時の基板寸法変化が小さくなり、より高密度な実装・高密度配線を実現する可能性がある。さらに、貫通電極を採用することで、多ピン並列接続が可能となり、ＬＳＩ自体を高速化させる必要が無く、優れた電気特性が得られるため、低消費電力化の実現が期待されている。
特に、近年では、ガラスを基板の材質として用いたガラスインターポーザーに大きな注目が集まっている。また、ガラスインターポーザーへの大きな関心の一つとして、低コスト化の実現が挙げられる。それは、シリコンインターポーザーが、ウエハサイズでしか製造できないのに対し、ガラスインターポーザーは、大型パネルでの大量処理が可能であると考えられており、これまでハイエンド向けのインターポーザーで大きな課題とされていた、コストの問題を解決できる可能性があるためである。
特開２００１−１０２４７９号公報 特開２００２−２６１２０４号公報 特開２０００−３０２４８８号公報 特開２０００−２４６４７４号公報
しかしながら、ガラスインターポーザーを設計するにあたり、いくつかの克服すべき課題も多い。
ガラス基板に貫通孔を形成する方法として、ドリルやブラスト法、反応性ガスやフッ酸によるエッチング法、レーザによる加工法があげられる。しかしながら、ガラス基板は非晶質の材料であり、弾性が低く材料引張応力に対し割れ易いなどの特性を持つ材料であるため、ドリルやブラスト法などの物理的な加工ではマイクロクラックの発生やガラス基板自体が割れてしまうなどの問題がある。
また、フッ素系の反応性ガスによるエッチング法は分解速度が遅く加工時間がかる、フッ酸によるエッチング法は等方的に反応が進む為小径の貫通孔の加工が対応できない、などの問題がある。
前記の方法の中で、ＵＶレーザ、ＣＯ２レーザ、短パルスレーザによる加工法が、加工速度が速く、小径の貫通孔の加工が可能な方法である。しかし、加工速度と孔の真円度はトレードオフの関係にあり、加工速度を上げるとレーザによる熱によりガラス基板表面にガラス材が溶融して飛散したノジュールや貫通孔の回りに土手状にドロスが生じ、ガラス基板表面の平滑性が低下してしまう。このガラス基板の凹凸により、ガラス基板表面に微細配線を形成する事が困難であったり、凹凸部で配線に応力が集中し断線が生じたりする。
また、ガラス表面に導電性の材料をプレートめっきにて形成した後、形成された導伝層の厚みが厚い為、これをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で除去する事が可能である。その際ＣＭＰのポリッシュ液にてガラス表面の非晶質の弱い部分が研磨され、ガラス表面に微細な凹凸が生じ、ガラス表面の平滑性が低下してしまう。この場合もこのガラス基板の凹凸により、ガラス基板表面に微細配線を形成する事が困難であったり、凹凸部で配線に応力が集中し断線が生じたりする。
例えば、図９の（ａ）に示すように、ガラス基材１に上側よりＵＶレーザ、ＣＯ２レーザ等で貫通孔１３を形成した場合、ガラス表面にガラスが溶融付着した土手状のドロス２１やノジュール２２が生じる。このときのドロス２１やノジュール２２のガラス表面からの高さは１０μｍ程度である。
また、図９の（ｂ）に示すように、ガラス表面に導電層の材料をプレートめっきにて形成した後、ＣＭＰ法でガラス表面の導電層を除去する場合、ＣＭＰの導電層の溶解性を有する酸性のポリッシュ液にてガラス表面の非晶質の弱い部分や金属成分部分が研磨され、ガラス表面に微細な凹み２４が生じる。このときの凹み２４のガラス表面からの深さは３μｍ以下である。
また、ＣＭＰ法でガラス表面の導電層を除去する場合、ポリッシュ液中の化学研磨成分以外にフィラーからなる物理研磨成分により貫通孔１３内に形成した導電層や穴埋め樹脂１４がガラス表面より深く研磨除去されディッシング２３を生じてしまう。ディッシング２３のガラス表面からの深さは１０μｍ程度になり、この上に導電層を形成しても５μｍ程度のディッシング２３が残ってしまう。
本発明は、このような問題点を解決しようとするものであり、貫通孔を形成したガラス基材において、ガラス基材表面を平滑にすることで、ガラス基材表面に配線を有し充分な信頼性を有することが可能な、配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供することを目的とする。
上記課題を解決するための本発明の一態様は、貫通孔を有するガラス基材と、ガラス基材上に積層され、且つ導通ビアが形成された絶縁性樹脂層と、絶縁性樹脂層に積層された配線群と、貫通孔内の内径面に積層された第１の無機密着層と、第１の無機密着層に積層された第１の導電層からなる貫通電極と、貫通電極の上下端と電気的に接続され、貫通電極およびガラス基材上に形成され第２の導電層と含み、ガラス基材の表面粗さＲａ（算術平均粗さ）が１００ｎｍ以下であり、第２の導電層の貫通電極上のへこみ量が５μｍ以下である、配線回路基板である。
また、第１の導電層の内側が穴埋め樹脂で充填され、貫通電極の上下端が第２の導電層で被覆されてもよい。
また、第１の無機密着層は第１の導電層により内側が充填されていてもよい。
また、ガラス基材及び貫通電極上に第２の無機密着層が形成され、第２の導電層は第２の無機密着層の上に形成され配線群を形成してもよい。
また、配線群は熱膨張率が第２の導電層の材料より高い絶縁性樹脂層にて被覆されていてもよい。
また、第１または第２の無機密着層は、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のいずれかを含む単層または積層の膜であってもよい。
また、第１または第２の導電層及び貫通電極を形成する導電性材料が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかを含んでもよい。
また、穴埋め樹脂が、酸化ケイ素、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちのいずれかを含む粉体と、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂のうちいずれかの樹脂材料との混合物であってもよい。
また、絶縁性樹脂層の材料として、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂、酸化ケイ素のいずれかを含んでもよい。
また、本発明の他の態様は、上述の配線回路基板と、上述の配線回路基板に積層された半導体素子とを含む半導体装置である。
また、本発明の他の態様は、ガラス基材に貫通孔を形成する貫通孔形成工程と、ガラス基材の両表面と貫通孔の内径面とに無機材料からなる第１の無機密着層を形成する無機密着層形成工程と、第１の無機密着層の上に導電性材料からなる第１の導電層を形成するとともに貫通孔内の隙間に穴埋め樹脂を充填して貫通電極を形成する貫通電極形成工程と、
貫通電極を残して、ガラス基材表面に積層した第１の無機密着層及び第１の導電層を除去する不要層除去工程と、ガラス基材の表面のみを研磨する工程と、ガラス基材及び貫通電極上に第２の無機密着層を形成し、第２の無機密着層の上に第２の導電層を形成し貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、第１の配線群を被覆して絶縁性樹脂層を形成する絶縁性樹脂層工程と、絶縁性樹脂層のうち第１の配線群の配線上にビア孔を形成するビア形成工程と、絶縁性樹脂層上に導電性物質で第２の配線群及び導通ビアを形成する配線群・導通ビア形成工程と、絶縁性樹脂層と配線群とを所定層数形成する工程とを含む配線回路基板の製造方法である。
また、本発明の他の態様は、ガラス基材に貫通孔を形成する貫通孔形成工程と、ガラス基材の両表面と貫通孔の内径面とに無機材料からなる第１の無機密着層を形成する無機密着層形成工程と、第１の無機密着層の上に導電性材料からなる第１の導電層を形成し貫通孔内を導電性材料にて充填して貫通電極を形成する貫通電極形成工程と、貫通電極を残して、ガラス基材表面に積層した第１の無機密着層及び第１の導電層を除去する不要層除去工程と、ガラス基材の表面のみを研磨する工程と、ガラス基材及び貫通電極上に第２の無機密着層を形成し、第２の無機密着層の上に第２の導電層を形成し貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、第１の配線群を被覆して絶縁性樹脂層を形成する絶縁性樹脂層工程と、絶縁性樹脂層のうち第１の配線群の配線上にビア孔を形成するビア形成工程と、絶縁性樹脂層上に導電性物質で第２の配線群及び導通ビアを形成する配線群・導通ビア形成工程と、絶縁性樹脂層と配線群とを所定層数形成する工程とを含む配線回路基板の製造方法である。
また、本発明の他の態様は、上述の配線回路基板の製造方法で製造された配線回路基板に導通パッドを形成する導通パッド形成工程と、導通パッド上に半導体素子を固定する半導体素子固定工程とを含む半導体装置の製造方法である。
本発明によれば、ガラス基板表面を平滑にする事で、ガラス表面に微細な配線形成が可能になり、且つ微細配線への局所的な応力の集中を避け十分な信頼性を有することが可能な、高密度な配線回路基板、及びこれを使用した半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供することが可能となる。
本発明の一実施形態に係る配線回路基板を示す断面図 本発明の一実施形態に係る半導体装置を示す断面図 本発明の一実施形態に係る配線回路基板の製造方法を示す断面図 本発明の一実施形態に係る配線回路基板の製造方法を示す断面図 本発明の一実施形態に係る配線回路基板の製造方法を示す断面図 本発明の一実施形態に係る配線回路基板の製造方法を示す断面図 比較例に係る配線回路基板の製造方法を示す断面図 比較例に係る配線回路基板の製造方法を示す断面図 従来技術に係る配線回路基板の断面図
以下、本発明の一実施形態に係る配線回路基板１００および半導体装置２００について、図面を参照しつつ説明する。
（配線回路基板の構成）
図１は本発明の一実施形態に係る配線回路基板１００の断面図である。図１に示すように、配線回路基板（ガラスインターポーザー）１００は、ガラス基材１と、貫通電極３と、第１の無機密着層４と、第２の導電層５と、ランド６と、絶縁性樹脂層７と、配線群８と、導通ビア９と、穴埋め樹脂１４とを備えている。
詳細には、配線回路基板１００は、貫通孔１３を有するガラス基材１と、ガラス基材１上に積層され、且つ導通ビア９が形成された絶縁性樹脂層７と、絶縁性樹脂層７に積層された配線群８と、貫通孔１３内の内径面に積層された第１の無機密着層４と、第１の無機密着層４に積層された第１の導電層２により形成される貫通電極３と、貫通電極３の上下端と電気的に接続され、貫通電極３およびガラス基材１上に形成された第２の導電層５とを含む。ガラス基材１の表面粗さＲａは１００ｎｍ以下であり、第２の導電層５の貫通電極３上のへこみ量は５μｍ以下である。
また、第１の導電層２の内側が穴埋め樹脂１４で充填され、貫通電極３の上下端が第２の導電層５で被覆されてもよい。
また、第１の無機密着層４は第１の導電層２により内側が充填されていてもよい。
また、ガラス基材１及び貫通電極３上に第２の無機密着層が形成され、第２の導電層５は第２の無機密着層の上に形成され配線群を形成してもよい。
また、配線群８は熱膨張率が第２の導電層５の材料より高い絶縁性樹脂層７にて被覆されていてもよい。
また、第１の無機密着層４または第２の無機密着層は、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のいずれかを含む単層または積層の膜であってもよい。
また、第１または第２の導電層２、５及び貫通電極３を形成する導電性材料が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかを含んでもよい。
また、穴埋め樹脂１４が、酸化ケイ素、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちのいずれかを含む粉体と、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂のうちいずれかの樹脂材料との混合物であってもよい。
また、絶縁性樹脂層７の材料として、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂、酸化ケイ素のいずれかを含んでもよい。
第１の導電層２にて形成する貫通電極３の上下面のランド６と、積層形成する導通ビア９との配置は特に限定しないが、貫通孔１３の内部を貫通電極３ないし穴埋め樹脂１４にて充填することで導通電極３と導通ビア９とを重ねて形成したスタックドビア構成も可能になる。
ガラス基材１は、ＳｉＯ２を主成分とする、ガラスからなる基板（ガラス基板）であり、貫通孔１３を有している。
また、ガラス基材１の熱膨張率は、低膨張ガラスで３ｐｐｍ／℃〜４ｐｐｍ／℃、ソーダガラスで８ｐｐｍ／℃〜９ｐｐｍ／℃が好適であり、製造方法や、Ｎａ等の金属成分の添加により、３ｐｐｍ／℃〜９ｐｐｍ／℃の制御が可能である。貫通孔１３形成前のガラス基材１のＲａは１００ｎｍ以下である。
なお、上述の熱膨張率は、ＪＩＳ：Ｒ３１０２やＪＩＳ：Ｋ７１９７に従い、ＴＭＡ（熱機械分析）にて測定した値である。また、上述のガラス基材１のＲａ（算術平均粗さ）は触針式の膜厚計にて測定した値である。
ガラス基材１に貫通孔１３を形成する方法としては、例えば、ＣＯ２レーザやＵＶレーザ、の他にピコ秒レーザやフェムト秒レーザ、エキシマレーザや放電加工、感光性ガラスやブラスト加工等を使用可能であり、ガラス基材１の厚さや貫通孔１３の孔径で選択すれば良い。
また、ガラス基材１の片面から加工して貫通孔１３を形成する方法や、両面から加工して貫通孔１３を形成する方法を選択すれば良い。
また、第１の無機密着層４の材料としては、ガラス基材１と導電性材料との密着性が高い材料である、酸化錫、酸化インジウム、酸化亜鉛、ニッケル（熱膨張率：１５ｐｐｍ／℃）、ニッケルリン、クロム（熱膨張率：８ｐｐｍ／℃）、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル（熱膨張率：６ｐｐｍ／℃）、チタン（熱膨張率：９ｐｐｍ／℃）、銅（熱膨張率：１６ｐｐｍ／℃）等の材料が使用可能である。
また、第１の無機密着層４は、上記の材料を、単体、または、ＩＴＯ膜（熱膨張率：９ｐｐｍ／℃）のように、２種類以上の複合材料を単層にて使用する事が可能である。また、第１の無機密着層４は、クロム／銅、チタン／銅のように、２種類以上の複合材料を２層以上の積層膜にて使用することが可能である。
第１の無機密着層４の使用により、ガラス基材１と貫通電極３及び第１の導電層２との間の密着力を向上させることが可能となる。これに加え、第１の無機密着層４がガラス基材１に比べて熱膨張率が高い事で、貫通電極３及び第１の導電層２とガラス基材１との線膨張係数の差によって発生する、層間にかかる応力を低減することが可能となる。
また、第１の無機密着層４の膜厚は特に限定しないが、０．１μｍ以上１μｍ以下の範囲内であれば、ガラス基材１との密着性と、熱膨張率の差を緩和する効果を得ることが可能である。
また、第１の無機密着層４の形成方法は特に限定しないが、スパッタ成膜法、無電解めっき法等を用いることが可能である。
貫通電極３は、導電性材料で形成されており、貫通孔１３内に形成されている。貫通電極３は、第１の導電層２の内側を穴埋め樹脂１４で充填して形成しても、第１の無機密着層４の内側を第１の導電層２により充填して形成してもよい。
貫通電極３を形成する導電性材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または、いずれかの単体金属の積層や化合物が使用可能であり、第１の無機密着層４との密着性や、電気的に接続安定性の高い材料を選定すれば良い。
また、貫通電極３の第１の導電層２を形成する方法としては、無電解めっき法や電解めっき法を用いて、コンフォーマルめっき形状やフィルドめっき形状で形成すればよい。
また、例えば、第１の無機密着層４を形成した後に、第１の導電層２の内側を上述した材料のうち少なくとも１つの金属粉と樹脂材料との混合物である導電性を有する穴埋め樹脂１４にて充填し形成することも可能である。
半導体装置の高密度化により、配線や貫通電極３の径Φが微細化され、貫通電極３が高アスペクト比になりフィルドめっき形態が不可能な領域が存在する。高アスペクト比の領域ではコンフォーマルめっき形態で貫通電極３を形成すれば良い。また低いアスペクト比の領域や貫通孔１３の上下面の開口が広い形状などフィルドめっき形態で貫通電極３を形成すれば良い。
なお、めっき法で形成するコンフォーマルめっき形態では、貫通孔１３の中央にスルーホール状の孔が残っており、この中央のスルーホール状の孔は穴埋め樹脂１４をスクリーン印刷法やディペンサーなどで充填すれば良い。
穴埋め樹脂１４の熱膨張率は低いものが望ましく、２６０℃以下の領域で１５０ｐｐｍ／℃以下、望ましくは１００ｐｐｍ／℃以下がよい。
第１のＣＭＰとして、ガラス基材１表面の第１の導電層２とガラス表面に存在する穴埋め樹脂１４をＣＭＰで研磨除去することで、ガラス基材１表面を露出させることができる。ＣＭＰのポリッシュ液としては第１の導電層２と穴埋め樹脂１４の研磨性を有するが、ガラス表面の研磨性が数十ｎｍ以下と低い選択研磨性を有する薬液を使用すれば良い。
選択研磨性を有するポリッシュ液として例えば、第１の導電層２向けポリッシュ液としてアルミナセや酸化ケイ素や酸化セリウムや添加剤成分として有機酸や過酸化水素ないし添有機アルカリやアルカリなどからなる薬液と、穴埋め樹脂１４向けポリッシュ液として酸化ケイ素や酸化セリウムやアルミナなどからなる薬液を混合して使用すれば良い。
第１のＣＭＰ後で、ガラス表面のＲａは３００ｎｍ、ディッシング量（へこみ量）は１０μｍであった。
そして、第２のＣＭＰのポリッシュ液として、第１のＣＭＰにより生じたガラス表面の凹み２４や、レーザ加工にて溶融付着したガラスからなるドロス２１及びノジュール２２を平滑化するために、ガラス基板と化学反応により凹凸の平滑化性の高い酸化セリウムからなる薬液を使用し、ガラス表面の平滑性を１００ｎｍ以下、ディッシング量（へこみ量）は５μｍ以下とした。
また、第２のＣＭＰのポリッシュ液として、コロイダルシリカやアルミナからなる薬液にて導電層や穴埋め樹脂１４の研磨性を抑制した組成の薬液も使用可能である。
Ｒａ（算術平均粗さ）や表面の凹凸の測定は、触針式の膜厚計や、焦点深度測定が可能な光学顕微鏡を使用した。
次に、貫通電極３の上下を第２の導電層５を積層形成することで貫通電極３の上下端を第２の導電層５で被覆し、貫通電極３内の第１の導電層２と穴埋め樹脂１４とを接続してガラス基材１の表裏面で電気的導通の得られる貫通電極３を有するコア基板１０を形成することができる。コア基板１０の両面上に配線群８と絶縁性樹脂層７を積層して配線回路基板１００を形成することができる。
なお、フィルドめっき形態では、第１の導電層２の膜厚が厚くなるので、微細配線を形成する為に第１のＣＭＰで第１の導電層２をガラス基材１の表面まで研磨除去し貫通電極３の上下端を露出させた後、第２のＣＭＰでガラス基材１の表面を平滑化し貫通電極３のディッシング２３を低減すればよい。その後、ガラス基材１に第２の無機密着層と第２の導電層５とを積層し配線群８を形成すればよい。
第２の導電層５は、導電性材料で形成されており、無機密着層４を介して、ガラス基材１の両面に配置されている。
第２の導電層５を形成する導電性材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または、いずれかの単体金属の積層や化合物が使用可能であり、無機密着層４との密着性や、電気的に接続安定性の高い材料を選定すれば良い。
第２の導電層５を形成する導電性材料としては、無電解めっきや電解めっきやスパッタ成膜を用いることができるが、例えば上述した材料のうち少なくとも１つの金属粉と樹脂材料との混合物である導電性ペーストも使用可能である。第２の導電層５を形成する方法としては、特に限定しない。
配線群８を形成する方法は特に限定しないが、第２のＣＭＰの後、第２の導電層５を形成し配線回路となる部分を感光性レジストにて被覆したパタンを形成し、非被覆部分をエッチング除去して配線郡８を形成ことが可能である。
または第２のＣＭＰの後、第２の無機密着層を形成し感光性レジストにて配線回路になる部分が開口したパタンを形成し、開口部に第２の導電層５を形成した後、感光性レジストと第２の無機密着層を除去して配線郡８を形成ことも可能である。
ランド６は第２の導電層５にて形成され、貫通電極３と同じ径で形成する形状や、上下端ないし貫通電極３より引き回した配線上に形成することが可能である。
絶縁性樹脂層７は、第２の導電層５からなる配線郡８上に形成されている。
また、回路基板１００は、図１の層数に限定するものでははく、絶縁性樹脂層７と導通ビア９と配線郡８とを必要な層数を積層してなり、例えば、製品の設計により設定すれば良い。
また、配線群８の形成方法は特に限定しないが、シード層として無電解めっき、または、スパッタ膜を使用し、電解めっきにて厚付けし、セミアディティブ法やサブトラクティブ法によりパタン形成する方法を用いればよい。
また、絶縁性樹脂層７の材料としては、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂のうちいずれか一つの材料、または酸化ケイ素などの無機フィラーなど、少なくとも二つの材料を組み合わせた複合材料を用いることが可能である。
この場合、例えば、絶縁性樹脂層７の材料を、熱膨張率が３０ｐｐｍ／℃〜１００ｐｐｍ／℃と導電性材料よりも高く、かつ弾性率が高い材料とすることにより、配線郡８を覆うことで配線郡８とガラス基材１との層間にかかる応力を減少させて、配線郡８の剥離を抑制する効果を付与することが可能となる。
また、絶縁性樹脂層７の材料としては、例えば、ドライフィルムや液状レジストが使用可能であり、特に限定するものではない。
配線群８は、第２の無機密着層上に形成されている。
導通ビア９は、絶縁性樹脂層７に形成されており、第２の導電層５と配線群８とを、電気的に接続させる。
また、導通ビア９は、絶縁性樹脂層７に形成したビア孔内に、コンフォーマルめっきやフィルドめっき、導電性ペーストの充填等、導電性物質を充填する加工を行って形成する。
絶縁性樹脂層７にビア孔９を形成する方法は、例えば、絶縁性樹脂層７の材料により選択すれば良く、絶縁性樹脂層７の材料が熱硬化性樹脂であれば、ＣＯ２レーザやＵＶレーザ等を用いた加工により形成可能であり、レーザ加工の後は、レーザ加工で発生したスミアを除去する為にデスミア処理を行えば良い。また、絶縁性樹脂層７の材料が感光性レジストの場合は、フォトリソ法にて形成すれば良い。
以上説明したように、配線回路基板１００は、多層構造の貫通電極付き回路基板である。また、配線回路基板１００は、貫通電極３の小径化や狭ピッチ化およびガラス基材１表面の配線の微細化が可能となる。また、ガラス基材１の両面に形成した配線群８の間で、貫通電極３の集積度が高く、かつ高い導通信頼性を実現することが可能となる。
（半導体装置の構成）
図２は本発明の一実施形態に係る半導体装置２００の断面図である。図２に示すように、配線回路基板１００に半導体素子１１を接続し半導体装置２００を形成することができる。
図２に示すように、半導体装置２００は、配線回路基板１００と、半導体素子１１とを備えている。
配線回路基板１００は、ハンダボールや導通バンプを用いて、図示しないプリント基板に搭載する。
半導体素子１１は、図示しないハンダボールや導通バンプを用いて、配線回路基板１００の片面（図２では、上側の面）に搭載する。
なお、図２に示す半導体素子１１の形状や、半導体素子１１と配線回路基板１００との接続方式は、一例であり、特に限定するものではない。
以上により、半導体装置２００であれば、接続対象である半導体素子１１や配線回路基板１００との間で接続ポイントの多ピンが可能となり、半導体装置２００の小型化が可能である。
また、配線回路基板１００のガラス基材１表面の平滑性を向上し、ガラス基材１表面の段差や凹凸を低減することにより、第２の導電層５からなる配線郡８の線幅や膜厚の均一性を向上させ、高温−低温の温度変化を伴う信頼性試験において剥離破断を回避し、高い接続信頼性を実現することが可能となる。
（配線回路基板の製造方法）
次に、本発明の実施形態に係る配線回路基板１００の製造方法ついて、図３〜６を参照しつつ説明する。図３、４は第１の実施形態に係る配線回路基板の製造方法を示す断面図であり、図５、６は第２の実施形態に係る配線回路基板の製造方法を示す断面図である。
第１の実施形態に係る配線回路基板の製造方法は、ガラス基材１に貫通孔１３を形成する貫通孔形成工程（図３の（ａ））と、ガラス基材１の両表面と貫通孔の内径面とに無機材料からなる第１の無機密着層４を形成する無機密着層形成工程（図３の（ｂ））と、第１の無機密着層４の上に導電性材料からなる第１の導電層２を形成するとともに貫通孔内の隙間に穴埋め樹脂１４を充填して貫通電極３を形成する貫通電極形成工程（図３の（ｃ））と、貫通電極３を残して、ガラス基材１表面に積層した第１の無機密着層４及び第１の導電層２を除去する不要層除去工程（図３の（ｄ））と、ガラス基材１の表面のみを研磨する工程（図３の（ｅ））と、ガラス基材１及び貫通電極３上に第２の無機密着層を形成し、第２の無機密着層の上に第２の導電層５を形成し貫通電極３の上下端を被覆するとともに第１の配線群８を形成する工程（図４の（ｆ））と、第１の配線群８を被覆して絶縁性樹脂層７を形成する絶縁性樹脂層工程（図４の（ｇ））と、絶縁性樹脂層７のうち第１の配線群８の配線上にビア孔９を形成するビア形成工程と、絶縁性樹脂層７上に導電性物質で第２の配線群８及び導通ビア９を形成する配線群・導通ビア形成工程と、絶縁性樹脂層７と配線群８とを所定層数形成する工程（図４の（ｈ））とを含む。
また、第２の実施形態に係る配線回路基板の製造方法は、ガラス基材１に貫通孔１３を形成する貫通孔形成工程（図５の（ａ））と、ガラス基材１の両表面と貫通孔１３の内径面とに無機材料からなる第１の無機密着層４を形成する無機密着層形成工程（図５の（ｂ））と、第１の無機密着層４の上に導電性材料からなる第１の導電層２を形成し貫通孔１３内を導電性材料にて充填して貫通電極３を形成する貫通電極形成工程（図５の（ｃ））と、貫通電極３を残して、ガラス基材１表面に積層した第１の無機密着層４及び第１の導電層２を除去する不要層除去工程（図５の（ｄ））と、ガラス基材１の表面のみを研磨する工程（図５の（ｅ））と、ガラス基材１及び貫通電極３上に第２の無機密着層を形成し、第２の無機密着層の上に第２の導電層５を形成し貫通電極３の上下端を被覆するとともに第１の配線群８を形成する工程（図６の（ｆ））と、第１の配線群８を被覆して絶縁性樹脂層７を形成する絶縁性樹脂層工程（図６の（ｇ））と、絶縁性樹脂層７のうち第１の配線群８の配線上にビア孔９を形成するビア形成工程と、絶縁性樹脂層７上に導電性物質で第２の配線群８及び導通ビア９を形成する配線群・導通ビア形成工程と、絶縁性樹脂層７と配線群８とを所定層数形成する工程（図６の（ｈ））とを含む。
本発明の実施例について、配線回路基板の製造方法と、半導体装置の製造方法とを含めて説明する。
（実施例１）
以下、実施例１について、図１−４を参照しつつ説明する。
ガラス基材１は、厚さ０．３ｍｍ、大きさ２００ｍｍ×２００ｍｍ、の低膨張ガラス（Ｒａ：１００ｎｍ、ＣＴＥ：４ｐｐｍ／℃）を使用した。
はじめに、ガラス基材１への貫通孔１３の形成には、第４光長波のＵＶ−ＹＡＧレーザを使用した。貫通孔１３の内径は、Ｔｏｐ６０μｍΦ、Ｂｏｔｔｏｍ４０μｍΦにて形成した。（図３の（ａ））
次に、第１の無機密着層４として、ガラス基材１の表面と貫通孔１３の内部とにスパッタ成膜にて０．０５μｍ厚のＴｉ膜と、０．２μｍ厚のＣｕ膜を積層して形成した。（図３の（ｂ））
次に、第１の導電層２を、ガラス基材１の表面と貫通孔１３の内部に電解銅めっきにて６μｍの膜厚で形成した。なお、貫通孔１３内はコンフォーマル銅めっき形状にて形成した。
さらに、貫通孔１３のコンフォーマル銅めっきのスルーホールの内部には、酸化ケイ素とエポキシ系の有機樹脂との混合材料からなる穴埋め樹脂１４をスクリーン印刷により充填した。（図３の（ｃ））
次に、ガラス基材１表面の第１の導電層２と、表面に露出した穴埋め樹脂１４とを、酸化ケイ素とアルミナと過酸化水素の混合液からなるポリッシュ液を使用して、第１のＣＭＰにて、ガラス基材１の表面が露出するまで研磨し除去した。このとき、ガラス基材１の表面にドロス２１が、第１の導電層２や穴埋め樹脂１４にはディッシング２３が発生した（図３の（ｄ））。
次に、酸化セリウムを主成分とするポリッシュ液を使用し、第２のＣＭＰにて、ガラス基材１の表面を研磨しガラス基材１の平滑化を行った。（図３の（ｅ））
次に、ガラス基材１の両面に、図示しない第２の無機密着層と、第２の導電層５とを形成し、配線郡８を形成しコア基板１０とした。
配線群８は、第２の無機密着層としてスパッタ成膜にて０．０５μｍ厚のＴｉ膜と、０．２μｍ厚のＣｕ膜を積層形成し、第２の無機密着層をシード層として使用しセミアディティブ法により電解銅めっきを厚さ４μｍ、配線群８のＬＳ値を４μｍにて形成した。（図４の（ｆ））
次に、絶縁性樹脂層７をコア基板１０の両面に積層し、絶縁性樹脂層７に導電ビア９を形成した。絶縁性樹脂層７の材料には、エポキシ系樹脂からなるＡＢＦを使用した。
導通ビア９は、コンフォーマルめっきにて形成した。絶縁性樹脂層７への導通ビア９の形成には、ＵＶ−ＹＡＧレーザを使用し、内径は２０μｍΦにて形成した（図４の（ｇ））。
次に、絶縁性樹脂層７上にさらに配線郡８と新たな絶縁性樹脂層７と導通ビア９とを必要層数積層し、最表面の絶縁性樹脂層７上には感光性のソルダーレジスト１２を積層し、導通パッド部を無電解Ｎｉ／Ｐｔ／Ａｕめっきにて形成し、回路基板１００を形成した（図４の（ｈ））。
実施例１の配線回路基板１００の製造方法としては、貫通孔形成工程と、無機密着層形成工程と、導電層・貫通電極形成工程と、ランド形成工程と、絶縁性樹脂層工程と、ビア形成工程と、配線群・導通ビア形成工程とを含む方法を用いた。
貫通孔形成工程では、図３の（ａ）に示すように、ガラス基材１に対し、ＵＶ−ＹＡＧレーザにて貫通孔１３を形成した。
無機密着層形成工程では、図３の（ｂ）に示すように、ガラス基材１の両面と貫通孔１３内とに対し、スパッタＴｉ膜とスパッタＣｕ膜とを連続して成膜し、第１の無機密着層４を形成した。
導電層・貫通電極形成工程では、図３の（ｃ）に示すように、ガラス基材１の両面と貫通孔１３の内部とに対し、第１の無機密着層４の上に、導電性材料を用いた電解銅めっきからなる第１の導電層２を形成した。電解銅めっきはコンフォーマルめっき構成として、コンフォーマルめっきの内部は、穴埋め樹脂１４を真空印刷にて充填させた後に硬化させた。
ランド形成工程では、図３の（ｄ）から図４の（ｆ）に示すように、第１のＣＭＰとして、ガラス基材１の両面に形成した電解銅めっきと、貫通孔１３から突出した穴埋め樹脂１４とを、ガラス基材１のガラス面をストッパー層としてＣＭＰにて基板１の両面の第１の導電層２を除去するまで研磨した。
そして、第２のＣＭＰとして、ガラス基板１の表面の平滑化研磨をおこなった。
次に、貫通孔１３の穴埋め樹脂１４の上下面の電気的導通性を付与する無機密着層として、コア基板１０の両面に図示しない第２の無機密着層を形成し、セミアディティブ法によりランド６のパタンが開口した感光性レジストパタンを形成し、コア基板１０の表面に電解銅めっきを厚さ４μｍで形成した。さらに、図４の（ｆ）に示すように、感光性レジストを剥離しガラス基材１の表面のランド６以外の第２の無機密着層のＴｉ膜とＣｕ膜とをウエットエッチングした。
絶縁性樹脂層工程及びビア形成工程では、図４の（ｇ）に示すように、コア基板１０の両面に絶縁性樹脂層７をラミネートし、貫通電極３上の絶縁性樹脂層７にＵＶ−ＹＡＧレーザにてビア孔を形成した。ここで、ビア孔の径は、貫通電極３の径よりも小径とした。また、ＵＶ−ＹＡＧレーザ加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
配線群・導通ビア形成工程では、絶縁性樹脂層７の上に、シード層として無電解銅めっきを形成した。さらに、シード層の上へ、図４の（ｈ）に示すように、ネガ形レジストにて配線群８部と導通ビア部９とが開口したレジストパタンを形成し、セミアディティブ法により電解銅めっきを４μｍ厚で形成した後、レジスト及び不要部分のシード層を除去して、配線群８と導通ビア９とを形成した。
また、実施例１の半導体装置２００の製造方法としては、上述した配線回路基板の製造方法で製造された配線回路基板１００に導通パッドを形成する導通パッド形成工程と、導通パッド上に半導体素子１１を固定する半導体素子固定工程を含む方法を用いた。
導通パッド形成工程では、ガラス基材１へ感光性のソルダーレジスト１２を積層して露光及び現像を行い、無電解Ｎｉ／Ｐｔ／Ａｕめっきにて導通パッド部を形成した。
半導体素子固定工程では、ハンダにより、導通パッド上に半導体素子１１を固定した。
なお、実施例１では、片面の配線群８の層数を２層とし、表面の被覆層をソルダーレジスト１２とし、導通パッド表面の表面処理を無電解Ｎｉ／Ｐｔ／Ａｕめっきとしたが、これらの構成は、特に限定するものではない。
（実施例２）
以下、実施例２について、図１、２を参照しつつ、図５、６を用いて説明する。
ガラス基材１は、厚さ０．３ｍｍ、大きさ２００ｍｍ×２００ｍｍ、の低膨張ガラス（Ｒａ：１００ｎｍ、ＣＴＥ：４ｐｐｍ／℃）を使用した。
はじめに、ガラス基材１への貫通孔１３の形成には、第４光長波のＵＶ−ＹＡＧレーザを使用した。貫通孔１３の内径は、Ｔｏｐ１００μｍΦ、Ｂｏｔｔｏｍ８０μｍΦにて形成した。
（図５の（ａ））
次に、第１の無機密着層４として、ガラス基材１の表面と貫通孔１３の内部とにスパッタ成膜にて、０．０５μｍ厚のＮｉ−Ｃｒの合金膜と、０．２μｍ厚のＣｕ膜とを積層して形成した（図５の（ｂ））。
次に、第１の導電層２を、ガラス基材１の表面と貫通孔１３内にフィルドめっき形状にて電解銅めっきにて形成した。第１の導電層２の膜厚は１５μｍであった（図５の（ｃ））。
次に、ガラス基材１表面の第１の導電層２を、酸化ケイ素とアルミナと有機酸の混合液からなるポリッシュ液を使用して、第１のＣＭＰにて、ガラス基材１の表面が露出するまで研磨し除去した。このとき、ガラス基材１の表面にドロス２１が、第１の導電層２にはディッシング２３が発生した（図５の（ｄ））。
次に、酸化セリウムを主成分とするポリッシュ液を使用して、第２のＣＭＰにて、ガラス基材１の表面を研磨しガラス基材１の平滑化を行った（図５の（ｅ））。
次に、ガラス基材１の両面に、図示しない第２の無機密着層と、第２の導電層５とを形成し、配線郡８を形成しコア基板１０とした。
配線群８は、第２の無機密着層としてスパッタ成膜にて０．０５μｍ厚のＮｉ−Ｃｒ膜と、０．２μｍ厚のＣｕ膜を積層形成し、第２の無機密着層をシード層として使用しセミアディティブ法により電解銅めっきを厚さ４μｍ、配線群８のＬＳ値を４μｍにて形成した（図６の（ｆ））。
次に、絶縁性樹脂層７をコア基板１０の両面に積層し、絶縁性樹脂層７に導電ビア９を形成した。絶縁性樹脂層７の材料には、エポキシ系樹脂からなるＡＢＦを使用した。
導通ビア９は、コンフォーマルめっきにて形成した。絶縁性樹脂層７への導通ビア９の形成には、ＵＶ−ＹＡＧレーザを使用し、内径は２０μｍΦにて形成した（図６の（ｇ））。
次に、絶縁性樹脂層７上にさらに配線郡８と新たな絶縁性樹脂層７と導通ビア９とを必要層数積層し、最表面の絶縁性樹脂層７上には感光性のソルダーレジスト１２を積層し、導通パッド部を無電解Ｎｉ／Ａｕめっきにて形成し、回路基板１００を形成した（図６の（ｈ））。
実施例２の配線回路基板１００の製造方法としては、貫通孔形成工程と、無機密着層形成工程と、導電層・貫通電極形成工程と、ランド形成工程と、絶縁性樹脂層工程と、ビア形成工程と、配線群・導通ビア形成工程とを含む方法を用いた。
貫通孔形成工程では、図５の（ａ）に示すように、ガラス基材１に対し、ＵＶ−ＹＡＧレーザにて貫通孔１３を形成した。
無機密着層形成工程では、図５の（ｂ）に示すように、ガラス基材１の両面と貫通孔１３内とに対し、スパッタＮｉ−Ｃｒ膜とスパッタＣｕ膜とを連続して成膜し、第１の無機密着層４を形成した。
導電層・貫通電極形成工程では、図５の（ｃ）に示すように、ガラス基材１の両面と貫通孔１３内とに対し、第１の無機密着層４の上に、導電性材料を用いた電解銅めっきからなる第１の導電層２を形成した。電解銅めっきはフィルドめっき形状とした。
ランド形成工程では、図５の（ｄ）から図６の（ｆ）に示すように、第１のＣＭＰとして、ガラス基材１の両面に形成した電解銅めっきを基板１のガラス面をストッパー層として、ＣＭＰにてガラス基材１の両面の導電層５を除去するまで研磨した。
そして、第２のＣＭＰとして、ガラス基材１の表面の平滑化研磨をおこなった。
次に、貫通孔１３と電気的接続を有する導電層５を形成するための無機密着層として、コア基板１０の両面に図示しない第２の無機密着層を形成し、セミアディティブ法によりランド６のパタンが開口した感光性レジストパタンを形成し、コア基板１０の表面に電解銅めっきを厚さ４μｍで形成した。さらに、図６の（ｆ）に示すように、感光性レジストを剥離しガラス基材１の表面のランド６以外の第２の無機密着層のＮｉ−Ｃｒ膜とＣｕ膜とをウエットエッチングした。
絶縁性樹脂層工程及びビア形成工程では、図６の（ｇ）に示すように、コア基板１０の両面に絶縁性樹脂層７をラミネートし、貫通電極３上の絶縁性樹脂層７にＵＶ−ＹＡＧレーザにてビア孔を形成した。ここで、ビア孔の径は、貫通電極３の径よりも小径とした。また、ＵＶ−ＹＡＧレーザ加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
配線群・導通ビア形成工程では、絶縁性樹脂層７の上に、シード層として無電解銅めっきを形成した。さらに、シード層の上へ、図６の（ｈ）に示すように、ネガ形レジストにて配線群８部と導通ビア部９とが開口したレジストパタンを形成し、セミアディティブ法により電解銅めっきを４μｍ厚で形成した後、レジスト及び不要部分のシード層を除去して、配線群８と導通ビア９とを形成した。
また、実施例２の半導体装置２００の製造方法としては、上述した配線回路基板の製造方法で製造された配線回路基板１００に導通パッドを形成する導通パッド形成工程と、導通パッド上に半導体素子１１を固定する半導体素子固定工程を含む方法を用いた。
導通パッド形成工程では、ガラス基材１へ感光性のソルダーレジスト１２を積層して露光及び現像を行い、無電解Ｎｉ／Ａｕめっきにて導通パッド部を形成した。
半導体素子固定工程では、ハンダにより、導通パッド上に半導体素子１１を固定した。
なお、実施例２では、片面の配線群８の層数を２層とし、表面の被覆層をソルダーレジスト１２とし、導通パッド表面の表面処理を無電解Ｎｉ／Ａｕめっきとしたが、これらの構成は、特に限定するものではない。
（実施例１及び２の評価）
実施例１と実施例２とに係る製造方法により、第２のＣＭＰ後のガラス表面の平滑性Ｒａを１００ｎｍ以下に、ガラス表面のドロス２１やノジュール２２の高さを５μｍ以下に減少することが可能である。
また、第２のＣＭＰ後の貫通孔１３内の貫通電極３のディッシング２３量を５μｍ以下にすることで、その上に形成した導電層５のディッシング量を５μｍ以下に抑えることが可能である。これらの結果、ガラス基材１表面にＬ／Ｓが５μｍ以下の微細な配線郡を有する配線回路基板１００を得ることが可能であることを確認した。
また、配線回路基板１００を使用して形成した半導体装置２００にて、導電層５の線幅や膜厚の均一性を向上させ、高温−低温の温度変化を伴う信頼性試験において剥離破断を回避し、高い接続信頼性を得ることができることを確認した。
ガラス基板の平滑性Ｒａ（算術平均粗さ）は、触針式膜厚計にて測定した。
信頼性試験は、冷熱衝撃試験（ＴＳＴ） ＪＥＤＥＣ、ＪＥＳＤ２２−Ａ１０６Ｂ、Ｃ：１２５℃〜−５５℃、４００サイクルにて、断線の有無で評価した。
表１に実施例１、２と、後ほど記載する比較例１のデータをまとめた。
ＴＳＴ後の断線の表記は、「○」が生存率（断線の発生しなかった配線回路基板１００の割合）６割以上８割未満、「×」が生存率２割以上６割未満である。
実施例１、２の「○」は貫通電極３内の破断に起因するものであり、ガラス基板表面の導電層５の破断に起因するものでは無い。また、比較例の「×」は貫通電極３のガラス表面の近傍、ガラス基板表面にて導電層５の破断、ディッシング２３による貫通孔１３のガラスエッジ部起点の導電層５の破断によるものであった。
また、第２のＣＭＰにより、貫通電極３のディッシング量が低減されるとともに、貫通孔のガラスエッジの立ち上がりがなだらかな曲面状になり導電層５に対し応力集中を低減する効果が得られた。
本評価にてガラス基材１の表面の平滑性を向上させることにより、比較例に比べ配線の信頼性が約２倍に向上することが確認された。
（比較例）
以下、比較例について、図１から図６を参照しつつ、図７、８を用いて説明する。図７、８は比較例に係る配線回路基板１００の製造方法を示す図である。
ガラス基材１は、厚さ０．３ｍｍ、大きさ２００ｍｍ×２００ｍｍ、の低膨張ガラス（Ｒａ：１００ｎｍ、ＣＴＥ：４ｐｐｍ／℃）を使用した。
はじめに、図７の（ａ）に示すように、ガラス基材１への貫通孔１３の形成には、第４光長波のＵＶ−ＹＡＧレーザを使用した。貫通孔１３の内径は、Ｔｏｐ６０μｍΦ、Ｂｏｔｔｏｍ４０μｍΦにて形成した。
次に、図７の（ｂ）に示すように、第１の無機密着層４はとして、ガラス基材１の表面と貫通孔１３の内部とにスパッタ成膜にて０．０５μｍ厚のＴｉ膜と、０．２μｍ厚のＣｕ膜を積層して形成した。
次に、図７の（ｃ）に示すように、第１の導電層２を、ガラス基材１の表面と貫通孔１３の内部に電解銅めっきにて６μｍの膜厚で形成した。なお、貫通孔１３内はコンフォーマル銅めっき形状にて形成した。
さらに、貫通孔１３のコンフォーマル銅めっきのスルーホールの内部には、酸化ケイ素とエポキシ系の有機樹脂との混合材料からなる穴埋め樹脂１４をスクリーン印刷により充填した。
次に、図７の（ｄ）に示すように、ガラス基材１表面の第１の導電層２と、表面に露出した穴埋め樹脂１４とを、第１のＣＭＰにて、ガラス基材１の表面が露出するまで研磨し除去した。このとき、ガラス基材１の表面にドロス２１が、穴埋め樹脂１４にはディッシング２３が発生した。
次に、図８の（ｅ）に示すように、ガラス基材１の両面に、図示しない第２の無機密着層と、第２の導電層５とを形成し、配線郡８を形成しコア基材１０とした。配線群８は、第２の無機密着層としてスパッタ成膜にて０．０５μｍ厚のＴｉ膜と、０．２μｍ厚のＣｕ膜を積層形成し、第２の無機密着層をシード層として使用しセミアディティブ法により電解銅めっきの厚さを４μｍ、配線８群のＬＳ値を４μｍにて形成した。
次に、図８の（ｆ）に示すように、絶縁性樹脂層７をコア基板１０の両面に積層し、絶縁性樹脂層７に導電ビア９を形成した。絶縁性樹脂層７の材料には、エポキシ系樹脂からなるＡＢＦを使用した
導通ビア９は、コンフォーマルめっきにて形成した。絶縁性樹脂層７への導通ビア９の形成には、ＵＶ−ＹＡＧレーザを使用し、内径は２０μｍΦにて形成した。
次に、図８の（ｇ）に示すように、絶縁性樹脂層７上にさらに配線郡８と新たな絶縁性樹脂層７と導通ビア９とを必要層数積層し、最表面の絶縁性樹脂層には感光性のソルダーレジスト１２を形成し、導通パッド部に無電解Ｎｉ／Ｐｔ／Ａｕめっきにて形成し、回路基板を形成した。
また、比較例の半導体装置を製造する方法では、上述した配線回路基板の製造方法で製造された配線回路基板に対し、ハンダにより導通パッド上に半導体素子１１を固定した。
（比較例の評価）
比較例に係る製造方法により、ガラス基材１の表面に導電層５を形成し、絶縁性樹脂層７を積層し配線郡８を積層形成して配線回路基板を作製することが可能であるが、ガラス基材１の表面のドロス２１やノジュール２２及びガラス表面のへこみ２３などの凹凸により、配線回路基板内で配線巾のバラツキが実施例１、２にくらべ約２倍と大きいことを確認した。
また導電層５に注目したＴＳＴ信頼性試験後、貫通孔１３のガラス孔のエッジ部での配線段差やガラス基材１表面の凹凸部で生じた配線巾や厚みのバラツキに起因し、実施例１、２に比べ導通の破断が約２倍大きいことを確認した。
以上説明したように、本発明によれば、充分な信頼性を有する配線回路基板１００及び半導体装置２００を提供することが可能であることを確認した。
本発明は、配線回路基板及び半導体装置に係り、特に、パッケージ基板と半導体素子との間に介在する配線回路基板や、半導体素子を接続するための配線回路基板を備える半導体装置に利用可能である。
１ ガラス基材
２ 第１の導電層
３ 貫通電極
４ 第１の無機密着層
５ 第２の導電層
６ ランド
７ 絶縁性樹脂層
８ 配線群
９ 導通ビア
１０ コア基板
１１ 半導体素子
１２ ソルダーレジスト
１３ 貫通孔
１４ 穴埋め樹脂
２１ ドロス
２２ ノジュール
２３ ディッシング（凹み）
２４ （ガラス）凹み
１００ 配線回路基板
２００ 半導体装置

Claims (13)

  1. 貫通孔を有するガラス基材と、
    前記ガラス基材上に積層され、且つ導通ビアが形成された絶縁性樹脂層と、
    前記絶縁性樹脂層に積層された配線群と、
    前記貫通孔内の内径面に積層された第１の無機密着層と、
    前記第１の無機密着層に積層された第１の導電層により形成される貫通電極と、
    前記貫通電極の上下端と電気的に接続され、前記貫通電極および前記ガラス基材上に形成された第２の導電層とを含み、
    前記ガラス基材の表面粗さＲａが１００ｎｍ以下であり、
    前記第２の導電層の前記貫通電極上のへこみ量が５μｍ以下である、配線回路基板。
  2. 前記第１の導電層の内側が穴埋め樹脂で充填され、前記貫通電極の上下端が前記第２の導電層で被覆された、請求項１に記載した配線回路基板。
  3. 前記第１の無機密着層は前記第１の導電層により内側が充填されている、請求項１に記載した配線回路基板。
  4. 前記ガラス基材及び前記貫通電極上には第２の無機密着層が形成され、前記第２の導電層は前記第２の無機密着層の上に形成され配線群を形成する、請求項１から請求項３のいずれかに記載した配線回路基板。
  5. 前記配線群は熱膨張率が前記第２の導電層の材料より高い絶縁性樹脂層にて被覆されている、請求項１から請求項４のいずれかに記載した配線回路基板。
  6. 前記第１または第２の無機密着層は、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅のいずれかを含む単層または積層の膜である、請求項１から請求項５のいずれかに記載した配線回路基板。
  7. 前記第１または第２の導電層及び貫通電極を形成する導電性材料が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかを含む、請求項１から請求項６のいずれかに記載した配線回路基板。
  8. 前記穴埋め樹脂が、酸化ケイ素、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちのいずれかを含む粉体と、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂のうちいずれかの樹脂材料との混合物である、請求項２に記載した配線回路基板。
  9. 前記絶縁性樹脂層の材料として、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂、酸化ケイ素のいずれかを含む、請求項１から請求項８のいずれかに記載した配線回路基板。
  10. 請求項１から請求項９のいずれかに記載した配線回路基板と、前記配線回路基板に積層された半導体素子とを含む、半導体装置。
  11. ガラス基材に貫通孔を形成する貫通孔形成工程と、
    前記ガラス基材の両表面と前記貫通孔の内径面とに無機材料からなる第１の無機密着層を形成する無機密着層形成工程と、
    前記第１の無機密着層の上に導電性材料からなる第１の導電層を形成するとともに前記貫通孔内の隙間に穴埋め樹脂を充填して貫通電極を形成する貫通電極形成工程と、
    前記貫通電極を残して、前記ガラス基材表面に積層した前記第１の無機密着層及び前記第１の導電層を除去する不要層除去工程と、
    前記ガラス基材の表面のみを研磨する工程と、
    前記ガラス基材及び前記貫通電極上に第２の無機密着層を形成し、前記第２の無機密着層の上に第２の導電層を形成し前記貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、
    前記第１の配線群を被覆して絶縁性樹脂層を形成する絶縁性樹脂層工程と、
    前記絶縁性樹脂層のうち第１の配線群の配線上にビア孔を形成するビア形成工程と、
    前記絶縁性樹脂層上に導電性物質で第２の配線群及び導通ビアを形成する配線群・導通ビア形成工程と、
    前記絶縁性樹脂層と前記配線群とを所定層数形成する工程とを含む配線回路基板の製造方法。
  12. ガラス基材に貫通孔を形成する貫通孔形成工程と、
    前記ガラス基材の両表面と前記貫通孔の内径面とに無機材料からなる第１の無機密着層を形成する無機密着層形成工程と、
    前記第１の無機密着層の上に導電性材料からなる第１の導電層を形成し前記貫通孔内を導電性材料にて充填して貫通電極を形成する貫通電極形成工程と、
    前記貫通電極を残して、前記ガラス基材表面に積層した前記第１の無機密着層及び前記第１の導電層を除去する不要層除去工程と、
    前記ガラス基材の表面のみを研磨する工程と、
    前記ガラス基材及び前記貫通電極上に第２の無機密着層を形成し、前記第２の無機密着層の上に第２の導電層を形成し貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、
    前記第１の配線群を被覆して絶縁性樹脂層を形成する絶縁性樹脂層工程と、
    前記絶縁性樹脂層のうち第１の配線群の配線上にビア孔を形成するビア形成工程と、
    前記絶縁性樹脂層上に導電性物質で第２の配線群及び導通ビアを形成する配線群・導通ビア形成工程と、
    前記絶縁性樹脂層と前記配線群とを所定層数形成する工程とを含む配線回路基板の製造方法。
  13. 請求項１２または請求項１３に記載した配線回路基板の製造方法で製造された配線回路基板に導通パッドを形成する導通パッド形成工程と、
    前記導通パッド上に半導体素子を固定する半導体素子固定工程とを含む、半導体装置の製造方法。
JP2015119668A 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 Active JP6657609B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015119668A JP6657609B2 (ja) 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
TW105117835A TWI708352B (zh) 2015-06-12 2016-06-06 配線電路基板之製造方法及半導體裝置之製造方法
CN201680034249.1A CN107683524A (zh) 2015-06-12 2016-06-07 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法
PCT/JP2016/002736 WO2016199399A1 (ja) 2015-06-12 2016-06-07 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
KR1020187000749A KR102550276B1 (ko) 2015-06-12 2016-06-07 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법
US15/835,637 US10790209B2 (en) 2015-06-12 2017-12-08 Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015119668A JP6657609B2 (ja) 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017005174A true JP2017005174A (ja) 2017-01-05
JP6657609B2 JP6657609B2 (ja) 2020-03-04

Family

ID=57503468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015119668A Active JP6657609B2 (ja) 2015-06-12 2015-06-12 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10790209B2 (ja)
JP (1) JP6657609B2 (ja)
KR (1) KR102550276B1 (ja)
CN (1) CN107683524A (ja)
TW (1) TWI708352B (ja)
WO (1) WO2016199399A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180113050A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지
JP2018174194A (ja) * 2017-03-31 2018-11-08 大日本印刷株式会社 貫通電極基板およびその製造方法
JP2018207104A (ja) * 2017-05-30 2018-12-27 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2019102572A (ja) * 2017-11-30 2019-06-24 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
JP2022522590A (ja) * 2019-03-07 2022-04-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP7400575B2 (ja) 2020-03-23 2023-12-19 大日本印刷株式会社 貫通電極基板
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US10531566B2 (en) * 2017-07-11 2020-01-07 AGC Inc. Glass substrate
JP6806951B2 (ja) * 2018-02-20 2021-01-06 三井金属鉱業株式会社 ガラスキャリア付銅箔及びその製造方法
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
CN112335037A (zh) * 2018-06-08 2021-02-05 凸版印刷株式会社 玻璃装置的制造方法以及玻璃装置
US11171094B2 (en) * 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
CN113261094B (zh) * 2019-03-07 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
US11694959B2 (en) * 2019-07-29 2023-07-04 Intel Corporation Multi-die ultrafine pitch patch architecture and method of making
CN117995806A (zh) * 2022-10-31 2024-05-07 奥特斯奥地利科技与系统技术有限公司 封装件和制造封装件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205356A (ja) * 2007-02-22 2008-09-04 Siix Corp 回路基板及び回路基板への電子部品実装方法
JP2013521663A (ja) * 2010-03-03 2013-06-10 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000246474A (ja) 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
JP2000302488A (ja) 1999-04-23 2000-10-31 Seiko Epson Corp ガラスの微細穴加工方法
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
KR100826068B1 (ko) * 2003-09-09 2008-04-29 호야 가부시키가이샤 양면 배선 글래스 기판의 제조 방법
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2009039827A (ja) 2007-08-09 2009-02-26 Fujitsu Ltd 研磨装置、基板及び電子機器の製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
WO2012040063A1 (en) * 2010-09-23 2012-03-29 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205356A (ja) * 2007-02-22 2008-09-04 Siix Corp 回路基板及び回路基板への電子部品実装方法
JP2013521663A (ja) * 2010-03-03 2013-06-10 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
JP2013222944A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd インターポーザおよびこれを用いた半導体装置
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018174194A (ja) * 2017-03-31 2018-11-08 大日本印刷株式会社 貫通電極基板およびその製造方法
KR20180113050A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
JP2018207104A (ja) * 2017-05-30 2018-12-27 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7110731B2 (ja) 2017-05-30 2022-08-02 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2019102572A (ja) * 2017-11-30 2019-06-24 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US11756846B2 (en) 2017-11-30 2023-09-12 Toppan Printing Co., Ltd. Glass core, multilayer circuit board, and method of manufacturing glass core
JP2022522590A (ja) * 2019-03-07 2022-04-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP7293360B2 (ja) 2019-03-07 2023-06-19 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
JP7400575B2 (ja) 2020-03-23 2023-12-19 大日本印刷株式会社 貫通電極基板

Also Published As

Publication number Publication date
CN107683524A (zh) 2018-02-09
KR20180017117A (ko) 2018-02-20
US20180166354A1 (en) 2018-06-14
JP6657609B2 (ja) 2020-03-04
WO2016199399A1 (ja) 2016-12-15
TW201711153A (zh) 2017-03-16
TWI708352B (zh) 2020-10-21
US10790209B2 (en) 2020-09-29
KR102550276B1 (ko) 2023-06-30

Similar Documents

Publication Publication Date Title
JP6657609B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6747063B2 (ja) ガラス回路基板
JP6672859B2 (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP6840935B2 (ja) 配線回路基板の製造方法
JP6467814B2 (ja) 配線基板の製造方法、並びに半導体装置の製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2018186121A (ja) 半導体パッケージ基板、半導体パッケージ、および半導体装置
JP2017107934A (ja) 回路基板、電子機器、及び回路基板の製造方法
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP5994484B2 (ja) プリント配線板
JP2017228727A (ja) 配線基板及びその製造方法
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP6950795B2 (ja) ガラス回路基板
JP2020053512A (ja) 配線回路基板、半導体装置および配線回路基板の製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017069399A (ja) インターポーザ、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6657609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250