JP2017107934A - 回路基板、電子機器、及び回路基板の製造方法 - Google Patents

Abstract

【課題】 ガラス基材へのクラックの発生を抑制した回路基板を実現する技術を提供することを課題とする。【解決手段】 一括積層プレスされた複数のガラス基材と、前記複数のガラス基材の間に配置される樹脂層と、前記ガラス基材を厚さ方向に貫通する貫通ビアと、を有し、前記貫通ビアは、メッキ層で形成される第１導体部と、導電性ペーストで形成される第２導体部とを有し、前記第１導体部と前記第２導体部は少なくとも前記貫通ビアの高さ方向に２層となる。【選択図】図１

Description

本発明は、回路基板とこれを用いた電子機器、及び回路基板の製造方法に関する。

近年、半導体デバイスを高密度化する方法として、プリント基板の基材にガラス板を用いたガラスインターポーザが開発されている（たとえば、特許文献１及び２参照）。ガラスインターポーザは、ガラス板を厚さ方向に貫く貫通ビアにより表裏を最短で接続する。一般的なガラスインターポーザの製造工程では、ガラス板を貫通するビアホールを形成し、ビアホール内とガラス板の両面にめっき層を形成して、貫通電極と配線を形成する。その後、ガラス板の両面に絶縁層と層間接続用のビア及び配線層を形成し、配線層が所望の数になるまで積層工程を繰り返す。貫通ビアによって、高密度の実装が可能になる。

しかし、従来のガラスインターポーザは、ビルドアップ工法を用いてガラス板上に逐次配線層を形成するため、積層数の増加につれて製造時間が長くなる。また、各層ごとの品質チェックを効率的に行うことが難しく、歩留りが悪くなる。

ビルドアップ多層配線基板のコア基板を貫通するスルーホール内に配置される導電材料を、電解めっき部位と充填導電材料部位で形成する技術が提案されている（たとえば、特許文献３参照）。

一方、塑性変形可能な絶縁材料に配線が形成されたプレート状構造物を複数重ねて加圧することで、短い製造工程で回路基板を作製する方法が知られている（たとえば、特許文献４参照）。この方法では、塑性変形可能な絶縁材料に形成された穴内に、導電性ペーストが充填されている。

特表２０１３−５２１６６３号公報 特開２０１５−７０１８９号公報 特開２００５−３１０９３４号公報 特開２０１５−０２６６８９号公報

ガラスインターポーザを用いた回路基板に、一括積層方法を適用することができれば、効率的に回路基板を製造することができる。しかし、ガラスインターポーザに一括積層方法を適用すると、積層体を上下からプレスする際に貫通ビアに応力がかかり、ガラス基板にクラックが生じるおそれがある。クラックは、特に貫通ビアの導電性材料とガラス材料の界面から生じやすい。

そこで、ガラス基材へのクラックの発生を抑制した回路基板を実現する技術を提供することを課題とする。

第１の態様では、回路基板は、
一括積層プレスされた複数のガラス基材と、
前記複数のガラス基材の間に配置される樹脂層と、
前記ガラス基材を厚さ方向に貫通する貫通ビアと、
を有し、
前記貫通ビアは、メッキ層で形成される第１導体部と、導電性ペーストで形成される第２導体部とを有し、前記第１導体部と前記第２導体部は、少なくとも前記貫通ビアの高さ方向に２層となる。

上記の構成により、ガラス基板へのクラックの発生が抑制された回路基板を実現することができる。

第１実施形態の積層体の構成を示す概略図である。 第１実施形態の回路基板の製造工程図である。 第１実施形態の回路基板の製造工程図である。 第１実施形態の回路基板の製造工程図である。 第２実施形態の回路基板の製造工程図である。 第２実施形態の回路基板の製造工程図である。 第２実施形態の回路基板の製造工程図である。 第１実施形態の単層板を用いた上下対称型回路基板の構成例を示す図である。 第２実施形態の単層板を用いた上下対称型回路基板の構成例を示す図である。 第１実施形態及び第２実施形態の単層板を用いた上下非対称型の回路基板の構成例を示す図である。 実施形態の回路基板を用いた電子機器の例を示す図である。

＜第１実施形態＞
図１は、第１実施形態において、複数の単層板１０を一括積層プレスで重ね合わせた積層体の構成を示す図である。単層板１０にはガラス基材１１が用いられている。ガラス基材１１を厚さ方向に貫通する貫通ビア１９を、少なくとも貫通ビア１９の高さ方向に、メッキ層１３と導電性ペースト１６の２層構造とする。ガラス基材１１の一方の面１１ａに配線層１２が形成され、配線層１２の少なくとも一部は、貫通ビア１９に接続されている。ガラス基材１１の他方の面１１ｂには絶縁性の樹脂層１５が配置されている。単層板１０の状態では、導電性ペースト１６は、ガラス基材１１の他方の面１１ｂ側で、樹脂層１５の表面よりも突出している。

単層板１０を複数重ね、一括積層プレスを行うことで、積層体５０が得られる。積層体５０となった状態では、単層板１０は樹脂層１５によって接着保持され、金属化した導電性ペースト１６が上層の配線層（または接続パッド）１２に対して、金属拡散により融着されている。これにより、貫通ビア１９で層間の電気的な接続をとることができる。

導電性ペースト１６は樹脂成分を含むため、一括積層プレス時の圧力を吸収することができる。また、一括積層プレス時の加温で、導電性ペースト１６が軟化または溶融し、ビア全体にかかる圧力が緩和される。

貫通ビア１９は、メッキ層１３で形成される第１部分と、導電性ペースト１６で形成される第２部分を有する。メッキ層１３の径は、ガラス基材１１の一方の面１１ａから他方の面１１ｂに向かって徐々に減少し、テーパ形状の第１部分が形成される。したがって、ガラス基材１１の一方の面１１ａにおけるメッキ層１３（第１部分）の径は、導電性ペースト１６（第２部分）の径よりも大きい。

貫通ビア１９の高さに対する導電性ペースト１６の高さの比は、１／１０〜５／１０、より好ましくは１／１０〜２／１０である。貫通ビア１９の高さに対する導電性ペースト１６の高さの比が5／10よりも大きくなると、微細な孔内に導電性ペースト１６を隙間なく充填することが困難になる。また、導電性ペースト１６の量が多くなることで、一括積層プレス後の貫通ビア１９の電気抵抗を、メッキ層１３の電気抵抗と同程度に小さくすることが困難になる。貫通ビア１９の高さに対する導電性ペースト１６の高さの比が１／10よりも小さくなると、一括積層プレス時に、導電性ペースト１６による圧力吸収の効果を十分に得ることができない。

図１の積層体５０では、３つの単層板１０ａ、１０ｂ、１０ｃを樹脂層１５により相互に接着し、貫通ビア１９により層間の電気的な接続をとっている。最上層の単層板１０ｃの表面には、銅などの金属膜１８が配置されている。後述するように、金属膜１８を所望の形状に加工して配線または接続パッドを形成することで、回路基板が得られる。

単層板１０の積層数、ガラス基材１１の厚さ、材質、貫通ビア１９の径、ピッチ等は、回路基板の用途に応じて適宜選択される。いずれの場合も、ガラス基材１１を貫通する貫通ビア１９を、少なくとも貫通ビア１９の高さ方向に、メッキ層１３と導電性ペースト１６の２層構造とすることで、ガラス基材１１へのクラックの発生が抑制されている。

図２〜図４は、第１実施形態の回路基板の製造工程を示す図である。図２のステップＳ１０１で、ガラス基材１１を用意する。ガラス基材１１として、無アルカリガラス、ホウケイ酸ガラス（ＢＳＧ：borosilicate glass）、石英ガラス等を用いることができる。ガラス基材１１の厚さは、用途に応じて適宜選択することができ、実施形態では、一例として厚さ１００μｍの無アルカリガラス板を用いる。

ステップＳ１０２で、ガラス基材１１の所定の箇所にスルーホール１４を形成する。スルーホール１４は、ガラス基材１１の厚さ、スルーホール１４の径、ピッチ等に応じて、炭酸ガス（ＣＯ_２）レーザ、紫外線レーザ、エキシマレーザ等を用いたレーザ加工や、ドリル等を用いた機械穿孔などによって、形成することができる。一例として、ガラス基材１１の面１１ａ側から、ＣＯ_２レーザで８０μｍ径のスルーホール１４を、３００μｍピッチで形成する。このとき、ガラス基材１１の反対側の面１１ｂ側でのスルーホール１４の径は、２０μｍ〜６０μｍ程度になる。

ステップＳ１０３で、ガラス基材１１の面１１ｂ側にドライフィルムレジスト２１を貼り、面１１ａの側からフィルメッキを行う。フィルメッキにより、ガラス基材１１の面１１ａ上と、スルーホール１４の内部に、銅（Ｃｕ）などの導電層２６が形成される。フィルメッキは、メッキ成長の抑制剤と促進剤が添加されたメッキ液を用いることで、無電解でスルーホール１４内に優先的に導電材料を析出させる手法である。拡散現象により、抑制剤はガラス基材１１の表面に拡散し、面１１ａ上に吸着しやすい。そのため、面１１ａではメッキの成長が抑制される。一方、スルーホールＩ４の内部では、メッキの成長につれて促進剤の量が増え、メッキの成長速度が上がる。スルーホール１４内に成長した導電層２６の表面位置と、ガラス基材１１の面１１ａ上の導電層２６の表面位置がほぼ揃うまでメッキ成長を続ける。このときの面１１ａ上での導電層２６の厚さが５μｍ程度となるように、メッキ条件は制御されている。

ステップＳ１０４で、導電層２６上にドライフィルムレジスト２３を貼り、露光及び現像によって所定の形状にパターニングする。パターニングされたドライフィルムレジスト２３をマスクとして、ガラス基材１１の面１１ａ上の導電層２６をエッチング加工する。導電層２６のエッチング加工は、ドライエッチングでもよいし、ウェットエッチングでもよい。このエッチング加工により、ガラス基材１１上の配線１２が形成される。また、スルーホール１４内に充填された導電層２６により、ビア２２が形成される。

ステップＳ１０５で、ドライフィルムレジスト２１及び２３を剥離し、ＣＯ_２レーザを用いて、ガラス基材１１の面１１ｂの側から、スルーホールＩ４内に成長したビア２２の一部を除去する。このとき、ガラス基材１１のうち、ビア２２と隣接する部分も一部除去されてもよい。これにより、ガラス基材１１にくぼみ２５が形成され、スルーホール１４内にメッキ層１３が残る。

くぼみ２５は、面１１ｂでの開口径の方が、くぼみ２５の底面の径よりも大きいテーパ状の形状であってもよい。この場合、くぼみ２５の内部の側壁に、メッキ層１３が残っていてもよい。くぼみ２５の形成はＣＯ_２レーザによる加工に限定されず、他のレーザを用いたレーザ加工、ウェットエッチング、サンドブラスト等の方法を用いてもよい。

図３に移り、ステップＳ１０６で、ガラス基材１１の面１１ｂに、樹脂層１５と剥離層２７を配置する。たとえば、ＰＥＴ（Polyethylene Terephthalate）付きの絶縁樹脂フィルムをガラス基材１１にラミネートする。ＰＥＴは剥離層２７として機能する。樹脂層１５としての絶縁樹脂フィルムは、一括積層プレス時に接着層として機能する。樹脂層１５の厚さは、一括積層プレス時に複数の単層板１０を接着保持する機械的強度が得られる厚さである。実施形態では、厚さ５〜２０μｍの熱硬化性の樹脂フィルムを用いる。

ステップＳ１０７で、ＣＯ２レーザを用いて、剥離層２７と樹脂層１５に、くぼみ２５に連通する開口を形成する。これにより、ガラス基材１１、樹脂層１５、及び剥離層２７の積層に、穴２９が形成される。

ステップＳ１０８で、穴２９内に導電性ペースト１６を充填する。導電性ペースト１６として、たとえばスズ（Ｓｎ）、ビスマス（Ｂｉ）、銅（Ｃｕ）、銀（Ａｇ）を主成分とする金属粉末と樹脂の混合材料を用いるが、この例に限定されない。導電性ペースト１６としては、後の一括積層プレス時にかけられる圧力を吸収することができ、一括積層プレス時の温度で溶融できる材料であれば、任意の材料を用いることができる。また、電気抵抗の小さい材料であるのが望ましい。たとえば、スズ（Ｓｎ）、ビスマス（Ｂｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等から、１以上の金属を選択して用いてもよい。実施例の場合、ビスマスを含むことにより、導電性ペースト１６の融点を低くおさえている。また、樹脂の存在により、圧着時に貫通ビアにかかる圧力を吸収する。導電性ペースト１６に含まれるバインダ樹脂として熱可塑性樹脂を用いる場合は、一括積層プレス時の加温で導電性ペースト１６が軟化しやすくなり、圧力吸収効果が大きくなる。剥離層２７は、導電性ペースト１６をスクリーン印刷法により穴２９内に充填する際に、印刷マスクとしての役割を果たす。

ステップＳ１０９で剥離層２７を剥離して、単層板１０が出来上がる。剥離層２７の剥離後は、導電性ペースト１６は樹脂層１５の表面よりも突出している。

ステップＳ１１０で、位置合わせ用のアライナーを用いて、複数の単層板１０を積層する。この例では、単層板１０ａ、１０ｂ、１０ｃの三層を積層し、最上層に銅箔等の金属膜１８を配置する。

ステップＳ１１１で、積層した単層板１０ａ、１０ｂ、１０ｃ及び金属膜１８を、真空熱プレス機を用いて、２００℃、２０Ｋｇ／ｃｍ^２、９０分のプレスを行う。真空熱プレスにより、導電性ペースト１６は溶融し、かつ貫通ビア１９の軸方向に圧縮される。導電性ペースト１６はメッキ層１３に対して密着し、かつ上層の配線（または接続パッド）１２に融着する。樹脂層１５は加温により硬化して単層板１０ａ、１０ｂ、１０ｃを接合保持する。これにより、積層体５０が作製される。

ステップＳ１１２で、金属膜１８上に所定の開口パターンを有するマスク（不図示）を形成し、金属膜１８をエッチングして、最上層の配線（または接続パッド）２８を形成する。これにより、多層の回路基板１が完成する。

第１実施形態の製造方法によると、一括積層プレス時に貫通ビア１９に係る応力を、ガラス基材１１の表面ではなく、導電性ペースト１６とメッキ層１３とで受けることができる。導電性ペースト１６で応力を吸収することで、ガラス基材１１にかかる応力を軽減することができる。また、導電性ペースト１６の軟化溶融により、貫通ビア１９自体にかかる圧力を緩和することができる。これにより、ガラス基材１１へのクラックの発生を抑制することができる。
＜第２実施形態＞
図５〜図７は、第２実施形態の回路基板の製造工程を示す。第１実施形態では、スルーホール１４を充填するビア２２の一部をレーザ除去してくぼみ２５を形成した後で、剥離層２７と樹脂層１５のラミネートに再度レーザ処理を施して穴２９を形成した。

第２実施形態では、一度のレーザ処理で、メッキ層１３の径よりも小さい径の導電性ペースト充填用の穴を形成する。

第１実施形態の工程のうち、Ｓ１０４の配線（または接続パッド）１２のパターン形成までの工程は同じである。すなわち、ガラス基材１１へスルーホール１４を形成し（Ｓ１０１、Ｓ１０２）、フィルメッキにより導電層２６を形成（Ｓ１０３）した後、ガラス基材１１の面１１ａ側で、導電層２６をパターニングする。これにより、配線（または接続パッド）１２と、ビア２２が形成される（Ｓ１０４）。

Ｓ１０４の後に、ステップＳ２０６で、ドライフィルムレジスト２１、２３を剥離し、ガラス基材１１の面１１ｂに、剥離層２７と絶縁性の樹脂層１５をラミネートする。第１実施形態と異なり、ビア２２にくぼみは形成されていない。

ステップＳ２０７で、たとえばＣＯ_２レーザにより、剥離層２７、樹脂層１５及びビア２２の一部に穴３１を形成する。スルーホール内には、メッキ層３３が残る。樹脂層１５とガラス基材１１の面１１ｂの界面で、穴３１の径は、ビア２２の最上面の径よりも小さい。すなわち、スルーホール内にメッキ層３３の外周部を残した状態で、穴３１が形成される。メッキ層３３の外周部の高さはガラス基材１１の面１１ｂの高さと同じである。穴３１の深さは、ガラス基材１１の厚さ、すなわちビア２２の高さの１／１０〜５／１０、より好ましくは１／１０〜２／１０である。

ステップＳ２０８で、スクリーン印刷法により、穴３１内に導電性ペースト３６を充填する。導電性ペースト３６の組成は、第１実施形態の導電性ペースト１６と同じであってもよいし、異なっていてもよい。第１実施形態と同様に、導電性ペースト３６は、一括積層プレスの温度で溶融し、かつ圧力を吸収できる材料を用いる。剥離層２７は印刷マスクとして機能し、剥離層２７の表面位置まで導電性ペースト３６が充填される。

図６に移り、ステップＳ２０９で剥離層２７を剥離する。これにより、ガラス基材１１を貫通する貫通ビア３９を有する単層板２０が作製される。貫通ビア３９は、メッキ層３３で形成される第１部分と、導電性ペースト３６で形成される第２部分の２層構造となっている。第２実施形態では、貫通ビア３９の高さ方向で２層となるとともに、径方向でも一部２層構造となっている。ガラス基材１１と樹脂層１５の界面において、導電性ペースト３６の外周は、メッキ層３３の外周の内側に貫通ビア３９の径よりも小さい。単層板２０の状態では、貫通ビア３９の導電性ペースト３６は、樹脂層１５の表面よりも突出している。また、
ステップＳ２１０で、位置合わせ用のアライナーを用いて、複数の単層板２０を積層する。この例では、単層板２０ａ、２０ｂ、２０ｃの三層を積層し、最上層に銅箔等の金属膜３８を配置する。

図７に移り、ステップＳ２１１で、積層した単層板２０ａ、２０ｂ、２０ｃ及び金属膜３８を、真空熱プレス機を用いて一括積層プレスする。真空熱プレスの条件は、第１実施形態と同様に、２００℃、２０Ｋｇ／ｃｍ^２、９０分とする。真空熱プレスにより、導電性ペースト３６は溶融し、かつ貫通ビア３９の軸方向に圧縮されて、上層の配線（または接続パッド）１２に溶着する。樹脂層１５は加温により硬化して単層板２０ａ、２０ｂ、２０ｃを接合する。これにより、積層体６０が作製される。プレス後の状態でも、ガラス基材１１と樹脂層１５の界面で、導電性ペースト３６の径は貫通ビア３９の径よりも小さく、径方向で二重構造となっている。

ステップＳ２１２で、金属膜３８上に所定の開口パターンを有するマスク（不図示）を形成し、金属膜３８をエッチングすることで、最上層の配線（または接続パッド）４８を形成する。これにより、多層の回路基板２が完成する。

第２実施形態の製造方法によると、レーザ処理が一回で済む。また、貫通ビア３９の表面領域が、導電性ペースト３６よりも電気抵抗の小さいメッキ層３３で形成されているので、伝送損失を抑制することができる。第１実施形態と同様に、一括積層プレス時に貫通ビア３９に係る応力を、ガラス基材１１の表面ではなく、導電性ペースト３６とメッキ層３３とで受けることができる。導電性ペースト３６で応力を吸収することで、ガラス基材１１にかかる応力を低減し、ガラス基材１１の割れを防止することができる。また、導電性ペースト３６の溶融により、貫通ビア３９にかかる圧力を緩和することができる。

なお、第２実施形態の例では、ガラス基材１１の面１１ｂと樹脂層１５の界面で、導電性ペースト３６とメッキ層３３は二重の同心円を形成しているが、必ずしも同心円に配置されなくてもよい。面１１ｂと樹脂層１５の界面で、導電性ペースト３６の外周とメッキ層３３の外周の一部が接していてもよい。

図８は、第１実施形態の単層板１０を用いた上下対称型の回路基板３を示す。「上下対称」とは、回路基板３の積層方向に対称であることを意味する。

図８（Ａ）の積層段階では、積層方向の中央に位置する配線板３０の両面に、単層板１０ａと１０ｂを上下対称に配置する。配線板３０は、配線板３０の厚さ方向に貫通する貫通ビア５１を有し、両面に配線パターン５２ａ、５２ｂを有する。配線板３０は、ガラス−エポキシプリプレグ、シリコン、ガラス、樹脂等、任意の絶縁基板で形成される。配線板３０をガラス基材を用いて形成する場合は、貫通ビア５１の一部に導電性ペーストを用いてもよい
図８（Ａ）では、図示の便宜上、配線板３０の底面側と上面側に単層板１０ａと１０ｂを一層づつ配置しているが、各面に１以上の単層板１０を配置して、最下層と最上層の表面に、銅箔等の金属膜を配置してもよい。

図８（Ｂ）で、真空熱プレスにより、複数の層を一括して接合する。単層板１０ａ、１０ｂの貫通ビア１９のうち、配線板３０の貫通ビア５１に対して押圧される部分が導電性ペースト１６で形成されているので、圧力を吸収してガラス基材１１（図１参照）へのクラックの発生が抑制される。回路基板３の最上層と最下層の配線(接続パッドを含む)１２に、はんだバンプ等の電極を配置してもよい。回路基板３をインタポーザとして用いる場合は、回路基板３を別の基板に対してに対してフリップチップ接合することができる。

図９は、第２実施形態の単層板２０を用いた上下対称型の回路基板４を示す。「上下対称」とは、回路基板４の積層方向に対称であることを意味する。

図９（Ａ）の積層段階では、積層方向の中央に位置する配線板３０の両面に、単層板２０ａと２０ｂを上下対称に配置する。図８と同様に、配線板３０には、貫通ビア５１及び配線パターン５２ａ、５２ｂがあらかじめ形成されている。図９（Ａ）では、図示の便宜上、配線板３０の底面側と上面側に単層板２０ａと２０ｂを一層づつ配置しているが、それぞれの面に２以上の単層板２０を配置して、最下層及び最上層の表面に、銅箔等の金属膜を配置する。

図９（Ｂ）で、真空熱プレスにより、複数の層を一括して接合する。単層板２０ａ、２０ｂの貫通ビア３９のうち、配線板３０の貫通ビア５１に対して押圧される部分が導電性ペースト３６で形成されているので、圧力を吸収してガラス基材１１（図１参照）へのクラック発生を防止することができる。回路基板４の最上層と最下層の配線(接続パッドを含む)１２に、はんだバンプ等の電極を配置してもよい。回路基板４をインタポーザとして用いる場合は、回路基板３を別の基板に対してフリップチップ接合することができる。

図１０は、上下非対称の回路基板の例を示す。図１０（Ａ）は、第１実施形態の単層板１０を複数、同じ方向に重ねて配置した回路基板１である。図１０（Ｂ）は、第２実施形態の単層板２０を、同じ方向に重ねて配置した回路基板２である。回路基板１と回路基板２は、導電性ペーストを含む２層構造の貫通ビア１９、３９をそれぞれ有しているので、一括積層プレス時に貫通ビア１９、３９にかかる応力を緩和して、ガラス基材１１へのクラック発生が抑制されている。

図１０（Ｂ）の貫通ビア３９は、図１０（Ａ）の貫通ビア１９と比較して、貫通ビア３９の高さ方向で２層構造となるとともに、径方向にも２層となっており、伝送損失を小さくできる構成となっている。

図１１は、実施形態の回路基板を用いた電子機器１００の構成例を、従来構造と比較して示す。図１１（Ａ）で、実施形態の電子機器１００は、回路基板３Ａと、回路基板３Ａ上に搭載される回路基板３Ｂと、回路基板３Ｂ上に実装される電子部品４０を有する。回路基板３Ａと回路基板３Ｂは、この例では、第１実施形態の単層板１０を用いた上下対称構造の基板であるが、図９（Ｂ）のように、第２実施形態の単層板２０を用いた上下対称の回路基板４を用いてもよいし、図１０（Ａ）や図１０（Ｂ）のように上下非対称の回路基板１または２を用いてもよい。

図１１（Ａ）では、たとえば回路基板３Ａはパッケージ基板であり、回路基板３Ｂはインタポーザ基板である。電子部品４０は、ファインピッチのマイクロバンプ４１により、回路基板３Ｂにフリップチップ接続されている。回路基板３Ｂは、はんだバンプ等のバンプ電極８１により、回路基板３Ａに電気的に接続されている。回路基板３Ｂの底面側のバンプ電極８１は、Ｃ４（Controlled Collapse Chip Connection）バンプと呼ばれることもある。バンプ電極８１は、貫通ビア１９とマイクロバンプ４１によって、電子部品４０と電気的に接続されている。電子部品４０をインタポーザ（回路基板３Ｂ）を介してパッケージ基板（回路基板３Ａ）に接続することで、配線密度を高くして狭ピッチの多ピン構成に対応することができる。

図１１（Ａ）の例では、マイクロバンプ４１のピッチは４０μｍ〜１００μｍ、バンプ電極８１のピッチは１５０μｍ〜１８０μｍである。回路基板３Ａ及び３Ｂでは、貫通ビア１９または３９を有するガラス基材１１を複数層、一括積層プレスにより積層されているので、製造時間が短縮される。また、貫通ビア１９または３９で表裏の導通をとっているので、配線効率と配線密度が高められ、電子機器１００を高密度化することができる。貫通ビアによりガラス基材へのクラック発生が抑制され、電子機器１００の信頼性が向上する。さらに、各層の電気特性は単層板１０または２０ごとにチェック可能なので、層数が増えても歩留りの低下を防止することができる。ガラス基材１１を用いているので、光デバイスを含む光電子機器への適用にも適している。特に、単層板２０の貫通ビア３９の構成を用いる場合は、高周波信号の伝送損失を抑制することができるので、高速通信のモジュールへの適用が期待できる。

インタポーザを介在させずに回路基板３Ｂをパッケージ基板として用いてもよい。この場合は、マイクロバンプ４１のピッチで、電子部品４０をパッケージ基板に実装することができる。

これに対し、図１１（Ｂ）の従来構造では、ＬＳＩ（Large Scaled Integrated）パッケージなどの電子部品７０が、バンプ電極８１によりパッケージ基板７２にフリップチップ接合されている。パッケージ基板７２は、ガラス−エポキシプリプレグ等を用い、ビルドアップ法等により絶縁層と配線が繰り返し形成されている。パッケージ基板７２は、バンプ電極６１によりプリント配線基板７１に接続される。

図１１（Ｂ）の例では、電子部品７０をパッケージ基板７２に接続するバンプ電極８１のピッチは、１５０μｍ〜１８０μｍ、パッケージ基板７２をプリント配線基板７１に接続するバンプ電極６１のピッチは８００μｍ〜１０００μｍである。

図１１（Ａ）と図１１（Ｂ）を比較すると、１ライン当たりで４倍程度、配線密度を高めることができる。単位面積あたりでは、１０倍以上の高密度化が実現される。逆に言うと、実装面積を１／１０以下に低減することができる。高密度化されても、各回路基板３Ａ、３Ｂの貫通ビア１９，３９の構成により、クラックの発生が抑制され、製品の信頼性が維持される。

以上の説明に対し、以下の付記を提示する。
（付記１）
一括積層プレスされた複数のガラス基材と、
前記複数のガラス基材の間に配置される樹脂層と、
前記ガラス基材を厚さ方向に貫通する貫通ビアと、
を有し、
前記貫通ビアは、メッキ層で形成される第１導体部と、導電性ペーストで形成される第２導体部とを有し、前記第１導体部と前記第２導体部は、前記貫通ビアの高さ方向に２層であることを特徴とする回路基板。
（付記２）
前記ガラス基材は積層方向に底面と上面を有し、
前記上面と前記樹脂層の界面で、前記第２導体部は前記第１導体部の内側に位置することを特徴とする付記１に記載の回路基板。
（付記３）
前記上面と前記樹脂層の界面で、前記第２導体部と前記第２導体部は同心円状に配置されることを特徴とする付記２に記載の回路基板。
（付記４）
前記第２導体部の高さは、前記貫通ビアの高さの１／１０〜５／１０であることを特徴とする付記１〜３のいずれかに記載の回路基板。
（付記５）
付記１〜４のいずれかに記載の回路基板と、
前記回路基板に実装される電子部品と、
を有する電子機器。
（付記６）
ガラス基材に、前記ガラス基材を厚さ方向に貫通するスルーホールを形成し、
前記スルーホール内の前記ガラス基材の第１の面の側からメッキ層を形成し、
前記スルーホール内の前記第１の面と反対側の第２の面の側から導電性ペーストを充填して貫通ビアを有する単層板を作製し、
前記単層板を複数積層して一括積層プレスで接合する
ことを特徴とする回路基板の製造方法。
（付記７）
前記スルーホール内を埋める前記メッキ層の一部を、前記第２の面の側から除去して空間を形成し、
前記ガラス基材の前記第２の面に樹脂層を配置し、
前記樹脂層に前記空間に連通する穴を形成し、
前記空間及び前記穴内に前記導電性ペーストを充填することを特徴とする付記６に記載の回路基板の製造方法。
（付記８）
前記ガラス基材の前記第２の面に樹脂層を配置し、
前記樹脂層を貫通し前記スルーホール内の前記メッキ層の一部を除去する穴を形成し、
前記穴内に前記導電性ペーストを充填することを特徴とする付記６に記載の回路基板の製造方法。
（付記９）
前記第２の面と前記樹脂層の界面で、前記穴を前記メッキ層の径の内側に形成することを特徴とする付記８に記載の回路基板の製造方法。
（付記１０）
前記穴を、前記メッキ層と同心円状に形成することを特徴とする付記９に記載の回路基板の製造方法。
（付記１１）
前記樹脂層には剥離層が設けられており、
前記導電性ペーストの充填後に前記剥離層を剥離して、前記導電性ペーストを前記樹脂層よりも突出させることを特徴とする付記７〜１０のいずれかに記載の回路基板の製造方法。

１、２、３、３Ａ、３Ｂ、４ 回路基板
１０、１０ａ〜１０ｃ、２０、２０ａ〜２０ｃ 単層板
１１ ガラス基材
１３、３３ メッキ層
１５ 樹脂層
１６、３６ 導電性ペースト
１９、３９ 貫通ビア
２７ 剥離層
４０ 電子部品
５０、６０ 積層体
１００ 電子機器

Claims (8)

1. 一括積層プレスされた複数のガラス基材と、
   前記複数のガラス基材の間に配置される樹脂層と、
   前記ガラス基材を厚さ方向に貫通する貫通ビアと、
   を有し、
   前記貫通ビアは、メッキ層で形成される第１導体部と、導電性ペーストで形成される第２導体部とを有し、前記第１導体部と前記第２導体部は、少なくとも前記貫通ビアの高さ方向に２層となることを特徴とする回路基板。
2. 前記ガラス基材は積層方向に底面と上面を有し、
   前記上面と前記樹脂層の界面で、前記第２導体部は前記第１導体部の内側に位置することを特徴とする請求項１に記載の回路基板。
3. 前記第２導体部の高さは、前記貫通ビアの高さの１／１０〜５／１０であることを特徴とする請求項１または２に記載の回路基板。
4. 請求項１〜３のいずれか１項に記載の回路基板と、
   前記回路基板に実装される電子部品と、
   を有する電子機器。
5. ガラス基材に、前記ガラス基材を厚さ方向に貫通するスルーホールを形成し、
   前記スルーホール内の前記ガラス基材の第１の面の側からメッキ層を形成し、
   前記スルーホール内の前記第１の面と反対側の第２の面の側から導電性ペーストを充填して貫通ビアを有する単層板を作製し、
   前記単層板を複数積層して一括積層プレスで接合する
   ことを特徴とする回路基板の製造方法。
6. 前記スルーホール内を埋める前記メッキ層の一部を、前記第２の面の側から除去して空間を形成し、
   前記ガラス基材の前記第２の面に樹脂層を配置し、
   前記樹脂層に前記空間に連通する穴を形成し、
   前記空間及び前記穴内に前記導電性ペーストを充填することを特徴とする請求項５に記載の回路基板の製造方法。
7. 前記ガラス基材の前記第２の面に樹脂層を配置し、
   前記樹脂層を貫通し前記スルーホール内の前記メッキ層の一部を除去する穴を形成し、
   前記穴内に前記導電性ペーストを充填することを特徴とする請求項５に記載の回路基板の製造方法。
8. 前記第２の面と前記樹脂層の界面で、前記穴を前記メッキ層の径の内側に形成することを特徴とする請求項７に記載の回路基板の製造方法。

Images