JPWO2020027022A1 - 印刷配線板及び印刷配線板の製造方法 - Google Patents
印刷配線板及び印刷配線板の製造方法 Download PDFInfo
- Publication number
- JPWO2020027022A1 JPWO2020027022A1 JP2020533519A JP2020533519A JPWO2020027022A1 JP WO2020027022 A1 JPWO2020027022 A1 JP WO2020027022A1 JP 2020533519 A JP2020533519 A JP 2020533519A JP 2020533519 A JP2020533519 A JP 2020533519A JP WO2020027022 A1 JPWO2020027022 A1 JP WO2020027022A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- insulating layer
- filling
- filling portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 25
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 12
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- -1 polytetrafluoroethylene Polymers 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 95
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 27
- 239000011889 copper foil Substances 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000003754 machining Methods 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/034—Organic insulating material consisting of one material containing halogen
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
フィルドビアを有する印刷配線板の製造方法としては、例えば特許文献1が提案されている。
その具体的な内容は、以下である。
まず、仮基板の表面に樹脂層を分離可能に形成する。次に、レーザ加工により樹脂層にビア下穴を形成する。次に、ビア下穴内にスミア(樹脂残渣)を残した状態で樹脂層表面及びビア下穴内面にシード層を形成する。次に、電解めっきによりビア下穴内に配線層を形成する。次に、樹脂層を仮基板から分離し、樹脂層の仮基板と接していた面に露出するスミアを除去する。
平板状で厚さ方向に貫通する孔を有する絶縁層を備えた基板と、導電性材料で前記孔の中を充填するビアと、を備えた印刷配線板である。
前記ビアは、少なくとも前記孔の中の中心部を前記導電性材料で充填する第一充填部と、前記孔の中の前記第一充填部によって充填されていない領域を前記導電性材料で充填する第二充填部と、を有している。
前記第二充填部と前記第一充填部との間に存在する界面、又は前記第二充填部及び前記絶縁層と前記第一充填部との間に存在する界面は、前記絶縁層の厚さ方向一端にある第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状である。
平板状に形成された絶縁層を備えた銅張積層板を用いた印刷配線板の製造方法である。
この方法は、穴形成工程と、第一充填工程と、底壁除去工程と、第二充填工程と、を有する。
穴形成工程では、前記絶縁層の厚さ方向一端にある第一面において、前記第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状の有底の穴を形成する。
第一充填工程では、前記穴を導電性材料で充填し第一充填部を形成する。
底壁除去工程では、前記第二面側において、少なくとも前記穴の底壁を除去して前記導電性材料を露出させる。
第二充填工程では、前記底壁が除去された後にできる空間に導電性材料を充填することによりビアを形成する。
こうした通信用の印刷配線板においては、電波の高周波数化に伴う伝送損失の増大を抑えるため、アンテナ基板の絶縁層をポリテトラフルオロエチレン(polytetrafluoroethylene、以下、PTFEと称する)等の、誘電率が低い材料で構成するケースが増えてきている。
また、通信用の印刷配線板を製造する際には、他の用途の印刷配線板に比べて、径が大きいビア又は絶縁層深くまで達するビアが形成されることが多い。
一般的なデスミア処理は、過マンガン酸水溶液を用いたウェットプロセスが主流である。しかし、上述したアンテナ基板の絶縁層として用いられるPTFEは、吸水率が高いという特性がある。このため、PTFEで構成された絶縁層に、過マンガン酸水溶液を用いたデスミア処理を施すと、絶縁層が過マンガン酸水溶液に含有する水を吸収し、印刷配線板の製造中又は完成後に絶縁層が膨張してしまうことがある。
つまり、従来の印刷配線板の製造方法は、デスミア処理を施そうとする絶縁層の材料によっては用いることが困難となる場合がある。
しかし、実際には、レーザを強くし過ぎると、スミアの除去だけにとどまらず、レーザによってスミアの更に奥に存在する銅箔が損傷してしまうことがあるため、この方法は現実的ではない。
しかし、上述した通信用の印刷配線板に多く見られる従来よりも深いビア下穴の場合、ソフトエッチング液がビア下穴の奥まで入りにくく、スミアを十分に除去し切れない場合がある。
しかし、上述した通信用の印刷配線板に多く見られる従来よりも径が大きいビア下穴の場合、ビア下穴の充填が完了しないうちに絶縁層の表層にめっきの析出が始まり、ビア下穴内の充填が不十分となってしまう場合がある。
つまり、従来の印刷配線板の製造方法は、形成しようとするビアの径の大きさ又は深さによっては用いることが困難となる場合がある。
以下、図面を参照して、本開示の実施の形態について詳細に説明する。
まず、本実施形態に係る印刷配線板の構成について説明する。図1は、本実施形態に係る印刷配線板100の断面図である。
この第一基板1は、第一絶縁層11と、第一配線12と、第二配線13と、を備えている。
なお、第一絶縁層11を構成する材料には、PTFE以外の他のフッ素樹脂を用いることもできるし、フッ素樹脂以外の樹脂を用いることも可能である。
以下、第一絶縁層11の厚さ方向一端にある面(図1における下側の面)を第一面11aと称する。また、第一絶縁層11における第一面11aの裏面となる面(図1における上側の面)を第二面11bと称する。
ビア下穴11c(孔)は、第一絶縁層11を、当該第一絶縁層11の厚さ方向に貫通している。
第一面11a又は第二面11bと直交する方向から見たビア下穴11cは円形である。
また、本実施形態におけるビア下穴11cは、第一面11a側の径daと第二面11b側の径dbとが等しい。
また、本実施形態におけるビア下穴11cの内面は、第一面11a又は第二面11bと直交している。
なお、ビア下穴11cは、第一面11a側の径daが第二面11b側の径dbより小さくてもよいし、第一面11a側の径daが第二面11b側の径dbよりも大きくてもよい。このような場合(他の実施形態)については後述する。
第二配線13は、第一絶縁層11の第二面11bに導電性材料(例えば銅)で形成されている。
本実施形態に係る第一配線12及び第二配線13のうちの少なくともいずれかの配線は、電波を送受信するためのアンテナとして機能する形状である。
そして、ビア2は、第一基板1の第一,第二配線12,13と後述する第二基板3とを導通させている。
このビア2は、第一充填部21と、第二充填部22と、を有している。
また、本実施形態に係るビア2は、第一ランド部23と、第二ランド部24と、を有している。
本実施形態に係る第一充填部21は、ビア下穴11cの中を充填するだけでなく、その一部が第一面11aよりもビア下穴11cの外側へ出ている。
本実施形態に係る第二充填部22は、ビア下穴11cの中を充填するだけでなく、その一部が第二面11bよりもビア下穴11cの外側へ出ている。
また、第一ランド部23は、第一基板1の第一配線12と導通している。
第二ランド部24は、導電性材料(例えば銅)で、第二面11bにおけるビア下穴11cの周囲に、第二充填部22と一体である。
また、第二ランド部24は、第一基板1の第二配線13と導通している。
この界面Iは、錐体面Iaと、上底面Ibを有している。
錐体面Iaは、第一面11aから第二面11bへ向かうに従って細くなるよう、第一面11aに対して所定角度θa傾斜している。
上底面Ibは、第二面11bと平行かつ第二面11bよりも第一面11a側へ所定距離d離れている。
界面Iは、このような錐体面Iaと、上底面Ibと、を有した円錐台状である。
第二面11bと上底面Ibとの距離dは、第一絶縁層11の厚さの半分を超えない長さである。
この第二基板3は、第二絶縁層31と、第三配線32と、を備えている。
第二絶縁層31及び絶縁層4は、絶縁材料(例えばガラス織布及びエポキシ樹脂)で平板状である。
第三配線32は、第二絶縁層31の表面に導電性材料(例えば銅)で形成されている。
なお、図1には、第二基板3として、1層の第二絶縁層31の両面に第三配線32がそれぞれ積層された2層基板を例示した。さらに、第二基板3は、複数の第二絶縁層31と第三配線32とが交互に積層された多層基板であってもよい。
次に、上記印刷配線板100の製造方法について説明する。図2A、図2B、図2C、図2Dは印刷配線板100を製造する際の前半の工程を表す断面図である。図3A、図3B、図3C、図3D、図3E,図3Fは印刷配線板100を製造する際の後半の工程を表す断面図である。
銅張積層板1Aとしては、例えば図2Aに示すように、絶縁層11Aと、絶縁層11Aの厚さ方向一端にある第一面11a全体に形成された第一銅箔層12Aと、絶縁層11Aにおける第一面11aの裏面となる第二面11b全体に形成された第二銅箔層13Aと、を備えたものを用いる。
ビア下穴11dの形成は、例えばレーザ加工により行う。
ビア下穴11dの形成には、様々な方法を用いることができる。
その一つとして、例えば、第一銅箔層12Aにおけるビア2を形成しようとする箇所に、サブトラクティブ法のエッチング等で第一開口12aを形成し、絶縁層11Aにおける第一開口12aから露出する部位にレーザ加工を行う方法がある。また、第一銅箔層12Aにおけるビア2を形成しようとする箇所に、事前に第一開口12aを形成することなく直接レーザ加工を行う方法もある。
また、レーザ加工を行う際、ビア下穴11dの形状が、のちに形成される第一充填部21の形状となるように、レーザの照射を調節する。
具体的には、ビア下孔1dの形状が、第一面11aにおける第一開口12aの縁から第二面11bへ向かうに従って細くなるよう所定角度θa傾斜する錐体面11eと、第二面11bと平行かつ第二面11bよりも第一面11a側へ所定距離d離れて位置する上底面11fと、を有する円錐台状となるようにする。
この段階における底壁1aは、第二銅箔層13Aと、第二銅箔層13Aの表面に残留したスミアSと、が含まれる。
形成するビア下穴11dの深さによっては、底壁1aに、レーザで削られずに薄く残った絶縁層11AがスミアSとなる。
すなわち、穴形成工程では、形成したビア下穴11dの内面にスミアSを残してもよい。
また、ビア下穴11dの内面にソフトエッチングを施して、デスミア処理で除去し切れなかったスミアSを洗い流してもよい。
ただし、形成したビア下穴11dの形状によっては、ソフトエッチングの効果が十分に得られず、この段階ではスミアSが除去し切れない場合がある。
このビア下穴11d及び第一開口12aに充填された導電性材料は、ビア2の第一充填部21となる。
第一配線12の形成は、ビア下穴11dを充填した後にサブトラクティブ法を用いて行ってもよいし、MSAP(Modified Semi Additive Process)を用いてビア下穴11dの充填と並行して行ってもよい。
第一配線12が形成されると、図2Dに示したように、第一銅箔層12Aからビア2の第一ランド部23が形成される。
積層後、銅張積層板1Aの絶縁層11Aは、第一絶縁層11となる。
また、プリプレグ4pは、硬化後、第二基板3に隣接する第一基板1側の絶縁層4となる。
第二開口13aの形成は、例えばサブトラクティブ法でエッチングする。
本実施形態においては、第二開口13aの径dbが、ビア下穴11dの上底面11fの径dfよりも大きい。このため、ビア下穴11dの底壁1aに加え、第一絶縁層11におけるビア下穴11dの錐体面11eを形成する部位である側壁11hも、第二開口13aの縁を通り第二面11bと直交する面で切り取られて除去される。
底壁1a及び側壁11hの除去は、例えばレーザ加工により行う。
底壁1a及び側壁11hが除去されると、図3Dに示すように、第一充填部21の上底面21b、及び第一充填部21の錐体面21a全体が露出する。
そして、ビア下穴11cの内面にデスミア処理を施すことにより、底壁1a及び側壁11hを除去した後にビア下穴11c内面及び第一充填部21表面に残ったスミアSを除去する。
ここで行うデスミア処理にも、O2プラズマ処理する等、ドライ方式の方法を用いる。
また、ビア下穴11cの内面にソフトエッチングを施すことにより、デスミア処理で除去し切れなかったスミアSを洗い流す。
これにより、スミアSを含むビア下穴11dの底壁1aを形成していたものが完全に除去される。
この空間に充填された導電性材料は、ビア2の第二充填部22となる。
また、第二充填部22が形成されると、第二充填部22と第一充填部21とによって円錐台状の界面Iが形成される。
エッチングが施されると、図3Fに示すように、めっき層13B及び第二銅箔層13Aから不要な部分が除去され、ビア2の第二ランド部24、及び第二配線13が形成される。
このため、第一絶縁層11に用いる材料と形成しようとするビア2のサイズ(径、深さ)のうちの少なくとも一方に制約があっても、スミアSの残留が無くかつ十分に充填されたビアを印刷配線板100に形成できる。
また、本実施形態の第一絶縁層11の材料であるPTFEは、加工性が悪い材料であるが、本実施形態の製造方法を用いれば、加工が容易である。
また、PTFEは、吸水性を有するが、デスミア処理を行う際にドライ方式を用いることで、PTFEで形成された絶縁層11Aの膨張を防ぐことができる。
また、ビア2が十分に充填されないという異常は低減できる。
また、ビア下穴11dの径が大きい場合又は深い場合であっても、ビア下穴11dの上底面11fに残留したスミアSは容易に除去できる。
また、応力が掛かりやすいビア2の第二充填部22の径(ビア下穴11cの第二面11b側の径dbと等しい)が、小さくなっていないため、ビア2の導通性能の信頼性を高めることができる。
また、ビア2の第二充填部22の径dbが、第一開口12aの径(ビア下穴11dの第一面11aにおける径daと等しい)と等しくなるため、第二充填部22の径dbを含むビア2の第二面11b側の径を容易にコントロールすることができる。
なお、上記実施形態においては、印刷配線板100として、ビア下穴11cの第一面11a側の径daと第二面11b側の径dbが等しく、かつビア下穴11cの内面が第一面11a又は第二面11bと直交しているものを例示した。他の実施形態としてはビア下穴11cの第一面11a側の径daと第二面11b側の径dbを等しくするとともに、ビア下穴11cの内面を第一面11aに対して傾斜させてもよい。
このような印刷配線板100Aを製造する方法は、図4Aに示すように、開口形成工程(図3C参照)までは上記実施形態と同じとなる。
しかし、ここでは、除去する部位の切断面が、図4Bに示すように、第二面11bにおける第二開口13aの縁から第一面11aへ向かうに従って細くなり、かつ第二面11bに対して所定角度θb傾斜する錐体面11iとなるように、レーザの照射を調節する。この角度θbは、第一面11a側からビア下穴11dを形成する際の錐体面11eの角度θaと同じでもよいし異なっていてもよい。
その際、第一面11a側から形成したビア下穴11dの錐体面11eと、側壁11hの一部を除去することで形成される錐体面11iとが、第一絶縁層11の厚さ方向中間部で交差する。
すなわち、ビア下穴11cの形状は、第一絶縁層11の厚さ方向中間部で円錐台同士が上底面を向い合せた(中間部がくびれた)形状となる。
上記実施形態の場合には、第二充填部22と第一充填部21とによって円錐台状の界面Iが形成された。一方、他の実施形態1の場合は、第二充填部22と第一充填部21とによって上記実施形態よりも低い円錐台状の界面Iが形成される。しかし、第一充填部21全体の輪郭は、上記第一実施形態の界面Iと類似の円錐台状となる。
また、上記実施形態及び他の実施形態1と異なり、ビア下穴11cの第二面11b側の径dbを第一面11a側の径daより小さくしてもよい。
この場合には、第二面11b側の径dbをビア下穴11dの上底面11fの径dfより小さくする形成例1と、上底面11fの径dfと等しくする形成例2と、がある。
ビア下穴11cの第二面11b側の径dbがビア下穴11dの上底面11fの径dfより小さい印刷配線板100Bを製造する方法は、基板積層工程(図3B参照)までは上記実施形態と同じとなる。
次の開口形成工程では、銅張積層板1Aの第二銅箔層13Aにおける、ビア2を形成しようとする箇所に、図5Aに示すように、ビア下穴11dの上底面11fの径dfより小さい径dbの第二開口13aを、上記実施形態と同一の方法で形成する。
なお、第二開口13aの径dbの大きさは、これから形成されるビアが所定の大きさの電流を流すことのできる太さを下回らないようにする。
底壁1aの一部が除去されると、図5Bに示すように、円錐台状のビア下穴11dの上底面11fに、上底面11fより一回り小さい円板を重ね合わせたような形状のビア下穴11cが形成される。
他の実施形態2の場合は、第二充填部22と第一充填部21とによって平面状の界面Iが形成される。しかし、第二充填部22及び第一絶縁層11と、第一充填部21と、の間に存在する界面(第一充填部21全体の輪郭)は、上記第一実施形態の界面Iと類似の円錐台状となる。
一方、ビア下穴11cの第二面11b側の径dbがビア下穴11dの上底面11fの径dfと等しい印刷配線板100Cを製造する方法も、基板積層工程(図3B参照)までは上記実施形態と同じである。
次の開口形成工程では、銅張積層板1Aの第二銅箔層13Aにおける、ビア2を形成しようとする箇所に、図6Aに示すように、ビア下穴11dの上底面11fの径dfと等しい径dbの第二開口13aを、上記実施形態と同一の方法で形成する。
他の実施形態2の場合は、上記形成例2と同様に、第二充填部22と第一充填部21とによって平面状の界面Iが形成される。しかし、第二充填部22及び第一絶縁層11と、第一充填部21と、の間に存在する界面(第一充填部21全体の輪郭)は、上記第一実施形態の界面Iと類似の円錐台状となる。
また、上記実施形態及び他の実施形態1,2と異なり、ビア下穴11cの第二面11b側の径dbを第一面11a側の径daより大きくしてもよい。
このような印刷配線板100Dを製造する方法は、基板積層工程(図3B参照)までは上記実施形態と同じである。
次の開口形成工程では、銅張積層板1Aの第二銅箔層13Aにおける、ビア2を形成しようとする箇所に、図7Aに示すように、ビア下穴11dの上底面11fの径dfより大きい径dbの第二開口13aを、上記実施形態と同一の方法で形成する。
ここでは、除去する部位の切断面が、第二面11bにおける第二開口13aの縁から第一面11aへ向かうに従って細くなるよう所定角度θb傾斜する錐体面11iとなるように、レーザの照射を調節する。
他の実施形態3の場合は、上記実施形態と同様に、第二充填部22と第一充填部21とによって円錐台状の界面Iが形成される。
1 第一基板(基板)
11 第一絶縁層(絶縁層)
11a 第一面
11b 第二面
11c ビア下穴(孔)
12 第一配線
13 第二配線
1A 銅張積層板
1a 底壁
11A 絶縁層
11d ビア下穴
11e 錐体面
11f 上底面
11h 側壁
11i 錐体面
12A 第一銅箔層
12a 第一開口
13A 第二銅箔層
13a 第二開口
13B めっき層
2 ビア
21 第一充填部
21a 錐体面
21b 上底面
22 第二充填部
23 第一ランド部
24 第二ランド部
3 第二基板
31 第二絶縁層
32 第三配線
4 絶縁層
4p プリプレグ
d 第二面と錐体面との距離
da ビア下穴の第一面側(開口)の径
db ビア下穴の第二面側(開口)の径
df ビア下穴(第一充填部)の上底面の径
I 界面
Ia 錐体面
Ib 上底面
S スミア
θa 第一面と錐体面とがなす角度
θb 第二面と錐体面とがなす角度
Claims (9)
- 平板状で厚さ方向に貫通する孔を有する絶縁層を備えた基板と、導電性材料で前記孔の中を充填するビアと、を備えた印刷配線板であって、
前記ビアは、少なくとも前記孔の中の中心部を前記導電性材料で充填する第一充填部と、前記孔の中の前記第一充填部によって充填されていない領域を前記導電性材料で充填する第二充填部と、を有し、
前記第二充填部と前記第一充填部との間に存在する界面、又は前記第二充填部及び前記絶縁層と前記第一充填部との間に存在する界面は、前記絶縁層の厚さ方向一端にある第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状になっている印刷配線板。 - 前記第一面に積層された第二基板を備える請求項1に記載の印刷配線板。
- 前記絶縁層は、前記第二基板の絶縁層を形成する材料とは異なる材料で構成されている請求項2に記載の印刷配線板。
- 前記絶縁層は、ポリテトラフルオロエチレンで構成されている請求項3に記載の印刷配線板。
- 前記孔は、前記第一面側の径が前記第二面側の径以下である請求項1から4のいずれか一項に記載の印刷配線板。
- 前記孔は、前記第一面側の径が前記第二面側の径よりも大きい請求項1から4のいずれか一項に記載の印刷配線板。
- 平板状に形成された絶縁層を備えた銅張積層板を用いた印刷配線板の製造方法であって、
前記絶縁層の厚さ方向一端にある第一面において、前記第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状の有底の穴を形成する穴形成工程と、
前記穴を導電性材料で充填し第一充填部を形成する第一充填工程と、
前記第二面側において、少なくとも前記穴の底壁を除去して前記導電性材料を露出させる底壁除去工程と、
前記底壁が除去された後にできる空間に導電性材料を充填することによりビアを形成する第二充填工程と、を有する印刷配線板の製造方法。 - 前記穴形成工程では、形成した前記穴の内面にスミアを残し、
前記底壁除去工程において、レーザ加工により少なくとも前記底壁を除去し、さらにデスミア処理及びソフトエッチングを施すことにより、前記底壁を除去した後に残ったスミアを除去する請求項7に記載の印刷配線板の製造方法。 - 前記第一充填工程の後に、前記第一面に第二基板を積層する基板積層工程を有する請求項7又は8に記載の印刷配線板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018143120 | 2018-07-31 | ||
JP2018143120 | 2018-07-31 | ||
PCT/JP2019/029584 WO2020027022A1 (ja) | 2018-07-31 | 2019-07-29 | 印刷配線板及び印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020027022A1 true JPWO2020027022A1 (ja) | 2021-08-02 |
JP7366025B2 JP7366025B2 (ja) | 2023-10-20 |
Family
ID=69231772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020533519A Active JP7366025B2 (ja) | 2018-07-31 | 2019-07-29 | 印刷配線板及び印刷配線板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11540390B2 (ja) |
EP (1) | EP3833165A4 (ja) |
JP (1) | JP7366025B2 (ja) |
CN (1) | CN112514544B (ja) |
WO (1) | WO2020027022A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021132068A (ja) * | 2020-02-18 | 2021-09-09 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235624A (ja) * | 2007-03-22 | 2008-10-02 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2014154631A (ja) * | 2013-02-06 | 2014-08-25 | Toppan Printing Co Ltd | 多層配線板およびその製造方法 |
JP2015198128A (ja) * | 2014-03-31 | 2015-11-09 | 京セラサーキットソリューションズ株式会社 | 印刷配線板およびその製造方法 |
WO2016114400A1 (ja) * | 2015-01-15 | 2016-07-21 | コニカミノルタ株式会社 | 配線積層構造体及び配線積層構造体の形成方法 |
JP2017107934A (ja) * | 2015-12-08 | 2017-06-15 | 富士通株式会社 | 回路基板、電子機器、及び回路基板の製造方法 |
JP2019160885A (ja) * | 2018-03-08 | 2019-09-19 | スタンレー電気株式会社 | 回路基板、電子回路装置、および、回路基板の製造方法 |
JP2019201140A (ja) * | 2018-05-17 | 2019-11-21 | スタンレー電気株式会社 | 多層回路基板、および、その製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2920854B2 (ja) * | 1991-08-01 | 1999-07-19 | 富士通株式会社 | ビィアホール構造及びその形成方法 |
EP1194023A4 (en) * | 1999-12-14 | 2005-11-09 | Matsushita Electric Ind Co Ltd | MULTILAYER CONDUCTOR PLATE AND ITS MANUFACTURING METHOD |
JP4054269B2 (ja) * | 2003-03-20 | 2008-02-27 | Tdk株式会社 | 電子部品の製造方法および電子部品 |
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP5021216B2 (ja) * | 2006-02-22 | 2012-09-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
US20080053688A1 (en) * | 2006-09-01 | 2008-03-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
US20090148594A1 (en) * | 2007-08-15 | 2009-06-11 | Tessera, Inc. | Interconnection element with plated posts formed on mandrel |
US8272126B2 (en) | 2008-04-30 | 2012-09-25 | Panasonic Corporation | Method of producing circuit board |
US8563873B2 (en) * | 2009-03-31 | 2013-10-22 | Ibiden Co., Ltd. | Substrate with metal film and method for manufacturing the same |
JP5419583B2 (ja) | 2009-08-03 | 2014-02-19 | 新光電気工業株式会社 | 配線基板の製造方法 |
TWI399150B (zh) * | 2009-12-31 | 2013-06-11 | Unimicron Technology Corp | 線路板及其製程 |
JP2013073970A (ja) * | 2011-09-26 | 2013-04-22 | Dainippon Printing Co Ltd | 多層配線板および多層配線板の製造方法 |
JP5865771B2 (ja) * | 2012-04-26 | 2016-02-17 | 日本特殊陶業株式会社 | 多層配線基板 |
US20140166355A1 (en) | 2012-12-18 | 2014-06-19 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board |
JP6639775B2 (ja) | 2014-10-21 | 2020-02-05 | 住友電工プリントサーキット株式会社 | 樹脂フィルム、プリント配線板用カバーレイ、プリント配線板用基板及びプリント配線板 |
FR3041482B1 (fr) * | 2015-09-21 | 2017-12-15 | Commissariat Energie Atomique | Determination d’une distribution spatiale d’un parametre d’evacuation thermique d’une cellule electrochimique |
CN209964380U (zh) * | 2018-10-26 | 2020-01-17 | 奥特斯(中国)有限公司 | 一种具有激光过孔的部件载体 |
US10950463B2 (en) * | 2019-01-31 | 2021-03-16 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Manufacturing trapezoidal through-hole in component carrier material |
-
2019
- 2019-07-29 WO PCT/JP2019/029584 patent/WO2020027022A1/ja unknown
- 2019-07-29 EP EP19845297.1A patent/EP3833165A4/en not_active Withdrawn
- 2019-07-29 JP JP2020533519A patent/JP7366025B2/ja active Active
- 2019-07-29 US US17/263,187 patent/US11540390B2/en active Active
- 2019-07-29 CN CN201980050181.XA patent/CN112514544B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235624A (ja) * | 2007-03-22 | 2008-10-02 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2014154631A (ja) * | 2013-02-06 | 2014-08-25 | Toppan Printing Co Ltd | 多層配線板およびその製造方法 |
JP2015198128A (ja) * | 2014-03-31 | 2015-11-09 | 京セラサーキットソリューションズ株式会社 | 印刷配線板およびその製造方法 |
WO2016114400A1 (ja) * | 2015-01-15 | 2016-07-21 | コニカミノルタ株式会社 | 配線積層構造体及び配線積層構造体の形成方法 |
JP2017107934A (ja) * | 2015-12-08 | 2017-06-15 | 富士通株式会社 | 回路基板、電子機器、及び回路基板の製造方法 |
JP2019160885A (ja) * | 2018-03-08 | 2019-09-19 | スタンレー電気株式会社 | 回路基板、電子回路装置、および、回路基板の製造方法 |
JP2019201140A (ja) * | 2018-05-17 | 2019-11-21 | スタンレー電気株式会社 | 多層回路基板、および、その製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3833165A4 (en) | 2022-05-04 |
US11540390B2 (en) | 2022-12-27 |
CN112514544B (zh) | 2024-04-19 |
EP3833165A1 (en) | 2021-06-09 |
JP7366025B2 (ja) | 2023-10-20 |
CN112514544A (zh) | 2021-03-16 |
US20210185812A1 (en) | 2021-06-17 |
WO2020027022A1 (ja) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102164451B (zh) | 多层布线基板及其制造方法 | |
JP2006041463A (ja) | 導電性コラムの製造方法及び導電性コラムを有する回路板 | |
JP6870608B2 (ja) | 印刷配線板及びその製造方法 | |
KR101506785B1 (ko) | 인쇄회로기판 | |
US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
US20160021744A1 (en) | Printed circuit board and method of manufacturing the same | |
CN103874326A (zh) | 印刷电路板和印刷电路板的制造方法 | |
TWI387423B (zh) | 印刷電路板及其製造方法 | |
JP2015198094A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JPWO2020027022A1 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
CN110505758B (zh) | 电路板结构及其制造方法 | |
JP2013062293A (ja) | 多層配線基板の製造方法 | |
JP2017084914A (ja) | 印刷配線板およびその製造方法 | |
JP2009060151A (ja) | 積層配線板の製造方法 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
KR102149797B1 (ko) | 기판 및 그 제조 방법 | |
JP7397718B2 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP7364787B2 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP4963495B2 (ja) | 積層配線板およびその製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
KR101874393B1 (ko) | 저유전율 회로기판 및 제조방법 | |
KR101148385B1 (ko) | 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법 | |
KR101977421B1 (ko) | 랩 도금부를 가진 비아를 가진 인쇄 회로 기판을 제조하는 방법 | |
CN112738989A (zh) | 软性电路板及其微型通孔的加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7366025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |