KR101506785B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR101506785B1
KR101506785B1 KR1020130061086A KR20130061086A KR101506785B1 KR 101506785 B1 KR101506785 B1 KR 101506785B1 KR 1020130061086 A KR1020130061086 A KR 1020130061086A KR 20130061086 A KR20130061086 A KR 20130061086A KR 101506785 B1 KR101506785 B1 KR 101506785B1
Authority
KR
South Korea
Prior art keywords
insulating layer
pad
via hole
layer
circuit board
Prior art date
Application number
KR1020130061086A
Other languages
English (en)
Other versions
KR20140146675A (ko
Inventor
장덕석
이용삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130061086A priority Critical patent/KR101506785B1/ko
Priority to JP2014023066A priority patent/JP2014232862A/ja
Priority to US14/224,728 priority patent/US20140353025A1/en
Publication of KR20140146675A publication Critical patent/KR20140146675A/ko
Application granted granted Critical
Publication of KR101506785B1 publication Critical patent/KR101506785B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것이다.
본 발명의 인쇄회로기판은, 제1 절연층; 상기 제1 절연층 상에 형성된 패드; 상기 패드가 형성된 상기 제1 절연층에 복개된 제2 절연층; 및 상기 제2 절연층에 형성된 비아홀을 포함하고, 상기 제2 절연층에 형성된 상기 비아홀은 상기 패드 상의 바닥면이 요철 형상을 가지는 비평탄면으로 구성될 수 있다.

Description

인쇄회로기판{Printed Circuit Board}
본 발명은 인쇄회로기판에 관한 것으로서, 보다 자세하게는 전기 접속 신뢰성이 향상된 인쇄회로기판에 관한 것이다.
일반적으로, 인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 회로패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고, 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연기판의 한쪽 면에만 회로층을 형성한 단면 인쇄회로기판, 양쪽 면에 회로층을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회호기판(MLB:Multi Layered Board)로 구분될 수 있다.
이러한 인쇄회로기판에 회로 패턴을 형성하는 방법으로는 서브트렉티브(Subtractive)공법, 어디티브(additive)공법, 세미 어디티브(Semi-additive) 공법, 및 수정된 세미 어디티브 공법(Modified semi-additive) 공법 등이 있으며, 이에 의해서 절연재의 일면 및 양면에 회로 패턴을 형성할 수 있다.
그러나, 인쇄회로기판의 패턴이 점차 미세 회로화되면서 더 이상 서브트렉티브 공법으로 미세 회로를 형성할 수 없게 되었다. 따라서, 미세 회로를 구현하기 위하여 SAP 공법을 사용하는 경향이 증가하고 있다.
일반적으로, SAP 공법으로 회로 패턴을 형성하는 공정은 일면에 동박을 갖는 절연재를 제공하고, 절연재에 비아홀을 형성한 후, 절연재의 일면 및 비아홀 내벽에 시드층을 형성한다. 이후, 전해도금공정을 수행하여 도금층을 형성하고, 이를 패터닝하여 회로 패턴을 형성하는 방식으로 이루어진다.
이때, 비아홀은 주로 레이저를 이용하여 절연재를 가공하고 시드층과 도금층을 형성하게 되지만, 비아홀의 형성 과정에서 발생된 레진 잔사로 인해 비아홀 내에서 패드가 노출되지 않고 비아홀이 완전히 관통되지 않은 상태로 가공됨에 따라 비아홀 내부에 충진되는 도금층이 패드와 전기적으로 접속되지 못하는 문제점이 발생될 수 있다.
또한, 비아홀 내의 패드 상에 형성된 잔사에 의해서 패드 상면과 비아홀 내에 충진된 도금층의 접속력이 저하되는 단점이 있다.
대한민국특허공개공보 제2011-0049247호
본 발명의 일 목적은, 전기 접속 신뢰성이 향상된 비아를 갖는 인쇄회로기판이 제공됨에 있다.
본 발명의 상기 목적은, 제1 절연층; 상기 제1 절연층 상에 형성된 패드; 상기 패드가 형성된 상기 제1 절연층에 복개된 제2 절연층; 및 상기 제2 절연층에 형성된 비아홀을 포함하고, 상기 제2 절연층에 형성된 상기 비아홀은 상기 패드 상의 바닥면이 요철 형상을 가지는 비평탄면으로 구성된 인쇄회로기판이 제공됨에 의해서 달성된다.
이때, 상기 제1 절연층은, 코어 또는 코어 상에 빌드업된 절연층 중 하나로 구성될 수 있다.
또한, 상기 비아홀은 내벽에 시드층이 형성되고, 상기 시드층의 내측에 도금층이 충진될 수 있다.
그리고, 상기 패드는 상기 제1 절연층 및 제2 절연층 상에 형성된 회로층의 일부이고, 표면에 니켈/금(Ni/Au) 도금층이 더 형성될 수 있다.
비아홀은 빔의 외곽 부분의 강도가 중심부의 강도보다 더 높은 피크 파워를 가지는 단펄스 레이져(short pulse laser)가 조사되어 상기 제2 절연층 및 상기 패드의 상면 일부분이 동시에 가공될 수 있다.
또한, 상기 비아홀은 바닥면을 이루는 상기 패드 상의 비평탄면이 돌출면과 함몰면으로 구성될 수 있으며, 상기 함몰면은 돌출면을 중심으로 링 형상으로 구성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 다른 인쇄회로기판은 비아홀의 형성 시 레진 잔사가 모두 제거될 수 있도록 패드 상면의 소정 깊이까지 단펄스 레이저를 통해 가공함으로써 레진 잔사로 인한 패드와 도금층 사이의 접속 불량을 개선할 수 있는 효과가 있다.
또한, 본 발명의 인쇄회로기판은 비아홀의 가공 시 바닥면을 구성하는 패드의 상면에 단펄스 레이저에 의한 비평탄면을 형성함으로써, 패드와 도금층과의 접속력을 보다 효과적으로 증대시킬 수 있는 장점이 있다.
도 1은 본 발명에 따른 인쇄회로기판의 단면도.
도 2는 도 1에 도시된 인쇄회로기판의 일부 확대 단면도.
도 3은 도 2에 도시된 확대 단면도의 평면도로, 도금층 형성 전의 비아홀에 대한 평면도.
도 4는 본 실시예의 인쇄회로기판에 조사되는 단펄스 레이져의 프로파일을 개략적으로 도시한 도면.
도 5는 본 발명에 따른 다른 실시예 인쇄회로기판의 단면도.
도 6은 본 발명에 따른 다른 실시예 인쇄회로기판의 평면도.
도 7은 본 실시예의 인쇄회로기판에 조사되는 단펄스 레이져의 프로파일을 개략적으로 도시한 도면.
도 8은 본 발명에 따른 또 다른 실시예의 인쇄회로기판에 대한 단면도.
도 9는 본 발명에 따른 또 다른 실시예의 인쇄회로기판에 대한 평면도.
본 발명에 따른 인쇄회로기판의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
먼저, 도 1은 본 발명에 따른 인쇄회로기판의 단면도이고, 도 2는 도 1에 도시된 인쇄회로기판의 일부 확대 단면도이고, 도 3은 도 2에 도시된 확대 단면도의 평면도이다. 이때, 도 3은 도금층 형성 전의 비아홀에 대한 평면도이다.
도시된 바와 같이, 본 발명에 따른 인쇄회로기판(100)은 절연재로 구성된 코어(110)의 상, 하부에 내부 회로층(111)이 형성되고, 내부 회로층(111)이 형성된 코어(110)의 일면 또는 양면에 외부 회로층(121)이 형성된 절연층(120)이 적층되며, 상기 코어(110)와 절연층(120) 상에 형성된 내부 회로층(111)과 외부 회로층(121)은 비아(130)를 통해 전기적으로 연결될 수 있다. 또한, 코어(110)의 상, 하부에 형성된 내부 회로층(111)은 코어(110)를 관통하여 형성된 관통홀(112)을 통해 전기적으로 연결될 수 있다.
인쇄회로기판(100)은 코어(110) 상에 형성되는 절연층(120)이 설계 층수에 따라 연속적으로 빌드업되어 다층 인쇄회로기판으로 구성될 수 있으며, 각 절연층(120)에 형성된 회로층(121)들은 각 절연층(120)에 형성된 비아(130)를 통해서 통전될 수 있다.
그리고, 상기 코어(110)는 양면에 동박이 적층된 동박 적층판(CCL)으로 구성될 수 있고, 절연재의 양면에 동박층이 별도로 도금되어 도금층의 패터닝 공정에 의한 회로층(111)이 형성되도록 할 수 있다.
이때, 비아(130)는 코어(110)에 형성된 관통홀(112)과 함께 CNC 드릴링을 이용한 기계적 가공 또는 레이져 드릴링을 이용한 레이져 가공을 통해 형성될 수 있다. 그러나, 현재 인쇄회로기판이 점차 박판으로 제작되고 소형화됨에 따라 회로층의 미세 피치화가 요구됨에 따라 주로 레이져를 이용한 비아 가공이 주로 이루어지고 있다.
이와 같은 레이져 가공 방식 중에서도 CO2 레이져를 이용한 레이져 가공 방식이 주로 이용되고 있으며, CO2 레이져를 이용한 비아 가공 방식은 절연층(120)만이 관통되고, 금속층 특히, 구리(Cu)로 이루어진 회로층(111, 121)은 미가공되어 회로층을 구성하는 패드 상면이 비아(130)의 개구부를 통해 노출되도록 하고 있다. 그러나, 회로층 상면에 조사되는 레이져 빔의 형태가 종래에는 주로 '▽'의 형상으로 조사됨에 따라 노출된 패드 측면에 절연층의 잔사가 남을 수 있기 때문에 비아 형성 후, 별도의 디스미어 공정을 통해 잔사를 제거하는 공정이 더 추가될 수 있으며, 잔사 제거에 의해서 비아(130) 내부에 형성되는 도금층과 회로층(111, 121)의 접속 신뢰성이 향상되도록 할 수 있다.
또한, 종래의 레이져 가공 방식에서는 비아(130) 내의 회로층을 구성하는 패드의 상면이 레이져에 의해 미가공됨에 따라 평탄면으로 이루어짐으로써, 비아(130) 내부를 채우는 도금층과 접속 신뢰성을 향상시키기 위하여 별도의 조도 형성 공정을 거칠수도 있다.
이와 같이 비아의 접속 신뢰성을 향상시키기 위한 별도의 공정이 추가되는 것을 방지하기 위하여 도 2와 도 3에 도시된 바와 같이 절연층(221)에 형성된 비아홀(221)은 바닥면이 비평탄면으로 형성될 수 있다. 이때, 비아홀(221)의 바닥면은 패드(211)의 상면에 형성될 수 있다.
이를 도 2와 도 3에 도시된 단면도와 평면도를 참조하여 좀 더 구체적으로 설명하면, 본 발명에 따른 인쇄회로기판(200)은 제1 절연층(210)과, 제1 절연층(210) 상에 형성된 패드(211)와, 패드(211)가 형성된 제1 절연층(210)에 복개된 제2 절연층(220) 및 제2 절연층(220)에 형성된 비아홀(221)을 포함하고, 상기 제2 절연층(220)에 형성된 비아홀(221)은 패드(211) 상의 바닥면이 소정의 요철 형상을 가지는 비평탄면으로 구성될 수 있다.
이때, 제1 절연층(210)은 도 1에 도시된 코어(110) 또는 코어(110) 상에 빌드업된 각 절연층(120)일 수 있으며, 상기 패드(211)는 도 1을 통해 설명한 인쇄회로기판에서 코어를 포함한 각 절연층(120) 상에 형성된 내부 또는 외부 회로층(121)의 일부분이 도시된 것이다.
또한, 제2 절연층(220)에 형성된 비아홀(221) 내부에는 도금층(230)이 충진될 수 있다. 도금층(230)은 제1 절연층(210)에 형성된 패드(211)와 제2 절연층(220) 상에 형성된 다른 패드(도면 미도시)와 전기적 연결이 가능하게 도전성 물질로 구성됨이 바람직하며, 도금층(230)의 내측에는 시드층(231)이 더 형성될 수 있다. 시드층(231)은 비아홀(221)의 내벽을 비롯한 제2 절연층(220)의 표면에 동시에 형성될 수 있으며, 비아홀(221) 내부와 제2 절연층(220) 상에 도금층(230) 형성시 도금층(230)의 형성이 용이하게 함과 아울러 도금층(230)과 절연층의 접착력이 향상되도록 한다.
비아홀(221)은 앞서 언급한 바와 같이, 레이져를 통해 가공되어 측벽이 소정의 경사면을 이루도록 가공될 수 있다. 그러나, 비아홀(221)의 측벽은 경사면으로 형성되는 것에 한정되는 것은 아니고, 레이져 빔의 종류 또는 레이져에서 조사되는 빔의 각도에 따라 제1 절연층(210)에 형성된 패드(211) 상면과 직각을 이루도록 형성될 수도 있다.
또한, 비아홀(221)은 레이져 가공에 의해서 패드(211)의 상면이 상단 개구부를 통해 노출되게 가공되어 패드(211)의 상면이 비아홀(221)의 바닥면을 형성하게 된다. 이때, 비아홀(221)의 바닥면인 패드(211)의 상면이 비평탄면으로 형성되며, 이는 제2 절연층(220)의 상부에서 조사되는 레이져를 이용한 비아홀(221) 가공시 레이져 빔이 제2 절연층(220)을 관통하여 가공되고, 레이져 빔의 단부가 패드(211) 상면에 일부 조사됨에 의해서 패드 상면이 소정의 요철 구조를 갖는 비평탄면으로 형성될 수 있다.
이때, 상기 패드(211)는 제1 절연층(210)의 형성 후 제1 절연층(210) 상에 동박층을 형성하고, 동박층이 식각 또는 에칭을 통해 패터닝되어 형성된 회로층을 구성할 수 있다. 회로층을 구성하는 패드(211)는 경우에 따라 표면에 니켈/금(Ni/Au) 도금층이 더 형성되어 솔더볼의 접합시 적절한 접합 성능이 도출되도록 할 수 있다.
본 실시예에서 상기 비아홀(221)을 가공하는 레이져는 도 4에 도시된 형태로 빔의 외곽 부분의 강도(intensity)가 중심부의 강도보다 더 높은 단펄스 레이져(short pulse laser)가 사용되어 제2 절연층(220)과 패드(211)의 상면 일부분이 동시에 가공될 수 있다.
즉, 중심부보다 외곽부에 피크 파워(peak powser)를 가지는 단펄스 레이져가 조사되면, 레이져 빔 중앙부에 형성되는 패드가공 임계치(C) 내의 레이져 빔에 의해서 제2 절연층(220)이 가공되고, 레이져 빔 외곽에 형성된 패드가공 임계치(C) 이상의 레이져 빔에 의해서 패드(211)의 상면 일부 온도가 상승됨에 의해 패드(211) 상면 가공이 이루어질 수 있다.
이에 따라, 패드(211)의 상면, 즉 비아홀(221)의 바닥면은 중심부와 외곽부가 다른 깊이를 가지는 요철 구조의 돌출면(222)과 함몰면(223)으로 구성될 수 있다. 좀 더 구체적으로, 원형으로 형성된 비아홀(221)의 바닥면에는 중앙부가 돌출면(222)을 이루고 그 외곽부가 단펄스 레이져의 피크 파워에 의해 가공되어 함몰면(223)을 형성하게 됨으로써, 바닥면에 함몰면(223)이 도 3에 도시된 바와 같이 링 형상으로 구성될 수 있다.
여기서, 도 4는 본 실시예의 인쇄회로기판에 조사되는 단펄스 레이져의 프로파일을 개략적으로 도시한 도면이다.
이와 같이 구성된 비아홀(221) 내부에는 시드층(231)이 더 형성될 수 있는 데, 시드층(231)은 비아홀(221)의 측벽을 비롯한 비아홀(221) 바닥면의 함몰면(222)과 돌출면(223)을 포함하여 형성될 수 있다. 그리고, 비아홀(221)의 내부에는 시드층(231)과 접합된 도금층(230)이 충진될 수 있다. 도금층(230)은 시드층(231)과 동일/유사한 금속 재질의 도전성 재질로 구성됨이 바람직하며, 제1 절연층(210)에 형성된 패드(211)와 제2 절연층(220)에 형성된 패드(211)와 접합 신뢰성을 향상시키기 위하여 동일한 금속 재질로 형성됨이 바람직하다.
한편, 도 5와 도 6은 본 발명에 따른 다른 실시예 인쇄회로기판의 단면도와 평면도이다. 이하에서는 앞서 설명한 실시예와 동일한 구성에 대해서 중복되는 상세한 설명은 생략하고, 중복되는 구성요소에 대해서는 동일한 도면부호를 부여하기로 한다.
도시된 바와 같이, 본 실시예에 따른 인쇄회로기판(300)은 제1 절연층(210)과, 제1 절연층(210) 상에 형성된 패드(211)와, 패드(211)가 형성된 제1 절연층(210)에 복개된 제2 절연층(220) 및 제2 절연층(220)에 형성된 비아홀(221)을 포함하고, 제2 절연층(220)에 형성된 비아홀(221)의 바닥면을 이루는 패드(211) 상에 복수의 링 형상을 가지는 돌출면(222)과 함몰면(222)이 형성될 수 있다.
즉, 도 7에 도시된 바와 같은 패드가공 임계치(C)를 기준으로 서로 다른 직경의 피크 파워를 가지는 단펄스 레이져를 조사하게 되면, 제2 절연층(220)과 패드(211)의 상면이 동시에 가공됨과 아울러 패드가공 임계치(C) 이상의 레이져 빔이 패드(211) 상면에 조사되어 패드(211) 상면 가공이 이루어질 수 있다.
이때, 패드(211) 상면에는 패드가공 임계치(C) 이상의 레이져 빔에 의해서 서로 다른 직경의 함몰면(222)이 복수의 링 형태로 구성되고, 복수의 함몰면(222) 중앙에 돌출면(222)이 형성되어 원형의 과녁과 같은 형태로 구성될 수 있다.
이와 같이, 비아홀(221) 바닥면의 패드(211) 상에 복수의 링 형태로 가공되는 함몰면(222)은 도 7에 도시된 서로 다른 직경의 피크 파워를 가지는 단펄스 레이져를 사용할수 있으나, 도 4에 도시된 바의 외곽부에 피크 파워를 가지는 단펄스 레이져를 이용하여 패드(211) 외곽의 함몰면(222)을 가공하고, 레이져 빔의 직경을 작게 조절하여 다시한번 빔을 조사하여 내측 함몰면(222)을 형성하여 서로 다른 직경의 함몰면(222)이 형성되도록 할 수 있다.
여기서, 도 7은 본 실시예의 인쇄회로기판에 조사되는 단펄스 레이져의 프로파일을 개략적으로 도시한 도면이다.
한편, 도 8과 도 9는 본 발명에 따른 또 다른 실시예의 인쇄회로기판에 대한 단면도와 평면도이다.
도시된 바와 같이, 본 실시예의 인쇄회로기판(400)은 제1 절연층(210)과, 제1 절연층(210) 상에 형성된 패드(211)와, 패드(211)가 형성된 제1 절연층(210)에 복개된 제2 절연층(220) 및 제2 절연층(220)에 형성된 비아홀(221)을 포함하고, 제2 절연층(220)에 형성된 비아홀(221)의 바닥면을 이루는 패드(211) 상에 복수의 링 형태로 돌출면(222)과 함몰면(222)이 형성되되, 링 형상의 돌출면(222)과 함몰면(222)이 나란하게 형성될 수 있다.
이때, 비아홀(221) 바닥면의 패드(211) 상에 형성된 복수의 링 형상은 도 4에 도시된 바의, 외곽부에 피크 파워를 가지는 레이져 빔의 직경을 조절하여 가공될 수 있으며, 나란하게 형성된 복수의 링 형상에서 각각 함몰면(222)이 겹쳐지지 않도록 레이져 빔의 직경을 조절할 수 있다. 또한, 각각의 함몰면(222)이 가공시 겹쳐질 수 있으며, 함몰면(222)이 겹쳐질 경우에는 겹쳐지지 않는 경우보다 상대적으로 돌출면(222)의 직경이 커질 수 있다.
상기에서 언급된 실시예들에 개시된 비아홀(221)은 도면에는 도시되지 않았으나, 바닥면의 패드(211)에 형성된 함몰면(222)은 그 단면 형태가 수평면을 이루거나 반원형 형태로 돌출된 굴곡면으로 형성될 수 있다. 이는 패드(211)의 두께와 함몰면(222)의 깊이에 따라 선택적으로 수평면과 굴곡면으로 구성될 수 있다. 또한, 함몰면(222)의 단면 형태는 비아홀(221) 내부에 충진되는 도금층(230)과의 접합 신뢰성을 고려하여 선택될수도 있다.
또한, 상기 비아홀(221)은 내벽면을 따라 시드층(231)이 형성되고, 내부에 도금층(230)이 충진될 수 있다. 시드층(231)과 도금층(230)은 동일한 금속 재질로 형성될 수 있으며, 상, 하부에 접속되는 패드(211)와의 통전성을 고려하여 패드(211)와 동일한 재질, 주로 구리(Cu) 재질로 형성됨이 바람직하다.
이와 같은 실시예들에 따른 인쇄회로기판은 레이져를 통상의 CO2 레이져로 사용하여 패드로 구성된 비아홀의 바닥면의 가공없이 절연층만이 관통되도록 하는 종래 기술에 비해, 패드(211)의 상면 일부가 평탄하지 않은 소정의 요철 형상을 가지도록 단펄스 레이져를 이용하여 비아홀(221)을 가공함으로써, 비아홀(221) 내부에 충진되는 도금층(230)과 패드(211) 간의 접합 효율을 향상시킬 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
210. 제1 절연층
211. 패드
220. 제2 절연층
221. 비아홀
222. 돌출면
223. 함몰면
230. 도금층
231. 시드층

Claims (12)

  1. 제1 절연층;
    상기 제1 절연층 상에 형성된 패드;
    상기 패드가 형성된 상기 제1 절연층에 복개된 제2 절연층; 및
    상기 제2 절연층에 형성된 비아홀을 포함하고,
    상기 제2 절연층에 형성된 상기 비아홀은 바닥면을 이루는 상기 패드 상에 상면이 평면 또는 곡면인 돌출면과 함몰면이 구비되고, 상기 함몰면은 링 형상으로 구성되며, 상기 함몰면의 바닥면 단면이 수평면 또는 굴곡면 중 어느 하나의 단면 형태로 형성된 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 절연층은, 코어 또는 코어 상에 빌드업된 절연층 중 하나인 인쇄회로기판.
  3. 제1항에 있어서,
    상기 비아홀은, 내벽에 시드층이 형성되고, 상기 시드층의 내측에 도금층이 충진된 인쇄회로기판.
  4. 제1항에 있어서,
    상기 패드는, 상기 제1 절연층 및 제2 절연층 상에 형성된 회로층의 일부이고, 표면에 니켈/금(Ni/Au) 도금층이 더 형성된 인쇄회로기판.
  5. 제1항에 있어서,
    상기 비아홀은, 빔의 외곽 부분의 강도가 중심부의 강도보다 더 높은 피크 파워를 가지는 단펄스 레이져(short pulse laser)가 조사되어 상기 제2 절연층 및 상기 패드의 상면 일부분이 동시에 가공되는 인쇄회로기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제3항에 있어서,
    상기 비아홀은, 바닥면의 상기 돌출면과 함몰면을 포함하는 내벽에 상기 시드층이 형성된 인쇄회로기판.
  10. 제1항에 있어서,
    상기 함몰면은, 복수의 링 형상으로 구성된 인쇄회로기판.
  11. 제10항에 있어서,
    상기 비아홀은, 패드가공 임계치를 기준으로 서로 다른 직경의 피크 파워를 가지는 단펄스 레이져가 조사되어 상기 제2 절연층 및 상기 패드의 상면 일부분이 동시에 가공되는 인쇄회로기판.
  12. 제1항에 있어서,
    상기 비아홀은, 바닥면을 이루는 상기 패드 상의 비평탄면이 링 형상의 돌출면과 함몰면이 나란하게 배치된 인쇄회로기판.
KR1020130061086A 2013-05-29 2013-05-29 인쇄회로기판 KR101506785B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130061086A KR101506785B1 (ko) 2013-05-29 2013-05-29 인쇄회로기판
JP2014023066A JP2014232862A (ja) 2013-05-29 2014-02-10 印刷回路基板
US14/224,728 US20140353025A1 (en) 2013-05-29 2014-03-25 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130061086A KR101506785B1 (ko) 2013-05-29 2013-05-29 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20140146675A KR20140146675A (ko) 2014-12-29
KR101506785B1 true KR101506785B1 (ko) 2015-03-27

Family

ID=51983850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130061086A KR101506785B1 (ko) 2013-05-29 2013-05-29 인쇄회로기판

Country Status (3)

Country Link
US (1) US20140353025A1 (ko)
JP (1) JP2014232862A (ko)
KR (1) KR101506785B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121731B2 (en) 2015-10-19 2018-11-06 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
KR102531762B1 (ko) * 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2020241645A1 (ja) * 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法
KR102543996B1 (ko) 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
KR20230054466A (ko) 2020-09-28 2023-04-24 교세라 가부시키가이샤 배선 기판
KR20220147738A (ko) 2021-04-27 2022-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013639A (ko) * 2011-07-28 2013-02-06 삼성전기주식회사 인쇄회로기판 제조 방법
KR20130037209A (ko) * 2010-06-04 2013-04-15 이비덴 가부시키가이샤 배선판의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633678B1 (ko) * 1998-02-26 2006-10-11 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
JP4103188B2 (ja) * 1998-07-28 2008-06-18 三菱瓦斯化学株式会社 信頼性に優れたビア孔の形成方法
EP1845759A1 (en) * 1998-12-16 2007-10-17 Ibiden Co., Ltd. Conductive connecting pin and package substrate
JP2002164656A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd プリント配線板及びその製造方法
JP4006247B2 (ja) * 2002-03-08 2007-11-14 住友重機械工業株式会社 レーザ加工方法及びレーザ加工装置
JP2010123829A (ja) * 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法
KR101051551B1 (ko) * 2009-10-30 2011-07-22 삼성전기주식회사 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
JP2012174769A (ja) * 2011-02-18 2012-09-10 Mec Co Ltd プリント配線板の製造方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130037209A (ko) * 2010-06-04 2013-04-15 이비덴 가부시키가이샤 배선판의 제조 방법
KR20130013639A (ko) * 2011-07-28 2013-02-06 삼성전기주식회사 인쇄회로기판 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121731B2 (en) 2015-10-19 2018-11-06 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20140146675A (ko) 2014-12-29
JP2014232862A (ja) 2014-12-11
US20140353025A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
KR101506785B1 (ko) 인쇄회로기판
TWI517770B (zh) 印刷電路板及其製造方法
US9554462B2 (en) Printed wiring board
JP2012019080A (ja) 配線基板の製造方法及び配線基板
JP2016092292A (ja) 配線板およびその製造方法
JPWO2016136222A1 (ja) 印刷配線板及びその製造方法
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
JP6778709B2 (ja) 印刷配線板の製造方法
KR20140098675A (ko) 배선 기판 및 그 제조 방법
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
JP2013062293A (ja) 多層配線基板の製造方法
JP2017103282A (ja) プリント配線板
JP2013229421A (ja) 配線基板
JP2009060151A (ja) 積層配線板の製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
JP5375537B2 (ja) プリント配線基板及びその製造方法
JP4347143B2 (ja) 回路基板およびその製造方法
JP2016127248A (ja) 多層配線基板
JP4963495B2 (ja) 積層配線板およびその製造方法
KR102149797B1 (ko) 기판 및 그 제조 방법
JP2019029559A (ja) 多層配線板及びその製造方法
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
KR101171100B1 (ko) 회로기판 제조방법
US20150114699A1 (en) Insulation material, printed circuit board using the same and method of manufacturing the same
JP2006261382A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
LAPS Lapse due to unpaid annual fee