KR20230054466A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20230054466A
KR20230054466A KR1020237010400A KR20237010400A KR20230054466A KR 20230054466 A KR20230054466 A KR 20230054466A KR 1020237010400 A KR1020237010400 A KR 1020237010400A KR 20237010400 A KR20237010400 A KR 20237010400A KR 20230054466 A KR20230054466 A KR 20230054466A
Authority
KR
South Korea
Prior art keywords
via hole
land
insulating layer
metal layer
layer
Prior art date
Application number
KR1020237010400A
Other languages
English (en)
Inventor
히데토시 유가와
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20230054466A publication Critical patent/KR20230054466A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시에 따른 배선 기판은 제 1 면을 갖는 제 1 절연층과, 제 1 절연층 상에 위치하고, 제 2 면을 갖는 랜드와, 제 1 절연층의 제 1 면에 위치하고 있고, 랜드의 제 2 면에 걸쳐지는 비아홀을 갖는 제 2 절연층과, 비아홀 내에 위치하는 비아홀 도체를 포함한다. 랜드는 제 2 면에 복수의 오목부를 갖고 있고, 복수의 오목부 중 적어도 1개의 오목부는 수지를 포함하는 완충체를 갖고 있다. 비아홀 도체는 랜드의 제 2 면 및 완충체와 접촉하고 있다.

Description

배선 기판
본 발명은 배선 기판에 관한 것이다.
배선 기판은 예를 들면, 특허문헌 1에 나타낸 바와 같이 복수의 절연층과 절연층의 표면에 형성된 배선 도체층을 포함하고 있다. 절연층은 비아홀 도체를 갖고 있고, 이 비아홀 도체를 통해 다른 절연층에 위치하고 있는 배선 도체층간의 전기적인 접속, 즉 배선 기판의 두께 방향의 전기적인 접속이 행해지고 있다.
비아홀 도체는 통상, 다른 절연층에 형성된 랜드와 접속된다. 비아홀 도체와 랜드의 접촉면에 있어서, 예를 들면, 비아홀 도체에 포함되는 도체의 선팽창계수 및 영률과 랜드에 포함되는 도체의 선팽창계수 및 영률 사이에 비교적 큰 차가 존재하면, 열신축시에 응력이 발생해서 비아홀 도체와 랜드의 접속 신뢰성이 저하되는 일이 있다. 예를 들면, 비아홀 도체와 랜드의 접촉면에 있어서, 한쪽이 구리이며 다른쪽이 구리 이외의 금속(예를 들면 니크롬(NiCr) 등)의 경우에, 비아홀 도체와 랜드의 접속 신뢰성이 저하되기 쉬워진다.
일본 특허공개 2015-216344호 공보
본 개시에 따른 배선 기판은 제 1 면을 갖는 제 1 절연층과, 제 1 절연층 상에 위치하고, 제 2 면을 갖는 랜드와, 제 1 절연층의 제 1 면에 위치하고 있고, 랜드의 제 2 면에 걸쳐지는 비아홀을 갖는 제 2 절연층과, 비아홀 내에 위치하는 비아홀 도체를 포함한다. 랜드는 제 2 면에 복수의 오목부를 갖고 있고, 복수의 오목부 중 적어도 1개의 오목부는 수지를 포함하는 완충체를 갖고 있다. 비아홀 도체는 랜드의 제 2 면 및 완충체와 접촉하고 있다.
도 1은 본 개시의 일실시형태에 따른 배선 기판을 나타내는 모식도이다.
도 2(A)는 도 1에 나타내는 영역(X)을 설명하기 위한 확대 설명도이며, (B)는 (A)에 나타내는 영역(Y)을 설명하기 위한 확대 설명도이다.
도 3은 도 2(A)에 나타내는 영역(Y)의 다른 실시형태를 설명하기 위한 확대 설명도이다.
종래의 배선 기판은 상기와 같이 비아홀 도체와 랜드의 접촉면에 있어서, 한쪽이 구리이며 다른쪽이 구리 이외의 금속(예를 들면 니크롬(NiCr) 등)의 경우에, 비아홀 도체와 랜드의 접속 신뢰성이 저하되기 쉬워진다. 그 때문에, 비아홀 도체와 랜드의 전기적 신뢰성에 영향을 미치지 않고, 비아홀 도체와 랜드의 접속 신뢰성을 향상시킨 배선 기판이 요구되고 있다.
본 개시에 따른 배선 기판은 랜드가 표면에 복수의 오목부를 갖고 있고, 오목부 내에는 수지를 포함하는 완충체가 위치하고 있다. 따라서, 본 개시에 의하면, 비아홀 도체와 랜드의 전기적 신뢰성에 영향을 미치지 않고, 비아홀 도체와 랜드의 접속 신뢰성을 향상시킨 배선 기판을 제공할 수 있다.
본 개시의 일실시형태에 따른 배선 기판을 도 1 및 2에 의거하여 설명한다. 도 1은 본 개시의 일실시형태에 따른 배선 기판(1)을 나타내는 모식도이다.
일실시형태에 따른 배선 기판(1)은 복수의 절연층(2)과, 절연층(2)의 표면에 위치하는 배선 도체층(4)을 포함한다. 배선 도체층(4)에는 랜드(41)가 포함된다.
절연층(2)은 절연성을 갖는 소재이면 특별히 한정되지 않는다. 절연성을 갖는 소재로서는 예를 들면, 에폭시 수지, 비스말레이미드-트리아진 수지, 폴리이미드 수지, 폴리페닐렌에테르 수지, 액정 폴리머 등의 수지를 들 수 있다. 이들의 수지는 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다. 절연층(2)에는 도 2(A)에 나타낸 바와 같이 절연 입자(23)가 분산되어 있어도 좋다. 절연 입자(23)는 한정되지 않고, 예를 들면, 실리카, 알루미나, 황산 바륨, 탤크, 클레이 유리, 탄산 칼슘, 산화티타늄 등의 무기 절연성 필러를 들 수 있다.
일실시형태에 따른 배선 기판(1)에 있어서, 복수의 절연층(2) 중 1층은 코어층(21)이며, 나머지의 절연층(2)은 빌드업층(22)이다. 코어층(21)은 예를 들면 0.04mm 이상 3.0mm 이하의 두께를 갖고 있다.
코어층(21)은 코어층(21)의 상하면의 배선 도체층(4)을 전기적으로 접속하기 위한 스루홀 도체(3)를 갖고 있다. 스루홀 도체(3)는 코어층(21)의 상하면을 관통하는 스루홀 내에 위치하고 있다. 스루홀 도체(3)는 예를 들면, 구리 도금 등의 금속 도금으로 이루어지는 도체로 형성되어 있다. 스루홀 도체(3)는 코어층(21)의 양면의 배선 도체층(4)에 접속되어 있다. 스루홀 도체(3)는 스루홀의 내벽면에만 형성되어 있어도 좋고, 스루홀 내에 충전되어 있어도 좋다.
빌드업층(22)은 예를 들면 5㎛ 이상 100㎛ 이하의 두께를 갖고 있다. 빌드업층(22)은 같은 수지로 형성되어 있어도 좋고, 각각 다른 수지로 형성되어 있어도 좋다. 상기의 절연층(2)은 랜드(41)가 위치하고 있는 제 1 면(S1)을 갖고 있다.
절연층(2)의 표면, 즉 코어층(21)의 표면 및 빌드업층(22)의 표면에는 배선 도체층(4)이 위치하고 있다. 배선 도체층(4)은 구리 등의 도체, 예를 들면 동박이나 구리 도금으로 형성되어 있다. 배선 도체층(4)의 두께는 특별히 한정되지 않고, 예를 들면 2㎛ 이상 50㎛ 이하이다. 복수의 배선 도체층(4)이 존재할 경우, 배선 도체층(4)은 같은 도체로 형성되어 있어도 좋고, 각각 다른 도체로 형성되어 있어도 좋다. 배선 도체층(4)의 일부는 후술하는 비아홀 도체(5)를 접속하기 위한 랜드(41)로서 사용된다. 이러한 랜드(41)는 상기의 절연층(2)의 제 1 면(S1)에 접하고 있는 부분을 제외한 제 2 면(S2)을 갖고 있다.
빌드업층(22)은 빌드업층(22)을 통해 상하에 위치하고 있는 배선 도체층(4)끼리를 전기적으로 접속하기 위한 비아홀 도체(5)를 갖고 있다. 비아홀 도체(5)는 빌드업층(22)의 상하면을 관통하는 비아홀에, 예를 들면 구리 도금 등을 석출시킴으로써 얻어진다. 빌드업층(22)의 상하면을 관통하는 비아홀은 예를 들면 저부에 있어서 2㎛ 이상 100㎛ 이하 정도의 내경을 갖고 있고, 예를 들면, CO2 레이저, UV-YAG 레이저, 엑시머 레이저 등과 같은 레이저 가공에 의해 형성된다. 비아홀 도체(5)는 비아홀 내를 충전하는 상태로 위치하고 있어도 좋고, 비아홀 도체(5)가 비아홀 내표면에 피착되어 있고, 또한 비아홀 도체(5)가 없는 부분에는 수지가 충전되어 있어도 상관없다.
도 2(A)는 도 1에 나타내는 영역(X)을 설명하기 위한 확대 설명도이다. 도 2(A)에 나타낸 바와 같이 랜드(41)는 제 1 절연층(22a)의 표면(제 1 면(S1))에 위치하고 있다. 본 명세서에 있어서, 「제 1 절연층」 및 후술의 「제 2 절연층」의 용어는 편의상, 한쪽의 절연층을 「제 1 절연층」이라고 정의하고, 다른쪽의 절연층을 「제 2 절연층」이라고 정의하고 있는 것에 지나지 않고, 2층의 절연층이 적층된 적층구조에 한정되어 있는 것은 아니다.
구체적으로는 절연층의 적층수에 관계없이 랜드와 비아홀 도체가 접촉하고 있는 임의의 2층의 절연층에 있어서, 표면(제 1 면(S1))에 랜드가 위치하고 있는 절연층을 「제 1 절연층」이라고 정의하고, 랜드와 접촉하고 있는 비아홀 도체를 포함하는 절연층을 「제 2 절연층」이라고 정의하고 있다. 따라서, 이 비아홀 도체를 포함하는 절연층의 표면에 랜드가 형성되고, 이 랜드와 접촉하는 비아홀 도체를 포함하는 절연층이 더 적층되어 있는 경우, 전자의 절연층을 「제 1 절연층」이라고 정의하고, 후자의 절연층을 「제 2 절연층」이라고 정의한다.
제 1 절연층(22a)의 표면(제 1 면(S1))에 위치하고 있는 랜드(41)는 제 1 금속층(41a), 제 2 금속층(41b), 제 3 금속층(41c) 및 제 4 금속층(41d)으로 형성되어 있다. 제 1 금속층(41a)은 예를 들면 니크롬(NiCr)으로 형성되어 있고, 1nm 이상 100nm 이하의 두께를 갖고 있다. 제 2 금속층(41b)은 제 1 금속층(41a)의 표면을 피복하도록 형성되어 있다. 제 2 금속층(41b)은 예를 들면 구리로 형성되어 있고, 100nm 이상 1000nm 이하의 두께를 갖고 있다. 제 3 금속층(41c)은 제 2 금속층(41b)의 표면을 피복하도록 형성되어 있다. 제 3 금속층(41c)은 예를 들면 구리로 형성되어 있고, 1㎛ 이상 60㎛ 이하의 두께를 갖고 있다.
제 4 금속층(41d)은 제 3 금속층(41c)의 표면, 및 제 1 금속층(41a)의 측면, 제 2 금속층(41b)의 측면 및 제 3 금속층(41c)의 측면을 피복하도록 형성되어 있다. 제 4 금속층(41d)은 예를 들면 주석을 포함하는 도체로 형성되어 있고, 0.1nm 이상 10nm 이하의 두께를 갖고 있다. 제 4 금속층(41d)은 상면 및 측면의 일부에 구리와의 합금을 포함하고 있다. 제 4 금속층(41d)이 주석과 구리의 합금으로 형성되어 있으면, 주석이 후술하는 실란 커플링제와의 상성이 우수하므로, 랜드(41)와 제 2 절연층(22b)의 접착성을 보다 향상시킬 수 있다.
도 2(A) 및 (B)에 나타낸 바와 같이 랜드(41)의 표면에는 복수의 오목부(42)가 존재하고 있다. 도 2(B)는 도 2(A)에 나타내는 영역(Y)을 설명하기 위한 확대 설명도이다.
오목부(42)의 내부에는 완충체(24)가 위치하고 있다. 완충체(24)는 수지를 포함하고 있다. 수지로서는 한정되지 않고, 예를 들면, 에폭시 수지, 비스말레이미드-트리아진 수지, 폴리이미드 수지, 폴리페닐렌에테르 수지, 시클로올레핀 수지, 액정 폴리머 등의 수지를 들 수 있다. 이들의 수지는 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다. 특히, 제 2 절연층(22b)을 형성하고 있는 수지와 같은 수지이어도 좋다.
완충체(24)에는 절연 입자(24')가 포함되어 있어도 좋다. 이러한 절연 입자(24')는 한정되지 않고, 예를 들면, 실리카, 알루미나, 황산 바륨, 탤크, 클레이, 유리, 탄산 칼슘, 산화티타늄 등의 무기 절연성 필러를 들 수 있다. 절연 입자(24')는 예를 들면, 제 2 절연층(22b)에 포함되는 절연 입자(23)와 같아도 좋다.
비아홀 도체(5)는 제 1 금속층(5a), 제 2 금속층(5b), 및 제 3 금속층(5c)으로 형성되어 있다. 제 1 금속층(5a)은 제 2 절연층(22b)이 갖고 있는 비아홀의 내주면 및 비아홀의 둘레가장자리부에 위치하고 있다. 제 1 금속층(5a)은 예를 들면 니크롬으로 형성되어 있고, 1nm 이상 100nm 이하의 두께를 갖고 있다. 제 2 금속층(5b)은 제 1 금속층(5a)의 표면을 피복하도록 위치하고 있다. 제 2 금속층(5b)은 예를 들면 구리로 형성되어 있고, 100nm 이상 1000nm 이하의 두께를 갖고 있다. 제 3 금속층(5c)은 제 2 금속층(5b)의 표면을 피복하도록 비아홀 안에 충전되어 있다. 제 3 금속층(5c)은 예를 들면 구리로 형성되어 있다.
랜드(41)의 상면에 완충체(24)가 존재함으로써, 랜드(41)에 포함되는 도체(특히 제 4 금속층(41d))의 선팽창계수 및 영률과 비아홀 도체(5)에 포함되는 도체(특히 제 1 금속층(5a))의 선팽창계수 및 영률 사이에 비교적 큰 차가 존재해도, 예를 들면, 열신축시에 발생하는 응력을 완화할 수 있다. 그 결과, 비아홀 도체(5)와 랜드(41)의 접속 신뢰성이 향상된다. 또한, 완충체(24)는 랜드(41)의 상면에 형성된 오목부에만 존재하고 있고, 랜드(41)와 비아홀 도체(5)의 전기적 신뢰성에 영향을 미치는 일도 없다.
비아홀 도체(5)와 랜드(41)의 전기적 신뢰성을 저하시키지 않고, 접속 신뢰성을 보다 향상시키기 위해서는 평면으로 본 경우에, 비아홀의 저부의 면적에 대한 완충체(24)가 차지하는 면적의 비율이 예를 들면 1% 이상 20% 이하이면 좋다. 완충체(24)가 차지하는 면적은 전자현미경 사진에 의해 구하면 좋다. 구체적으로는 다음 수순으로 구하면 좋다.
제 2 절연층(22b)에 비아홀을 형성한 후, 비아홀의 저부가 되는 랜드(41)의 표면을 전계방출형 주사 전자현미경(FE-SEM)으로 관찰하고, 랜드(41)의 표면의 반사 전자상 사진을 촬영한다. 촬영한 반사 전자상 사진을 화상 처리 소프트「Image J」로 2치화 처리를 행한다. 완충체(24)의 부분이 흑색으로 비치므로, 흑색도가 70% 이상인 부분을 흑색이라고 인정하고, 완충체(24)가 차지하는 면적을 구한다. 이 면적과 비아홀의 저부의 면적으로부터 랜드(41)와 비아홀 도체(5)의 접촉 면적에 대한 완충체(24)가 차지하는 면적의 비율을 산출하면 좋다.
랜드(41)에 있어서 비아홀 도체(5)와의 비접촉부의 적어도 일부에 실란 커플링제가 존재하고 있다. 비아홀 도체(5)와의 비접촉부라는 것은 구체적으로는 랜드(41)의 측면, 랜드(41) 상면의 비아홀 둘레가장자리, 및 오목부 내면이다. 금속으로 형성되어 있는 랜드(41)와 수지로 형성되어 있는 제 2 절연층(22b)은 접착성이 부족한 경우가 있다. 양자 사이에 실란 커플링제가 존재하고 있으면, 랜드(41)와 제 2 절연층(22b)의 접착성을 보다 향상시킬 수 있다. 실란 커플링제는 분자 내에 무기재료와 반응하는 관능기와 유기재료에 반응하는 관능기를 갖는 화합물이다. 그 때문에, 무기재료인 금속(랜드(41))과 유기재료인 수지(제 2 절연층(22b))가 실란 커플링제를 통해 결합하여 랜드(41)와 제 2 절연층(22b)의 접착성이 보다 향상된다. 이러한 실란 커플링제의 존재는 예를 들면 푸리에 변환 적외분광법(FTIR)을 사용해서 상기의 관능기 구조를 분석하는 것이나, 비행시간형 2차 이온 질량분석(TOF-SIMS)으로 질량분석함으로써 확인할 수 있다.
일실시형태에 따른 배선 기판(1)에 있어서, 랜드(41)와 비아홀 도체(5)를 형성하는 방법은 한정되지 않고, 예를 들면, 하기의 방법에 의해 형성된다.
제 1 절연층(22a)의 표면에 제 1 금속층(41a)을 형성한다. 제 1 절연층(22a)에 대해서는 상술한 대로이며, 상세한 설명에 대해서는 생략한다. 제 1 금속층(41a)은 예를 들면 스퍼터링에 의해 니크롬으로 형성된다. 제 1 금속층(41a)의 두께는 상술한 대로이다. 이어서, 제 1 금속층(41a)의 표면을 피복하도록 제 2 금속층(41b)을 형성한다. 제 2 금속층(41b)은 예를 들면 스퍼터링에 의해 구리로 형성된다. 제 2 금속층(41b)의 두께는 상술한 대로이다.
이어서, 제 3 금속층(41c)을 형성하기 위해서, 제 2 금속층(41b)의 표면에 개구를 갖는 도금 레지스트를 형성한다. 그 후, 전해 구리 도금 처리에 제공해서 개구 내에 구리를 석출시킨다. 이어서, 도금 레지스트를 박리해서 도금 레지스트로 피복되어 있던 부분의 제 2 금속층(41b)을 예를 들면 산(황산과 과산화수소수의 혼합 용액)에 의해 제거한다. 이어서, 제 1 금속층(41a)을, 예를 들면 산(염산과 황산의 혼합 용액 등)에 의해 제거한다. 그 때, 전해 구리 도금에 의해 석출된 구리의 표면도 산에 의해 침식되고, 지름 및 깊이가, 예를 들면 10nm 이상 200nm 이하 정도인 함몰부가 형성된다.
이어서, 함몰부가 형성된 구리의 표면을 소프트 에칭 처리에 제공한다. 소프트 에칭은 예를 들면, 황산과수계의 약액을 사용해서 행한다. 소프트 에칭 처리를 행함으로써, 함몰부의 지름 및 깊이를, 예를 들면 10nm 이상 100nm 이하 정도로 한다. 소프트 에칭 처리는 최종적으로 오목부(42)에 형성되는 완충체(24)의 크기를 조정하기 위해서 행해진다. 장시간 소프트 에칭 처리를 행하면, 전해 구리 도금에 의해 석출시킨 구리의 폭방향도 침식된다. 그 때문에, 구리의 표면이 침식되어서 함몰부의 지름 및 깊이가 상기의 범위가 되면, 소프트 에칭 처리를 종료한다. 이렇게 해서 최종적으로 제 3 금속층(41c)이 되는 층이 형성된다.
이어서, 적층된 금속층(구리)의 표면에 치환 주석 도금 처리를 실시한다. 치환 주석 도금에 의해 구리의 표면이 주석으로 치환된다. 이 때, 소프트 에칭 처리로 형성된 오목부 내에 있어서도, 구리가 주석으로 치환되어서 주석이 석출된다. 그 후, 주석의 표면을 질산 처리함으로써 함몰부 내의 주석의 일부도 제거되어서 내벽면에 주석이 석출되어 있는 오목부(42)가 형성된다. 이어서, 주석의 표면에 실란 커플링제를 피착시킨다. 이러한 오목부(42)는 예를 들면, 10nm 이상 500nm 이하 정도의 지름 및 깊이를 갖는다. 상술의 소프트 에칭 처리를 행하지 않으면, 예를 들면 오목부(42)의 깊이가 지나치게 깊어질 우려가 있다.
이어서, 제 2 절연층(22b)을 제 1 절연층(22a) 및 표면에 주석이 석출된 제 3 금속층(41c)을 피복하도록 형성한다. 제 2 절연층(22b)에 대해서는 상술한 대로이며, 상세한 설명에 대해서는 생략한다. 이 때, 제 2 절연층(22b)을 형성하고 있는 수지의 일부가 상기의 적층된 금속층의 표면에 형성된 오목부(42)에도 매입된다. 제 2 절연층(22b)을 형성하고 있는 수지에 절연 입자(23)가 포함되어 있으면, 절연 입자(23)의 일부도 오목부(42)에 매입된다. 이렇게 해서 오목부(42) 내에 완충체(24)(필요에 따라서, 절연 입자(24')를 포함한다)가 형성된다.
이어서, 제 2 절연층(22b)에 비아홀을 형성한다. 비아홀은 예를 들면 상기의 레이저 가공에 의해, 상기의 적층된 금속층의 일부를 저부로 하는 위치에 형성된다. 그 후, 제 2 절연층(22b) 및 비아홀을 피복하도록 제 1 금속층(5a)을 형성한다. 제 1 금속층(5a)은 예를 들면 스퍼터링에 의해 니크롬으로 형성된다. 제 1 금속층(5a)의 두께는 상술한 대로이다. 이어서, 제 1 금속층(5a)의 표면을 피복하도록 제 2 금속층(5b)을 형성한다. 제 2 금속층(5b)은 예를 들면 스퍼터링에 의해 구리로 형성된다. 제 2 금속층(5b)의 두께는 상술한 대로이다. 이들의 스퍼터링시의 열에 의해, 상기의 적층된 금속층의 표면에 형성된 주석과 제 3 금속층(41c)에 포함되는 구리로부터 주석 및 구리의 합금이 형성된다. 이것에 의해, 랜드(41)가 형성된다. 제 1 금속층(5a)은 일례로서 니크롬을 열거했지만, 그 외에도 티타늄, 크롬, 니켈, 탄탈, 몰리브덴, 텅스텐, 팔라듐 등의 주기표 제4족, 5족 또는 6족인 천이 금속을 스퍼터 및 스퍼터 이외의 증착법을 사용해서 형성해도 상관없다.
이어서, 비아홀에 제 3 금속층(5c)을 형성하기 위해서, 제 2 금속층(5b)의 표면 중, 비아홀 및 비아홀의 둘레가장자리부 이외에 도금 레지스트를 형성한다. 그 후, 전해 구리 도금 처리에 제공해서 도금 레지스트 미처리 부분에 구리를 석출시킨다. 이어서, 도금 레지스트를 박리해서 도금 레지스트로 피복되어 있던 부분의 제 1 금속층(5a) 및 제 2 금속층(5b)을 예를 들면 상기의 산에 의해 제거한다. 이렇게 해서 랜드(41)와 접속하는 비아홀 도체(5)가 형성된다.
빌드업층으로서, 절연층을 더 적층시키는 경우는 상술의 소프트 에칭 처리로부터 같은 순서를 반복하여 행하면 좋다. 즉, 비아홀 도체(5)(제 3 금속층(5c))의 표면에 형성된 함몰부의 지름 및 깊이를 조정하는 소프트 에칭 처리 이후의 순서를 반복하여 행하면 좋다.
물론, 기재할 필요도 없지만, 코어층(21)을 「제 1 절연층」으로 간주해서 상술의 순서로 코어층(21)의 표면에 랜드(41)를 형성하고, 제 1 절연층(22a)을 「제 2 절연층」으로 간주해서 상술의 순서로 비아홀 도체(5)를 형성해도 좋다.
이렇게 해서, 비아홀 도체(5)가 랜드(41)의 표면 및 랜드(41)의 표면에 위치하는 완충체(24)와 접속한 배선 기판(1)을 얻을 수 있다. 비아홀 도체(5)의 일부가 완충체(24)와 접속함으로써, 비아홀 도체와 랜드의 전기적 신뢰성에 영향을 미치지 않고, 비아홀 도체와 랜드의 접속 신뢰성을 향상시킬 수 있다.
본 개시의 배선 기판은 상술의 실시형태에 한정되지 않는다. 상술의 도 2(B)에서는 오목부(42) 전체에 완충체(24)가 위치하고 있는 실시형태를 나타내고 있다. 그러나, 도 3에 나타낸 바와 같이 오목부(42)의 내벽의 일부에만 위치하고 있어도 상관없다. 이 경우, 비아홀 도체(5)의 제 1 금속층(5a)과 오목부(42) 내의 제 4 금속층(41d)의 접촉 면적이 증가한다. 그 때문에, 랜드(41)와 제 1 금속층(5a)(비아홀 도체(5))의 접착성을 보다 향상시키는 것이 가능하게 된다. 완충체(24)가 공기나 수분을 함유하고 있는 경우, 완충체(24)가 오목부(42) 전체에 위치하고 있는 경우에 비해서 공기나 수분의 제거가 용이해지는 점에서 유리하다.
또한, 완충체(24)의 표면의 적어도 일부에 산화금속 피막이 위치하고 있어도 상관없다. 산화금속 피막으로서는 예를 들면 산화니켈 피막을 들 수 있다. 산화니켈은 예를 들면 제 1 금속층(5a)으로서 사용되는 니켈에 비해서 영률이 작다. 그 때문에, 완충체(24)와 제 1 금속층(5a) 사이에 산화금속 피막이 위치하고 있는 경우, 완충체(24)와 제 1 금속층(5a)이 직접 접하고 있는 경우에 비해서 응력의 완화 작용이 향상되는 점에서 유리하다.
1: 배선 기판
2: 절연 수지층
21: 코어층
22: 절연층
22a: 제 1 절연층
22b: 제 2 절연층
23: 절연 입자
24: 완충체
24': 절연 입자
3: 스루홀 도체
4: 배선 도체층
41: 랜드
41a: 제 1 금속층
41b: 제 2 금속층
41c: 제 3 금속층
41d: 제 4 금속층
42: 오목부
5: 비아홀 도체
5a: 제 1 금속층
5b: 제 2 금속층
5c: 제 3 금속층
S1: 제 1 면
S2: 제 2 면

Claims (8)

  1. 제 1 면을 갖는 제 1 절연층과,
    상기 제 1 절연층 상에 위치하고, 제 2 면을 갖는 랜드와,
    상기 제 1 절연층의 상기 제 1 면에 위치하고 있고, 상기 랜드의 상기 제 2 면에 걸쳐지는 비아홀을 갖는 제 2 절연층과,
    상기 비아홀 내에 위치하는 비아홀 도체를 포함하고,
    상기 랜드는 상기 제 2 면에 복수의 오목부를 갖고 있고,
    상기 복수의 오목부 중 적어도 1개의 오목부는 수지를 포함하는 완충체를 갖고 있고,
    상기 비아홀 도체는 상기 랜드의 상기 제 2 면 및 상기 완충체와 접촉하고 있는 배선 기판.
  2. 제 1 항에 있어서,
    상기 완충체는 상기 오목부의 내벽의 일부에만 위치하고 있는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지는 상기 제 2 절연층과 같은 수지인 배선 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 완충체는 절연 입자를 더 포함하는 배선 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 완충체의 표면의 적어도 일부에 산화금속 피막이 위치하고 있는 배선 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 랜드는 상기 제 2 절연층과의 사이에 주석 및 구리의 합금층을 갖고 있는 배선 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 랜드의 표면에 있어서 상기 비아홀 도체와의 비접촉부의 적어도 일부에 실란 커플링제가 존재하고 있는 배선 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    평면으로 본 경우에, 상기 랜드와 상기 비아홀 도체의 접촉 면적에 대한 상기 완충체가 차지하는 면적의 비율이 1% 이상 20% 이하인 배선 기판.
KR1020237010400A 2020-09-28 2021-09-14 배선 기판 KR20230054466A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020161907 2020-09-28
JPJP-P-2020-161907 2020-09-28
PCT/JP2021/033701 WO2022065134A1 (ja) 2020-09-28 2021-09-14 配線基板

Publications (1)

Publication Number Publication Date
KR20230054466A true KR20230054466A (ko) 2023-04-24

Family

ID=80845364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237010400A KR20230054466A (ko) 2020-09-28 2021-09-14 배선 기판

Country Status (7)

Country Link
US (1) US20230337361A1 (ko)
EP (1) EP4221473A1 (ko)
JP (1) JP7433461B2 (ko)
KR (1) KR20230054466A (ko)
CN (1) CN116235639A (ko)
TW (1) TWI803002B (ko)
WO (1) WO2022065134A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216344A (ja) 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582892B2 (ja) 1999-11-11 2010-11-17 イビデン株式会社 多層プリント配線板およびその製造方法
JP2005294364A (ja) 2004-03-31 2005-10-20 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2007027476A (ja) * 2005-07-19 2007-02-01 Sharp Corp 多層プリント配線板の製造方法および多層プリント配線板
WO2008139612A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
JP5125531B2 (ja) 2008-01-16 2013-01-23 富士通セミコンダクター株式会社 配線基板及び半導体装置
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
KR101506785B1 (ko) 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
KR102612326B1 (ko) * 2018-11-15 2023-12-12 산에이카가쿠 가부시키가이샤 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216344A (ja) 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2022065134A1 (ko) 2022-03-31
WO2022065134A1 (ja) 2022-03-31
US20230337361A1 (en) 2023-10-19
JP7433461B2 (ja) 2024-02-19
CN116235639A (zh) 2023-06-06
EP4221473A1 (en) 2023-08-02
TW202224521A (zh) 2022-06-16
TWI803002B (zh) 2023-05-21

Similar Documents

Publication Publication Date Title
JP4564343B2 (ja) 導電材充填スルーホール基板の製造方法
US6410858B1 (en) Multilayered wiring board, a production process for, and semiconductor device using, the same
JP7080579B2 (ja) 電子部品製造方法
US11756846B2 (en) Glass core, multilayer circuit board, and method of manufacturing glass core
US8624130B2 (en) Circuit board having grown metal layer in a flexible zone
WO2000003572A1 (fr) Carte de circuits imprimes et procede de fabrication associe
US20160330836A1 (en) Printed wiring board
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
KR20180068203A (ko) 인덕터
JP2021180316A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2022159478A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
JP2017073531A (ja) プリント回路基板及びその製造方法
KR20230054466A (ko) 배선 기판
US20070045811A1 (en) Laminated product in structure including glass-cloth contained resin layer and method for manufacturing the same
WO2021084860A1 (ja) 配線基板
US11917751B2 (en) Multilayer wiring board and method of producing the same
US11895772B2 (en) Interlayer connective structure of wiring board and method of manufacturing the same
US11956896B2 (en) Printed wiring board
JP2018148086A (ja) 貫通電極基板の製造方法及び貫通電極基板
WO2022030635A1 (ja) 部品内蔵基板の製造方法、及び、部品内蔵基板
KR100627072B1 (ko) 스루우 홀 구조 형성 방법 및 스루우 홀 구조
US20160372409A1 (en) Circuit board structure
JP2020088321A (ja) 印刷配線板及び印刷配線板の製造方法
CN114694932A (zh) 线圈组件