JP7433461B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7433461B2
JP7433461B2 JP2022551905A JP2022551905A JP7433461B2 JP 7433461 B2 JP7433461 B2 JP 7433461B2 JP 2022551905 A JP2022551905 A JP 2022551905A JP 2022551905 A JP2022551905 A JP 2022551905A JP 7433461 B2 JP7433461 B2 JP 7433461B2
Authority
JP
Japan
Prior art keywords
land
via hole
metal layer
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022551905A
Other languages
English (en)
Other versions
JPWO2022065134A1 (ja
Inventor
英敏 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2022065134A1 publication Critical patent/JPWO2022065134A1/ja
Application granted granted Critical
Publication of JP7433461B2 publication Critical patent/JP7433461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板に関する。
配線基板は、例えば、特許文献1に示すように、複数の絶縁層と絶縁層の表面に形成された配線導体層とを含んでいる。絶縁層はビアホール導体を有しており、このビアホール導体を介して、異なる絶縁層に位置している配線導体層間の電気的な接続、すなわち配線基板の厚み方向の電気的な接続が行われている。
ビアホール導体は、通常、異なる絶縁層に形成されたランドと接続される。ビアホール導体とランドとの接触面において、例えば、ビアホール導体に含まれる導体の線膨張係数およびヤング率とランドに含まれる導体の線膨張係数およびヤング率との間に、比較的大きな差が存在すると、熱伸縮時に応力が発生して、ビアホール導体とランドとの接続信頼性が低下することがある。例えば、ビアホール導体とランドとの接触面において、一方が銅で他方が銅以外の金属(例えばニクロム(NiCr)など)の場合に、ビアホール導体とランドとの接続信頼性が低下しやすくなる。
特開2015-216344号公報
本開示に係る配線基板は、第1面を有する第1絶縁層と、第1絶縁層上に位置し、第2面を有するランドと、第1絶縁層の第1面に位置しており、ランドの第2面にわたるビアホールを有する第2絶縁層と、ビアホール内に位置するビアホール導体とを含む。ランドは、第2面に複数の凹部を有しており、複数の凹部のうち少なくとも1つの凹部は、樹脂を含む緩衝体を有している。ビアホール導体は、ランドの第2面および緩衝体と接触している。
本開示の一実施形態に係る配線基板を示す模式図である。 (A)は図1に示す領域Xを説明するための拡大説明図であり、(B)は(A)に示す領域Yを説明するための拡大説明図である。 図2(A)に示す領域Yの別の実施形態を説明するための拡大説明図である。
従来の配線基板は、上記のように、ビアホール導体とランドとの接触面において、一方が銅で他方が銅以外の金属(例えばニクロム(NiCr)など)の場合に、ビアホール導体とランドとの接続信頼性が低下しやすくなる。そのため、ビアホール導体とランドとの電気的信頼性に影響を及ぼすことなく、ビアホール導体とランドとの接続信頼性を向上させた配線基板が求められている。
本開示に係る配線基板は、ランドが表面に複数の凹部を有しており、凹部内には樹脂を含む緩衝体が位置している。したがって、本開示によれば、ビアホール導体とランドとの電気的信頼性に影響を及ぼすことなく、ビアホール導体とランドとの接続信頼性を向上させた配線基板を提供することができる。
本開示の一実施形態に係る配線基板を、図1および2に基づいて説明する。図1は、本開示の一実施形態に係る配線基板1を示す模式図である。
一実施形態に係る配線基板1は、複数の絶縁層2と、絶縁層2の表面に位置する配線導体層4とを含む。配線導体層4にはランド41が含まれる。
絶縁層2は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、液晶ポリマーなどの樹脂が挙げられる。これらの樹脂は単独で用いてもよく、2種以上を併用してもよい。絶縁層2には、図2(A)に示すように、絶縁粒子23が分散されていてもよい。絶縁粒子23は限定されず、例えば、シリカ、アルミナ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが挙げられる。
一実施形態に係る配線基板1において、複数の絶縁層2のうち1層はコア層21であり、残りの絶縁層2はビルドアップ層22である。コア層21は、例えば0.04mm以上3.0mm以下の厚みを有している。
コア層21は、コア層21の上下面の配線導体層4を電気的に接続するためのスルーホール導体3を有している。スルーホール導体3は、コア層21の上下面を貫通するスルーホール内に位置している。スルーホール導体3は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。スルーホール導体3は、コア層21の両面の配線導体層4に接続されている。スルーホール導体3は、スルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。
ビルドアップ層22は、例えば5μm以上100μm以下の厚みを有している。ビルドアップ層22は、同じ樹脂で形成されていてもよく、それぞれ異なる樹脂で形成されていてもよい。上記の絶縁層2は、ランド41が位置している第1面S1を有している。
絶縁層2の表面、すなわちコア層21の表面およびビルドアップ層22の表面には、配線導体層4が位置している。配線導体層4は銅などの導体、例えば銅箔や銅めっきで形成されている。配線導体層4の厚みは特に限定されず、例えば2μm以上50μm以下である。複数の配線導体層4が存在する場合、配線導体層4は同じ導体で形成されていてもよく、それぞれ異なる導体で形成されていてもよい。配線導体層4の一部は、後述するビアホール導体5を接続するためのランド41として使用される。このようなランド41は、上記の絶縁層2の第1面S1に接している部分を除く第2面S2を有している。
ビルドアップ層22は、ビルドアップ層22を介して上下に位置している配線導体層4同士を電気的に接続するためのビアホール導体5を有している。ビアホール導体5は、ビルドアップ層22の上下面を貫通するビアホールに、例えば銅めっきなどを析出させることによって得られる。ビルドアップ層22の上下面を貫通するビアホールは、例えば底部において2μm以上100μm以下程度の内径を有しており、例えば、COレーザー、UV-YAGレーザー、エキシマレーザーなどのようなレーザー加工によって形成される。ビアホール導体5は、ビアホール内を充填する状態で位置していてもよく、ビアホール導体5が、ビアホール内表面に被着しており、かつビアホール導体5が無い部分には樹脂が充填していても構わない。
図2(A)は図1に示す領域Xを説明するための拡大説明図である。図2(A)に示すように、ランド41は第1絶縁層22aの表面(第1面S1)に位置している。本明細書において、「第1絶縁層」および後述の「第2絶縁層」の用語は、便宜上、一方の絶縁層を「第1絶縁層」と定義し、他方の絶縁層を「第2絶縁層」と定義しているにすぎず、2層の絶縁層が積層された積層構造に限定しているわけではない。
具体的には、絶縁層の積層数に関係なく、ランドとビアホール導体とが接触している任意の2層の絶縁層において、表面(第1面S1)にランドが位置している絶縁層を「第1絶縁層」と定義し、ランドと接触しているビアホール導体を含む絶縁層を「第2絶縁層」と定義している。したがって、このビアホール導体を含む絶縁層の表面にランドが形成され、このランドと接触するビアホール導体を含む絶縁層が、さらに積層されている場合、前者の絶縁層を「第1絶縁層」と定義し、後者の絶縁層を「第2絶縁層」と定義する。
第1絶縁層22aの表面(第1面S1)に位置しているランド41は、第1金属層41a、第2金属層41b、第3金属層41cおよび第4金属層41dで形成されている。第1金属層41aは、例えばニクロム(NiCr)で形成されており、1nm以上100nm以下の厚みを有している。第2金属層41bは、第1金属層41aの表面を被覆するように形成されている。第2金属層41bは、例えば銅で形成されており、100nm以上1000nm以下の厚みを有している。第3金属層41cは、第2金属層41bの表面を被覆するように形成されている。第3金属層41cは、例えば銅で形成されており、1μm以上60μm以下の厚みを有している。
第4金属層41dは、第3金属層41cの表面、ならびに第1金属層41aの側面、第2金属層41bの側面および第3金属層41cの側面を被覆するように形成されている。第4金属層41dは、例えば錫を含む導体で形成されており、0.1nm以上10nm以下の厚みを有している。第4金属層41dは、上面および側面の一部に銅との合金を含んでいる。第4金属層41dが錫と銅との合金で形成されていると、錫が後述するシランカップリング剤との相性に優れているため、ランド41と第2絶縁層22bとの接着性をより向上させることができる。
図2(A)および(B)に示すように、ランド41の表面には、複数の凹部42が存在している。図2(B)は、図2(A)に示す領域Yを説明するための拡大説明図である。
凹部42の内部には緩衝体24が位置している。緩衝体24は樹脂を含んでいる。樹脂としては限定されず、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、シクロオレフィン樹脂、液晶ポリマーなどの樹脂が挙げられる。これらの樹脂は単独で用いてもよく、2種以上を併用してもよい。特に、第2絶縁層22bを形成している樹脂と同じ樹脂であってもよい。
緩衝体24には、絶縁粒子24’が含まれていてもよい。このような絶縁粒子24’は、限定されず、例えば、シリカ、アルミナ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが挙げられる。絶縁粒子24’は、例えば、第2絶縁層22bに含まれる絶縁粒子23と同じであってもよい。
ビアホール導体5は、第1金属層5a、第2金属層5b、および第3金属層5cで形成されている。第1金属層5aは、第2絶縁層22bが有しているビアホールの内周面およびビアホールの周縁部に位置している。第1金属層5aは、例えばニクロムで形成されており、1nm以上100nm以下の厚みを有している。第2金属層5bは、第1金属層5aの表面を被覆するように位置している。第2金属層5bは、例えば銅で形成されており、100nm以上1000nm以下の厚みを有している。第3金属層5cは、第2金属層5bの表面を被覆するようにビアホールの中に充填されている。第3金属層5cは、例えば銅で形成されている。
ランド41の上面に緩衝体24が存在することによって、ランド41に含まれる導体(特に第4金属層41d)の線膨張係数およびヤング率とビアホール導体5に含まれる導体(特に第1金属層5a)の線膨張係数およびヤング率との間に、比較的大きな差が存在しても、例えば、熱伸縮時に発生する応力を緩和することができる。その結果、ビアホール導体5とランド41との接続信頼性が向上する。さらに、緩衝体24はランド41の上面に形成された凹部にのみ存在しており、ランド41とビアホール導体5との電気的信頼性に影響を及ぼすこともない。
ビアホール導体5とランド41との電気的信頼性を低下させずに、接続信頼性をより向上させるためには、平面視した場合に、ビアホールの底部の面積に対する緩衝体24の占める面積の割合が、例えば1%以上20%以下であればよい。緩衝体24の占める面積は、電子顕微鏡写真によって求めればよい。具体的には、次の手順で求めればよい。
第2絶縁層22bにビアホールを形成した後、ビアホールの底部となるランド41の表面を電界放出形走査電子顕微鏡(FE-SEM)で観察し、ランド41の表面の反射電子像写真を撮影する。撮影した反射電子像写真を画像処理ソフト「Image J」で2値化処理を行う。緩衝体24の部分が黒色に写るため、黒色度が70%以上の部分を黒色と認定し、緩衝体24の占める面積を求める。この面積とビアホールの底部の面積とから、ランド41とビアホール導体5との接触面積に対する緩衝体24の占める面積の割合を算出すればよい。
ランド41においてビアホール導体5との非接触部の少なくとも一部に、シランカップリング剤が存在している。ビアホール導体5との非接触部というのは具体的には、ランド41の側面、ランド41上面のビアホール周縁、および凹部内面である。金属で形成されているランド41と樹脂で形成されている第2絶縁層22bとは、接着性に乏しい場合がある。両者の間にシランカップリング剤が存在していると、ランド41と第2絶縁層22bとの接着性をより向上させることができる。シランカップリング剤は、分子内に無機材料と反応する官能基と有機材料に反応する官能基とを有する化合物である。そのため、無機材料である金属(ランド41)と有機材料である樹脂(第2絶縁層22b)とが、シランカップリング剤を介して結合し、ランド41と第2絶縁層22bとの接着性がより向上する。このようなシランカップリング剤の存在は、例えばフーリエ変換赤外分光法(FTIR)を用いて上記の官能基構造を分析することや、飛行時間型二次イオン質量分析(TOF-SIMS)で質量分析することによって確認することができる。
一実施形態に係る配線基板1において、ランド41とビアホール導体5とを形成する方法は限定されず、例えば、下記の方法によって形成される。
第1絶縁層22aの表面に第1金属層41aを形成する。第1絶縁層22aについては上述の通りであり、詳細な説明については省略する。第1金属層41aは、例えばスパッタリングによってニクロムで形成される。第1金属層41aの厚みは上述の通りである。次いで、第1金属層41aの表面を被覆するように、第2金属層41bを形成する。第2金属層41bは、例えばスパッタリングによって銅で形成される。第2金属層41bの厚みは上述の通りである。
次いで、第3金属層41cを形成するために、第2金属層41bの表面に開口を有するめっきレジストを形成する。その後、電解銅めっき処理に供して、開口内に銅を析出させる。次いで、めっきレジストを剥離してめっきレジストで被覆されていた部分の第2金属層41bを、例えば酸(硫酸と過酸化水素水との混合溶液)によって除去する。次いで、第1金属層41aを、例えば酸(塩酸と硫酸との混合溶液など)によって除去する。その際、電解銅めっきによって析出した銅の表面も酸によって浸食され、径および深さが、例えば10nm以上200nm以下程度の窪みが形成される。
次いで、窪みが形成された銅の表面をソフトエッチング処理に供する。ソフトエッチングは、例えば、硫酸過水系の薬液を用いて行う。ソフトエッチング処理を行うことによって、窪みの径および深さを、例えば10nm以上100nm以下程度にする。ソフトエッチング処理は、最終的に凹部42に形成される緩衝体24の大きさを調整するために行われる。長時間ソフトエッチング処理を行うと、電解銅めっきによって析出させた銅の幅方向も浸食される。そのため、銅の表面が浸食されて窪みの径および深さが上記の範囲となれば、ソフトエッチング処理を終了する。このようにして、最終的に第3金属層41cとなる層が形成される。
次いで、積層された金属層(銅)の表面に置換錫めっき処理を施す。置換錫めっきによって銅の表面が錫に置換される。この際、ソフトエッチング処理で形成された窪み内においても、銅が錫と置換されて錫が析出する。その後、錫の表面を硝酸処理することで窪み内の錫の一部も除去されて内壁面に錫が析出している凹部42が形成される。次いで、錫の表面にシランカップリング剤を被着させる。このような凹部42は、例えば、10nm以上500nm以下程度の径および深さを有する。上述のソフトエッチング処理を行わなければ、例えば凹部42の深さが深くなりすぎるおそれがある。
次いで、第2絶縁層22bを、第1絶縁層22aおよび表面に錫が析出した第3金属層41cを被覆するように形成する。第2絶縁層22bについては上述の通りであり、詳細な説明については省略する。この時、第2絶縁層22bを形成している樹脂の一部が、上記の積層された金属層の表面に形成された凹部42にも埋入される。第2絶縁層22bを形成している樹脂に絶縁粒子23が含まれていれば、絶縁粒子23の一部も凹部42に埋入される。このようにして、凹部42内に緩衝体24(必要に応じて、絶縁粒子24’を含む)が形成される。
次いで、第2絶縁層22bにビアホールを形成する。ビアホールは、例えば上記のレーザー加工によって、上記の積層された金属層の一部を底部とする位置に形成される。その後、第2絶縁層22bおよびビアホールを被覆するように第1金属層5aを形成する。第1金属層5aは、例えばスパッタリングによってニクロムで形成される。第1金属層5aの厚みは上述の通りである。次いで、第1金属層5aの表面を被覆するように、第2金属層5bを形成する。第2金属層5bは、例えばスパッタリングによって銅で形成される。第2金属層5bの厚みは上述の通りである。これらのスパッタリングの際の熱によって、上記の積層された金属層の表面に形成された錫と第3金属層41cに含まれる銅とから、錫および銅の合金が形成される。これにより、ランド41が形成される。第1金属層5aは、一例としてニクロムを挙げたが、他にもチタン、クロム、ニッケル、タンタル、モリブデン、タングステン、パラジウムなどの周期表第4族、5族または6族である遷移金属をスパッタおよびスパッタ以外の蒸着法を用いて形成してもかまわない。
次いで、ビアホールに第3金属層5cを形成するため、第2金属層5bの表面のうち、ビアホールおよびビアホールの周縁部以外に、めっきレジストを形成する。その後、電解銅めっき処理に供して、めっきレジスト未処理部分に銅を析出させる。次いで、めっきレジストを剥離してめっきレジストで被覆されていた部分の第1金属層5aおよび第2金属層5bを、例えば上記の酸によって除去する。このようにして、ランド41と接続するビアホール導体5が形成される。
ビルドアップ層として、絶縁層をさらに積層させる場合は、上述のソフトエッチング処理から同様の手順を繰り返し行えばよい。すなわち、ビアホール導体5(第3金属層5c)の表面に形成された窪みの径および深さを調整するソフトエッチング処理以降の手順を繰り返し行えばよい。
もちろん、記載するまでもないが、コア層21を「第1絶縁層」とみなして、上述の手順でコア層21の表面にランド41を形成し、第1絶縁層22aを「第2絶縁層」とみなして、上述の手順でビアホール導体5を形成してもよい。
このようにして、ビアホール導体5が、ランド41の表面およびランド41の表面に位置する緩衝体24と接続した配線基板1を得ることができる。ビアホール導体5の一部が緩衝体24と接続することによって、ビアホール導体とランドとの電気的信頼性に影響を及ぼすことなく、ビアホール導体とランドとの接続信頼性を向上させることができる。
本開示の配線基板は、上述の実施形態に限定されない。上述の図2(B)では、凹部42全体に緩衝体24が位置している実施形態を示している。しかし、図3に示すように、凹部42の内壁の一部にのみ位置していても構わない。この場合、ビアホール導体5の第1金属層5aと凹部42内の第4金属層41dとの接触面積が増加する。そのため、ランド41と第1金属層5a(ビアホール導体5)との接着性をより向上させることが可能になる。緩衝体24が空気や水分を含有している場合、緩衝体24が凹部42全体に位置している場合に比べて、空気や水分の除去が容易になる点で有利である。
さらに、緩衝体24の表面の少なくとも一部に、酸化金属皮膜が位置していても構わない。酸化金属皮膜としては、例えば酸化ニッケル皮膜が挙げられる。酸化ニッケルは、例えば第1金属層5aとして用いられるニッケルに比べてヤング率が小さい。そのため、緩衝体24と第1金属層5aとの間に酸化金属皮膜が位置している場合、緩衝体24と第1金属層5aとが直接に接している場合に比べて、応力の緩和作用が向上する点で有利である。
1 配線基板
2 絶縁樹脂層
21 コア層
22 絶縁層
22a 第1絶縁層
22b 第2絶縁層
23 絶縁粒子
24 緩衝体
24’ 絶縁粒子
3 スルーホール導体
4 配線導体層
41 ランド
41a 第1金属層
41b 第2金属層
41c 第3金属層
41d 第4金属層
42 凹部
5 ビアホール導体
5a 第1金属層
5b 第2金属層
5c 第3金属層
S1 第1面
S2 第2面

Claims (8)

  1. 第1面を有する第1絶縁層と、
    該第1絶縁層上に位置し、第2面を有するランドと、
    前記第1絶縁層の前記第1面に位置しており、前記ランドの前記第2面にわたるビアホールを有する第2絶縁層と、
    前記ビアホール内に位置するビアホール導体と、
    を含み、
    前記ランドは、前記第2面に複数の凹部を有しており、
    該複数の凹部のうち少なくとも1つの凹部は、樹脂を含む緩衝体を有しており、
    前記ビアホール導体は、前記ランドの前記第2面および前記緩衝体と接触している、
    配線基板。
  2. 前記緩衝体は、前記凹部の内壁の一部にのみ位置している請求項1に記載の配線基板。
  3. 前記樹脂は、前記第2絶縁層と同じ樹脂である、請求項1または2に記載の配線基板。
  4. 前記緩衝体は、さらに絶縁粒子を含む、請求項1~3のいずれかに記載の配線基板。
  5. 前記緩衝体の表面の少なくとも一部に、酸化金属皮膜が位置している請求項1~4のいずれかに記載の配線基板。
  6. 前記ランドは、前記第2絶縁層との間に、錫および銅の合金層を有している、請求項1~5のいずれかに記載の配線基板。
  7. 前記ランドの表面において前記ビアホール導体との非接触部の少なくとも一部に、シランカップリング剤が存在している請求項1~6のいずれかに記載の配線基板。
  8. 平面視した場合に、前記ランドと前記ビアホール導体との接触面積に対する前記緩衝体の占める面積の割合が1%以上20%以下である請求項1~7のいずれかに記載の配線基板。
JP2022551905A 2020-09-28 2021-09-14 配線基板 Active JP7433461B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020161907 2020-09-28
JP2020161907 2020-09-28
PCT/JP2021/033701 WO2022065134A1 (ja) 2020-09-28 2021-09-14 配線基板

Publications (2)

Publication Number Publication Date
JPWO2022065134A1 JPWO2022065134A1 (ja) 2022-03-31
JP7433461B2 true JP7433461B2 (ja) 2024-02-19

Family

ID=80845364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022551905A Active JP7433461B2 (ja) 2020-09-28 2021-09-14 配線基板

Country Status (7)

Country Link
US (1) US20230337361A1 (ja)
EP (1) EP4221473A1 (ja)
JP (1) JP7433461B2 (ja)
KR (1) KR20230054466A (ja)
CN (1) CN116235639A (ja)
TW (1) TWI803002B (ja)
WO (1) WO2022065134A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203448A (ja) 1999-11-11 2001-07-27 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2005294364A (ja) 2004-03-31 2005-10-20 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2009170669A (ja) 2008-01-16 2009-07-30 Fujitsu Microelectronics Ltd 配線基板及び半導体装置
JP2014232862A (ja) 2013-05-29 2014-12-11 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027476A (ja) * 2005-07-19 2007-02-01 Sharp Corp 多層プリント配線板の製造方法および多層プリント配線板
WO2008139612A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP6373716B2 (ja) 2014-04-21 2018-08-15 新光電気工業株式会社 配線基板及びその製造方法
KR102612326B1 (ko) * 2018-11-15 2023-12-12 산에이카가쿠 가부시키가이샤 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203448A (ja) 1999-11-11 2001-07-27 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2005294364A (ja) 2004-03-31 2005-10-20 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2009170669A (ja) 2008-01-16 2009-07-30 Fujitsu Microelectronics Ltd 配線基板及び半導体装置
JP2014232862A (ja) 2013-05-29 2014-12-11 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板

Also Published As

Publication number Publication date
JPWO2022065134A1 (ja) 2022-03-31
WO2022065134A1 (ja) 2022-03-31
US20230337361A1 (en) 2023-10-19
KR20230054466A (ko) 2023-04-24
CN116235639A (zh) 2023-06-06
EP4221473A1 (en) 2023-08-02
TW202224521A (zh) 2022-06-16
TWI803002B (zh) 2023-05-21

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
TWI495416B (zh) 多層基板
WO2000003572A1 (fr) Carte de circuits imprimes et procede de fabrication associe
TWI462668B (zh) Printed circuit board manufacturing method and printed circuit board
US6518510B2 (en) Bump-attached wiring circuit board and method for manufacturing same
TW202006901A (zh) 配線基板
US20050062160A1 (en) Double-sided wiring circuit board and process for producing the same
JP7433461B2 (ja) 配線基板
JP7457922B2 (ja) 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法
JPH0758201A (ja) 多層配線基板の製造方法
WO2021084860A1 (ja) 配線基板
KR101209553B1 (ko) 다층기판의 비아 홀 구조 및 그 제조방법
WO2020241645A1 (ja) 多層配線基板及びその製造方法
TWI228022B (en) Printed circuit board and manufacturing method thereof
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
WO2024071007A1 (ja) 配線基板およびそれを用いた実装構造体
WO2024090336A1 (ja) 配線基板およびそれを用いた実装構造体
JP7461505B2 (ja) 配線基板
TWI823435B (zh) 配線基板
WO2023145592A1 (ja) 配線基板
WO2023054192A1 (ja) 配線基板
TWI355725B (en) Multilayer module of stacked aluminum oxide-based
JPH0745950A (ja) 薄膜多層回路基板
JPH05315745A (ja) 配線基板の製造方法
JP2004055593A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240206

R150 Certificate of patent or registration of utility model

Ref document number: 7433461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150