TW202224521A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW202224521A
TW202224521A TW110135595A TW110135595A TW202224521A TW 202224521 A TW202224521 A TW 202224521A TW 110135595 A TW110135595 A TW 110135595A TW 110135595 A TW110135595 A TW 110135595A TW 202224521 A TW202224521 A TW 202224521A
Authority
TW
Taiwan
Prior art keywords
pad
metal layer
insulating layer
layer
hole
Prior art date
Application number
TW110135595A
Other languages
English (en)
Other versions
TWI803002B (zh
Inventor
湯川英敏
Original Assignee
日商京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商京瓷股份有限公司 filed Critical 日商京瓷股份有限公司
Publication of TW202224521A publication Critical patent/TW202224521A/zh
Application granted granted Critical
Publication of TWI803002B publication Critical patent/TWI803002B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本揭示之配線基板係包含：第一絕緣層，係具有第一面；銲盤，係位於第一絕緣層上，且具有第二面；第二絕緣層，係位於第一絕緣層的第一面，且具有連通至銲盤之第二面的通孔；以及通孔導體，係位於通孔內。銲盤係在第二面具有複數個凹部，複數個凹部之中至少一個凹部具有包含樹脂的緩衝體。通孔導體係接觸於銲盤的第二面及緩衝體。

Description

配線基板
本發明係關於一種配線基板。
如專利文獻1所示，配線基板係包含複數個絕緣層與形成於絕緣層之表面的配線導體層。絕緣層係具有通孔(via hole)導體而經由此通孔導體來進行位於不同絕緣層的配線導體之間的電性連接，亦即進行配線基板之厚度方向的電性連接。
一般而言，通孔導體係與形成於不同絕緣層的銲盤連接。通孔導體與銲盤的接觸面中，例如，通孔導體所包含的導體的線膨脹係數及楊氏模數與銲盤所包含的導體的線膨脹係數及楊氏模數之間若存在較大的差異，則會在熱伸縮時產生應力而使通孔導體與銲盤的連接可靠性降低。例如，通孔導體與銲盤的接觸面中，一者為銅而另一者為銅以外的金屬(例如為鎳鉻合金(NiCr)等)時，通孔導體與銲盤的連接可靠性將會容易降低。
[先前技術文獻]
[專利文獻]
[專利文獻1] 日本專利公開公報特開2015-216344號
本揭示之課題在於提供一種配線基板，不會對通孔導體與銲盤的電性可靠性造成影響，且使通孔導體與銲盤的連接可靠性提升。
本揭示之配線基板係包含：第一絕緣層，係具有第一面；銲盤，係位於第一絕緣層上，且具有第二面；第二絕緣層，係位於第一絕緣層的第一面，且具有連通至銲盤之第二面的通孔；以及通孔導體，係位於通孔內。銲盤係在第二面具有複數個凹部，複數個凹部之中至少一個凹部具有包含樹脂的緩衝體。通孔導體係接觸於銲盤的第二面及緩衝體。
本揭示之配線基板的銲盤係於表面具有複數個凹部，且凹部內配置有包含樹脂的緩衝體。因此，依據本揭示，可提供一種配線基板，不會對通孔導體與銲盤的電性可靠性造成影響，且使通孔導體與銲盤的連接可靠性提升。
1:配線基板
2:絕緣層(絕緣樹脂層)
3:貫通孔導體
4:配線導體層
5:通孔導體
5a:第一金屬層
5b:第二金屬層
5c:第三金屬層
21:核心層
22:增疊層(絕緣層)
22a:第一絕緣層
22b:第二絕緣層
23:絕緣粒子
24:緩衝體
24’:絕緣粒子
41:銲盤
41a:第一金屬層
41b:第二金屬層
41c:第三金屬層
41d:第四金屬層
42:凹部
S1:第一面
S2:第二面
X,Y:區域
圖1係顯示本揭示之一實施型態之配線基板的示意圖。
圖2(A)係用以說明圖1所示之區域X的放大說明圖，圖2(B)係用以說明圖2(A)所示之區域Y的放大說明圖。
圖3係用以說明圖2(A)所示之區域Y之另一實施型態的放大說明圖。
以下根據圖1及圖2來說明本揭示之一實施型態之配線基板。圖1係顯示本揭示之一實施型態之配線基板1的示意圖。
一實施型態之配線基板1係包含複數個絕緣層2及位於絕緣層2之表面的配線導體層4。配線導體層4係包含銲盤41。
絕緣層2若為具有絕緣性的素材則無特別限制。以具有絕緣性的素材而言，可舉例如環氧樹脂、雙馬來亞醯胺-三嗪樹脂、聚醯亞胺樹脂、聚苯醚樹脂、液晶聚合物等樹脂。此等樹脂可單獨使用，亦可併用兩種以上。如圖2(A)所示，絕緣層2中可分散有絕緣粒子23。絕緣粒子23係無限制，可舉例如二氧化矽、氧化鋁、硫酸鋇、滑石粉、黏土、玻璃、碳酸鈣、氧化鈦等無機絕緣性填充物。
一實施型態之配線基板1中，複數個絕緣層2之中，一層為核心層21，其餘的絕緣層2為增疊層22。核心層21係例如具有0.04mm以上3.0mm以下的厚度。
核心層21係具有用以電性連接核心層21之上下表面的配線導體層4的貫通孔(through hole)導體3。貫通孔導體3係位於貫通核心層21之上下表面的貫通孔內。貫通孔導體3係例如以鍍銅等金屬鍍覆物構成的導體來形成。貫通孔導體3係連接於核心層21之兩面的配線導體層4。貫通孔導體3可僅形成於貫通孔的內壁面，亦可填充於貫通孔內。
增疊層22係例如具有5μm以上100μm以下的厚度。增疊層22可由相同的樹脂來形成，亦可由各自不同的樹脂來形成。上述絕緣層2係具有銲盤41所在之第一面S1。
絕緣層2的表面，亦即核心層21的表面及增疊層22的表面，係配置有配線導體層4。配線導體層4為銅等之導體，例如以銅箔、鍍銅等來形成。配線導體層4的厚度係無特別限制，例如為2μm以上50μm以下。存在有複數個配線導體層4時，配線導體層4可由相同的導體來形成，亦可由各自不同的導體來形成。配線導體層4之一部分係作為用以連接後述之通孔導體5的銲盤41來使用。此種銲盤41係具有除了與上述絕緣層2的第一面S1接觸之部分以外的第二面S2。
增疊層22係具有通孔導體5，此通孔導體5係用以將隔著增疊層22而上下配置的配線導體層4彼此電性連接。通孔導體5可例如藉由鍍銅等析出於貫通增疊層22之上下表面的通孔來獲得。貫通增疊層22之上下表面的通孔係例如底部具有2μm以上100μm以下左右之內徑，例如能夠以CO2雷射、UV-YAG雷射、準分子雷射等雷射加工來形成。通孔導體5能夠以填充於通孔內的狀態來配置，通孔導體5亦可附著於通孔之內表面，且在沒有通孔導體5的部分填充樹脂。
圖2(A)係用以說明圖1所示之區域X的放大說明圖。如圖2(A)所示，銲盤41係位於第一絕緣層22a的表面(第一面S1)。本說明書中，「第一絕緣層」及後述之「第二絕緣層」之用語係僅為了便於說明而將其中一個絕緣層定義為「第一絕緣層」，並將另一個絕緣層定義為「第二絕緣層」，並非限定於兩層絕緣層積層的積層體。
具體而言，銲盤與通孔導體接觸之任意兩層的絕緣層中，將表面(第一面S1)配置有銲盤的絕緣層定義為「第一絕緣層」，並將包含與銲盤接觸之通孔導體的絕緣層定義為「第二絕緣層」，而與絕緣層的積層數無關。因此，在包含此通孔導體之絕緣層的表面形成銲盤，且進一步積層包含與此銲盤接觸之 通孔導體的絕緣層時，將前者之絕緣層定義為「第一絕緣層」，將後者之絕緣層定義為「第二絕緣層」。
位於第一絕緣層22a的表面(第一面S1)的銲盤41係由第一金屬層41a、第二金屬層41b、第三金屬層41c及第四金屬層41d所形成。第一金屬層41a係例如以鎳鉻(NiCr)來形成，且具有1nm以上100nm以下的厚度。第二金屬層41b係形成為被覆第一金屬層41a之表面。第二金屬層41b係例如以銅來形成，且具有100nm以上1000nm以下的厚度。第三金屬層41c係形成為被覆第二金屬層41b之表面。第三金屬層41c係例如以銅來形成，且具有1μm以上60μm以下的厚度。
第四金屬層41d係形成為被覆第三金屬層41c的表面以及第一金屬層41a的側面、第二金屬層41b的側面及第三金屬層41c的側面。第四金屬層41d係例如以含錫的導體來形成，且具有0.1nm以上10nm以下的厚度。第四金屬層41d係於上表面及側面的一部分包含有銅之合金。若第四金屬層41d以錫與銅之合金來形成，因錫與後述之矽烷偶合劑的配合性良好，而能夠更加提升銲盤41與第二絕緣層22b的接著性。
如圖2(A)及圖2(B)所示，銲盤41的表面係存在有複數個凹部42。圖2(B)係用以說明圖2(A)所示之區域Y的放大說明圖。
凹部42的內部係配置有緩衝體24。緩衝體24係包含樹脂。以樹脂而言並無限制，可舉例如環氧樹脂、雙馬來亞醯胺-三嗪樹脂、聚醯亞胺樹脂、聚苯醚樹脂、環烯烴樹脂、液晶聚合物等樹脂。此等樹脂可單獨使用，亦可併用兩種以上。特別是亦可與形成第二絕緣層22b的樹脂為相同者。
緩衝體24中亦可包含絕緣粒子24’。此種絕緣粒子24’並無限制，可舉例如二氧化矽、氧化鋁、硫酸鋇、滑石粉、黏土、玻璃、碳酸鈣、氧化鈦等 無機絕緣性填充物。絕緣粒子24’係例如亦可與第二絕緣層22b所包含的絕緣粒子23相同。
通孔導體5係由第一金屬層5a、第二金屬層5b及第三金屬層5c所形成。第一金屬層5a係位於第二絕緣層22b所具有之通孔的內周面及通孔的周緣部。第一金屬層5a係例如以鎳鉻合金來形成，且具有1nm以上100nm以下的厚度。第二金屬層5b係配置成被覆第一金屬層5a之表面。第二金屬層5b係例如以銅來形成，且具有100nm以上1000nm以下的厚度。第三金屬層5c係於通孔之中填充成為被覆第二金屬層5b之表面。第三金屬層5c係例如以銅來形成。
由於緩衝體24存在於銲盤41的上表面，故即使銲盤41所包含的導體(特別是第四金屬層41d)的線膨脹係數及楊氏模數與通孔導體5所包含的導體(特別是第一金屬層5a)的線膨脹係數及楊氏模數之間存在較大的差異，也能夠緩和例如在熱伸縮時產生的應力。其結果，通孔導體5與銲盤41的連接可靠性提升。再者，緩衝體24係僅存在於銲盤41之上表面所形成的凹部而亦不會對銲盤41與通孔導體5的電性可靠性造成影響。
為了不使通孔導體5與銲盤41的電性可靠性降低而提升連接可靠性，俯視觀看時，緩衝體24所佔的面積相對於通孔之底部的面積之比例係例如可為1%以上20%以下。緩衝體24所佔的面積可由電子顯微鏡照片來求得。具體而言，可由下列步驟而求得。
將通孔形成於第二絕緣層22b後，以場發射掃描式電子顯微鏡(FE-SEM)來觀察成為通孔之底部的銲盤41的表面，並拍攝銲盤41的表面的反射電子影像照片。以圖像處理軟體「Image J」將所拍攝的反射電子影像照片進行二值化處理。因緩衝體24的部分會呈現黑色，故將黑色度為70%以上的部分認定成 黑色，而求出緩衝體24所佔之面積。可由此面積與通孔之底部的面積來算出緩衝體24所佔的面積相對於銲盤41與通孔導體5的接觸面積之比例。
矽烷偶合劑係存在於銲盤41中之未與通孔導體5接觸的非接觸部之至少一部分。具體而言，與通孔導體5間的非接觸部係指銲盤41的側面、銲盤41上表面之通孔周緣、及凹部內面。以金屬形成的銲盤41與以樹脂形成的第二絕緣層22b之間會有接著性微弱的情況。若兩者之間存在著矽烷偶合劑，則能夠更加提升銲盤41與第二絕緣層22b的接著性。矽烷偶合劑係分子內具有與無機材料反應的官能基以及與有機材料反應的官能基之化合物。因此，屬於無機材料的金屬(銲盤41)與屬於有機材料的樹脂(第二絕緣層22b)經由矽烷偶合劑而結合，使得銲盤41與第二絕緣層22b的接著性更加提升。例如可藉由使用傅立葉轉換紅外線光譜分析法(FTIR)來分析上述官能基構造，藉由使用飛行時間二次離子質譜分析法(TOF-SIMS)來分析質量等，而確認此種矽烷偶合劑的存在。
一實施型態之配線基板1中，形成銲盤41與通孔導體5的方法並無限制，例如藉由下列方法來形成。
於第一絕緣層22a的表面形成第一金屬層41a。第一絕緣層22a係如上所述者，故省略詳細的說明。第一金屬層41a係例如藉由濺鍍法而以鎳鉻合金來形成。第一金屬層41a的厚度係如上所述。接著，以被覆第一金屬層41a之表面的方式，形成第二金屬層41b。第二金屬層41b係例如藉由濺鍍法而以銅來形成。第二金屬層41b的厚度係如上所述。
接著，為了形成第三金屬層41c，於第二金屬層41b的表面形成具有開口的鍍覆阻劑。之後，施以電解鍍銅處理，使銅析出於開口內。接著，剝離鍍覆阻劑，並藉由例如酸(硫酸與過氧化氫水的混合溶液)來除去原本由鍍覆阻劑 被覆之部分的第二金屬層41b。接著，藉由例如酸(鹽酸與硫酸的混合溶液等)來除去第一金屬層41a。此時，藉由電解鍍銅而析出的銅的表面亦會被酸侵蝕，因而形成直徑及深度為例如10nm以上200nm以下左右的凹陷。
接著，將形成有凹陷的銅的表面施以軟蝕刻處理。軟蝕刻處理係例如使用硫酸-過氧化氫系的藥液來進行。藉由進行軟蝕刻處理，使凹陷的直徑及深度成為例如10nm以上100nm以下左右。軟蝕刻處理係為了調整最終將形成於凹部42的緩衝體24的大小而進行。若長時間進行軟蝕刻處理，則電解鍍銅所析出的銅的寬度方向亦會被侵蝕。因此，若侵蝕到銅的表面致凹陷的直徑及深度成為上述範圍時，即結束軟蝕刻處理。藉此，終將形成成為第三金屬層41c之層。
接著，在所積層之金屬層(銅)的表面施以置換鍍錫處理。藉由置換鍍錫處理，將表面的銅置換為錫。此時，軟蝕刻處理所形成之凹陷內亦有銅被錫置換而析出錫。之後，將錫的表面進行硝酸處理，使凹陷內的錫的一部分亦被去除，而形成內壁面析出有錫之凹部42。接著，使矽烷偶合劑附著於錫的表面。此種凹部42係例如具有10nm以上500nm以下左右的直徑及深度。若未進行上述軟蝕刻處理，則會有例如凹部42的深度變得過深的疑慮。
接著，以被覆第一絕緣層22a及表面析出有錫之第三金屬層41c的方式，形成第二絕緣層22b。第二絕緣層22b係如上所述者，故省略詳細的說明。此時，形成第二絕緣層22b之樹脂的一部分係埋入上述經積層之金屬層的表面所形成的凹部42。若形成第二絕緣層22b的樹脂中包含絕緣粒子23，則絕緣粒子23的一部分亦會埋入凹部42。藉此，於凹部42內形成緩衝體24(可因應需要而包含絕緣粒子24’)。
接著，於第二絕緣層22b形成通孔。通孔係例如藉由上述雷射加工而形成於以上述經積層之金屬層的一部分作為底部的位置。之後，以被覆第二絕緣層22b及通孔的方式，形成第一金屬層5a。第一金屬層5a係例如藉由濺鍍法而以鎳鉻合金來形成。第一金屬層5a的厚度係如上所述。接著，以被覆第一金屬層5a之表面的方式，形成第二金屬層5b。第二金屬層5b係例如藉由濺鍍法而以銅來形成。第二金屬層5b的厚度係如上所述。藉由進行此等濺鍍時的熱，由形成於上述經積層之金屬層的表面的錫以及第三金屬層41c所包含的銅，形成包含錫及銅的合金。藉此，形成銲盤41。就第一金屬層5a之一例而言，已舉出了鎳鉻合金，惟亦可使用濺鍍法及濺鍍法以外的蒸鍍法而由其他如鈦、鉻、鎳、鉭、鉬、鎢、鈀等周期表第四、第五或第六族之過渡金屬來形成第一金屬層5a。
接著，為了在通孔形成第三金屬層5c，於第二金屬層5b的表面之通孔及通孔的周緣部以外的部分形成鍍覆阻劑。之後，施以電解鍍銅處理而使銅析出於未經鍍覆阻劑處理的部分。接著，剝離鍍覆阻劑，並藉由例如上述之酸來除去原本由鍍覆阻劑被覆之部分的第一金屬層5a及第二金屬層5b。藉此，形成與銲盤41連接的通孔導體5。
進一步積層絕緣層作為增疊層時，可自上述軟蝕刻處理起，重複同樣的步驟。亦即，重複進行用以調整通孔導體5(第三金屬層5c)之表面所形成的凹陷的直徑及深度之軟蝕刻處理之後的步驟即可。
當然地，亦可將核心層21視為「第一絕緣層」，以上述步驟將銲盤41形成於核心層21的表面，並將第一絕緣層22a視為「第二絕緣層」，以上述步驟形成通孔導體5，在此不再贅述。
藉此，能夠得到通孔導體5連接於銲盤41之表面以及位於銲盤41之表面的緩衝體24的配線基板1。藉由通孔導體5的一部分連接於緩衝體24，能夠不對通孔導體與銲盤的電性可靠性造成影響，且使通孔導體與銲盤的連接可靠性提升。
本揭示之配線基板不限於上述實施型態。上述圖2(B)中顯示了緩衝體24位於凹部42整體之實施型態，惟如圖3所示，亦可僅位於凹部42之內壁的一部分。此情況下，通孔導體5的第一金屬層5a與凹部42內的第四金屬層41d的接觸面積會增加。因此，可使銲盤41與第一金屬層5a(通孔導體5)的接著性更加提升。緩衝體24含有空氣、水分等的情況時，相較於緩衝體24位於凹部42整體的情況，有利於容易去除空氣、水分等。
再者，亦可於緩衝體24之表面的至少一部分配置氧化金屬皮膜。以氧化金屬皮膜而言，可舉例如氧化鎳皮膜。氧化鎳皮膜與例如用以作為第一金屬層5a的鎳相比，楊氏模數較小。因此，有氧化金屬皮膜位於緩衝體24與第一金屬層5a之間時，相較於緩衝體24與第一金屬層5a直接接觸的情況，有利於提升應力的緩和作用的。
5:通孔導體
5a:第一金屬層
5b:第二金屬層
5c:第三金屬層
22:絕緣層
22a:第一絕緣層
22b:第二絕緣層
23:絕緣粒子
24:緩衝體
24’:絕緣粒子
41:銲盤
41a:第一金屬層
41b:第二金屬層
41c:第三金屬層
41d:第四金屬層
42:凹部
S1:第一面
S2:第二面
Y:區域

Claims (8)

  1. 一種配線基板，係包含：
    第一絕緣層，係具有第一面；
    銲盤，係位於該第一絕緣層上，且具有第二面；
    第二絕緣層，係位於前述第一絕緣層的前述第一面，且具有連通至前述銲盤之前述第二面的通孔；以及
    通孔導體，係位於前述通孔內；
    前述銲盤係在前述第二面具有複數個凹部；
    前述複數個凹部之中至少一個凹部具有包含樹脂的緩衝體；
    前述通孔導體係接觸於前述銲盤的前述第二面及前述緩衝體。
  2. 如請求項1所述之配線基板，其中，前述緩衝體係僅位於前述凹部之內壁的一部分。
  3. 如請求項1或2所述之配線基板，其中，前述樹脂係與前述第二絕緣層為相同樹脂。
  4. 如請求項1至3中任一項所述之配線基板，其中，前述緩衝體更包含絕緣粒子。
  5. 如請求項1至4中任一項所述之配線基板，其中，前述緩衝體之表面的至少一部分配置有氧化金屬皮膜。
  6. 如請求項1至5中任一項所述之配線基板，其中，前述銲盤係於其與前述第二絕緣層之間具有錫及銅的合金層。
  7. 如請求項1至6中任一項所述之配線基板，其中，前述銲盤的表面中之未與前述通孔導體接觸的非接觸部之至少一部分，存在有矽烷偶合劑。
  8. 如請求項1至7中任一項所述之配線基板，其中，俯視觀看時，前述緩衝體所佔的面積相對於前述銲盤與前述通孔導體的接觸面積之比例為1%以上20%以下。
TW110135595A 2020-09-28 2021-09-24 配線基板 TWI803002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020161907 2020-09-28
JP2020-161907 2020-09-28

Publications (2)

Publication Number Publication Date
TW202224521A true TW202224521A (zh) 2022-06-16
TWI803002B TWI803002B (zh) 2023-05-21

Family

ID=80845364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135595A TWI803002B (zh) 2020-09-28 2021-09-24 配線基板

Country Status (7)

Country Link
US (1) US20230337361A1 (zh)
EP (1) EP4221473A1 (zh)
JP (1) JP7433461B2 (zh)
KR (1) KR20230054466A (zh)
CN (1) CN116235639A (zh)
TW (1) TWI803002B (zh)
WO (1) WO2022065134A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582892B2 (ja) 1999-11-11 2010-11-17 イビデン株式会社 多層プリント配線板およびその製造方法
JP2005294364A (ja) 2004-03-31 2005-10-20 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2007027476A (ja) * 2005-07-19 2007-02-01 Sharp Corp 多層プリント配線板の製造方法および多層プリント配線板
EP2154939A4 (en) * 2007-05-14 2013-02-20 Ibiden Co Ltd PCB AND METHOD FOR THE PRODUCTION THEREOF
JP5125531B2 (ja) 2008-01-16 2013-01-23 富士通セミコンダクター株式会社 配線基板及び半導体装置
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
KR101506785B1 (ko) 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP6373716B2 (ja) 2014-04-21 2018-08-15 新光電気工業株式会社 配線基板及びその製造方法
DE112019005240T5 (de) * 2018-11-15 2021-07-01 San-Ei Kagaku Co., Ltd. Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente

Also Published As

Publication number Publication date
EP4221473A1 (en) 2023-08-02
US20230337361A1 (en) 2023-10-19
JP7433461B2 (ja) 2024-02-19
WO2022065134A1 (ja) 2022-03-31
JPWO2022065134A1 (zh) 2022-03-31
CN116235639A (zh) 2023-06-06
KR20230054466A (ko) 2023-04-24
TWI803002B (zh) 2023-05-21

Similar Documents

Publication Publication Date Title
US6175084B1 (en) Metal-base multilayer circuit substrate having a heat conductive adhesive layer
JP4564343B2 (ja) 導電材充填スルーホール基板の製造方法
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
US20180166354A1 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
WO2000003572A1 (fr) Carte de circuits imprimes et procede de fabrication associe
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2010087524A (ja) 配線基板の製造方法
JP4878862B2 (ja) 回路装置
JP5221887B2 (ja) 配線基盤の製造方法
TW202006901A (zh) 配線基板
TWI595811B (zh) 印刷電路板及其製造方法
TWI665772B (zh) 配線基板
TW202224521A (zh) 配線基板
JP2003347700A (ja) 配線基板
WO2021084860A1 (ja) 配線基板
WO2024071007A1 (ja) 配線基板およびそれを用いた実装構造体
JPH1051108A (ja) 転写シート及びそれを用いた配線基板の製造方法
WO2024090336A1 (ja) 配線基板およびそれを用いた実装構造体
US20230422406A1 (en) Printed wiring board
WO2023074661A1 (ja) 配線基板およびその製造方法
WO2024024878A1 (ja) 配線基板およびそれを用いた実装構造体
TWI823435B (zh) 配線基板
WO2023145592A1 (ja) 配線基板
US20230319986A1 (en) Printed wiring board
JP3769670B2 (ja) 多層配線構造