JP4878862B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4878862B2
JP4878862B2 JP2006040324A JP2006040324A JP4878862B2 JP 4878862 B2 JP4878862 B2 JP 4878862B2 JP 2006040324 A JP2006040324 A JP 2006040324A JP 2006040324 A JP2006040324 A JP 2006040324A JP 4878862 B2 JP4878862 B2 JP 4878862B2
Authority
JP
Japan
Prior art keywords
layer
substrate
insulating layer
resin layer
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006040324A
Other languages
English (en)
Other versions
JP2006270065A (ja
Inventor
誠 村井
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006040324A priority Critical patent/JP4878862B2/ja
Publication of JP2006270065A publication Critical patent/JP2006270065A/ja
Application granted granted Critical
Publication of JP4878862B2 publication Critical patent/JP4878862B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、回路装置に関し、特に、回路素子を備えた回路装置に関する。
近年、電子機器などに含まれる回路装置は、小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。このため、近年では、回路装置の基板として、高い放熱性を有する金属基板を用いるとともに、その金属基板上に、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）やＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）などの回路素子を装着している（たとえば、特許文献１参照）。また、従来では、金属基板上に、ハイブリッドＩＣ（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：混成集積回路）が形成された構造も知られている。ここで、ハイブリッドＩＣとは、ＩＣチップやコンデンサ、抵抗などの回路素子を１つの基板上にまとめて組み込んだ回路装置を意味する。
図２２は、特許文献１に開示された従来の回路装置の構造を概略的に示した断面図である。図２２を参照して、従来の回路装置では、アルミニウムからなる金属基板１０１上に、絶縁層として機能するとともに、充填材としてのシリカ（ＳｉＯ２）が添加された樹脂層１０２が形成されている。樹脂層１０２上の所定領域には、樹脂からなる接着層１０３を介してＩＣチップ１０４が装着されている。また、樹脂層１０２上のＩＣチップ１０４の端部から所定の間隔を隔てた領域には、接着層１０３を介して銅からなる金属配線１０５が形成されている。この金属配線１０５と金属基板１０１とは、樹脂層１０２によって絶縁されている。また、金属配線１０５とＩＣチップ１０４とは、ワイヤ１０６によって電気的に接続されている。
図２２に示した従来の回路装置では、アルミニウムからなる金属基板１０１を用いるとともに、その金属基板１０１上に、樹脂層１０２を介してＩＣチップ１０４を装着することによって、ＩＣチップ１０４から多量の熱が発生したとしても、その熱を金属基板１０１により放熱することが可能となる。
特開平８−２８８６０５号公報
しかしながら、図２２に示した従来の回路装置では、金属基板１０１の熱膨張係数に対して樹脂層１０２の熱膨張係数が小さいため、ＩＣチップ１０４で発生した熱により金属基板１０１が膨張する際に、樹脂層１０２下の金属基板１０１が反り返るように変形するという不都合がある。その結果、回路装置が変形するという問題点がある。
そこで、上記した問題点を解消するために、樹脂層１０２全体の剛性（ヤング率）を大きくすることにより、樹脂層１０２下の金属基板１０１の変形を抑制することが考えられる。しかしながら、樹脂層１０２全体の剛性（ヤング率）を大きくした場合には、ＩＣチップ１０４で発生した熱により金属基板１０１が膨張する際に、金属基板１０１と樹脂層１０２との間に発生する剪断応力が大きくなるので、金属基板１０１から樹脂層１０２が剥離しやすくなるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、基板から絶縁層が剥離するのを抑制しながら、回路装置の変形を抑制することが可能な回路装置を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面による回路装置は、基板と、基板上に形成された絶縁層と、絶縁層に充填された充填材と、絶縁層上に形成された導電層と、導電層上に形成された回路素子とを備えている。そして、絶縁層の基板側に位置する部分のヤング率が絶縁層の基板とは反対側に位置する部分のヤング率よりも小さくなるように、絶縁層に充填される充填材の平均粒径が制御されている。
この一の局面による回路装置では、上記のように、絶縁層の基板側に位置する部分のヤング率が絶縁層の基板とは反対側に位置する部分のヤング率よりも小さくなるように、絶縁層に充填される充填材の平均粒径を制御することによって、絶縁層の基板側の部分の剛性を、絶縁層の基板とは反対側の部分の剛性よりも小さくすることができる。これにより、回路素子で発生した熱により基板が膨張する際に、基板上に形成された絶縁層が熱膨張した基板に引っ張られたとしても、絶縁層の基板側のヤング率（剛性）が小さい部分が基板と共に伸びるように変形するので、基板と絶縁層との間に発生する剪断応力を小さくすることができる。その結果、基板から絶縁層が剥離するのを抑制することができる。また、回路素子で発生した熱により基板が膨張したとしても、絶縁層の基板とは反対側に位置する部分のヤング率（剛性）が大きいので、絶縁層下の基板が反り返るように変形するのを抑制することができる。これにより、回路装置が変形するのを抑制することができる。
上記一の局面による回路装置において、絶縁層は、１つの層からなり、１つの層からなる絶縁層の基板側に位置する部分のヤング率は、１つの層からなる絶縁層の基板とは反対側に位置する部分のヤング率よりも小さくてもよい。このように構成すれば、容易に、１つの層からなる絶縁層の基板側に位置するヤング率（剛性）が小さい部分により、基板と絶縁層との間に発生する剪断応力を小さくすることができ、かつ、１つの層からなる絶縁層の基板とは反対側に位置するヤング率（剛性）が大きい部分により、絶縁層下の基板が反り返るように変形するのを抑制することができる。
上記一の局面による回路装置において、絶縁層は、基板上に形成された第１ヤング率を有する第１絶縁層と、第１絶縁層の基板とは反対側の表面上に形成された第２ヤング率を有する第２絶縁層とを含み、第１絶縁層の第１ヤング率は、第２絶縁層の第２ヤング率よりも小さい。このように構成すれば、容易に、小さい第１ヤング率（剛性）を有する第１絶縁層により、基板と絶縁層（第１絶縁層）との間に発生する剪断応力を小さくすることができ、かつ、大きい第２ヤング率（剛性）を有する第２絶縁層により、絶縁層（第１絶縁層）下の基板が反り返るように変形するのを抑制することができる。また、絶縁層を、基板上に形成された小さい第１ヤング率を有する第１絶縁層と、第１絶縁層の基板とは反対側の表面上に形成された大きい第２ヤング率を有する第２絶縁層とを含むように構成することによって、容易に、絶縁層の基板側の部分（第１絶縁層）のヤング率（剛性）を、絶縁層の基板とは反対側の部分（第２絶縁層）のヤング率（剛性）よりも小さくすることができる。
この場合、好ましくは、第１絶縁層には、互いに異なる複数種類の平均粒径の各々に対応する充填材が充填されているとともに、第２絶縁層には、互いに異なる複数種類の平均粒径の各々に対応する充填材が充填されている。このように構成すれば、たとえば、所定の充填材と、その所定の充填材の平均粒径よりも小さい平均粒径に対応する充填材とを用いることにより、所定の充填材が入り込めない小さい隙間に小さい平均粒径に対応する充填材を充填することができるので、第１絶縁層（第２絶縁層）中の充填材の充填率を高くすることができる。この場合、第１絶縁層（第２絶縁層）に充填される充填材を、第１絶縁層（第２絶縁層）の熱伝導率を高くすることが可能な材料により構成すれば、第１絶縁層（第２絶縁層）の放熱性を向上させることができる。なお、第１絶縁層（第２絶縁層）中の充填材の充填率を高くするためには、大きい平均粒径に対応する充填材と小さい平均粒径に対応する充填材との配合比を、８：２に設定するのが好ましい。
上記第１絶縁層（第２絶縁層）に互いに異なる複数種類の平均粒径の各々に対応する充填材が充填された構成において、好ましくは、絶縁層に充填される充填材のうちの最も大きい平均粒径に対応する充填材は、第１絶縁層に充填されておらず、第２絶縁層に充填されている。このように構成すれば、容易に、第１絶縁層のヤング率（剛性）を、第２絶縁層のヤング率（剛性）よりも小さくすることができる。
上記第１絶縁層（第２絶縁層）に互いに異なる複数種類の平均粒径の各々に対応する充填材が充填された構成において、好ましくは、絶縁層に充填される充填材のうちの最も小さい平均粒径に対応する充填材は、第１絶縁層および第２絶縁層の両方に充填されている。このように構成すれば、容易に、第１絶縁層および第２絶縁層の両方に充填される充填材の充填率を高くすることができる。
なお、上記絶縁層が１つの層からなる構成において、絶縁層には、互いに異なる複数種類の平均粒径の各々に対応する充填材が充填されていてもよい。このように構成すれば、たとえば、所定の充填材と、その所定の充填材の平均粒径よりも小さい平均粒径に対応する充填材とを用いることにより、所定の充填材が入り込めない小さい隙間に小さい平均粒径に対応する充填材を充填することができるので、絶縁層中の充填材の充填率を高くすることができる。この場合、絶縁層に充填される充填材を、絶縁層の熱伝導率を高くすることが可能な材料により構成すれば、絶縁層の放熱性を向上させることができる。
また、上記１つの層からなる絶縁層に互いに異なる複数種類の平均粒径の各々に対応する充填材が充填された構成において、絶縁層の基板側に位置する部分に充填される充填材の平均粒径は、絶縁層の基板とは反対側に位置する部分に充填される充填材の平均粒径よりも小さくてもよい。このように構成すれば、容易に、絶縁層の基板側の部分のヤング率（剛性）を、絶縁層の基板とは反対側の部分のヤング率（剛性）よりも小さくすることができる。
この場合、絶縁層に充填される充填材は、充填材の平均粒径が導電層側から基板側に向かって小さくなるように分布していてもよい。このように構成すれば、絶縁層の中間部分のヤング率（剛性）を、絶縁層の基板側に位置する部分のヤング率（剛性）と絶縁層の基板とは反対側に位置する部分のヤング率（剛性）との間の大きさにすることができる。これにより、絶縁層の中間部分により、絶縁層の基板側に位置する部分と絶縁層の基板とは反対側に位置する部分との間に発生する剪断応力を小さくすることができるので、絶縁層にクラックが発生するのを抑制することができる。
また、上記絶縁層が１つの層からなる構成において、絶縁層の回路素子の下方に対応する領域には、基板の表面に達する深さを有する開口部が形成されており、絶縁層上の導電層は、絶縁層の開口部を介して基板の表面に接触するように形成されていてもよい。このように構成すれば、回路素子から多量の熱が発生した場合に、その熱を基板の表面に接触する導電層を介して基板側に放熱することができる。これにより、回路装置の放熱性を向上させることができる。
また、上記第１絶縁層（第２絶縁層）に互いに異なる複数種類の平均粒径の各々に対応する充填材が充填された構成において、第２絶縁層に充填される充填材は、第１平均粒径に対応する第１充填材と、第１平均粒径よりも小さい第２平均粒径に対応する第２充填材と、第１平均粒径と第２平均粒径との間の大きさを有する第３平均粒径に対応する第３充填材とを少なくとも含んでいてもよい。このように構成すれば、第１充填材の第１平均粒径と第２充填材の第２平均粒径との差が大きい場合に、第１平均粒径と第２平均粒径との間の大きさを有する第３平均粒径に対応する第３充填材をさらに加えることにより、第２絶縁層中の充填材の充填率が低下するのを抑制することができる。
また、上記絶縁層が第１絶縁層と第２絶縁層とを含む構成において、導電層は、第１絶縁層と第２絶縁層との間に形成された第１導電層と、第２絶縁層上に形成された第２導電層とを含み、第１絶縁層の回路素子の下方に対応する領域には、基板の表面に達する深さを有する第１開口部が形成されているとともに、第２絶縁層の回路素子の下方に対応する領域には、第１導電層の表面に達する深さを有する第２開口部が形成されており、第１導電層は、第１絶縁層の第１開口部を介して基板の表面に接触するように形成された第１放熱部を含み、第２導電層は、第２絶縁層の第２開口部を介して第１導電層の表面に接触するように形成された第２放熱部を含んでいてもよい。このように構成すれば、絶縁層を２層構造にする場合において、回路素子から多量の熱が発生した場合に、その熱を第２導電層の第２放熱部から基板の表面に接触する第１導電層の第１放熱部に伝達することができるので、基板側への放熱を容易に行うことができる。これにより、絶縁層を２層構造にする場合において、回路装置の放熱性を向上させることができる。
また、上記導電層が第１導電層と第２導電層とを含む構成において、第１導電層は、第１放熱部に加えて、第１配線部を含み、第２導電層は、第２放熱部に加えて、第２配線部を含んでいてもよい。このように構成すれば、第１導電層の第１配線部と第２導電層の第２配線部とを第２絶縁層により絶縁することができる。これにより、第１導電層の第１配線部と第２導電層の第２配線部とを平面的に見て交差させたとしても、第１導電層の第１配線部と第２導電層の第２配線部とが電気的に短絡するのを抑制することができる。その結果、配線の引き回しの自由度を向上させることができるとともに、配線密度を向上させることができる。
また、上記絶縁層が第１絶縁層と第２絶縁層とを含む構成において、第１絶縁層および第２絶縁層は、同じ材料を主成分としていてもよい。このように構成すれば、第１絶縁層および第２絶縁層に充填される充填材の各々の平均粒径を制御することにより、容易に、第１絶縁層の第１ヤング率を、第２絶縁層の第２ヤング率よりも小さくすることができる。
また、上記一の局面による回路装置において、絶縁層は、樹脂を主成分とする絶縁層を含んでいてもよい。このように構成すれば、基板上に樹脂を主成分とする絶縁層が形成された回路装置において、容易に、基板から絶縁層が剥離するのを抑制することができ、かつ、回路装置が変形する（基板が反り返る）のを抑制することができる。
この場合、充填材は、絶縁層の熱伝導率を高くすることが可能な材料からなっていてもよい。このように構成すれば、樹脂を主成分とする絶縁層の熱伝導率が高くなるので、樹脂を主成分とする絶縁層の放熱性を向上させることができる。
また、上記一の局面による回路装置において、基板は、金属を主体とする基板を含んでいてもよい。このように構成すれば、金属を主体とする基板により、回路素子で発生した熱を効率的に放熱することができる。
また、上記一の局面による回路装置において、基板は、凹凸形状の表面を有していてもよい。このように構成すれば、基板と絶縁層との接触面積を増加させることができるので、基板と絶縁層との間の密着性を向上させることができる。これにより、基板から絶縁層が剥離するのをより抑制することができる。
また、上記一の局面による回路装置において、基板は、第１熱膨張係数を有する第１の層と、第１の層上に形成され、第１の層の第１熱膨張係数とは異なる第２熱膨張係数を有する第２の層と、第２の層上に形成され、第２の層の第２熱膨張係数とは異なる第３熱膨張係数を有する第３の層とを含んでいてもよい。このように構成すれば、第１の層、第２の層および第３の層の厚みを調節することにより、第１の層、第２の層および第３の層を含む基板の熱膨張係数を制御することができる。この場合、基板の熱膨張係数が回路素子の熱膨張係数および絶縁層の熱膨張係数の両方に近づくように、第１の層〜第３の層の厚みを調節すれば、基板と回路素子および絶縁層との間の熱膨張係数差に起因して、基板から絶縁層が剥離するのを抑制することができる。
また、上記一の局面による回路装置において、基板の表面は、酸化または窒化されていてもよい。このように構成すれば、基板と導電層との間に位置する絶縁層の絶縁性が劣化したとしても、基板の酸化または窒化された表面部分が絶縁層として機能するので、基板と導電層との間の絶縁耐圧が低下するのを抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による混成集積回路装置（ハイブリッドＩＣ）の構造を示した斜視図である。図２は、図１の１００−１００線に沿った断面図である。図３は、図２に示した第１実施形態による混成集積回路装置の樹脂層に充填される充填材の分布を示した模式図である。まず、図１〜図３を参照して、第１実施形態による混成集積回路装置の構造について説明する。
第１実施形態による混成集積回路装置では、図２に示すように、約１００μｍ〜約３ｍｍ（たとえば、約１．５ｍｍ）の厚みを有する多層構造（３層構造）の基板１を用いている。この基板１は、銅からなる下層金属層１ａと、下層金属層１ａ上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層１ｂと、中間金属層１ｂ上に形成された銅からなる上層金属層１ｃとが積層されたクラッド材によって構成されている。銅からなる下層金属層１ａおよび上層金属層１ｃは、約１２ｐｐｍ／℃の熱膨張係数を有する。また、インバー合金からなる中間金属層１ｂは、ＦｅにＮｉが約３６％含有された合金からなるとともに、約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃の小さい熱膨張係数を有する。すなわち、中間金属層１ｂの熱膨張係数（約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃）は、下層金属層１ａおよび上層金属層１ｃの熱膨張係数（約１２ｐｐｍ／℃）よりも小さい。また、下層金属層１ａ、中間金属層１ｂおよび上層金属層１ｃの厚みの比率は、１：１：１であり、基板１の熱膨張係数が約６ｐｐｍ／℃〜約８ｐｐｍ／℃になるように調節されている。
また、第１実施形態では、基板１を構成する３層（１ａ〜１ｃ）のうち、最上面の上層金属層１ｃの表面部分に、約０．１μｍ〜約０．３μｍの厚みを有する酸化銅膜１ｄが形成されている。この酸化銅膜１ｄは、上層金属層１ｃの表面部分が酸化されることにより形成されている。また、第１実施形態では、基板１（酸化銅膜１ｄ）の表面は、算術平均粗さＲａが約１０μｍ〜約２０μｍの凹凸形状に形成されている。
基板１（酸化銅膜１ｄ）の凹凸形状の表面上には、約６０μｍ〜約１６０μｍの厚みを有するエポキシ樹脂を主成分とする１層目の樹脂層２が形成されている。この樹脂層２は、絶縁層として機能する。また、樹脂層２の熱膨張係数は、約１７ｐｐｍ／℃〜約１８ｐｐｍ／℃である。なお、樹脂層２は、本発明の「絶縁層」の一例である。
ここで、第１実施形態では、図３に示すように、エポキシ樹脂を主成分とする樹脂層２の熱伝導率を高くするために、互いに異なる３種類の平均粒径の各々に対応する充填材２０ａ、２０ｂおよび２０ｃが樹脂層２に充填されている。樹脂層２の熱伝導率を高くすることが可能な充填材の構成材料としては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）および窒化ホウ素（ＢＮ）などがある。なお、アルミナやシリカなどの充填材が約８５％充填されたエポキシ樹脂の熱伝導率は、約３Ｗ／（ｍ・Ｋ）であり、充填材が添加されていないエポキシ樹脂の熱伝導率（約０．６Ｗ／（ｍ・Ｋ））よりも高い。
また、樹脂層２に充填される充填材２０ａ、２０ｂおよび２０ｃの平均粒径は、それぞれ、約１μｍ、約１０μｍおよび約２０μｍに設定されている。なお、たとえば、平均粒径が約１０μｍの充填材２０ｂとは、平均粒径が約１０μｍで誤差が±１０％程度の範囲内の充填材のことをいう。また、樹脂層２の内部において、充填材２０ａ（平均粒径：約１μｍ）のみを含む層、充填材２０ｂ（平均粒径：約１０μｍ）のみを含む層および充填材２０ｃ（平均粒径：約２０μｍ）のみを含む層が基板１（図２参照）側からこの順番で配置されている。また、樹脂層２に充填された充填材２０ａ〜２０ｃの重量充填率は、合計で約６０％〜約９０％である。
そして、第１実施形態では、上記のように樹脂層２を構成することにより、絶縁層２の基板１（図２参照）側に位置する部分の剛性（ヤング率）が、絶縁層２の基板１とは反対側に位置する部分の剛性（ヤング率）よりも低くなっている。具体的には、樹脂層２の内部において、充填材２０ａ（平均粒径：約１μｍ）を含む層、充填材２０ｂ（平均粒径：約１０μｍ）を含む層および充填材２０ｃ（平均粒径：約２０μｍ）を含む層のヤング率は、それぞれ、約０．５×１０１０Ｐａ、約０．７×１０１０Ｐａおよび約１０×１０１０Ｐａである。
また、第１実施形態では、図２に示すように、後述するＬＳＩチップ９の下方に位置する樹脂層２の所定領域に、約７０μｍの直径を有するとともに、樹脂層２を貫通する５つのビアホール２ａが形成されている。また、後述するチップ抵抗１０の下方に位置する樹脂層２の所定領域には、約７０μｍの直径を有するとともに、樹脂層２を貫通する２つのビアホール２ｂが形成されている。そして、樹脂層２上の所定領域には、約１５μｍの厚みを有するとともに、サーマルビア部３ａおよび３ｂと、配線部３ｃとを含む１層目の銅からなる導電層３が形成されている。導電層３のサーマルビア部３ａは、ＬＳＩチップ９の下方の領域に配置されているとともに、基板１の表面に接触するように、ビアホール２ａ内に埋め込まれた部分を有する。また、サーマルビア部３ｂは、チップ抵抗１０の下方の領域に位置するビアホール２ｂ内に埋め込まれている。この導電層３のサーマルビア部３ａおよび３ｂは、基板１に熱を放熱する機能を有する。なお、ビアホール２ａおよび２ｂ内に導電層３が埋め込まれた状態での樹脂層２の熱伝導率は、約６Ｗ／（ｍ・Ｋ）〜約８Ｗ／（ｍ・Ｋ）である。また、導電層３の配線部３ｃは、サーマルビア部３ａの端部から所定の間隔を隔てた領域に配置されている。
また、第１実施形態では、導電層３を覆うように、上記した１層目の樹脂層２と同じ厚みおよび組成を有する２層目の樹脂層４が形成されているとともに、樹脂層４上の所定領域に、上記した１層目の導電層３と同じ厚みを有する２層目の銅からなる導電層５が形成されている。そして、２層目の樹脂層４および導電層５は、１層目の導電層３のサーマルビア部３ａに熱を伝達するための構造を有する。なお、樹脂層４は、本発明の「絶縁層」の一例である。
具体的には、樹脂層４のＬＳＩチップ９の下方に位置する領域に、約７０μｍの直径を有するとともに、樹脂層４を貫通する５つのビアホール４ａが形成されている。この５つのビアホール４ａは、それぞれ、５つのビアホール２ａに対応する位置に形成されている。また、樹脂層４には、導電層３の配線部３ｃに対応する領域に、約７０μｍの直径を有するとともに、樹脂層４を貫通する２つのビアホール４ｂが形成されている。また、導電層５は、サーマルビア部５ａと、ワイヤボンディング部５ｂと、配線部５ｃおよび５ｄとを含む。そして、導電層５のサーマルビア部５ａは、ＬＳＩチップ９の下方の領域に配置されているとともに、導電層３のサーマルビア部３ａの表面に接触するように、ビアホール４ａ内に埋め込まれた部分を有する。この導電層５のサーマルビア部５ａは、ＬＳＩチップ９で発生した熱を導電層３のサーマルビア部３ａに伝達して放熱する機能を有する。また、導電層５のワイヤボンディング部５ｂは、ビアホール４ｂに対応する領域に配置されているとともに、導電層３の配線部３ｃの表面に接触するように、ビアホール４ｂ内に埋め込まれた部分を有する。導電層５の配線部５ｃは、チップ抵抗１０の下方の領域に配置されている。導電層５の配線部５ｄは、後述するリード１１の下方の領域に配置されている。そして、図示しないが、２層目の導電層５の配線部５ｄは、１層目の導電層３の配線部３ｃと平面的に見て交差するように配置されている。
また、導電層５を覆うように、導電層５のワイヤボンディング部５ｂ、配線部５ｃおよび５ｄに対応する領域に開口部を有するソルダーレジスト層６ａが形成されている。このソルダーレジスト層６ａは、導電層５の保護膜として機能する。また、ソルダーレジスト層６ａは、メラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂およびポリアミドビスマレイミドなどの熱硬化性樹脂からなる。なお、液晶ポリマー、エポキシ樹脂およびメラミン誘導体は、高周波特性に優れているので、ソルダーレジスト層６ａの材料として好ましい。また、ソルダーレジスト層６ａに、ＳｉＯ２などの充填材を添加してもよい。ＬＳＩチップ９は、導電層５のサーマルビア部５ａ上のソルダーレジスト層６ａ上に、約２０μｍの厚みを有するエポキシ樹脂からなる樹脂層６を介して装着されている。なお、ＬＳＩチップ９では、単結晶シリコン基板（図示せず）が用いられており、熱膨張係数は、約４ｐｐｍ／℃である。このＬＳＩチップ９は、ワイヤ７によって、導電層５のワイヤボンディング部５ｂに電気的に接続されている。また、チップ抵抗１０は、導電層５の配線部５ｃ上に、はんだなどのロウ材からなる融着層８ａを介して装着されているとともに、融着層８ａにより配線部５ｃに電気的に接続されている。なお、ＬＳＩチップ９およびチップ抵抗１０は、本発明の「回路素子」の一例である。また、リード１１は、導電層５の配線部５ｄ上に、はんだなどのロウ材からなる融着層８ｂを介して装着されているとともに、融着層８ｂにより配線部５ｄに電気的に接続されている。
また、図１および図２に示すように、装置内部に装着されたＬＳＩチップ９およびチップ抵抗１０などを保護するために、ＬＳＩチップ９およびチップ抵抗１０を覆うように、エポキシ樹脂からなる樹脂層１２が形成されている。また、図１に示すように、リード１１は、混成集積回路装置の１つの辺に複数設けられている。
第１実施形態では、上記のように、エポキシ樹脂を主成分とする樹脂層２に充填される充填材２０ａ、２０ｂおよび２０ｃの平均粒径を、それぞれ、約１μｍ、約１０μｍおよび約２０μｍに設定するとともに、樹脂層２の内部において、充填材２０ａ（平均粒径：約１μｍ）を含む層、充填材２０ｂ（平均粒径：約１０μｍ）を含む層および充填材２０ｃ（平均粒径：約２０μｍ）を含む層を、基板１側からこの順番で配置することによって、樹脂層２の基板１側の部分のヤング率（剛性）を、樹脂層２の基板１とは反対側の部分のヤング率（剛性）よりも小さくすることができる。これにより、ＬＳＩチップ９およびチップ抵抗１０で発生した熱により基板１が膨張する際に、基板１上に形成された樹脂層２が熱膨張した基板１に引っ張られたとしても、樹脂層２の基板１側のヤング率（剛性）が小さい部分が基板１と共に伸びるように変形するので、基板１と樹脂層２との間に発生する剪断応力を小さくすることができる。その結果、基板１から樹脂層２が剥離するのを抑制することができる。また、ＬＳＩチップ９およびチップ抵抗１０で発生した熱により基板１が膨張したとしても、樹脂層２の基板１とは反対側に位置する部分のヤング率（剛性）が大きいので、樹脂層２下の基板１が反り返るように変形するのを抑制することができる。これにより、混成集積回路装置が変形するのを抑制することができる。
また、第１実施形態では、上記のように、１層目の樹脂層２の内部において、充填材２０ａ（平均粒径：約１μｍ）を含む層、充填材２０ｂ（平均粒径：約１０μｍ）を含む層および充填材２０ｃ（平均粒径：約２０μｍ）を含む層を、基板１側からこの順番で配置することによって、樹脂層２の中間部分のヤング率（剛性）を、樹脂層２の基板１側に位置する部分のヤング率（剛性）と樹脂層２の基板１とは反対側に位置する部分のヤング率（剛性）との間の大きさにすることができる。これにより、樹脂層２の中間部分により、樹脂層２の基板１側に位置する部分と樹脂層２の基板１とは反対側に位置する部分との間に発生する剪断応力を小さくすることができるので、１層目の樹脂層２にクラックが発生するのを抑制することができる。なお、２層目の樹脂層４は、１層目の樹脂層２と同様の構造を有するので、２層目の樹脂層４においても、クラックが発生するのを抑制することができるという効果が得られる。
また、第１実施形態では、上記のように、充填材２０ａ〜２０ｃを、１層目の樹脂層２の熱伝導率を高くすることが可能な材料により構成することによって、エポキシ樹脂を主成分とする樹脂層２の熱伝導率が高くなるので、エポキシ樹脂を主成分とする樹脂層２の放熱性を向上させることができる。なお、２層目の樹脂層４は、１層目の樹脂層２と同様の構造を有するので、２層目の樹脂層４においても、放熱性を向上させることができるという効果が得られる。
また、第１実施形態では、上記のように、導電層３を、樹脂層２のビアホール２ａを介して基板１の表面に接触するサーマルビア部３ａを含むように構成するとともに、導電層５を、樹脂層４のビアホール３４ａを介して導電層３の表面に接触するサーマルビア部５ａを含むように構成することによって、ＬＳＩチップ９から多量の熱が発生した場合に、その熱を導電層５のサーマルビア部５ａから基板１の表面に接触する導電層３のサーマルビア部３ａに伝達することができる。また、導電層３を、樹脂層２のビアホール２ｂを介して基板１の表面に接触するサーマルビア部３ｂを含むように構成することによって、チップ抵抗１０から多量の熱が発生した場合に、その熱を基板１の表面に接触する導電層３のサーマルビア部３ｂに伝達することができる。これにより、ＬＳＩチップ９およびチップ抵抗１０から多量の熱が発生した場合に、基板１側への放熱を容易に行うことができる。
また、第１実施形態では、上記のように、１層目の樹脂層２および導電層３を順次形成するとともに、１層目の導電層３上に、２層目の樹脂層４および導電層５を順次形成することによって、導電層３の配線部３ｃと導電層５の配線部５ｄとを樹脂層４により絶縁することができる。これにより、導電層３の配線部３ｃと導電層５の配線部５ｄとを平面的に見て交差させたとしても、導電層３の配線部３ｃと導電層５の配線部５ｄとが電気的に短絡するのを抑制することができる。その結果、配線部３ｃおよび５ｄの引き回しの自由度を向上させることができるとともに、配線密度を向上させることができる。
また、第１実施形態では、上記のように、金属を主体とする基板１を用いることによって、ＬＩＳチップ９およびチップ抵抗１０で発生した熱を効率的に放熱することができる。
また、第１実施形態では、上記のように、凹凸形状の表面を有する基板１を用いるとともに、その基板１の凹凸形状の表面上に、エポキシ樹脂を主成分とする樹脂層２を形成することによって、基板１と樹脂層２との接触面積を増加させることができるので、基板１と樹脂層２との間の密着性を向上させることができる。これにより、基板１から樹脂層２が剥離するのをより抑制することができる。
また、第１実施形態では、上記のように、約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃の熱膨張係数を有する銅からなる下層金属層１ａおよび上層金属層１ｃと、約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃の熱膨張係数を有するインバー合金からなる中間金属層１ｂとを含む基板１を用いるとともに、下層金属層１ａ、中間金属層１ｂおよび上層金属層１ｃの厚みの比率を１：１：１にすることによって、基板１の熱膨張係数を約６ｐｐｍ／℃〜約８ｐｐｍ／℃にすることができるので、基板１の熱膨張係数（約６ｐｐｍ／℃〜約８ｐｐｍ／℃）を、ＬＳＩチップ９の熱膨張係数（約４ｐｐｍ／℃）および樹脂層２の熱膨張係数（約１７ｐｐｍ／℃〜約１８ｐｐｍ／℃）の両方に近づけることができる。これにより、基板１とＬＳＩチップ９および樹脂層２との間の熱膨張係数差に起因して、基板１から樹脂層２が剥離するのを抑制することができる。
また、第１実施形態では、上記のように、基板１（上層金属層１ｃ）の表面を酸化することにより、基板１（上層金属層１ｃ）の表面部分に酸化銅膜１ｄを形成することによって、基板１と導電層３の配線部３ｃとの間に位置する樹脂層２の絶縁性が劣化したとしても、基板１の表面部分の酸化銅膜１ｄが絶縁層として機能するので、基板１と導電層３の配線部３ｃとの間の絶縁耐圧が低下するのを抑制することができる。
図４〜図１６は、本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。次に、図２〜図１６を参照して、第１実施形態による混成集積回路装置の製造プロセスについて説明する。
まず、図４に示すように、約１２ｐｐｍ／℃の熱膨張係数を有する銅からなる下層金属層１ａおよび上層金属層１ｃと、約０．２ｐｐｍ／℃〜約５ｐｐｍ／℃の熱膨張係数を有するとともに、インバー合金からなる中間金属層１ｂとを含む基板１を形成する。具体的には、下層金属層１ａおよび上層金属層１ｃの間に中間金属層１ｂを配置した状態で圧着することにより３層構造のクラッド材からなる基板１を形成する。この際、基板１の厚みが約１００μｍ〜約３ｍｍ（たとえば、約１．５ｍｍ）になるように、下層金属層１ａ、中間金属層１ｂおよび上層金属層１ｃのそれぞれの厚みを設定する。なお、第１実施形態では、下層金属層１ａ、中間金属層１ｂおよび上層金属層１ｃの厚みの比率を１：１：１に設定する。これにより、基板１の熱膨張係数が約６ｐｐｍ／℃〜約８ｐｐｍ／℃になる。
この後、サンドブラスト技術、ウェットブラスト技術またはウェットエッチング技術を用いて、基板１を構成する最上面の上層金属層１ｃの表面を、算術平均粗さＲａが約１０μｍ〜約２０μｍの凹凸形状になるように粗面化する。なお、サンドブラスト技術とは、研磨剤をコンプレッサからの圧縮空気で加速させることにより、被加工物（ワーク）に研磨剤を吹き付ける技術である。また、ウェットブラスト技術とは、研磨剤を混合した液体をコンプレッサからの圧縮空気で加速させることにより、被加工物（ワーク）に研磨剤を吹き付ける技術である。
次に、図５に示すように、基板１を百数十度の温度条件下で熱処理することによって、基板１の最上面の上層金属層１ｃの凹凸形状の表面を酸化する。これにより、基板１の最上面の上層金属層１ｃの凹凸形状の表面部分が、約０．１μｍ〜約０．３μｍの厚みを有する酸化銅膜１ｄとなる。
次に、図６に示すように、基板１（酸化銅膜１ｄ）の凹凸形状の表面上に、互いに異なる３種類の平均粒径の各々に対応する充填材２０ａ（平均粒径：約１μｍ）、２０ｂ（平均粒径：約１０μｍ）および２０ｃ（平均粒径：約２０μｍ）（図３参照）が充填されたエポキシ樹脂を塗布することによって、約６０μｍ〜約１６０μｍの厚みを有する樹脂層２を形成する。この際、図３に示したように、樹脂層２の内部において、充填材２０ａ（平均粒径：約１μｍ）を含む層、充填材２０ｂ（平均粒径：約１０μｍ）を含む層および充填材２０ｃ（平均粒径：約２０μｍ）を含む層が基板１側からこの順番で配置されるように形成する。この後、樹脂層２上に、約３μｍの厚みを有する銅箔３ｄを圧着する。
次に、図７に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール２ａおよび２ｂ（図２参照）の形成領域上に位置する銅箔３ｄを除去する。これにより、樹脂層２のビアホール２ａおよび２ｂの形成領域が露出される。
次に、図８に示すように、銅箔３ｄの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、樹脂層２の露出した表面から基板１の表面に達するまでの領域を除去する。これにより、樹脂層２に、約７０μｍの直径を有するとともに、樹脂層２を貫通する５つのビアホール２ａおよび２つのビアホール２ｂを形成する。このビアホール２ａおよび２ｂは、それぞれ、後述するサーマルビア部３ａおよび３ｂを形成するために設けられる。
次に、図９に示すように、無電解めっき法を用いて、銅箔３ｄ（図８参照）の上面およびビアホール２ａおよび２ｂの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔３ｄの上面およびビアホール２ａおよび２ｂの内部に、めっきする。なお、第１実施形態では、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔３ｄの上面上に吸着させるとともに、促進剤をビアホール２ａおよび２ｂの内面上に吸着させる。これにより、ビアホール２ａおよび２ｂの内面上の銅めっきの厚みを大きくすることができるので、ビアホール２ａおよび２ｂ内に銅を埋め込むことができる。その結果、図９に示すように、樹脂層２上に、約１５μｍの厚みを有する導電層３が形成されるとともに、ビアホール２ａおよび２ｂ内に、導電層３が埋め込まれる。
上記した銅めっき工程において、第１実施形態では、ＦｅとＮｉとを含むインバー合金からなる中間金属層１ｂを、銅からなる下層金属層１ａおよび上層金属層１ｃにより挟んだ基板１を用いているので、インバー合金からなる中間金属層１ｂの成分がめっき液中に溶出することに起因して、めっき液が劣化するのを抑制することができる。
次に、図１０に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層３をパターニングする。これにより、ＬＳＩチップ９（図２参照）の下方の領域に位置するサーマルビア部３ａと、チップ抵抗１０（図２参照）の下方の領域に位置するサーマルビア部３ｂと、サーマルビア部３ａの端部から所定の間隔を隔てた領域に位置する配線部３ｃとを形成する。
次に、図１１に示すように、導電層３を覆うように、互いに異なる３種類の平均粒径の各々に対応する充填材（図示せず）が充填されたエポキシ樹脂を塗布することによって、約６０μｍ〜約１６０μｍの厚みを有する樹脂層４を形成する。なお、樹脂層４の形成に用いる３種類の充填材は、それぞれ、図３に示した充填材２０ａ（平均粒径：約１μｍ）、充填材２０ｂ（平均粒径：約１０μｍ）および充填材２０ｃ（平均粒径：約２０μｍ）と同様の平均粒径を有する。また、樹脂層４を形成する際には、約１μｍの平均粒径に対応する充填材を含む層、約１０μｍの平均粒径に対応する充填材を含む層および約２０μｍの平均粒径に対応する充填材を含む層が基板１側からこの順番で配置されるように形成する。この後、樹脂層４上に、約３μｍの厚みを有する銅箔５ｅを圧着する。
次に、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール４ａおよび４ｂ（図２参照）の形成領域上に位置する銅箔５ｅを除去する。これにより、樹脂層４のビアホール４ａおよび４ｂの形成領域が露出される。
次に、図１３に示すように、銅箔５ｅの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、樹脂層４の露出した表面から導電層３の表面に達するまでの領域を除去する。これにより、樹脂層４に、約７０μｍの直径を有するとともに、樹脂層４を貫通する５つのビアホール４ａおよび２つのビアホール４ｂを形成する。
次に、図１４に示すように、無電解めっき法を用いて、銅箔５ｅ（図１３参照）の上面およびビアホール４ａおよび４ｂの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔５ｅの上面およびビアホール４ａおよび４ｂの内部に、めっきする。この際、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔５ｅの上面上に吸着させるとともに、促進剤をビアホール４ａおよび４ｂの内面上に吸着させる。これにより、ビアホール４ａおよび４ｂの内面上の銅めっきの厚みを大きくすることができるので、ビアホール４ａおよび４ｂ内に銅を埋め込むことができる。その結果、樹脂層４上に、約１５μｍの厚みを有する導電層５が形成されるとともに、ビアホール４ａおよび４ｂ内に、導電層５が埋め込まれる。
次に、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層５をパターニングする。これにより、ＬＳＩチップ９（図２参照）の下方の領域に位置するサーマルビア部５ａと、サーマルビア部５ａの端部から所定の間隔を隔てた領域に位置するワイヤボンディング部５ｂと、チップ抵抗１０（図２参照）の下方の領域に位置する配線部５ｃと、リード１１（図２参照）の下方の領域に位置する配線部５ｄとを形成する。
次に、図１６に示すように、導電層５を覆うように、導電層５のワイヤボンディング部５ｂ、配線部５ｃおよび５ｄに対応する領域に開口部を有するソルダーレジスト層６ａを形成する。そして、導電層５のサーマルビア部５ａ上のソルダーレジスト層６ａ上に、約５０μｍの厚みを有するエポキシ樹脂からなる樹脂層６を介してＬＳＩチップ９を装着する。このＬＳＩチップ９を装着した後の樹脂層６の厚みは、約２０μｍとなる。この後、ＬＳＩチップ９と導電層５のワイヤボンディング部５ｂとをワイヤ７により電気的に接続する。また、導電層５の配線部５ｃ上に、はんだなどのロウ材からなる融着層８ａを介してチップ抵抗１０を装着する。また、導電層５の配線部５ｄ上に、はんだなどのロウ材からなる融着層８ｂを介してリード１１を装着する。なお、チップ抵抗１０およびリード１１は、それぞれ、融着層８ａおよび８ｂを介して配線部５ｃおよび５ｄに電気的に接続される。
最後に、図２に示したように、基板１上のＬＳＩチップ９やチップ抵抗１０を保護するために、ＬＳＩチップ９やチップ抵抗１０を覆うように、エポキシ樹脂からなる樹脂層１２を形成することによって、第１実施形態による混成集積回路装置が形成される。
（第２実施形態）
図１７は、本発明の第２実施形態による混成集積回路装置の構造を示した断面図である。図１８は、図１７に示した第２実施形態による混成集積回路装置の１層目の樹脂層に充填される充填材の分布を示した模式図であり、図１９は、図１７に示した第２実施形態による混成集積回路装置の１層目の樹脂層に充填される充填材の分布を示したグラフである。図２０は、図１７に示した第２実施形態による混成集積回路装置の２層目の樹脂層に充填される充填材の分布を示した模式図であり、図２１は、図１７に示した第２実施形態による混成集積回路装置の２層目の樹脂層に充填される充填材の分布を示したグラフである。図１７〜図２１を参照して、この第２実施形態では、上記第１実施形態と異なり、１層目の樹脂層のヤング率が２層目の樹脂層のヤング率よりも小さくなるように、１層目の樹脂層に充填される充填材および２層目の樹脂層に充填される充填材の各々の平均粒径を制御する場合について説明する。
この第２実施形態では、図１７に示すように、上記第１実施形態と同様の基板１上に、約１２０μｍの厚みを有するエポキシ樹脂を主成分とする１層目の樹脂層３２が形成されている。この樹脂層３２は、絶縁層として機能する。なお、樹脂層３２は、本発明の［絶縁層］および「第１絶縁層」の一例である。
ここで、第２実施形態では、図１８に示すように、樹脂層３２に、互いに異なる２種類の平均粒径の各々に対応する充填材３２ａおよび３２ｂを少なくとも含む充填材が約７５％の重量充填率で充填されている。この充填材３２ａおよび３２ｂの平均粒径は、それぞれ、約０．７μｍおよび約３μｍである。また、充填材３２ａ（平均粒径：約０．７μｍ）および３２ｂ（平均粒径：約３μｍ）は、図１９に示すような頻度で充填されている。具体的には、充填材３２ａおよび３２ｂの配合比は、２：８である。また、充填材３２ａおよび３２ｂの構成材料としては、樹脂層３２の熱伝導率を向上させることが可能なアルミナ（Ａｌ２Ｏ３）が用いられている。
この第２実施形態では、上記のように充填材３２ａおよび３２ｂを充填することにより、１層目の樹脂層３２のヤング率（剛性）を約３８４７０ＭＰａに設定している。また、１層目の樹脂層３２の熱伝導率および熱膨張係数は、それぞれ、約４．４Ｗ／（ｍ・Ｋ）および約１０ｐｐｍ／℃である。
また、第２実施形態では、図１７に示すように、ＬＳＩチップ９の下方に位置する樹脂層３２の所定領域に、約７０μｍの直径を有するとともに、樹脂層３２を貫通する５つのビアホール３２ａが形成されている。また、チップ抵抗１０の下方に位置する樹脂層３２の所定領域には、約７０μｍの直径を有するとともに、樹脂層３２を貫通する２つのビアホール３２ｂが形成されている。
また、樹脂層３２上の所定領域には、約１５μｍの厚みを有するとともに、サーマルビア部３ａおよび３ｂと、配線部３ｃとを含む１層目の銅からなる導電層３が形成されている。導電層３のサーマルビア部３ａは、ＬＳＩチップ９の下方の領域に配置されているとともに、基板１の表面に接触するように、ビアホール３２ａ内に埋め込まれた部分を有する。また、サーマルビア部３ｂは、チップ抵抗１０の下方の領域に位置するビアホール３２ｂ内に埋め込まれている。この導電層３のサーマルビア部３ａおよび３ｂは、基板１に熱を放熱する機能を有する。
また、第２実施形態では、導電層３を覆うように、約１５５μｍの厚みを有するエポキシ樹脂を主成分とする２層目の樹脂層３４が形成されている。この樹脂層３４は、絶縁層として機能する。なお、樹脂層３４は、本発明の「絶縁層」および「第２絶縁層」の一例である。
ここで、第２実施形態では、図２０に示すように、樹脂層３４に、互いに異なる３種類の平均粒径の各々に対応する充填材３４ａ、３４ｂおよび３４ｃを少なくとも含む充填材が約６５％の重量充填率で充填されている。この充填材３４ａ、３４ｂおよび３４ｃの平均粒径は、それぞれ、約０．７μｍ、約１０μｍおよび約４５μｍである。また、充填材３４ａ（平均粒径：約０．７μｍ）、３４ｂ（平均粒径：約１０μｍ）および３４ｃ（平均粒径：約４５μｍ）は、図２１に示すような頻度で充填されている。具体的には、充填材３４ａ、３４ｂおよび３４ｃの配合比は、２：４：４である。また、充填材３４ａ、３４ｂおよび３４ｃの構成材料としては、樹脂層３４の熱伝導率を向上させることが可能なアルミナ（Ａｌ２Ｏ３）が用いられている。
この第２実施形態では、上記のように充填材３４ａ、３４ｂおよび３４ｃを充填することにより、２層目の樹脂層３４のヤング率（剛性）を約４２０５０ＭＰａに設定している。すなわち、第２実施形態では、１層目の樹脂層３２のヤング率（剛性）（約３８４７０ＭＰａ）が、２層目の樹脂層３４のヤング率（剛性）（約４２０５０ＭＰａ）よりも小さくなるように構成されている。なお、２層目の樹脂層３４の熱伝導率および熱膨張係数は、それぞれ、約３．８Ｗ／（ｍ・Ｋ）および約１７ｐｐｍ／℃である。
また、第２実施形態では、図１７に示すように、ＬＳＩチップ９の下方に位置する樹脂層３４の所定領域に、約７０μｍの直径を有するとともに、樹脂層３４を貫通する５つのビアホール３４ａが形成されている。この５つのビアホール３４ａは、それぞれ、５つのビアホール３２ａに対応する位置に配置されている。また、樹脂層３４には、導電層３の配線部３ｃに対応する領域に、約７０μｍの直径を有するとともに、樹脂層３４を貫通する２つのビアホール３４ｂが形成されている。
また、樹脂層３４上の所定領域には、約１５μｍの厚みを有するとともに、サーマルビア部５ａと、ワイヤボンディング部５ｂと、配線部５ｃおよび５ｄとを含む２層目の銅からなる導電層５が形成されている。導電層５のサーマルビア部５ａは、ＬＳＩチップ９の下方の領域に配置されているとともに、導電層３のサーマルビア部３ａの表面に接触するように、ビアホール３４ａ内に埋め込まれた部分を有する。この導電層５のサーマルビア部５ａは、ＬＳＩチップ９で発生した熱を導電層３のサーマルビア部３ａに伝達して放熱する機能を有する。また、導電層５のワイヤボンディング部５ｂは、ビアホール３４ｂに対応する領域に配置されているとともに、導電層３の配線部３ｃの表面に接触するように、ビアホール３４ｂ内に埋め込まれた部分を有する。導電層５の配線部５ｃは、チップ抵抗１０の下方の領域に配置されている。導電層５の配線部５ｄは、リード１１の下方の領域に配置されている。
なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
第２実施形態では、上記のように、エポキシ樹脂を主成分とする１層目の樹脂層３２に充填される充填材３２ａおよび３２ｂの平均粒径を、それぞれ、約０．７μｍおよび約３μｍに設定するとともに、エポキシ樹脂を主成分とする２層目の樹脂層３４に充填される充填材３４ａ、３４ｂおよび３４ｃの平均粒径を、それぞれ、約０．７μｍ、約１０μｍおよび約４５μｍに設定することによって、１層目の樹脂層３２のヤング率（剛性）を、２層目の樹脂層３４のヤング率（剛性）よりも小さくすることができる。これにより、ＬＳＩチップ９およびチップ抵抗１０で発生した熱により基板１が膨張する際に、基板１上に形成された１層目の樹脂層３２が熱膨張した基板１に引っ張られたとしても、小さいヤング率（剛性）を有する１層目の樹脂層３２が基板１と共に伸びるように変形するので、基板１と１層目の樹脂層３２との間に発生する剪断応力を小さくすることができる。その結果、基板１から１層目の樹脂層３２が剥離するのを抑制することができる。また、ＬＳＩチップ９およびチップ抵抗１０で発生した熱により基板１が膨張したとしても、２層目の樹脂層３４のヤング率（剛性）が大きいので、２層目の樹脂層３４（１層目の樹脂層３２）下の基板１が反り返るように変形するのを抑制することができる。これにより、混成集積回路装置が変形するのを抑制することができる。
また、第２実施形態では、上記のように、１層目の樹脂層３２に、比較的小さい平均粒径に対応する充填材３２ａおよび３２ｂのみを充填する一方、２層目の樹脂層３４に、比較的小さい平均粒径に対応する充填材３４ａと、比較的大きい平均粒径に対応する充填材３４ｂおよび３４ｃとを充填することによって、容易に、１層目の樹脂層３２のヤング率（剛性）を、２層目の樹脂層３４のヤング率（剛性）よりも小さくすることができる。
また、第２実施形態では、上記のように、１層目の樹脂層３２に充填される充填材３２ａ（平均粒径：約０．７μｍ）および３２ｂ（平均粒径：約３μｍ）の配合比を、２：８に設定することによって、約３μｍの平均粒径に対応する充填材３２ｂが入り込めない小さい隙間に約０．７μｍの平均粒径に対応する充填材３２ａを充填することができるので、樹脂層３２中の充填材の充填率を高くすることができる。これにより、樹脂層３２の熱伝導率を高くすることができるので、樹脂層３２の放熱性を向上させることができる。
また、第２実施形態では、上記のように、２層目の樹脂層３４に、充填材３４ａの平均粒径（約０．７μｍ）と充填材３４ｃの平均粒径（約２０μｍ）との間の大きさを有する平均粒径（約１０μｍ）に対応する充填材３４ｂを充填することによって、２層目の樹脂層３４中の充填材の充填率が低下するのを抑制することができるので、樹脂層３４の放熱性が低下するのを抑制することができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１および第２実施形態では、ＬＳＩチップおよびチップ抵抗が装着された混成集積回路装置に本発明を適用したが、本発明はこれに限らず、ＬＳＩチップおよびチップ抵抗以外の回路素子が装着された混成集積回路装置や混成集積回路装置以外の半導体集積回路装置にも適用可能である。
また、上記第１および第２実施形態では、１層目の導電層上に２層目の絶縁層および導電層が順次形成された２層構造の回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、１層構造の回路装置にも適用可能である。また、２層目の導電層上に、さらに３層目の絶縁層および導電層が順次形成された回路装置にも適用可能である。また、４層以上の多層構造の回路装置にも適用可能である。
また、上記第１実施形態では、樹脂層の内部において、約１μｍの平均粒径に対応する充填材のみを含む層、約１０μｍの平均粒径に対応する充填材のみを含む層および約２０μｍの平均粒径に対応する充填材のみを含む層を、基板側からこの順番で配置したが、本発明はこれに限らず、約２０μｍの平均粒径に対応する充填材を含む層に、約２０μｍ以下の平均粒径に対応する充填材（たとえば、約１０μｍや約１μｍの平均粒径に対応する充填材）が混在していてもよいし、約１０μｍの平均粒径に対応する充填材を含む層に、約１０μｍ以下の平均粒径に対応する充填材（たとえば、約１μｍの平均粒径に対応する充填材）が混在していてもよい。この場合には、大きい平均粒径に対応する充填材が入り込めない小さい隙間に小さい平均粒径に対応する充填材を充填することができるので、樹脂層中の充填材の充填率を高くすることができる。これにより、樹脂層の熱伝導率を高くすることができるので、樹脂層の放熱性を向上させることができる。
本発明の第１実施形態による混成集積回路装置（ハイブリッドＩＣ）の構造を示した斜視図である。 図１の１００−１００線に沿った断面図である。 図２に示した第１実施形態による混成集積回路装置の樹脂層に充填される充填材の分布を示した模式図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による混成集積回路装置の構造を示した断面図である。 図１７に示した第２実施形態による混成集積回路装置の１層目の樹脂層に充填される充填材の分布を示した模式図である。 図１７に示した第２実施形態による混成集積回路装置の１層目の樹脂層に充填される充填材の分布を示したグラフである。 図１７に示した第２実施形態による混成集積回路装置の２層目の樹脂層に充填される充填材の分布を示した模式図である。 図１７に示した第２実施形態による混成集積回路装置の２層目の樹脂層に充填される充填材の分布を示したグラフである。 従来の回路装置の構造を概略的に示した断面図である。
符号の説明
１ 基板
２、４ 樹脂層（絶縁層）
３、５ 導電層
９ ＬＳＩチップ（回路素子）
１０ チップ抵抗（回路素子）
２０ａ、２０ｂ、２０ｃ、３２ａ、３２ｂ、３４ａ、３４ｂ、３４ｃ 充填材
３２ 樹脂層（絶縁層、第１絶縁層）
３４ 樹脂層（絶縁層、第２絶縁層）

Claims (1)

  1. 基板と、
    前記基板上に形成された絶縁層と、
    前記絶縁層に充填された充填材と、
    前記絶縁層上に形成された導電層と、
    前記導電層上に形成された回路素子とを備え、
    前記絶縁層の前記基板側に位置する部分のヤング率が前記絶縁層の前記基板とは反対側に位置する部分のヤング率よりも小さくなるように、前記絶縁層に充填される前記充填材の平均粒径が制御されているとともに、
    前記絶縁層は、１つの層からなり、
    前記１つの層からなる絶縁層の前記基板側に位置する部分のヤング率は、前記１つの層からなる絶縁層の前記基板とは反対側に位置する部分のヤング率よりも小さい、回路装置。
JP2006040324A 2005-02-28 2006-02-17 回路装置 Expired - Fee Related JP4878862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006040324A JP4878862B2 (ja) 2005-02-28 2006-02-17 回路装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005055002 2005-02-28
JP2005055002 2005-02-28
JP2006040324A JP4878862B2 (ja) 2005-02-28 2006-02-17 回路装置

Publications (2)

Publication Number Publication Date
JP2006270065A JP2006270065A (ja) 2006-10-05
JP4878862B2 true JP4878862B2 (ja) 2012-02-15

Family

ID=37205627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040324A Expired - Fee Related JP4878862B2 (ja) 2005-02-28 2006-02-17 回路装置

Country Status (1)

Country Link
JP (1) JP4878862B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8163381B2 (en) * 2007-10-26 2012-04-24 E. I. Du Pont De Nemours And Company Multi-layer chip carrier and process for making
JP5623364B2 (ja) * 2011-09-30 2014-11-12 京セラ株式会社 配線基板、実装構造体および電子装置
CN103843467B (zh) 2011-09-30 2016-11-23 京瓷株式会社 布线基板、部件内置基板以及安装结构体
JPWO2016052454A1 (ja) * 2014-09-30 2017-07-20 住友ベークライト株式会社 放熱板および放熱板の製造方法
US10672695B2 (en) 2015-12-23 2020-06-02 Intel Corporation Multi-layer molded substrate with graded CTE
EP3479398A4 (en) * 2016-07-01 2020-02-12 Intel Corporation MOLDED INTEGRATED BRIDGE FOR IMPROVED EMIB APPLICATIONS
US11383499B2 (en) 2017-05-10 2022-07-12 Sekisui Chemical Co., Ltd. Insulating sheet and laminate
CN110603609B (zh) 2017-05-10 2022-07-19 积水化学工业株式会社 绝缘性片材以及叠层体
EP3749069A4 (en) * 2018-01-30 2021-10-27 Mitsubishi Materials Corporation BASIC METAL SUBSTRATE

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2520988B2 (ja) * 1991-04-23 1996-07-31 松下電工株式会社 金属ベ―ス配線基板
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3978623B2 (ja) * 1997-06-10 2007-09-19 日立化成工業株式会社 多層配線板
JPH1187866A (ja) * 1997-09-04 1999-03-30 Denki Kagaku Kogyo Kk 金属ベ−ス回路基板

Also Published As

Publication number Publication date
JP2006270065A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4878862B2 (ja) 回路装置
US7473853B2 (en) Circuit device
JP6427817B2 (ja) 印刷回路基板及びその製造方法
JP5463205B2 (ja) フレキシブル回路基板
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
KR20090071386A (ko) 전자 장치
TWI405309B (zh) 散熱基板及其製造方法
US9554462B2 (en) Printed wiring board
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP4711792B2 (ja) 回路装置
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2008112790A (ja) 半導体パッケージおよびその製造方法
US7724536B2 (en) Circuit device
JPH1154939A (ja) 配線基板
JP4900624B2 (ja) 回路装置
US20050272252A1 (en) Circuit device
JP2007324330A (ja) 回路基板
JP4511245B2 (ja) 回路装置
JP4467540B2 (ja) 回路装置
JP2005340581A (ja) 回路装置
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP2005340580A (ja) 回路装置
JP2015070169A (ja) 配線基板および配線基板製造方法
JP4721851B2 (ja) 回路基板及び回路基板の製造方法
JP4155985B2 (ja) 回路基板およびそれを用いた回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees