JP4900624B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4900624B2
JP4900624B2 JP2010004083A JP2010004083A JP4900624B2 JP 4900624 B2 JP4900624 B2 JP 4900624B2 JP 2010004083 A JP2010004083 A JP 2010004083A JP 2010004083 A JP2010004083 A JP 2010004083A JP 4900624 B2 JP4900624 B2 JP 4900624B2
Authority
JP
Japan
Prior art keywords
metal substrate
opening
layer
circuit device
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010004083A
Other languages
English (en)
Other versions
JP2010093292A (ja
Inventor
清司 柴田
良輔 臼井
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010004083A priority Critical patent/JP4900624B2/ja
Publication of JP2010093292A publication Critical patent/JP2010093292A/ja
Application granted granted Critical
Publication of JP4900624B2 publication Critical patent/JP4900624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路装置に関し、特に、金属基板をコア部に備えた回路装置に関する。
携帯電話、PDA、DVC、及びDSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるLSIに対し、高機能化および高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP(Chip Size Package)と呼ばれるパッケージ技術が種々開発されている。
こうしたパッケージの例としてBGA(Ball Grid Array )が知られている。BGAは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子として半田ボールをエリア状に形成したものである。BGAでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、BGAを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
図11は、一般的なBGAの概略構成を示す図である。BGA100は、ガラスエポキシ基板106上に、接着層108を介してLSIチップ102が搭載された構造を有する。LSIチップ102は封止樹脂110によってモールドされている。LSIチップ102とガラスエポキシ基板106とは、金属線104により電気的に接続されている。ガラスエポキシ基板106の裏面には、半田ボール112がアレイ状に配列されている。この半田ボール112を介して、BGA100がプリント配線基板に実装される。
さらに近年では、電子機器などに含まれる半導体パッケージ(回路装置)は、更なる小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。こうした発熱密度の増加は、回路装置性能や信頼性に悪影響を及ぼす原因となり、大きな問題となっている。このため、回路装置を構成する回路基板として、ガラスエポキシ基板106に代えて、高い放熱性を有する金属基板などが用いられている。
図12は、特許文献1に開示された従来の回路装置の構造を概略的に示した断面図である。図12を参照して、従来の回路装置200を構成する回路基板210では、回路基板内部に、コア部材として金属基板201が用いられ、その両面側に配線パターン層203,205が形成されており、各層を電気的に接続させるため、スルーホール206と呼ばれる貫通孔が板厚方向に設けられる。スルーホール内面は銅めっき等により電気伝導層207が形成され、各層の導通が得られる。さらに、回路基板210に、半導体チップ220が半田ボール221を介して直接接続されている。
特開2002−335057号公報
一般に金属基板201に使用される金属材料には低熱膨張率の性質が要求される。しかしながら、絶縁層202に使用される樹脂は熱膨張率が高く、例えば、金属基板に用いられるFe−Ni−Co合金の熱膨張率は10×10-6/Kであり、銅(Cu)の熱膨張率は6〜9×10-6/Kである。これに対して、絶縁膜に用いられるエポキシ樹脂の熱膨張率は60〜70×10-6/Kであり、絶縁膜は金属基板の約10倍もの熱膨張率を有している。このような性質の差により、回路基板210の温度上昇とともに、絶縁層202に形成された配線パターン層203に位置ずれが生じる。図13は、温度上昇により位置ずれを生じた回路基板の断面図である。尚、図中には、熱膨張によるずれがない状態の電気伝導層207aを破線で示してある。図13に示すように、金属基板201のスルーホール206内に形成された電気伝導層207部分よりも、絶縁層202上に設けられた配線パターン層203部分の方が、膨張により移動する距離(膨張によるずれ量)が大きいため、双方のパターンは相対的なずれが生じる。回路基板210の温度変化によりこのずれが繰り返される場合には、配線パターン層203と電気伝導層207との間にクラックが発生することがある。このため、この部分で接続不良となり、回路装置の信頼性が低下するという問題がある。また、金属基板201と絶縁層202とは接触面の密着性のみで接着しているため、絶縁層202の膨張によるずれ量によっては、金属基板201からの膜剥がれが生じるなどの問題も発生する。これらの結果、回路基板210およびそれを用いた回路装置の信頼性が低下する。
本発明はこうした状況に鑑みてなされたものであり、その目的は、熱膨張による位置ずれや膜剥がれを制御し、温度上昇時における信頼性低下を抑制することを可能とする回路装置を提供することである。
上記課題を解決するために、この発明に係る回路装置は、複数の開口部を有する金属基板と、金属基板の一方の面に第1の絶縁層を介して設けられた第1の配線層と、金属基板の他方の面に第2の絶縁層を介して設けられた第2の配線層と、開口部の少なくとも一部においてその開口部を介して金属基板を貫通し、第1の配線層と第2の配線層とを接続する導体層と、金属基板の一方の面において第1の配線層に接続された回路素子と、を備え、金属基板の他方の面の表面には開口部の端に沿うように突起が設けられていることを特徴とする。
本発明によれば、熱膨張による位置ずれや膜剥がれを制御し、温度上昇時における信頼性低下を抑制することを可能とする回路装置を提供することである。
本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。 図1中の金属基板の開口部近傍の拡大図である。 図1に示した回路装置の金属基板に設けられた開口部の位置を示した平面図である。 (A)〜(C)本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置の製造プロセスを説明するための断面図である。 (D)〜(F)本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置の製造プロセスを説明するための断面図である。 (G)本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。 図6に示した金属基板の両面突起に関する別の例を示す断面図である。 本発明の第3実施形態に係る回路装置の金属基板に設けられた開口部の位置を示す平面図である。 図9中のX−X’線に相当する位置における回路装置の概略断面図である。 従来の一般的なBGAの概略構成を説明するための図である。 従来の金属基板を備えた回路基板を有する回路装置の構造を概略的に示した断面図である。 従来の金属基板を備えた構造において、温度上昇による位置ずれが生じた回路装置の断面図である。
以下、本発明を具現化した実施形態について図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、金属基板に対して回路素子が存在する方向が上であると規定している。
(第1実施形態)
図1は本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。図2は図1中の金属基板の開口部近傍の拡大図である。
本発明の第1実施形態の回路装置50では、回路基板10内部にコア部材として開口部2を有する金属基板1が設けられ、その開口部2の上面側の端には突起1aを有し、開口部2の下面側の端には丸みを帯びた角部(へたり)1bを有している。この金属基板1の両面側には絶縁層3,5を介してそれぞれ配線パターン層4,6が形成されている。また、各配線パターン層を電気的に接続させるため、開口部2を介して金属基板1を貫通し、配線パターン層4と配線パターン層6とを接続する導体層8が形成され、各配線パターン層との導通が得られている。さらに、回路基板10の上面側においてLSIチップ20が半田ボール21を介して直接接続されている。なお、絶縁層3は本発明の「第1の絶縁層」、絶縁層5は本発明の「第2の絶縁層」、配線パターン層4は本発明の「第1の配線層」、及び配線パターン層6は本発明の「第2の配線層」の一例である。
具体的には、本発明の第1実施形態による回路装置50では、回路基板10内部のコア部材として約50μm〜約1mm(例えば、約100μm)の厚みを有する金属基板1を用いる。例えば、この金属基板1は、銅からなる下層金属層と、下層金属層上に形成されたFe−Ni系合金(いわゆるインバー合金)からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成される。尚、金属基板1は、銅単層であってもよい。
図3は図1に示した回路装置の金属基板に設けられた開口部の位置を示した平面図である。なお、図1は図3中のX−X’線に沿った断面図に相当する。金属基板1には、金属基板1の下面側からレーザ照射またはドリル加工を行うことによって、金属基板1を貫通する開口部2(直径R:約300μm)がハニカム配列(正六角形とその中心に開口部を配置する配列)に対応する所定の箇所に形成されている。ここでは、開口部間のピッチSがS=4Rとなるように配置し、金属基板1には10箇所の開口部2が形成されている。このように金属基板1に開口部2を形成した際、金属基板1の上面側には開口部2の端に沿うように突起1a(約25μm)が形成され、下面側には開口部2の端に沿うようにへたり1bが形成される。なお、この突起1aは、金属基板1の開口部2の端に沿って設けられるが、突起1aの先端部は均一な高さでなくてもよく、例えば、櫛状であったり、波状であったりしてもよい。また、突起ごとの形状や高さも同じでなくてもよい。さらに、突起1aは、開口部2に沿って必ずしも一体的な(連続的な)突起として設けられる必要はなく、例えば、独立した複数の突起が開口部2に沿って不連続に設けられていてもよい。
金属基板1の上面側および下面側には約60μm〜約160μm(例えば、約75μm)の厚みを有するエポキシ樹脂を主成分とする絶縁層3,5が形成されている。この際、金属基板1の開口部2は絶縁層3,5によって完全に埋め込まれている。なお、エポキシ樹脂を主成分とする絶縁層3,5には約2μm〜10μm程度の直径を有するフィラーが添加されていてもよい。このフィラーとしては、アルミナ(Al23)、シリカ(SiO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)および窒化ホウ素(BN)などがある。また、フィラーの重量充填率は約60%〜約80%である。
絶縁層3,5上には約35μmの厚みを有する銅からなる配線パターン層4,6がそれぞれ形成され、導体層8(直径約150μm)によって各配線パターン層との導通を得ている。さらに配線パターン層4上には、半導体チップとしてLSIチップ20が半田ボール21を介して接続されている。なお、LSIチップ20は本発明の「回路素子」の一例である。
図4〜図6は、図1に示した本発明の第1実施形態に係る回路基板を有する回路装置の製造プロセスを説明するための断面図である。
まず、図4(A)に示すように、約50μm〜約1mm(例えば、約100μm)の厚みを有する金属基板1を用意する。例えば、この金属基板1は、銅からなる下層金属層と、下層金属層上に形成されたFe−Ni系合金(いわゆるインバー合金)からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成される。尚、金属基板1は、銅単層であってもよい。
図4(B)に示すように、金属基板1の下面側からレーザ照射またはドリル加工を行うことによって、金属基板1を貫通する開口部2(直径R:約300μm)をハニカム配列に対応する所定の箇所に形成する。なお、開口部2の配置は先の図3で示した通りである。これにより、金属基板1の開口部2の上面側の端に沿うように突起1a(約25μm)を形成し、開口部2の下面側の端に沿うようにへたり1bを形成する。なお、この突起1aは、金属基板1の開口部2の端に沿って設けられるが、突起1aの先端部は均一な高さでなくてもよく、例えば、櫛状であったり、波状であったりしてもよい。また、突起ごとの形状や高さも同じでなくてもよい。さらに、突起1aは、開口部2に沿って必ずしも一体的な(連続的な)突起として設けられる必要はなく、例えば、独立した複数の突起が開口部2に沿って不連続に設けられていてもよい。
図4(C)に示すように、銅箔4a付きの絶縁層3を金属基板1の上面側から、銅箔6a付きの絶縁層5を金属基板1の下面側から真空下または減圧下で熱圧着する。ここで、絶縁層3,5の厚さは、例えば、75μm程度とし、銅箔4a,6aの厚さは、例えば、10μm〜15μm程度とする。
銅箔付き絶縁層を圧着することにより、図5(D)に示すように、金属基板1の開口部2は絶縁層3,5によって完全に埋め込まれる。
図5(E)に示すように、金属基板1の開口部2内に埋め込まれた絶縁層にレーザ照射またはドリル加工を行うことによって、この絶縁層を貫通して両面の銅箔を接続するためのスルーホール7(直径約150μm)を開口部2に対応する箇所に形成する。ここでは、すべての開口部2(10箇所)に対してスルーホール7を設けている。
図5(F)に示すように、無電解めっき法を用いて、銅箔4aの上面、スルーホール7の内面上、及び銅箔6aの上面に、銅を約0.5μmの厚みでめっきする。続いて、電解めっき法を用いて、銅箔4aの上面、スルーホール7の内面上、及び銅箔6aの上面に、めっきする。尚、本実施形態では、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を銅箔4a,6aの上面上に吸着させるとともに、促進剤をスルーホール7の内面上に吸着させる。これにより、スルーホール7の内面上の銅めっきの厚みを大きくすることができるので、スルーホール7内に銅を埋め込むことができる。その結果、絶縁層3,5上に、約35μmの厚みを有する銅からなる配線層4b,6bがそれぞれ形成されるとともに、スルーホール7内に銅からなる導体層8が埋め込まれる。
次に、図6(G)に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、配線層4b,6bをそれぞれパターニングする。これにより、配線パターン層4および配線パターン層6を形成する。これにより、突起1aを有した金属基板1を備える回路基板10が形成される。
最後に、図1に示すように、回路基板10における配線パターン層4の上にLSIチップ20を、半田ボール21を介して電気的に接続させるように搭載し、樹脂層(図示せず)で固定する。この結果、金属基板1を備えた回路基板10を有する回路装置50が形成される。
以上説明した第1実施形態の回路装置によれば、以下のような効果を得ることができるようになる。
(1)導体層8の設けられた開口部2の端に沿うように設けた突起1aが、アンカー効果により回路基板10の温度上昇時において膨張する絶縁層3を押さえつけ、金属基板1と絶縁層3との熱膨張率の差に起因する配線パターン層4のパターンずれ(または上下の配線パターン層4,6を接続する導体層8の変形:具体的には金属基板1の開口部2内の導体層8の位置と配線パターン層4との接続部との位置ずれ)を低減することができる。また、ハニカム配列に並べられた開口部2の端に沿うように設けられた突起1aにより金属基板1と絶縁層3との接触面積が増大するため密着性が向上し、金属基板1からの絶縁層3の剥離を低減することができる。これらの結果、温度上昇時における回路装置の信頼性低下を抑制することができる。
(2)発熱源となるLSIチップ20と同じ側に突起1aが選択的に設けたことによって、絶縁層3の膨張をより効果的に抑制できるので、より顕著な密着性改善効果を得ることができる。また、突起1aがハニカム配列に並べられた開口部2の端に沿うように設けられたので、突起1aが回路装置内で均一に配置され、回路装置内で均一に密着性改善効果が得られる。さらに、ハニカム配列によって複数の開口部2を同一ピッチで正方格子配列に並べるよりも高密度で配置することができたので、突起1aによる接触部分を多く設けることができ、密着性改善効果が増強される。これらの結果、温度上昇時における回路装置の信頼性低下をより効果的に抑制することができるようになる。
(3)LSIチップ20が接続された配線パターン層4と金属基板1との間隔(距離)が金属基板1の突起1a部分で相対的に短くなり、突起1aがLSIチップ20から発生した熱の金属基板1への放熱経路となるので、金属基板1に突起がない場合に比べて、回路装置50(回路基板10)の放熱特性が向上する。この結果、温度上昇時における回路装置の信頼性を向上させることができる。
(第2実施形態)
図7は、本発明の第2実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。第1実施形態と異なる箇所は、金属基板1の開口部2の端に設けられた突起1aを、LSIチップ20を搭載する側だけでなく、開口部2の両側に突起1aを形成していることである。それ以外については、第1実施形態と同様である。
尚、金属基板1の開口部2の両側に有する突起1aの形成は、通常ドリル加工時に使用され、被加工物を挟み込んで被加工物と同時に開口される捨基板を使用せずに、ドリル加工を行うことで容易に実現できる。
この第2実施形態の回路装置によれば、以下のような効果を得ることができるようになる。
(4)金属基板1の開口部2の両側に突起1aが設けたことによって、金属基板1の下面側においても金属基板1の開口部2の端に設けられた突起1aが、アンカー効果により回路装置50A(回路基板10)の温度上昇時において膨張する絶縁層5を押さえつけ、金属基板1と絶縁層5との熱膨張率の差に起因する配線パターン層6のパターンずれ(または上下の配線パターン層4,6を接続する導体層8の変形:具体的には金属基板1の開口部2内の導体層8の位置と配線パターン層6との接続部との位置ずれ)を低減することができる。また、ハニカム配列に並べられた開口部2の端に沿うように設けられた突起1aによって、金属基板1と絶縁層5との接触面積が増大するため密着性が向上し、金属基板1から絶縁層5が剥離するのを低減することができる。これらの結果、回路基板10の両面側において熱膨張による位置ずれや膜剥がれを制御することができるので、温度上昇時における回路装置50A(回路基板10)の信頼性低下をさらに抑制することができる。
(第2実施形態の変形例)
第2実施形態の変形例として、図8に、図7に示した金属基板の両面突起に関する別の例を示す。
第2実施形態と異なる箇所は、金属基板1の開口部2の両面に設けられた突起1aを、開口部2の両面側に同時に設けることによって実現するのではなく、片面側だけに突起1a(反対側はへたり1b)を有する開口部2を上面側と下面側にそれぞれ形成していることである。それ以外については、第2実施形態と同様である。
この第2実施形態の変形例に係る回路装置によっても、先の第2実施形態に示した上記(4)の効果を享受することができる。
(第3実施形態)
図9は本発明の第3実施形態に係る回路装置の金属基板に設けられた開口部の位置を示す平面図である。図10は図9中のX−X’線に相当する位置における回路装置の概略断面図である。第1実施形態と異なる箇所は、金属基板1を貫通する開口部2(直径R:約300μm)がハニカム配列で高密度(開口部間のピッチSがS=2Rとなるような配置)に形成されていることと、これら複数の開口部に導体層8が設けられた開口部2aと導体層8が設けられていない開口部(ダミー開口部)2bが含まれていることである。それ以外については、先の第1実施形態と同様である。
具体的には、先の図5(E)に示した工程においてレーザ照射またはドリル加工を選択的に行うことによって、開口部内にスルーホール7(直径約150μm)を所望の箇所に形成する。その後、図5(F)に示した工程において銅めっき処理が施され、対応する箇所に導体層8が埋め込み形成される。これにより、回路基板内に導体層8が設けられた開口部2aと導体層8が設けられていない開口部(ダミー開口部)2bが選択的に形成される。なお、第3実施形態では、導体層8が設けられた開口部2aに比べて導体層8が設けられていない開口部(ダミー開口部)2bを多く配置し、さらに導体層8が設けられた開口部2aの周囲を取り囲むように、導体層8が設けられていない開口部(ダミー開口部)2bを配置するようにレイアウトしている。
この第3実施形態の回路装置によれば、先の第1実施形態に示した上記(1)〜(3)の効果に加え、以下のような効果を得ることができるようになる。
(5)金属基板1の開口部を、導体層8が設けられていない開口部2bを含めたハニカム配列としたことにより、導体層8が設けられた開口部2aのみでハニカム配列を構成するよりも設計レイアウトが容易になるので、回路装置の低コスト化を実現できる。
(6)金属基板1の開口部を、導体層8が設けられていない開口部2bを含めたハニカム配列としたことにより、導体層8が設けられた開口部2aのみでハニカム配列を構成するよりも金属基板1内により高密度で開口部を設けることが可能となるので、上記(2)の効果をさらに増強することができる。
(7)ハニカム配列で形成された開口部を有する金属基板1に対して所望の箇所にスルーホール7を設けて導体層8を形成することにより、金属基板1に開口部を形成するレイアウト設計が共通化され、複数の異なる機種の回路装置に対して上記金属基板1を採用することができるため、それぞれの回路装置の低コスト化を実現することが可能となる。
(8)導体層8が設けられていない開口部2bを、平面的に見て、導体層8が設けられた開口部2aを取り囲むように配置したので、開口部2a近傍の絶縁層3の膨張をその周囲に配置された開口部2bの突起によりさらに押さえつけられるので、開口部2aにおける配線パターン層4のパターンずれをさらに低減することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記実施形態では、LSIチップが装着された回路装置に本発明を適用したが、本発明はこれに限らず、LSIチップ以外の回路素子が装着された回路装置にも適用可能である。たとえば、キャパシタや抵抗などの受動素子であってもよい。
さらに、上記実施形態では、金属基板の両面に絶縁層および配線層が順次形成された2層配線構造の回路基板およびそれを用いた回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、両面の配線層上に、さらに絶縁層および配線層が順次形成された4層配線構造の回路基板およびそれを用いた回路装置にも適用可能である。また、6層以上の多層構造の回路基板およびそれを用いた回路装置にも適用可能である。
上記第3実施形態では、金属基板1の開口部2の端に沿うように設けられた突起1aを、LSIチップ20を搭載する側だけに設ける例を示したが、金属基板1の開口部2の両側に突起1aを形成してもよい。この場合には、第2実施形態で示した上記(4)の効果を享受することができるようになる。
上記第1および第2実施形態では、金属基板1の開口部2のすべてに対して導体層8を設ける例を示したが、導体層8を開口部2のすべてに設けず必要な箇所にのみ設けるようにしてもよい。この場合、第3実施形態で示した上記(5)および(7)の効果を享受することができるようになる。
上記実施形態では、金属基板1に対して開口部2をハニカム配列に並べて設けた例を示したが、本発明はこれに限らず、複数の開口部2を正方格子配列に並べて設けてもよい。また、複数の開口部2を設計上問題のない範囲でランダムに設けてもよい。
上記第2実施形態の変形例では、金属基板1の片面側だけに突起1a(反対側はへたり1b)を有する開口部2を上面側と下面側にそれぞれ形成する例を示したが、このような突起1aを金属基板1の下面側よりも上面側に多く設けた場合には、発熱源となるLSIチップ20と同じ側に突起1aが多く存在することになるので、より効率的に密着性改善効果を奏でさせられるようになる。
1 金属基板
1a 開口部の突起
1b 開口部のへたり
2 開口部
3,5 絶縁層
4,6 配線パターン層
7 スルーホール
8 導体層
10 回路基板
20 LSIチップ
21 半田ボール
50 回路装置

Claims (2)

  1. 複数の開口部を有する金属基板と、
    前記金属基板の一方の面に第1の絶縁層を介して設けられた第1の配線層と、
    前記金属基板の他方の面に第2の絶縁層を介して設けられた第2の配線層と、
    前記開口部の少なくとも一部においてその開口部を介して前記金属基板を貫通し、前記第1の配線層と第2の配線層とを接続する導体層と、
    前記金属基板の前記一方の面において前記第1の配線層に接続された回路素子と、
    を備え、
    前記金属基板の前記他方の面の表面には前記開口部の端に沿うように突起が設けられている回路装置。
  2. 前記開口部は前記導体層が設けられていない開口部を含み、
    前記金属基板の前記他方の面の表面には、前記導体層が設けられていない開口部の端に沿うように突起が設けられていることを特徴とする請求項1に記載の回路装置。
JP2010004083A 2005-07-29 2010-01-12 回路装置 Expired - Fee Related JP4900624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010004083A JP4900624B2 (ja) 2005-07-29 2010-01-12 回路装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005220577 2005-07-29
JP2005220577 2005-07-29
JP2010004083A JP4900624B2 (ja) 2005-07-29 2010-01-12 回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006142272A Division JP4467540B2 (ja) 2005-07-29 2006-05-23 回路装置

Publications (2)

Publication Number Publication Date
JP2010093292A JP2010093292A (ja) 2010-04-22
JP4900624B2 true JP4900624B2 (ja) 2012-03-21

Family

ID=37722012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010004083A Expired - Fee Related JP4900624B2 (ja) 2005-07-29 2010-01-12 回路装置

Country Status (2)

Country Link
JP (1) JP4900624B2 (ja)
CN (1) CN100433321C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109239B1 (ko) * 2009-10-19 2012-01-30 삼성전기주식회사 방열기판
CN104333981A (zh) * 2014-10-16 2015-02-04 惠州智科实业有限公司 一种led散热基板的制作方法及使用该基板的led模组
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
CN107960004A (zh) * 2016-10-14 2018-04-24 鹏鼎控股(深圳)股份有限公司 可伸缩电路板及其制作方法
CN108347838B (zh) * 2018-02-07 2020-01-31 维沃移动通信有限公司 一种电路板的制作方法、电路板及移动终端
CN108430172B (zh) * 2018-02-28 2020-05-05 维沃移动通信有限公司 一种电路板的制备方法和电路板
CN113363161A (zh) * 2021-05-21 2021-09-07 广东佛智芯微电子技术研究有限公司 内置高散热通路的板级扇出型封装结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932077B2 (ja) * 1979-08-21 1984-08-06 富士通株式会社 金属コアの接地方法
JPS6451689A (en) * 1987-08-24 1989-02-27 Matsushita Electric Works Ltd Printed circuit board of silicon steel base plate
JPS6459991A (en) * 1987-08-31 1989-03-07 Toshiba Corp Manufacture of printed wiring board
JPH05166472A (ja) * 1991-12-17 1993-07-02 Matsushita Electric Ind Co Ltd 電子ビーム発生装置とその製造方法
US6223431B1 (en) * 1998-05-28 2001-05-01 Osram Sylvania Inc. Method for providing an electrical ground connection between a printed circuit board and a metallic substrate
JP4190632B2 (ja) * 1998-11-25 2008-12-03 古河電気工業株式会社 プリント配線基板
JP2001207288A (ja) * 2000-01-27 2001-07-31 Canon Inc 細孔内への電着方法及び構造体
JP2002335057A (ja) * 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア素材およびそれを用いているメタルコア、該メタルコアを用いているメタルコア基板
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法

Also Published As

Publication number Publication date
JP2010093292A (ja) 2010-04-22
CN1913142A (zh) 2007-02-14
CN100433321C (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
US7683266B2 (en) Circuit board and circuit apparatus using the same
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US7122901B2 (en) Semiconductor device
JP5265183B2 (ja) 半導体装置
JP4900624B2 (ja) 回路装置
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2006310783A (ja) 回路装置
JP5183045B2 (ja) 回路装置
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP4467540B2 (ja) 回路装置
JP2007324330A (ja) 回路基板
TWI479959B (zh) 印刷電路板及其製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2006080356A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100201

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111220

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees