JP4900624B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP4900624B2 JP4900624B2 JP2010004083A JP2010004083A JP4900624B2 JP 4900624 B2 JP4900624 B2 JP 4900624B2 JP 2010004083 A JP2010004083 A JP 2010004083A JP 2010004083 A JP2010004083 A JP 2010004083A JP 4900624 B2 JP4900624 B2 JP 4900624B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- opening
- layer
- circuit device
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
図1は本発明の第1実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。図2は図1中の金属基板の開口部近傍の拡大図である。
(1)導体層8の設けられた開口部2の端に沿うように設けた突起1aが、アンカー効果により回路基板10の温度上昇時において膨張する絶縁層3を押さえつけ、金属基板1と絶縁層3との熱膨張率の差に起因する配線パターン層4のパターンずれ(または上下の配線パターン層4,6を接続する導体層8の変形:具体的には金属基板1の開口部2内の導体層8の位置と配線パターン層4との接続部との位置ずれ)を低減することができる。また、ハニカム配列に並べられた開口部2の端に沿うように設けられた突起1aにより金属基板1と絶縁層3との接触面積が増大するため密着性が向上し、金属基板1からの絶縁層3の剥離を低減することができる。これらの結果、温度上昇時における回路装置の信頼性低下を抑制することができる。
(2)発熱源となるLSIチップ20と同じ側に突起1aが選択的に設けたことによって、絶縁層3の膨張をより効果的に抑制できるので、より顕著な密着性改善効果を得ることができる。また、突起1aがハニカム配列に並べられた開口部2の端に沿うように設けられたので、突起1aが回路装置内で均一に配置され、回路装置内で均一に密着性改善効果が得られる。さらに、ハニカム配列によって複数の開口部2を同一ピッチで正方格子配列に並べるよりも高密度で配置することができたので、突起1aによる接触部分を多く設けることができ、密着性改善効果が増強される。これらの結果、温度上昇時における回路装置の信頼性低下をより効果的に抑制することができるようになる。
(3)LSIチップ20が接続された配線パターン層4と金属基板1との間隔(距離)が金属基板1の突起1a部分で相対的に短くなり、突起1aがLSIチップ20から発生した熱の金属基板1への放熱経路となるので、金属基板1に突起がない場合に比べて、回路装置50(回路基板10)の放熱特性が向上する。この結果、温度上昇時における回路装置の信頼性を向上させることができる。
図7は、本発明の第2実施形態に係る金属基板を備えた回路基板を有する回路装置を示した断面図である。第1実施形態と異なる箇所は、金属基板1の開口部2の端に設けられた突起1aを、LSIチップ20を搭載する側だけでなく、開口部2の両側に突起1aを形成していることである。それ以外については、第1実施形態と同様である。
(4)金属基板1の開口部2の両側に突起1aが設けたことによって、金属基板1の下面側においても金属基板1の開口部2の端に設けられた突起1aが、アンカー効果により回路装置50A(回路基板10)の温度上昇時において膨張する絶縁層5を押さえつけ、金属基板1と絶縁層5との熱膨張率の差に起因する配線パターン層6のパターンずれ(または上下の配線パターン層4,6を接続する導体層8の変形:具体的には金属基板1の開口部2内の導体層8の位置と配線パターン層6との接続部との位置ずれ)を低減することができる。また、ハニカム配列に並べられた開口部2の端に沿うように設けられた突起1aによって、金属基板1と絶縁層5との接触面積が増大するため密着性が向上し、金属基板1から絶縁層5が剥離するのを低減することができる。これらの結果、回路基板10の両面側において熱膨張による位置ずれや膜剥がれを制御することができるので、温度上昇時における回路装置50A(回路基板10)の信頼性低下をさらに抑制することができる。
第2実施形態の変形例として、図8に、図7に示した金属基板の両面突起に関する別の例を示す。
図9は本発明の第3実施形態に係る回路装置の金属基板に設けられた開口部の位置を示す平面図である。図10は図9中のX−X’線に相当する位置における回路装置の概略断面図である。第1実施形態と異なる箇所は、金属基板1を貫通する開口部2(直径R:約300μm)がハニカム配列で高密度(開口部間のピッチSがS=2Rとなるような配置)に形成されていることと、これら複数の開口部に導体層8が設けられた開口部2aと導体層8が設けられていない開口部(ダミー開口部)2bが含まれていることである。それ以外については、先の第1実施形態と同様である。
(5)金属基板1の開口部を、導体層8が設けられていない開口部2bを含めたハニカム配列としたことにより、導体層8が設けられた開口部2aのみでハニカム配列を構成するよりも設計レイアウトが容易になるので、回路装置の低コスト化を実現できる。
(6)金属基板1の開口部を、導体層8が設けられていない開口部2bを含めたハニカム配列としたことにより、導体層8が設けられた開口部2aのみでハニカム配列を構成するよりも金属基板1内により高密度で開口部を設けることが可能となるので、上記(2)の効果をさらに増強することができる。
(7)ハニカム配列で形成された開口部を有する金属基板1に対して所望の箇所にスルーホール7を設けて導体層8を形成することにより、金属基板1に開口部を形成するレイアウト設計が共通化され、複数の異なる機種の回路装置に対して上記金属基板1を採用することができるため、それぞれの回路装置の低コスト化を実現することが可能となる。
(8)導体層8が設けられていない開口部2bを、平面的に見て、導体層8が設けられた開口部2aを取り囲むように配置したので、開口部2a近傍の絶縁層3の膨張をその周囲に配置された開口部2bの突起によりさらに押さえつけられるので、開口部2aにおける配線パターン層4のパターンずれをさらに低減することができる。
1a 開口部の突起
1b 開口部のへたり
2 開口部
3,5 絶縁層
4,6 配線パターン層
7 スルーホール
8 導体層
10 回路基板
20 LSIチップ
21 半田ボール
50 回路装置
Claims (2)
- 複数の開口部を有する金属基板と、
前記金属基板の一方の面に第1の絶縁層を介して設けられた第1の配線層と、
前記金属基板の他方の面に第2の絶縁層を介して設けられた第2の配線層と、
前記開口部の少なくとも一部においてその開口部を介して前記金属基板を貫通し、前記第1の配線層と第2の配線層とを接続する導体層と、
前記金属基板の前記一方の面において前記第1の配線層に接続された回路素子と、
を備え、
前記金属基板の前記他方の面の表面には前記開口部の端に沿うように突起が設けられている回路装置。 - 前記開口部は前記導体層が設けられていない開口部を含み、
前記金属基板の前記他方の面の表面には、前記導体層が設けられていない開口部の端に沿うように突起が設けられていることを特徴とする請求項1に記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004083A JP4900624B2 (ja) | 2005-07-29 | 2010-01-12 | 回路装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005220577 | 2005-07-29 | ||
JP2005220577 | 2005-07-29 | ||
JP2010004083A JP4900624B2 (ja) | 2005-07-29 | 2010-01-12 | 回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006142272A Division JP4467540B2 (ja) | 2005-07-29 | 2006-05-23 | 回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010093292A JP2010093292A (ja) | 2010-04-22 |
JP4900624B2 true JP4900624B2 (ja) | 2012-03-21 |
Family
ID=37722012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010004083A Expired - Fee Related JP4900624B2 (ja) | 2005-07-29 | 2010-01-12 | 回路装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4900624B2 (ja) |
CN (1) | CN100433321C (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101109239B1 (ko) * | 2009-10-19 | 2012-01-30 | 삼성전기주식회사 | 방열기판 |
CN104333981A (zh) * | 2014-10-16 | 2015-02-04 | 惠州智科实业有限公司 | 一种led散热基板的制作方法及使用该基板的led模组 |
US9852971B1 (en) * | 2016-06-09 | 2017-12-26 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
CN107960004A (zh) * | 2016-10-14 | 2018-04-24 | 鹏鼎控股(深圳)股份有限公司 | 可伸缩电路板及其制作方法 |
CN108347838B (zh) * | 2018-02-07 | 2020-01-31 | 维沃移动通信有限公司 | 一种电路板的制作方法、电路板及移动终端 |
CN108430172B (zh) * | 2018-02-28 | 2020-05-05 | 维沃移动通信有限公司 | 一种电路板的制备方法和电路板 |
CN113363161A (zh) * | 2021-05-21 | 2021-09-07 | 广东佛智芯微电子技术研究有限公司 | 内置高散热通路的板级扇出型封装结构及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5932077B2 (ja) * | 1979-08-21 | 1984-08-06 | 富士通株式会社 | 金属コアの接地方法 |
JPS6451689A (en) * | 1987-08-24 | 1989-02-27 | Matsushita Electric Works Ltd | Printed circuit board of silicon steel base plate |
JPS6459991A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Manufacture of printed wiring board |
JPH05166472A (ja) * | 1991-12-17 | 1993-07-02 | Matsushita Electric Ind Co Ltd | 電子ビーム発生装置とその製造方法 |
US6223431B1 (en) * | 1998-05-28 | 2001-05-01 | Osram Sylvania Inc. | Method for providing an electrical ground connection between a printed circuit board and a metallic substrate |
JP4190632B2 (ja) * | 1998-11-25 | 2008-12-03 | 古河電気工業株式会社 | プリント配線基板 |
JP2001207288A (ja) * | 2000-01-27 | 2001-07-31 | Canon Inc | 細孔内への電着方法及び構造体 |
JP2002335057A (ja) * | 2001-05-08 | 2002-11-22 | Hitachi Metals Ltd | メタルコア素材およびそれを用いているメタルコア、該メタルコアを用いているメタルコア基板 |
JP2003332752A (ja) * | 2002-05-14 | 2003-11-21 | Shinko Electric Ind Co Ltd | メタルコア基板およびその製造方法 |
-
2006
- 2006-07-28 CN CNB2006101100267A patent/CN100433321C/zh not_active Expired - Fee Related
-
2010
- 2010-01-12 JP JP2010004083A patent/JP4900624B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010093292A (ja) | 2010-04-22 |
CN1913142A (zh) | 2007-02-14 |
CN100433321C (zh) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683266B2 (en) | Circuit board and circuit apparatus using the same | |
JP4467489B2 (ja) | 回路基板およびそれを用いた回路装置 | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
US7122901B2 (en) | Semiconductor device | |
JP5265183B2 (ja) | 半導体装置 | |
JP4900624B2 (ja) | 回路装置 | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP2008028376A (ja) | 回路基板、半導体モジュールおよび回路基板の製造方法 | |
JP2007180105A (ja) | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 | |
JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2006310783A (ja) | 回路装置 | |
JP5183045B2 (ja) | 回路装置 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP4467540B2 (ja) | 回路装置 | |
JP2007324330A (ja) | 回路基板 | |
TWI479959B (zh) | 印刷電路板及其製造方法 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP2006080356A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111220 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |