JP4190632B2 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP4190632B2
JP4190632B2 JP33422998A JP33422998A JP4190632B2 JP 4190632 B2 JP4190632 B2 JP 4190632B2 JP 33422998 A JP33422998 A JP 33422998A JP 33422998 A JP33422998 A JP 33422998A JP 4190632 B2 JP4190632 B2 JP 4190632B2
Authority
JP
Japan
Prior art keywords
wiring board
double
substrate
metal
sided wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33422998A
Other languages
English (en)
Other versions
JP2000165045A (ja
Inventor
正幸 石和
健児 飯塚
健 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP33422998A priority Critical patent/JP4190632B2/ja
Publication of JP2000165045A publication Critical patent/JP2000165045A/ja
Application granted granted Critical
Publication of JP4190632B2 publication Critical patent/JP4190632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置用のプリント配線基板に関するものであり、特に、半導体装置の高密度実装に適した多層化プリント配線基板に関するものである。
【0002】
【従来の技術】
近年、半導体装置の高集積化に伴ってプリント基板の配線も高密度化しており、半導体装置の実装形態もリードの無いチップ型のものとし、これをプリント配線板に直接半田付けして実装するという表面実装型のプリント基板の開発が進められている。
【0003】
しかしながら、高密度化に伴って半導体装置とプリント基板との接合部における熱ストレスも大きくなり、クラックが発生するという間題がある。この問題を解決するため、まず基板の線膨張係数を小さくして半導体装置の線膨張係数に近づけることが考えられた。そこで、補強材として、線膨張係数の小さいTガラス繊維からなるガラス布を用い、このガラス布に、エポキシを含浸させて積層してなるガラスエポキシ積層基板FR−5の多層印刷配線基板が使用されている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記ガラスエポキシ積層基板FR−5の如きTガラス繊維を用いたものでも、線膨張係数は7〜10ppmであり、シリコンチップなどの半導体装置の線膨張係数3ppmと比べると大きいため、半田実装時や使用時に受ける温度変化で発生する熱応力を充分に低減できず、シリコンチップと配線基板との接合部における半田クラックの発生という間題を完全に解消することはできなかった。そこで、半田クラックを防止するため、基板とシリコンチップとの間に樹脂を流し込んで熱応力を低減するという処置を新たに加える必要があった。
【0005】
また、スルーホール部の軸方向の線膨張係数は、補強剤であるガラス繊維の効果が殆ど影響せず、50〜150ppmと大きな値を示すため、周囲温度の変化による熱応力でスルーホール部に施された銅めっきやスルーホールに埋め込まれた導電性のぺ一スト(例えば銅ぺ一スト)に電気的な断線となるダメージを与えるという問題もあった。
【0006】
一方、多層配線基板は、各層間の電気的接続を行うためのスルーホールを形成する必要が生じる。従来はドリルを用いて基板に穴開け加工を行っていたが、この方法では穴数が多くなるとドリル加工の手間がかかるだけでなく、ドリル加工時の衝撃により配線基板の樹脂/ガラス繊維界面に剥離が生じ、その隙間に銅イオンが移行するいわゆるマイグレーションが起こり、スルーホール間の電気絶縁性能が低下するという問題があった。
【0007】
さらに、多層基板を得る工程として、従来は、両面基板を形成し、この両面基板を一括で積層した後にスルーホールを形成して、スルーホール内面をメッキ処理をおこなう方法が取られている。この方法では積層工程は一括して行うことができるが、スルーホールも全層貫通状態で一括して形成されるため、各層ごとのスルーホールの位置を任意に選ぶことができず、配線の設計上の自由度に劣っていた。
【0008】
また、電磁ノイズに対するシールド機能及び回路間の耐クロストーク性を向上させるためには、層間にシールド層を設けることが対策の一つとして望まれるが、単に各基板間にシールド層を更に設けるだけでは層数が大幅に増えてしまい、コスト増になってしまう。
【0009】
また高周波領域では、電気回路をも伝送線路として設計する必要があるが、従来の基板ではグランド層を各回路間に設けることは回路の層数が大幅に増加するため経済性の点から困難である。しかしグランド層がなければ線路のインピーダンスマッチングを取ることが難しく、高周波に対応した低価格な基板を供給できない。
【0010】
そこで、多層基板の場合、上下の基板をポリイミド等の絶縁性樹脂からなる突起バンプや半田ボールを介して接合し、両基板間に空気層を設けたものが考えられている。このような基板間に設けた空気層により、高周波回路の誘電体損失を低減できるだけでなく、電極同士の接合部の周りに有機材料等の線膨張率の高いシールド材が存在する場合に比べて線膨張差による熱応力の発生が大幅に低減されて接合部の信頼性が向上すると共に、配線基板全体の軽量化が図れる。
【0011】
しかしながら、空気層である上下基板の対面間隔は、バンプの厚さによって決定されるが、半田ボールを用いる場合、半田の塗布量は同一基板上における半田の塗布量をそれぞれバラツキきなくすることは難しく、また、接合のためのリフロー炉通過による溶着のさいには、基板加重で各基板間で半田バンプが潰れることもあり、多層基板間の空気層を所望の厚さで且つ一定に制御することは非常に困難である。
【0012】
また、絶縁性樹脂からなる突起バンプを上下基板間に介在させる場合、基板の高さ(厚さ)方向の線膨張係数はこの突起を形成する樹脂で決定されてしまうが、突起樹脂の線膨張係数は50〜150ppmと非常に大きく、やはり半導体装置との接合部への悪影響は避けられない。また、銅等の回路導体と樹脂との剥離しやすさから、基板間接合の機械的強度への信頼性は期待できない。
【0013】
本発明の目的は、基板と半導体装置との接合部における半田クラックの発生を防止できるとともに、上下基板間に充分な機械的強度を持つ接合部と、所望間隔で安定した空気層が得られ、且つ従来より配線設計上の自由度に優れた多層のプリント配線基板を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明に係るプリント配線基板は、複数枚の両面配線基板を積層して多層化したプリント配線基板であって、各両面配線基板が、スルーホール形成のための穿孔を有する金属基板と、該金属基板の穿孔内面を含む表面上に形成された絶縁層と、基板両面の前記絶縁層上にそれぞれ形成された接合用電極を含む電気回路層と、各電気回路層上の前記接合用電極を除く領域に形成されたソルダーレジスト層とを備えたものにおいて、前記金属基板は、該基板と一体的に設けられた金属突起を表面に有し、前記両面配線基板のうち、第1の両面配線基板の上面側に設けられた第1の接合電極と、第1の両面配線基板の上に積層される第2の両面配線基板の下面側で第1の両面配線基板と対向する位置に設けられた第2の接合電極とのうち少なくとも一方が前記突起上領域に形成され、これら第1の接合電極と第2の接合電極が接合されて、第1の両面配線基板と第2の両面配線基板の対面間隙には前記突起の厚さ相当の空気層が形成されているものである。
【0015】
また、請求項2に記載の発明に係るプリント配線基板は、請求項1に記載のプリント配線基板において、前記第1の接合電極および第2の接合電極のうちの少なくとも一方が、絶縁層とソルダーレージスト層の部分的領域を除去して露出させた金属表面で構成されていることを特徴とするものである。
【0016】
本発明においては、金属基板表面に絶縁層を形成したものを用いて配線基板を構成するため、配線基板の構成部材のなかで金属基板の剛性が支配的となり、配線基板自身の線膨張係数がほぼ使用する金属基板の線膨張係数に等しい。従って金属基板としてシリコン等の半導体装置と同程度の低い線膨張係数の金属を選ぶべば、配線基板と半導体装置との接合部で両者の線膨張係数の差に起因する熱応力によるクラックの発生を防止することができる。
【0017】
また、それぞれ同一金属の金属基板からなる配線基板で多層化すれば、各基板層の線膨張係数が等しくなるため、リフローなどの工程や使用時の熱発生に対して、各配線基板間での面方向の熱応力の発生が大幅に低減され、接合部での半田のストレスが大幅に軽減される。
【0018】
特に、本発明では、金属基板表面に多層基板間の接合部となる金属突起が一体的に形成されており、表面被覆された絶縁層は薄膜であることから、基板の高さ・厚さ方向の線膨張係数は突起のコアとなる金属で決定されるため、接合部の安定性は高い。また、上下基板間の間隙として形成される空気層も、金属突起の高さによって決定するが、半田バンプと違い、金属突起を電気メッキ等の方法で予め所定高さで形成しておくことができるため、この金属突起の高さを制御することによって所望の且つ一定の高さの接合部、即ち空気層を容易に得ることができる。
【0019】
また、本発明の配線基板は、その構成材料である金属基板が電気的なシールド特性を付与するだけでなく、伝送線路として設計可能な平衡スロストリップ線路、マイクロストリップ線路としてのグランドとして取り扱うことができるため、回路のインピーダンスマッチングが容易に行え、より高周波回路に適したプリント配線を提供することができる。
【0020】
さらに、金属基板にスルーホール用の穿孔を予め形成しておくものであるため、従来の電気回路形成後にドリルでスルーホールを形成する場合のようにドリル加工時の衝撃で配線基板の各層界面に剥離が生じてマイグレーションが起こることもなく、スルーホール間の電気絶縁性能の高い配線基板が得られる。また、各基板毎に所望の位置にスルーホールを形成できるため、基板積層後に一括に全層貫通状態でスリーホールを形成していた従来の基板に比べて配線設計上の自由度は格段に向上する。
【0021】
また、本発明では、配線基板を構成する金属基板を部分的に露出させてこれを多層化の際の接合電極に利用することができる。この場合、両配線基板を電気的および機械的により直接的に接合できる。従って、基板間の接合は信頼性は高く、多層配線基板全体の構造的強度も高いものとなる。なお、接合の組み合わせは、まず、どちらか一方が突起上領域に形成された電極としたうえで、一方が絶縁層上に形成された電極で他方が金属基板あるいは金属突起の露出部を電極とした組み合わせでも、金属基板の露出部同士という組み合わせでも良い。
【0022】
なお、金属基板表面の突起を、基板周縁に沿って線状に延在形成すると、配線基板の積層によって金属突起が回路を囲ってシールド特性を発揮し、回路に発生したノイズを基板側面から外部に放射するのを防ぐことができる。
【0023】
【発明の実施の形態】
本発明の第1の実施形態として、金属基板に42アロイ(Ni:41.2%,Fe:58%含有の合金)金属板を用い、予め基板表面に設けておいた金属突起を接合用電極として構成された両面配線基板を多層化して多層化プリント配線基板を得る場合を図1、図2に示す。図1は、両面プリント配線基板の製造工程を説明するための各過程における基板の断面模式図である。図2は、図1に示した工程によって得られた両面プリント配線基板の多層化のための接合を説明する断面模式図である。
【0024】
まず、厚さ100μmの42アロイ金属板1表面上の、接合用電極部形成予定部位の全部あるいは予め定められた一部の領域に、後に形成されるべき所望空気層の高さ相当の厚みを持つ金属突起Tを以下の行程に従って形成した。即ち、金属板1表面にメッキレジストを塗布したうえで、前記領域分布に対応するマスクを用いてレジスト露光を行い、金属表面の前記領域のみが露出するレジストパターンに現像処理した後、その金属露出領域上に電気メッキにて直径10μm、高さ70μmの金属突起Tを形成した。メッキ金属としては、例えば銅、Niなどが好ましい。
【0025】
次に、突起Tが形成された金属板1に、エッチングによりスルーホールとなる直径100μmの穿孔2を形成した(図1(a))。その後、穿孔2の内面を含む金属板2の全表面に、電気泳動法により厚さ20μmのポリイミド薄膜層(絶縁層)3を形成した(図1(b))。
【0026】
ここで用いた電気泳動法とは以下の通りである。エマルジョンとして、ポリイミド(PI)の前駆体であるポリアミド酸(PAA)1.4wt%のN−メチル−2−ピロリドン(NMP)溶液175gが貧溶媒である酸化メシチル175gに微粒子状に分散した状態にあり、PAAを負に帯電させるために電荷付与剤としてのN−メチルイミダゾール6.3gを添加したものを用いた。電気泳動は42アロイ金属板1を正極とし、銅板あるいはステンレス板を負極とし、電極間距離20mm、印可電圧60Vでエマルジョンをスターラーで撹拌しながら8分間反応させた。
【0027】
なお、電気泳動に用いる試薬は上記のものに限定されるものでなく、NMPの代わりにPAAの良溶媒であるジメチルスルホキシド(DMF)を用いても良い。また、PAAの貧溶媒である酸化メシチルの代わりに酢酸ブチルやメタノールを用いても良い。
【0028】
次に、粗面化したポリイミド薄膜層3上に公知の無電解メッキによって銅膜を形成した。即ち、アルカリでポリイミドを膨潤・粗面かさせた後、酸による中和、極性付与を行い、プリディップ、キャタリスト、アクセレーター工程を経てアルカリ環境下において40℃、20分の無電解メッキを行った。主な液組成は銅イオン源に硫酸銅、アルカリ源に水酸化ナトリウム、還元剤にホルムアルデヒド、キレート剤にEDTAを用いた。更に電気メッキで銅を積層して厚さ20μmの銅層4を形成した(図1(c))。
【0029】
その後、基板両面それぞれに、エッチングレジストを塗布し、所定回路図に対応したマスクを用いてレジスト露光を行い、現像処理、エッチングを行って接合用の電極部6を含む電気回路5を形成した(図1(d))。続いて、電極部6の上面領域をのぞく電気回路5面を含む基板全面上にソルダーレジスト層7を印刷で形成し、平坦部領域に形成された電極部6と、金属突起T上領域に形成された電極部6Tとを備えた両面プリント配線基板10を得た(図1(e))。この配線基板10の線膨張係数を0〜100℃の範囲で測定したところ、4ppmであり、シリコンチップの線膨張係数3ppmに近いものであった。
【0030】
以上の工程で得られた両面配線基板を複数枚積層することによって多層プリント配線基板を得る。図2に示すように、互いに積層されるべき第1の両面配線基板10Aと第2の両面配線基板10Bとの接合は、各々の基板の互いに対向する位置にある電極部(6,6T)同士を半田8を介して接合することによって成される。電極部同士の接合は、どちらか一方が金属突起T領域上に形成されたものであればよい。
【0031】
なお、両面配線基板の多層化工程の際には、配線基板間の接合部となる電極部同士を当接させなければならないが、そのための位置決めを精度良く行う必要がある。そこで、配線基板同士の位置ずれを防ぐための位置決め手段を設けることが望ましい。
【0032】
例えば、図3に示したように、配線基板10同士が予め定められた電極部同士(6,6T)が当接する所定位置で積層された場合に互いに合致する位置に、それぞれ基準貫通孔9を形成しておけば、ベース板20上に垂直に立てられた基準ピン21に各々の基準貫通孔9に挿入させながら順次配線基板10を重ねていく(図3(a))だけで、自ずと配線基板10同士の高精度な位置決めができる。
【0033】
以上のように、全配線基板10は、ベース板20上に基準ピン21を介して位置決めされ積層された状態のまま、ベース板20ごと、接合部のピーク温度が250℃で20秒経過するように設定されたリフロー炉へ通され、各電極部同士の半田溶着を介した接合によって多層化される。この多層プリント配線基板では、電極接合部の周囲の両面配線基板10同士の対面間隙には、突起Tの厚さ相当の空気層11が形成されている。
【0034】
次に、本発明の第2の実施形態として、接合のために互いに対向する位置にある電極部同士の少なくとも一方の電極部が、露出された金属表面によって構成され、電気的および機械的に、より直接的な接合積層となる多層プリント配線基板を得る場合を図4に示す。
【0035】
本実施形態による両面配線基板40は、第1の実施形態の図1に示したものとほぼ同じ工程によって得られる。即ち、予め定められた表面領域に、電気メッキにて金属突起Tを形成しておいた42アロイの金属板31に、エッチングによってスルーホール用の穿孔32を形成した後、全表面上に、電気泳動法によってポリイミド薄膜層33を形成し、その上に無電解メッキおよび電解メッキによって銅層を形成した後、エッチングレジスト塗布、露光、現像処理によって電気回路35を形成し、更にその上にソルダーレジスト層37を形成したものである(図4(a))。
【0036】
しかし、本実施形態においては、平坦部領域に形成される電極部36および突起T上領域に形成される電極部36Tを、第1の実施形態と同様に電気回路層35と同一層内の銅層31からなるものではなく、電極部予定領域の銅層31とポリイミド層33とソルダーレジスト層37を除去した金属表面の露出部(36x,36xT)で構成した。前記領域の銅層31は、エッチングによって、またポリイミド層33およびソルダーレジスト層37は炭酸ガスレーザの照射によってそれぞれ除去した(図4(b))。
【0037】
本実施形態による両面配線基板40に設けられる電極部の接合構成としては、図4(c)にも示すように、互いに対向する突起T上領域に形成されるもの(36xTと基板の平坦部領域上に形成されるもの(36x)との双方が、金属露出部からなり、電気的にも機械的にも最も直接的に両者が接合される組み合わせとしたが、図5(a)に示した平坦部領域上の金属露出部からなる電極部36xと突起上領域の電気回路層35と同一層内の電極部36Tとの組み合わせ、あるいは図5(b)に示した平坦部領域上の電気回路層35と同一層内の電極部36と突起状領域の金属露出部からなる電極部36xTとの組み合わせにように、接合される両電極部の一方が金属露出からなる組み合わせであれば、従来よりは高い接合強度が得られる。
【0038】
いずれの組み合わせにおいても、多層化工程では、第1の両面配線基板40A側の電極部(36xあるいは36)上にクリーム半田38を印刷塗布したのち、その上に対向位置にある突起T上電極部(36Tあるいは36xT)を当接させた状態で第2の両面配線基板40Bを重ね、リフロー炉に通す工程のみで、電極部同士を半田を介して溶着接合させて、上下基板間に突起Tの高さ相当の空気層を持つ多層プリント配線基板を得ることができる。
【0039】
このような金属表面の露出部からなる電極部を備えた両面配線基板40を複数枚積層して多層化する場合も、同様に、各々の基板の互いに対向する位置にある電極部同士を半田を介して接合することによって成される。
【0040】
なお、上記第2の実施形態いおいては、突起Tを点状に設けた場合を示したが、突起の形状に関してはこれに限定されるものではない。この突起は電極部としての単なる接合部となるだけでなく、両面配線基板の多層化の際には、基板間のスペーサとしても働くことに注目して、その形状、配置を考慮することも有効である。
【0041】
例えば、図6に示すように、線状に長い突起Lを配線基板50の周縁に沿って壁のように配置すると、多層化した配線基板50の上下基板間に位置する回路は線状突起Lによって囲まれることになる。従って、この回路を囲む線状突起Lによって、プリント配線基板の側面から回路に発生したノイズの外部への放射が防止される。
【0042】
なお、以上の実施の形態においては、金属基板として、厚さ100μmの42アロイ金属板を用いた場合を示したが、本発明ではこの構成に限定されるものではない。金属基板の厚さに関しては特に制限はないが、軽量という点から、厚さ200μm以下が適しており、更に20〜100μmが望ましい。
【0043】
また、金属も、42アロイ以外にも、たとえばインバー等の鉄−ニッケル系合金やアルミニウム−シリコン系合金等の低熱膨張性金属など、シリコンチップと同程度の線膨張係数を持つものが広く利用可能である。また、半田との濡れ性や導電性の向上を目的に低線膨張金属の表面に銅メッキすることは可能である。
【0044】
また上記実施の形態においては、突起をメッキによって形成する場合を示したが、本発明における金属突起は、この形成方法に限定されものではなく、エッチングや金属板のプレス加工によっても形成可能である。
【0045】
例えば、型プレスによる加工で図7に示すような台形状突起T2や図8に示すような半球状突起T3を形成することができる。また、図9に示すように打ち抜きプレスによって金属板の一部を突出させて突起T4を形成することもできる。多層化時には、それぞれの突起形状に応じた半田接合を行えばよい。さらに、図10に示すようにプレス加工によって線状に長い突起L2も形成することができる。
【0046】
また、上記実施の形態では、ポリイミドの電気泳動法による絶縁層の形成の場合を説明したが、これの方法の他に、例えば、エポキシの半硬化シートを穿孔を有する金属板に両面からプレスによる加熱硬化と同時に積層した後、穿孔径より小さい径で該穿孔部に炭酸ガスレーザを照射してシートにスルーホールを形成して絶縁層とすることも可能である。
【0047】
【発明の効果】
以上説明したとおり、本発明による多層プリント配線基板では、表面に多層化時に接合部となる金属突起を有する金属基板に絶縁層を積層したものを用いて両面配線基板を構成するものであるため、選択する金属によって、搭載される半導体基板の線膨張係数との差を小さくすることができ、加工工程および使用時の温度変化に伴う熱応力によるクラック発生の問題を回避することができると共に、多層化による接合部に信頼性の高い強度が得られるという効果がある。
【0048】
また、金属基板を電気回路のグランド層として利用することができるため、高周波に対応した回路設計が可能となるだけでなく、多層基板同士間に突起高さによって決定されるバラツキのない所望高さの空気層が形成されるため、高価な低誘電率、低誘電正接の材料を用いることなく伝送線路の遊動体損失を低減し、伝送速度を向上させることができるため、高周波回路に適したプリント配線基板を安価に提供することができる。
【0049】
また、各回路層の導通を取る接合位置を任意に選択できると同時に、多層化が半田の接合のみで行えるため、更に経済的負担を軽減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態としての多層プリント配線基板を構成する両面配線基板の構成を説明する断面模式図であり、(a)〜(e)はそれぞれ加工工程の各過程を示すものである。
【図2】図1に示した工程によって得られた両面配線基板の多層化のための接合部を説明する断面模式図である。
【図3】多層化工程における両面配線基板の積層位置決め方法の一例を示す説明図である。
【図4】本発明の第2の実施形態としての多層プリント配線基板の構成を説明する断面模式図であり、(a)〜(c)はそれぞれ加工工程の各過程を示すものである。
【図5】図4で示した工程によって得られた両面配線基板の多層化の際の電極部同士の異なる接合組み合わせを示す部分拡大図である。
【図6】第1および第2の実施形態において配線基板に形成された突起とは異なる形態の突起の一例を示す模式図である。
【図7】第1および第2の実施形態とは異なる方法で形成された突起の一例を示す模式図であり、(a)は部分拡大斜視図であり(b)は多層化の際の接合部の部分拡大断面図である。
【図8】第1および第2の実施形態とは異なる方法で形成された突起の他の例を示す模式図であり、(a)は部分拡大斜視図であり(b)は多層化の際の接合部の部分拡大断面図である。
【図9】第1および第2の実施形態とは異なる方法で形成された突起の他の例を示す模式図であり、(a)は部分拡大斜視図であり(b)は多層化の際の接合部の部分拡大断面図である。
【図10】第1および第2の実施形態とは異なる方法で形成された突起の他の例を示す部分拡大斜視図である。
【符号の説明】
1,31:金属板(42アロイ)
2,32:スルーホール用穿孔
3,33:ポリイミド薄膜層
4:銅層
5,35,25:電気回路
6,6T,36,36T,36x,36xT:電極部
7,37:ソルダーレジスト
8,38:クリーム半田
T,T2,T3,T4:突起
L,L2:線状突起
9:基準貫通孔
10,10A,10B,40,40A,40B,50:両面配線基板
11:空気層
20:ベース板
21:基準ピン

Claims (2)

  1. 複数枚の両面配線基板を積層して多層化したプリント配線基板であって、各両面配線基板が、スルーホール形成のための穿孔を有する金属基板と、該金属基板の穿孔内面を含む表面上に形成された絶縁層と、基板両面の前記絶縁層上にそれぞれ形成された接合用電極を含む電気回路層と、各電気回路層上の前記接合用電極を除く領域に形成されたソルダーレジスト層とを備えたものにおいて、
    前記金属基板は、該基板と一体的に設けられた金属突起を表面に有し、
    前記両面配線基板のうち、第1の両面配線基板の上面側に設けられた第1の接合電極と、第1の両面配線基板の上に積層される第2の両面配線基板の下面側で第1の両面配線基板と対向する位置に設けられた第2の接合電極とのうち少なくとも一方が前記突起上領域に形成され、これら第1の接合電極と第2の接合電極が接合されて、第1の両面配線基板と第2の両面配線基板の対面間隙には前記突起の厚さ相当の空気層が形成されていることを特徴とするプリント配線基板。
  2. 前記第1の接合電極および第2の接合電極のうちの少なくとも一方が、絶縁層とソルダーレージスト層の部分的領域を除去して露出させた金属表面で構成されていることを特徴とする請求項1に記載のプリント配線基板。
JP33422998A 1998-11-25 1998-11-25 プリント配線基板 Expired - Fee Related JP4190632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33422998A JP4190632B2 (ja) 1998-11-25 1998-11-25 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33422998A JP4190632B2 (ja) 1998-11-25 1998-11-25 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2000165045A JP2000165045A (ja) 2000-06-16
JP4190632B2 true JP4190632B2 (ja) 2008-12-03

Family

ID=18275000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33422998A Expired - Fee Related JP4190632B2 (ja) 1998-11-25 1998-11-25 プリント配線基板

Country Status (1)

Country Link
JP (1) JP4190632B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185142A (ja) * 2000-12-19 2002-06-28 Ibiden Co Ltd 多層プリント配線板及びその製造方法
CN100433321C (zh) * 2005-07-29 2008-11-12 三洋电机株式会社 电路基板及使用该电路基板的电路装置
JP2008159933A (ja) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd 積層基板
KR100989902B1 (ko) * 2008-03-26 2010-10-26 조현춘 반도체 패키지와 이의 제조방법
JP6802620B2 (ja) * 2015-05-18 2020-12-16 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置

Also Published As

Publication number Publication date
JP2000165045A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
US6653572B2 (en) Multilayer circuit board
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
KR101039547B1 (ko) 프린트 배선판 및 그 제조 방법
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JPH1174651A (ja) プリント配線板及びその製造方法
JPH10308576A (ja) プリント配線板及びその製造方法
JP2007250662A (ja) 配線回路基板および配線回路基板の接続構造
JP2007142399A (ja) ペーストバンプを用いた印刷回路基板およびその製造方法
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
JPH11238959A (ja) 回路板
JP5392567B2 (ja) プリント回路基板の製造方法およびそれによって製造されたプリント回路基板
JP4190632B2 (ja) プリント配線基板
JP2000261147A (ja) 多層配線基板及びその製造方法
JPH0614592B2 (ja) 多層プリント配線板の製造方法
CN114007345A (zh) 线路板的制备方法
JP2001024090A (ja) パッケージ基板
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2004022713A (ja) 多層配線基板
US6391211B1 (en) Method for making an electrical circuit board
JP3979086B2 (ja) 半導体回路検査治具
JP2003198138A (ja) プリント配線基板の製造方法
JPH04171891A (ja) 表面実装用パッドを有する多層プリント配線板及びその製造方法
KR20070119916A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees