KR100989902B1 - 반도체 패키지와 이의 제조방법 - Google Patents
반도체 패키지와 이의 제조방법 Download PDFInfo
- Publication number
- KR100989902B1 KR100989902B1 KR1020080027904A KR20080027904A KR100989902B1 KR 100989902 B1 KR100989902 B1 KR 100989902B1 KR 1020080027904 A KR1020080027904 A KR 1020080027904A KR 20080027904 A KR20080027904 A KR 20080027904A KR 100989902 B1 KR100989902 B1 KR 100989902B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- forming
- layer
- seed layer
- light emitting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000010408 film Substances 0.000 claims description 66
- 239000010949 copper Substances 0.000 claims description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 36
- 239000010936 titanium Substances 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000000465 moulding Methods 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 239000011651 chromium Substances 0.000 claims description 18
- 239000011777 magnesium Substances 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 239000002861 polymer material Substances 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 9
- 229910010293 ceramic material Inorganic materials 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052749 magnesium Inorganic materials 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000008020 evaporation Effects 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000003980 solgel method Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 25
- -1 process Substances 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004512 die casting Methods 0.000 description 3
- 238000002845 discoloration Methods 0.000 description 3
- 238000006056 electrooxidation reaction Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 금속기판과 이의 제조방법에 관한 것으로, 특히 반도체 공정으로 리드를 형성한 금속기판과 이의 제조방법에 관한 것이다. 본 발명은 기판의 몸체로 금속을 사용하여 기판만으로도 고전력 반도체 패키지의 동작 시 고전력 반도체 소자에서 생성된 열을 보다 빨리 외부로 방출할 수 있는 금속기판과 이의 제조방법을 제공할 수 있다. 또한, 본 발명은 고전력 반도체 소자에서 생성된 열을 빠르게 외부로 배출하여, 높은 열이 발생되는 고전력 반도체 소자를 사용하더라도 고전력 반도체 패키지의 신뢰성과 수명을 증가시킬 수 있는 금속기판과 이의 제조방법을 제공할 수 있다. 또한, 본 발명은 금속 몸체의 표면에 반도체 공정을 이용하여 리드를 형성하므로 소형화가 가능하고 제작이 용이하며 제작단가가 낮은 금속기판과 이의 제조방법을 제공할 수 있다.
금속, 기판, 반도체, 공정, 리드, 반사부
Description
본 발명은 금속기판과 이의 제조방법에 관한 것으로, 특히 반도체 공정으로 리드를 형성한 금속기판과 이의 제조방법에 관한 것이다.
반도체 소자는 반도체 공정 기술을 이용하여 소정의 기판 상에 파워 소자, 발광 소자, 수광 소자 등의 전자 소자를 구현한 전자 부품의 하나이다. 예를 들어, 파워 소자는 기판 상에 트랜지스터, MOSFET, IGBT(Insulated Gate Bipolar Transistor), 숏트키 다이오드 등이 구현되고, 수광 소자는 기판 상에 태양 전지, 포토 센서 등이 구현된다. 이러한 반도체 소자는 작동되기 위해 전원이 필요하며, 전원의 인가에 따라 반도체 소자는 동작과 함께 열을 생성하게 된다. 이때, 일반적으로 이러한 반도체 소자는 별도의 패키징 부재, 예를 들어, 기판 등과 같은 부재에 실장되어 패키지화, 즉, 소자 패키지로 제작된다.
상기와 같은 종래 기술에 따른 소자 패키지는 저출력 반도체칩을 이용할 경우, 기판으로 열전도율이 낮은 수지 기판을 사용하더라도 문제가 없었다. 하지만, 고전력 반도체칩을 이용한 소자 패키지는 반도체칩에서 발생되는 높은 열로 인해 열화문제가 발생된다. 이러한 열화문제는 예를 들어, 소자 패키지의 동작 중 반도체칩에서 발생된 열을 제대로 방출하지 못하여 반도체칩이 손상되거나, 솔더링 공정 시 기판이 열화될 수 있다. 또한, 종래 기술에 따른 소자 패키지는 소자 패키지를 별도의 기판에 장착 시 소자 패키지의 하부 방향으로만 방열이 되며 소자 패키지의 측면 방향으로는 방열이 거의 되지 않는 문제점이 있다. 더욱이, 종래 기술에 따른 리드를 사용하는 소자 패키지는 리드의 두께와 크기로 인해 소형화가 쉽지 않으며 제조단가가 높은 문제점이 있다.
본 발명의 목적은 방열 성능이 우수한 금속기판과 이의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 열화에 따른 불량을 방지할 수 있는 금속기판과 이의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 소형화가 가능하고 제작이 용이하며 단가가 낮은 금속기판과 이의 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위해 본 발명은 금속을 포함하는 몸체와, 상기 몸체 를 관통하는 관통홀과, 상기 몸체의 표면을 덮는 절연막과, 상기 관통홀을 통해 상기 몸체의 상부면과 하부면에 형성된 리드를 포함하는 것을 특징으로 하는 금속기판을 제공한다.
상기 몸체는 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 중 적어도 어느 하나를 포함하는 합금일 수 있다 또한, 상기 절연막은 세라믹 물질 또는 폴리머 물질 또는 세라믹 물질 상에 폴리머 물질이 형성된 다중 층을 포함하고, 상기 세라믹 물질은 산화물 또는 질화물을 포함하며, 상기 절연막은 상기 몸체보다 두께가 얇은 것이 바람직하다. 이때, 상기 폴리머 물질은 박막형태이며, 상기 박막형태의 폴리머 물질은 상기 몸체의 일부 영역이 반도체칩을 실장하기 위해 노출되도록 형성되는 것이 효과적이다.
상기 몸체는 상부 표면에 함몰되어 형성된 반사부를 더 포함할 수 있다. 이때, 상기 리드는 상기 반사부의 표면에 일부영역이 형성될 수 있으며, 상기 반사부는 표면에 형성된 반사층을 더 포함하고, 상기 반사층은 은(Ag)을 포함할 수 있으며, 상기 반사층의 하부에 형성된 배리어 층을 더 포함할 수 있다.
또한, 상기 몸체는 상부가 평판한 제 1 몸체와, 상기 제 1 몸체 상에 합착되며 개구부가 형성된 제 2 몸체를 포함할 수 있다. 이때, 상기 리드는 상기 제 1 몸체와 제 2 몸체 사이에 형성되어 몸체의 일측과 타측으로 노출될 수 있다.
또한, 본 발명은 금속을 포함하는 몸체를 준비하는 단계; 상기 몸체에 관통홀을 형성하는 단계; 상기 몸체의 표면에 절연막을 형성하는 단계; 상기 몸체에 리드를 형성하는 단계;를 포함하는 것을 특징으로 하는 금속기판의 제조방법을 제공 한다. 상기 몸체에 관통홀을 형성하는 단계;는, 상기 몸체에 리세스 형상의 반사부를 형성하는 단계;를 더 포함할 수 있다. 상기 몸체의 표면에 절연막을 형성하는 단계;는, 상기 몸체의 표면에 세라믹 물질을 고온산화, 아노다이징(anodizing), CVD, PECVD 또는 졸-겔 법으로 형성하는 단계; 또는, 상기 몸체의 표면에 폴리머 물질을 코팅(coating)한 후 베이킹(baking)하는 단계;를 포함할 수 있다. 상기 몸체에 리드를 형성하는 단계;는, 상기 몸체의 표면에 시드층을 형성하는 단계; 상기 시드층 상에 리드를 형성하는 단계;를 포함할 수 있다. 상기 몸체의 표면에 시드층을 형성하는 단계;는, 상기 절연막의 표면에 제 1 시드층을 형성하는 단계; 상기 제 1 시드층 상에 제 2 시드층을 형성하는 단계; 상기 제 2 시드층의 표면에 포토레지스트를 형성하는 단계;를 포함할 수 있다. 상기 절연막의 표면에 제 1 시드층을 형성하는 단계;는, 상기 절연막의 표면에 스퍼터링(sputtering), 증착(evaporation) 또는 CVD를 이용하여 티타늄(Ti)층 또는 크롬(Cr)층 또는 텅스텐(W)층 또는 티타늄(Ti)과 크롬(Cr) 및 텅스텐(W) 중 적어도 어느 하나를 포함하는 합금층을 형성하는 단계;를 포함할 수 있다. 상기 제 1 시드층 상에 제 2 시드층을 형성하는 단계;는, 상기 제 1 시드층의 표면에 스퍼터링(sputtering), 증착(evaporation) 또는 CVD를 이용하여 구리(Cu)를 형성하는 단계;를 포함할 수 있다. 상기 시드층 상에 리드를 형성하는 단계;는, 상기 포토레지스트가 형성된 제 2 시드층 상에 전기도금하여 금속층을 형성하는 단계;와 상기 금속층 상에 반사층을 형성하는 단계;를 포함할 수 있다. 하지만 이에 한정되는 것은 아니며, 상기 시드층 상에 리드를 형성하는 단계;는, 상기 시드층 상에 전기도금을 포함하는 코팅 방 법으로 금속층을 형성하는 단계; 상기 금속층 상에 포토레지스트를 형성하고 금속층을 에칭하여 리드를 형성하는 단계; 상기 리드 상에 무전해 도금으로 반사층을 형성하는 단계;를 포함할 수도 있다. 또한, 필요한 경우 솔더에 노출되는 리드(몸체의 하부면에 형성된 리드)들 사이에 드러나는 절연막 상에 솔더마스크를 적용하여 솔더링 공정에서 발생될 수 있는 리드들 간의 원치 않는 전기적 연결을 막을 수도 있다.
또한, 본 발명은 제 1 몸체와 제 2 몸체를 준비하는 단계; 상게 제 1 몸체와 제 2 몸체의 표면에 절연막을 형성하는 단계; 상기 제 1 몸체에 리드를 형성하는 단계; 상기 제 1 몸체와 제 2 몸체를 결합하는 단계;를 포함하는 것을 특징으로 하는 금속기판의 제조방법을 제공한다. 상기 제 1 몸체와 제 2 몸체를 준비하는 단계;는, 상부가 평판하며 관통홀이 형성된 금속 물질의 제 1 몸체를 형성하는 단계; 개구부가 형성되며 금속 물질의 제 2 몸체를 형성하는 단계;를 포함할 수 있다. 상기 제 1 몸체에 리드를 형성하는 단계;는, 상기 관통홀을 포함하는 제 1 몸체의 표면에 시드층을 형성하는 단계; 상기 시드층 상에 리드를 형성하는 단계; 상기 리드 상에 반사층을 형성하는 단계;를 포함할 수 있다.
본 발명은 기판의 몸체로 금속을 사용하여 기판만으로도 고전력 반도체 패키지의 동작 시 고전력 반도체 소자에서 생성된 열을 보다 빨리 외부로 방출할 수 있는 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 고전력 반도체 소자에서 생성된 열을 빠르게 외부로 배출하 여, 높은 열이 발생되는 고전력 반도체 소자를 사용하더라도 고전력 반도체 소자의 신뢰성과 수명을 증가시킬 수 있는 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 금속 몸체의 표면에 반도체 공정을 이용하여 리드를 형성하므로 소형화가 가능하고 제작이 용이하며 제작단가가 낮은 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 기판의 상부에 반사부를 형성하고 반사부에 발광칩을 실장하여, 발광칩에서 방출된 광을 상부로 반사시킬 수 있으며 이로 인해 광효율이 증가된 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 기판에 금속 반사부를 형성하여 발광 다이오드 패키지의 동작에 따른 반사부의 열화(변색)로 인한 휘도감소를 방지할 수 있는 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 기판에 금속 반사부를 형성하여 몰딩과 반사부의 접합강도에 따른 불량과 솔더링 공정 진행시 고온에 의한 반사부의 변색 등에 따른 휘도 저하 문제를 방지할 수 있는 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 금속 기판에 반사부를 형성하더라도 기판의 표면에 반도체 공정을 이용하여 리드를 형성하므로 소형화가 가능하고 제작이 용이하며 제작단가가 낮은 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 몸체를 제 1 몸체와 제 2 몸체로 이등분하여 반사부의 형성을 용이하게 할 수 있는 금속기판과 이의 제조방법을 제공할 수 있다.
또한, 본 발명은 몸체를 제 1 몸체와 제 2 몸체로 분리하여 리드를 평탄한 제 1 몸체 상에 형성할 수 있으며, 반도체 공정으로 리드를 쉽게 형성할 수 있는 금속기판과 이의 제조방법을 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 본 발명의 상세한 설명에서 층, 막, 영역, 판 등의 부분이 다른 부분의 상 부에 또는 위에 있다고 표현되는 경우는 각 부분이 다른 부분의 바로 상부 또는 바로 위에 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1a와 도 1b는 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 개략 사시도이고, 도 2는 도 1a의 선 A-A에서 취한 개략 단면도이다.
본 발명의 제 1 실시예에 따른 고전력 반도체 패키지는 도 1a 및 도 2에 도시된 바와 같이, 관통홀(108)과 리드(106)가 형성된 기판(100)과, 리드(106) 상에 실장된 반도체칩(210)과, 반도체칩(210)과 리드(106)를 연결하는 배선(300)을 포함한다.
기판(100)은 반도체칩(210)과 리드(106)를 지지하기 위한 것으로서, 관통 홀(108)이 형성된 몸체(102)와 절연막(104) 및 리드(106)를 포함한다.
몸체(102)는 열전도성의 물질, 예를 들어, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 중 적어도 어느 하나의 금속(합금 포함)을 포함할 수 있다. 또한, 몸체(102)는 통상적인 기판(100)의 형태인 판 형상인 것이 바람직하다. 물론, 본 실시예에서는 소정 두께를 갖는 사각판 형상의 몸체(102)를 예시하였으나, 이에 한정되는 것은 아니며, 기판(100)의 용도에 따라 몸체(102)의 형태는 달라질 수 있다. 즉, 몸체(102)는 고전력 반도체 패키지의 용도에 따라 소정 두께를 갖는 원판형상, 타원판형상, 다각판형상일 수 있다. 이러한 몸체(102)는 일측과 타측의 상면 및 하면에 리드(106)를 형성하고 이를 전기적으로 연결하기 위해 몸체(102)의 일측과 타측에 몸체(102)의 두께 방향으로 관통된 관통홀(108)이 형성된다.
관통홀(108)은 몸체(102)의 상부 표면과 하부 표면에 형성된 리드(106)를 전기적으로 연결하기 위한 것으로서, 몸체(102)의 일측에 형성된 제 1 관통홀(108a)과 몸체(102)의 타측에 형성된 제 2 관통홀(108b)을 포함할 수 있다. 이러한, 관통홀(108)은 몸체(102)의 두께 방향으로 형성되는 것이 바람직하며, 몸체(102)의 길이 방향과 수직한 것이 효과적이다. 물론, 관통홀(108)은 몸체(102)의 길이 방향과 수직하지 않을 수도 있다. 즉, 관통홀(108)은 몸체(102)의 두께 방향으로 형성되되, 몸체(102)의 두께 방향과 평행하지 않을 수 있다. 또한, 본 실시예에서는 제 1 관통홀(108a)과 제 2 관통홀(108b)이 각각 세 개의 홀을 포함하는 것을 예시한다. 하지만, 이에 한정되는 것은 아니며, 제 1 관통홀(108a)과 제 2 관통홀(108b)은 각 각이 적어도 하나 이상의 홀을 포함할 수 있다. 또한, 본 실시예에서는 관통홀(108)의 길이 방향과 수직한 단면이 원형인 관통홀(108)을 예시하나, 이에 한정되는 것은 아니며, 관통홀(108)의 길이 방향과 수직한 단면이 타원형 또는 다각형인 관통홀(108)을 형성할 수도 있다.
절연막(104)은 몸체(102)에 형성되는 리드(106)를 서로 절연시키기 위한 것으로서, 몸체(102)의 표면에 형성된다. 즉, 절연막(104)은 적어도 리드가 형성되는 영역에 형성되거나, 몸체(102)의 전체 표면에 형성될 수 있다. 또한, 리드(106)를 형성하기 위한 관통홀(108)의 내주연에도 절연막(104)이 형성된다. 이러한 절연막(104)은 폴리머 물질 또는 알루미나(Al2O3) 등을 포함하는 산화물과 질화알루미늄(AlN) 등과 질화물을 포함하는 세라믹 물질을 포함할 수 있다. 이때, 세라믹 물질은 고온산화, 아노다이징(anodizing)을 포함하는 전기화학적산화, CVD, PECVD, 졸-겔 법등으로 형성할 수 있으며, 폴리머 물질은 필름 형태로 형성하여 몸체(102)의 표면에 부착할 수 있다. 물론, 예를 들어, 알루미나와 질화알루미늄과 같은 절연막(104)을 고온산화 또는 전기화학적산화법으로 형성하기 위해서는 몸체(102)로 알루미늄을 사용하는 것이 바람직하다. 또한, 본 발명에 따른 고전력 반도체 패키지는 절연막의 두께가 몸체의 두께보다 얇은 것을 특징으로 한다.
리드(106)는 외부에서 인가된 전원을 반도체칩(210)에 인가하기 위한 전극으로서, 몸체(102)의 일측에 형성된 제 1 리드(106a)와, 몸체(102)의 타측에 형성된 제 2 리드(106b)를 포함할 수 있다.
제 1 리드(106a)는 몸체(102)의 일측에 형성된 제 1 관통홀(108a)과 몸체(102)의 일측 상부 표면 및 일측 하부 표면에 형성되며, 몸체(102)의 일측 상부 표면에 형성된 제 1 리드(106a) 영역 상에는 반도체칩(210)이 실장될 수 있다. 또한, 몸체(102)의 일측 상부 표면과 하부 표면에 형성된 제 1 리드(106a) 영역은 판형으로 형성될 수 있으며, 몸체(102)의 일측 관통홀(108) 즉, 제 1 관통홀(108a)에 형성된 제 1 리드(106a) 영역은 제 1 관통홀(108a)의 형상에 대응되는 기둥형상으로 형성될 수 있다. 이러한, 제 1 리드(106a)는 도전성이 우수한 물질, 예를 들어, 구리(Cu) 등으로 형성될 수 있으며, 반도체칩(210)에서 생성된 열을 고전력 반도체 패키지가 장착되는 별도의 기판(100)에 전달하는 역할을 할 수 있다.
제 2 리드(106b)는 몸체(102)의 타측에 형성된 제 2 관통홀(108b)과 몸체(102)의 타측 상부 표면 및 타측 하부 표면에 형성되며, 몸체(102)의 타측 상부 표면에 형성된 제 2 리드(106b) 영역에는 반도체칩(210)과 접속된 배선(300)이 본딩될 수 있다. 이때, 제 2 리드(106b) 역시 몸체(102)의 타측 상부 표면과 하부 표면에 형성된 제 2 리드(106b) 영역은 판형으로 형성되며, 몸체(102)의 타측 관통홀(108) 즉, 제 2 관통홀(108b)에 형성된 제 2 리드(106b) 영역은 제 2 관통홀(108b)의 형상에 대응되며 내부가 충진된 기둥형상 또는 중공의 튜브형상으로 형성될 수 있다. 이러한, 제 1 리드(106a)와 제 2 리드(106b)는 서로 전기적으로 절연될 수 있도록 몸체(102)의 일측과 타측에 각각 이격되어 형성되는 것이 바람직하다.
한편, 상기에서는 두 개의 리드가 형성되는 것을 예로 하여 설명하였으나, 본 발명은 이에 한정되는 것은 아니다. 도 1b에 도시된 바와 같이, 세 개의 반도체칩을 실장하고 이를 각각 제어하기 위해 세 개의 제 1 리드(106a)와 세 개의 제 2 리드(106b)가 형성될 수도 있다. 물론, 이 역시 실시예의 하나일 뿐이며 본 발명에 따른 고전력 반도체 패키지는 반도체칩의 개수에 따라 적어도 하나 이상의 제 1 리드(106a)와 적어도 하나 이상의 제 2 리드(106b)가 형성될 수 있으며, 제 1 리드(106a)와 제 2 리드(106b)의 개수는 서로 같을 수도 있으며 서로 상이할 수도 있다.
반도체칩(210)은 제 1 리드(106a) 상에 실장될 수 있다. 물론, 제 1 리드(106a) 이외의 영역, 예를 들어, 제 2 리드(106b) 상에 실장될 수도 있다. 이러한 반도체칩(210)은 예를 들어, 고전력 반도체칩, 즉, 높은 전력 소모에 따라 고열이 발생되는 반도체칩을 포함할 수 있다. 물론, 이에 한정되는 것은 아니며, 동작에 따라 열이 발생되는 모든 형태의 반도체칩을 포함할 수 있다. 이때, 반도체칩(210)은 배선(300)에 의해 리드(106)와 전기적으로 접속될 수 있으며, 반도체칩(210)과 상기 반도체칩(210)과 직접적으로 접하는 리드(106)의 절연이 필요할 경우 반도체칩(210)과 리드(106) 사이에 별도의 절연층을 형성할 수도 있다. 더욱이, 반도체칩(210)과 배선(300)을 보호하기 위한 별도의 몰딩(미도시)을 더 형성할 수도 있다.
상술한 바와 같이 본 실시예에 따른 고전력 반도체 패키지는 기판(100)의 몸체(102)로 금속을 사용하여 기판(100)만으로도 고전력 반도체 패키지의 동작 시 반도체칩(210)에서 생성된 열을 보다 빨리 외부로 방출할 수 있다. 또한, 본 실시예 에 따른 고전력 반도체 패키지는 이와 같이 반도체칩(210)에서 생성된 열을 빠르게 외부로 배출하여, 높은 열이 발생되는 고출력 반도체칩(210)을 사용하더라도 고전력 반도체 패키지의 신뢰성과 수명을 증가시킬 수 있다.
다음은 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 제조방법에 대해 도면을 참조하여 설명하고자 한다.
도 3 내지 도 8은 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 제조방법을 설명하기 위한 단면도이다.
본 발명의 제 1 실시예에 따른 고전력 반도체 패키지는 금속을 포함하는 몸체를 준비하는 단계(S1)와, 몸체에 관통홀(108)을 형성하는 단계(S2)와, 몸체의 표면에 절연막을 형성하는 단계(S3)와, 몸체에 리드를 형성하는 단계(S4)와, 리드 상에 반도체칩을 실장하고 전기적으로 연결하는 단계(S5)를 포함한다.
금속을 포함하는 몸체를 준비하는 단계(S1)는 도 3에 도시된 바와 같이, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금을 포함하는 금속을 이용해 몸체(102)를 제작한다. 이때, 본 실시예는 소정 두께를 갖는 사각판형상의 몸체(102)를 예시한다.
몸체에 관통홀(108)을 형성하는 단계(S2)는 도 4에 도시된 바와 같이, 몸체(102)의 일측과 타측에 몸체(102)의 두께 방향으로 제 1 관통홀(108a)과 제 2 관통홀(108b)을 각각 형성한다. 이때, 관통홀(108)은 절삭 또는 레이저 가공 등의 기계적 가공, 에칭 또는 다이캐스팅 등의 방법으로 형성할 수 있다. 본 실시예는 제 1 관통홀(108a)과 제 2 관통홀(108b)이 각각 세 개의 홀을 포함하는 것을 예시한다.
몸체의 표면에 절연막을 형성하는 단계(S3)는 도 5에 도시된 바와 같이, 세라믹 또는 폴리머를 이용하여 관통홀(108)을 포함하는 몸체(102)의 전체 표면에 절연막(104)을 형성한다. 세라믹을 이용한 절연막(104)은 알루미나 또는 질화알루미늄을 고온산화, 아노다이징(anodizing)을 포함하는 전기화학적산화, CVD, PECVD, 졸-겔 법 등의 방법으로 형성할 수 있다. 이때, 세라믹을 이용할 경우, 세라믹 절연막(104) 상에 다음 공정의 편의를 위해 얇은 폴리머를 형성할 수도 있다. 폴리머를 이용한 절연막(104)은 몸체(102)의 표면에 폴리머 물질을 코팅(coating)한 후 베이킹(baking)하여 형성할 수 있다.
몸체에 리드를 형성하는 단계(S4)는 도 6에 도시된 바와 같이, 절연막(104)의 표면에 금속층 즉, 리드(106) 형성을 위한 시드층(seed layer, S)을 형성하는 단계와, 시드층(S)의 표면 일부 영역에 포토레지스트(P)를 형성하는 단계와, 시드층(S) 상에 리드(106)를 형성하는 단계를 포함한다.
절연막(104)의 표면에 시드층(S)을 형성하는 단계는 절연막(104) 상에 금속층 즉, 리드(106)와의 결합력 강화를 위해 티타늄(Ti) 또는 크롬(Cr) 또는 텅스텐(W) 또는 이들 중 어느 하나를 포함하는 합금층을 얇게 도포하여 제 1 시드층을 형성한다. 이때, 제 1 시드층은 스퍼터링(sputtering), 증착(evaporation) 또는 CVD 등의 방법을 이용하여, 예를 들어 약 50Å 내지 3000Å의 두께로 형성할 수 있다.
이후, 도금 공정을 위해 제 1 시드층 상에 제 2 시드층을 형성한다. 제 2 시드층은 구리(Cu)를 사용할 수 있으며, 스퍼터링(sputtering), 증착(evaporation) 또는 CVD 등의 방법으로 소정두께, 예를 들어, 약 50Å 내지 3000Å의 두께로 형성할 수 있다.
상기와 같이 시드층(S)을 형성한 후 포토레지스트를 이용하여 시드층(S)에 제 1 리드(106)와 제 2 리드(106b) 형상으로 패턴을 형성한다. 이때, 포토레지스트(P)는 리드(106)가 형성될 영역을 제외한 시드층(S)의 표면에 형성되며, 포토레지스트(P)의 배치는 리드(106)의 형상에 따라 달라질 수 있다. 이에 따라, 시드층(S) 상에 포토레지스트가 형성된 영역은 리드가 형성되지 않으며, 포토레지스트가 형성되지 않은 영역 상에는 리드가 형성된다.
시드층 상에 리드를 형성하는 단계는 도 7에 도시된 바와 같이, 전기도금으로 몸체(102)의 시드층(S) 표면에 얇은 필름 형태의 제 1 및 제 2 리드(106a, 106b)를 형성한다. 이를 위해, 시드층(S) 상에 전기도금을 통해 구리(Cu)층을 소정두께, 예를 들어, 약 5 내지 20㎛의 두께로 형성한다. 또한, 구리(Cu)층 상에 솔더링(soldering) 공정 시 솔더(solder)의 침투를 방지하기 위한 보호막(barrier layer)을 형성한다. 이때, 보호막은 예를 들어, 니켈(Ni)을 사용할 수 있으며, 예를 들어, 약 0.5 내지 2㎛의 두께로 형성할 수 있다. 이후, 포토레지스트(PR)와 포토레지스트(PR) 하부에 잔류하는 시드층(S)을 제거한다. 한편, 본 실시예에 따른 기판(100)이 발광소자용으로 사용될 경우, 상기 보호막 상에 광반사율이 높은 물질, 예를 들어, 은(Ag)과 같은 물질을 형성하는 것이 바람직하다. 또한, 은(Ag)이 형성될 경우, 전기도금에 의해 리드인 구리(Cu)층 상에 니켈(Ni)층을 형성하고 반사층인 은(Ag)층을 형성하거나, 리드인 구리(Cu)층 상에 반사층인 은(Ag)층을 형성할 수 있다.
한편, 본 실시예에서는 시드층(S) 상에 포토레지스트를 형성하고 리드와 반사층을 형성하였으나, 이에 한정되는 것은 아니다. 즉, 본 발명은 시드층(S) 상에 리드를 형성하기 위한 금속층을 형성하고, 상기 금속층 상에 포토레지스트를 형성한 후 금속층을 에칭하여 리드를 형성할 수도 있다. 물론, 리드 상에는 반사층이 형성될 수 있다. 물론, 본 발명은 시드층(S) 상에 포토레지스트를 형성하고 시드층(S)을 에칭한 후 남은 시드층 상에 무전해 도금으로 리드를 형성할 수도 있다.
리드 상에 반도체칩(210)을 실장하고 전기적으로 연결하는 단계(S5)는 도 8에 도시된 바와 같이, 제 1 리드(106a) 상에 반도체칩(210)을 실장한다. 이때, 반도체칩(210)은 몸체(102)의 상부 중심부 표면에 위치하는 제 1 리드(106a) 상에 실장되는 것이 바람직하다. 또한, 반도체칩(210)과 제 2 리드(106b)를 배선(300)을 이용해 전기적으로 연결한다. 이때, 배선(300)은 예를 들어, 와이어 본딩과 같은 공정에 의해 형성될 수 있다.
상술한 바와 같이 본 실시예는 금속 몸체(102)의 표면에 반도체 공정을 이용하여 리드(106)를 형성하므로 소형화가 가능하고 제작이 용이하며 제작단가가 낮은 발광 다이오드 패키지를 제공할 수 있다.
다음은 기판에 반사부가 형성된 본 발명의 제 2 실시예에 따른 고전력 반도 체 패키지에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술된 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 설명과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 9a와 도 9b 및 도 9c는 본 발명의 제 2 실시예에 따른 고전력 반도체 패키지의 개략 사시도이고, 도 10a는 도 9a의 선 B-B에서 취한 개략 단면도이고, 도 10b는 본 발명의 제 2 실시예의 변형예에 따른 고전력 반도체 패키지의 개략 단면도이다.
본 발명의 제 2 실시예에 따른 고전력 반도체 패키지는 도 9a 및 도 10a에 도시된 바와 같이, 관통홀(108)과 리드(106) 및 반사부(109)가 형성된 기판(100)과, 리드(106) 상에 실장된 발광칩(200)과, 발광칩(200)과 회로를 연결하는 배선(300)과, 발광칩(200)과 배선(300)을 봉지하는 몰딩(400)을 포함한다. 이때, 본 실시예는 설명의 편의상 도 9a를 예로 하여 설명하고자 하나, 본 발명은 도 9b와 같이 제 1 전극(106a)과 제 2 전극(106b)이 전기적으로 절연이 가능한 거리만 이격되며, 제 1 전극(106a)과 제 2 전극(106b) 상의 전체면에 반사층, 예를 들어, 은(Ag)이 도금된다. 즉, 리드가 전원공급과 광반사면 역할을 동시에 할 수 있다.
기판(100)은 발광칩(200)과 리드(106)를 지지하기 위한 것으로서, 관통홀(108)과 반사부(109)가 형성된 몸체(102)와 절연막(104) 및 리드(106)를 포함한다.
몸체(102)는 전술된 실시예와 동일하게 열전도성이 물질, 예를 들어, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 중 적어도 어느 하나를 포 함하는 금속(합금 포함)을 포함할 수 있다. 또한, 본 실시예에서는 통상적인 기판(100)의 형태인 소정 두께를 갖는 사각판 형상의 몸체(102)를 예시한다. 물론, 몸체(102)의 형상은 전술된 실시예에서 언급된 바와 같이 기판(100)의 용도에 따라 소정 두께를 갖는 원판형상, 타원판형상 또는 다각판형상일 수도 있다. 이러한 본 실시예에 따른 몸체(102)는 몸체(102)의 일측과 타측에 제 1 관통홀(108a)과 제 2 관통홀(108b)이 각각 형성되되, 몸체(102)의 중심부에 반사부(109)가 형성된다.
반사부(109)는 발광칩(200)에서 방출된 광을 반사시키기 위한 것으로서, 몸체(102)의 상부에 리세스(recess)된 형상으로 형성될 수 있다. 즉, 반사부(109)는 전체가 몸체(102)의 상부 표면에서 두께 방향으로 함몰되되, 바닥면과 바닥면의 가장자리에서 방사상으로 상향 연장된 측벽을 포함할 수 있다. 이때, 반사부(109)는 발광칩(200)에서 사방으로 방출된 광을 상부로 고르게 반사시키기 위해 깊이 방향과 수직한 단면이 원형인 것이 효과적이지만, 필요에 따라 타원 혹은 다각형 등 임의의 형상이 가능하다.
또한, 반사부(109)의 표면에는 반사율이 높은 물질, 예를 들어, 은(Ag)과 같은 물질을 형성하여 발광칩(200)에서 방출된 광이 최대한 외부로 출사될 수 있도록 하는 것이 효과적이다.
반사부(109)의 표면 일부 영역, 즉, 바닥면과 측벽의 일부 영역에는 제 1 리드(106a)와 제 2 리드(106b)의 일부 영역이 형성되며, 제 1 리드(106a) 영역 중 반사부(109)에 형성된 제 1 리드(106a) 영역 상에 발광칩(200)이 실장될 수 있다. 또한, 발광칩(200)은 제 2 리드(106b) 영역 중 반사부(109)에 형성된 제 2 리 드(106b) 영역과 배선(300)을 통해 전기적으로 연결될 수 있다. 물론, 반사부(109)에 형성된 제 1 리드(106a) 영역과 제 2 리드(106b) 영역은 반사부(109) 상에서 이격되어 형성되는 것이 바람직하다. 또한, 본 실시예에서는 반사부(109)의 형성으로 인해 반사부(109) 상에 형성된 제 1 리드(106a) 영역과 제 2 리드(106b) 영역이 반사부(109) 형상과 대응되도록 굴곡지게 형성된다.
발광칩(200)은 본 실시예에 따른 발광 다이오드 패키지의 광원으로서, p-n 접합구조를 가지는 화합물 반도체 적층구조로서 소수 캐리어(전자 또는 정공)들의 재결합에 의하여 발광되는 현상을 이용한다. 상기 발광칩(200)은 제 1 및 제 2 반도체층(미도시)과 상기 제 1 및 제 2 반도체층 사이에 형성된 활성층(미도시)을 포함할 수 있다. 본 실시예에서는 상기 제 1 반도체층을 P형 반도체층으로 하고, 제 2 반도체층을 N형 반도체층으로 한다. 또한, 상기 발광칩(200)의 상부 즉, P형 반도체층의 일면에는 P형 전극(미도시)이 형성되고, 발광칩(200)의 하부 즉, N형 반도체층의 일면에는 N형 전극(미도시)이 형성된다. 이때, 상기 N형 전극은 제 1 리드(106a)에 접하고, 상기 P형 전극은 배선(300)에 의해 제 2 리드(106b)에 전기적으로 연결될 수 있다. 하지만 이에 한정되는 것은 아니며, 본 발명에 따른 발광칩(200)은 상기와 같은 수직형 발광칩(200) 외에 수평형 발광칩(200)을 사용할 수 있으며, 가시광 또는 자외선 등을 발광하는 다양한 종류의 발광칩(200)을 사용할 수 있다. 한편, 본 실시예에서는 상기 발광칩(200)이 제 1 리드(106a) 상에 실장된 것을 예로 하여 설명하였으나, 이에 한정되는 것은 아니며, 상기 발광칩(200)은 제 2 리드(106b) 상에 실장될 수도 있다. 또한, 도 9c에 도시된 바와 같이, 다수개의 발광칩을 실장할 경우, 제 1 리드(106a)와 제 2 리드(106b)를 다수개 형성할 수 있다. 본 실시예는 세 개의 발광칩, 예를 들어, 적색(R), 녹색(G), 청색(B) 발광칩을 실장하며 적색(R), 녹색(G), 청색(B) 발광칩을 개별적으로 제어하기 위해 각각 세 개의 제 1 리드(106a)와 제 2 리드(106b)를 형성한다. 물론, 절연막(104)이 폴리머 물질일 경우 열전달 특성이 좋지 않으므로 이를 개선하기 위해, 도 10b에 도시된 바와 같이 발광칩(200)이 실장될 영역인 반사부의 바닥면에 형성된 절연막(104)을 제거하고, 발광칩(200)을 절연막(104)이 제거된 반사부의 바닥면에 실장할 수도 있다. 이 경우, 몸체(102)로 전달된 열이 폴리머막을 거치지 않고 외부로 방출될 수 있도록 몸체(102)와 접촉부(107) 사이의 절연막(104)을 필요한 형태로 제거하여 발광칩(200)에서 생성된 열을 몸체와 접촉부(107)를 통해 고전력 반도체 패키지가 장착되는 별도의 기판에 직접 전달되도록 할 수 있다. 이때, 사용되는 폴리머는 패키지공정 및 납땜공정(soldering)과 같은 고온에서 견딜 수 있을 뿐만 아니라 포토레지스트(photoresist) 역할을 할 수 있는 것으로 사용한다. 이 경우, 별도의 포토레지스트를 사용하지 않고 노광작업과 에칭(건식 또는 습식)을 통해 필요한 부위를 제거할 수 있다. 물론, 이러한 방법은 본 발명의 제 1 실시예와 제 2 실시예 및 제 3 실시예에서 폴리머 절연막을 사용하는 모든 경우에 적용된다.
배선(300)은 발광칩(200)과 제 2 리드(106b)를 전기적으로 연결하기 위한 것으로서, 상기 배선(300)은 와이어 접합 공정 등의 공정을 통해 금(Au) 또는 알루미늄(Al)으로 형성될 수 있다. 한편, 상기 발광칩(200)이 수평형일 경우 상기 제 1 및 제 2 리드(106a, 106b)와 수평형 발광칩(200)을 전기적으로 연결하기 위해 두 개의 배선(300)을 사용할 수도 있다.
몰딩(400)은 발광칩(200)을 봉지하고 상기 발광칩(200)과 연결된 배선(300)을 고정시키기 위한 것으로서, 이러한 몰딩(400)은 발광칩(200)에서 방출된 광을 외부로 투과시켜야 하므로 통상 에폭시 수지 또는 실리콘 수지 등과 같은 투명수지로 형성된다. 또한, 몰딩(400)은 렌즈형상, 예를 들어, 볼록렌즈 형상으로 형성되어 발광칩(200)에서 방출된 광의 경로를 변경시킬 수도 있다.
한편, 본 실시예에 따른 발광 다이오드 패키지는 몰딩(400) 내부에 상기 발광칩(200)으로부터 방출된 광을 산란에 의해 확산시킴으로써 균일하게 발광시키는 확산제(미도시)를 더 포함할 수 있다. 이때, 확산제는 티탄산바륨, 산화티탄, 산화알루미늄, 산화규소 등을 포함할 수 있다. 또한, 몰딩(400) 내부에는 형광체(미도시)를 더 포함할 수 있다. 형광체는 발광칩(200)으로부터 발광된 광의 일부를 흡수하여 흡수된 광과 상이한 파장의 광을 방출하는 것으로서, 임자결정(Host Lattice)의 적절한 위치에 불순물이 혼입된 활성이온으로 구성된다. 활성이온들의 역할은 발광과정에 관여하는 에너지 준위를 결정함으로써 발광색을 결정하며, 그 발광색은 결정구조 내에서 활성이온이 갖는 기저상태와 여기 상태의 에너지 차(Energy Gap)에 의해 결정된다.
상술한 바와 같이, 본 실시예에 따른 발광 다이오드 패키지는 몸체(102)의 상부에 반사부(109)를 형성하고 반사부(109)에 발광칩(200)을 실장하여, 발광칩(200)에서 방출된 광을 상부로 반사시킬 수 있으며 이로 인해 광효율이 증가된 발광 다이오드 패키지를 제공할 수 있다. 또한, 본 실시예에 따른 발광 다이오드 패키지는 반사부(109)가 금속이므로 발광 다이오드 패키지의 동작에 따른 반사부(109)의 열화(변색)로 인한 휘도감소를 방지할 수 있다. 또한, 본 실시예에 따른 발광 다이오드 패키지는 몰딩(400)과 반사부(109)의 접합강도에 따른 불량과 솔더링 공정 진행시 고온에 의한 반사부(109)의 변색 등에 따른 휘도 저하 문제를 방지할 수 있다.
다음은 본 발명의 제 2 실시예에 따른 고전력 반도체 패키지의 제조공정에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술된 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 제조공정의 설명과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 11 내지 도 13는 본 발명의 제 2 실시예에 따른 고전력 반도체 패키지의 제조공정을 설명하기 위한 단면도이다.
본 발명의 제 2 실시예에 따른 고전력 반도체 패키지는 금속을 포함하는 몸체를 준비하는 단계(S1)와, 몸체에 관통홀과 반사부를 형성하는 단계(S2)와, 몸체의 표면에 절연막을 형성하는 단계(S3)와, 몸체에 리드를 형성하는 단계(S4)와, 리드 상에 발광칩을 실장하고 전기적으로 연결하는 단계(S5)와, 몰딩을 형성하는 단계(S6)를 포함한다.
금속을 포함하는 몸체를 준비하는 단계(S1)와 몸체에 관통홀과 반사부를 형성하는 단계(S2)는 도 11에 도시된 바와 같이, 우선, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금을 포함하는 금속을 이용해 몸 체(102)를 제작한다. 이후, 제작된 몸체(102)의 일측과 타측에 몸체(102)의 두께 방향으로 기계적 가공, 에칭 또는 다이캐스팅 등의 방법을 이용하여 제 1 관통홀(108a)과 제 2 관통홀(108b)을 각각 형성한다. 이때, 제 1 관통홀(108a)과 제 2 관통홀(108b)은 각각이 적어도 하나 이상의 홀을 포함할 수 있다. 다음으로, 몸체(102)의 상부 표면에 반사부(109)를 형성한다. 반사부(109)는 관통홀(108)의 형성과 동일한 방법으로 몸체(102) 상부 표면에 리세스 형상으로 형성할 수 있다. 물론, 본 실시예에서는 관통홀(108)을 형성한 후 반사부(109)를 형성하였으나, 이에 한정되는 것은 아니며, 반사부(109)를 형성한 후 관통홀(108)을 형성할 수도 있으며, 반사부(109)와 관통홀(108)을 동시에 형성할 수도 있다.
몸체의 표면에 절연막을 형성하는 단계(S3)와 몸체에 리드를 형성하는 단계(S4)는 도 12에 도시된 바와 같이, 전술된 본 발명의 제 1 실시예에 따른 발광 다이오드 패키지의 제조방법과 동일하게 세라믹 또는 폴리머를 이용하여 관통홀(108)을 포함하는 몸체(102)의 전체 표면에 절연막(104)을 형성하고, 절연막(104) 상에 시드층과 리드(106)를 형성한다. 이때, 몸체에 리드를 형성하는 단계(S4)는 절연막(104)의 표면에 금속층 즉, 리드(106) 형성을 위한 시드층(Seed layer, S)을 형성하는 단계와, 시드층(104)의 표면에 리드(106) 형상에 따라 포토레지스트를 형성하는 단계와, 시드층(S) 상에 리드(106)를 형성하는 단계를 포함한다.
이는 우선, 절연막(104)의 표면에 티타늄(Ti) 또는 크롬(Cr) 또는 텅스텐(W) 또는 이들 중 어느 하나를 포함하는 합금층, 즉, 티타늄(Ti)합금 또는 크롬(Cr)합 금 또는 텅스텐(W)합금 층을 스퍼터링(sputtering), 증착(evaporation) 또는 CVD 등의 방법을 이용하여 얇게 도포하여 제 1 시드층을 형성한다. 또한, 제 1 시드층의 형성방법과 동일하게 제 1 시드층 상에 구리(Cu)를 이용하여 제 2 시드층을 형성한다.
이후, 제 1 시드층과 제 2 시드층을 포함하는 시드층(S)의 표면에 리드(106) 형상에 따른 포토레지스트를 형성하고, 제 1 리드(106a)와 제 2 리드(106b)의 형상으로 패턴을 형성한다.
다음으로, 몸체(102)의 시드층(S) 표면에 얇은 필름 형태의 구리(Cu)층을 전기도금하여 상기 패턴에 대응되는 형상의 제 1 및 제 2 리드(106a, 106b)를 형성한다. 물론, 전술된 본 발명의 제 1 실시예에 따른 발광 다이오드 패키지의 제조방법과 동일하게 상기 구리(Cu)층 상에 보호막(barrier layer)을 형성할 수 있으며, 광반사율 향상을 위해 은(Ag)과 같은 금속을 도금할 수 있다. 이후, 포토레지스트(PR)와 포토레지스트(PR) 하부에 잔류하는 시드층(S)을 제거한다.
리드 상에 발광칩을 실장하고 전기적으로 연결하는 단계(S5)와 몰딩을 형성하는 단계(S6)는 도 13에 도시된 바와 같이, 제 1 리드(106a) 상에 발광칩(200)을 실장하고 발광칩(200)과 제 2 리드(106b)를 배선(300)으로 연결한 후, 발광칩(200)과 배선(300)을 봉지하는 몰딩(400)을 형성한다. 이때, 발광칩(200)은 몸체(102)의 상부 중심부 표면에 위치하는 제 1 리드(106a) 상에 실장되는 것이 바람직하다. 또한, 발광칩(200)과 제 2 리드(106b)를 배선(300)을 이용해 전기적으로 연결한다. 이때, 배선(300)은 예를 들어, 와이어 본딩과 같은 공정에 의해 형성될 수 있다. 또한, 도시되지는 않았으나, 수직형 발광칩(200)을 사용할 경우, 발광칩(200)의 상부 전극, 예를 들어, P형 전극과 제 2 리드(106b)를 전기적으로 연결할 수 있다. 또한, 몰딩의 형성은 투명 수지를 이용하여 형성할 수 있다. 이러한 몰딩(400)은 예를 들어, 트랜스퍼(transfer) 몰딩 법을 이용하여 형성될 수 있다. 물론, 몰딩(400)의 형성 방법은 트랜스퍼 몰딩 법에 한정되는 것은 아니며, 몰딩(400)을 형성하기 위한 여러 가지 방법, 예를 들어, 인젝션(injection) 몰딩 법 등을 이용할 수도 있다.
상술한 바와 같이 본 실시예에 따른 발광 다이오드 패키지는 금속 몸체(102)에 반사부(109)를 형성하더라도 금속 몸체(102)의 표면에 반도체 공정을 이용하여 리드(106)를 형성하므로 소형화가 가능하고 제작이 용이하며 제작단가가 낮은 발광 다이오드 패키지를 제공할 수 있다.
다음은 본 발명의 제 3 실시예에 따른 고전력 반도체 패키지에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술된 본 발명의 제 1 및 제 2 실시예의 설명과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 14는 본 발명의 제 3 실시예에 따른 고전력 반도체 패키지의 개략 사시도이고, 도 15는 도 14의 선 C-C에서 취한 개략 단면도이다.
본 발명의 제 3 실시예에 따른 고전력 반도체 패키지는 도 14 및 도 15에 도시된 바와 같이, 리드(106) 및 반사부(109)가 형성되며 제 1 몸체(102a)와 제 2 몸체(102b)를 포함하는 기판(100)과, 리드(106) 상에 실장된 발광칩(200)과, 발광 칩(200)과 회로를 연결하는 배선(300)과, 발광칩(200)과 배선(300)을 봉지하는 몰딩(400)을 포함한다.
기판(100)은 발광칩(200)과 리드(106)를 지지하기 위한 것으로서, 반사부(109)가 형성된 몸체(102)와 절연막(104) 및 리드(106)를 포함한다.
몸체(102)는 전술된 실시예와 동일하게 열전도성이 물질, 예를 들어, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 등과 같은 적어도 하나의 금속(합금 포함)을 포함할 수 있다. 또한, 본 실시예에서는 통상적인 기판(100)의 형태인 소정 두께를 갖는 사각판 형상의 몸체(102)를 예시한다. 이때, 본 실시예에 따른 몸체(102)는 제 1 몸체(102a)와, 제 1 몸체(102a)와 결합되어 반사부(109)를 형성하는 제 2 몸체(102b)를 포함한다.
제 1 몸체(102a)는 소정 두께를 갖는 판 형상이며, 본 실시예에서는 사각판 형상의 몸체(102)를 예시하였으므로, 제 1 몸체(102a) 역시 소정 두께를 갖는 사각판 형상을 예시한다. 이때, 사각판 형상의 제 1 몸체(102a)의 일측과 타측에는 제 1 관통홀(108a)과 제 2 관통홀(108b)이 형성되며, 그 전체 표면에는 절연막(104)이 형성될 수 있다.
제 2 몸체(102b)는 제 1 몸체(102a) 상에 부착되어 반사부(109)를 형성한다. 제 2 몸체(102b) 역시 전술된 제 1 몸체(102a)와 같이 소정 두께를 갖는 사각판 형상을 예시하며, 사각판 형상의 제 2 몸체(102b) 중심부에는 반사부(109) 형성을 위한 개구부가 형성된다. 이러한, 제 2 몸체(102b)는 제 1 몸체(102a) 상에 결합되며, 이로 인해 반사부(109)의 측벽은 제 2 몸체(102b)의 개구부에 의해 형성되고 반사부(109)의 바닥면은 제 2 몸체(102b)의 개구부 영역과 결합된 제 1 몸체(102a)에 의해 형성된다. 이때, 제 2 몸체(102b) 역시 그 전체 표면에 절연막(104)이 형성될 수 있으며, 절연막(104) 상에 은(Ag)이 코팅(coating)될 수 있다.
리드(106)는 제 1 몸체(102a)의 일측과 타측에 형성된 제 1 및 제 2 관통홀(108a, 108b)을 통해 제 1 몸체(102a)과 제 2 몸체(102b) 사이 및 제 1 몸체(102a)의 하부 표면 일부 영역에 형성될 수 있다. 물론 이에 한정되는 것은 아니며, 리드(106)는 제 1 몸체(102a)와 제 2 몸체(102b) 사이와 제 1 몸체(102a)의 측면에 형성될 수도 있다. 이 경우, 제 1 몸체(102a)와 제 2 몸체(102b)의 표면, 예를 들어, 리드(106)가 형성되는 제 1 몸체(102a)와 제 2 몸체(102b) 사이 및 제 1 몸체(102a)의 측면 및 하부 일부 영역에는 절연막(104)이 형성되는 것이 바람직하다. 본 실시예에서는 제 1 몸체(102a)와 제 2 몸체(102b)의 전체 표면에 절연막(104)을 형성하는 것을 예시한다. 물론, 리드(106)는 전술된 본 발명의 제 2 실시예와 동일하게 몸체(102)의 상부 표면, 즉, 제 2 몸체(102b)의 상부 표면에 형성될 수도 있다. 또한, 본 실시예에 따른 고전력 반도체 패키지는 몸체가 제 1 몸체 및 제 2 몸체로 분리되어 있으며, 리드가 형성되는 제 1 몸체와 제 2 몸체 사이의 표면이 플랫(flat)하므로 리드 형성 공정을 실크프린팅 기법을 이용하여 형성할 수도 있다.
상술한 바와 같이, 본 실시예에 따른 발광 다이오드 패키지는 몸체(102)를 제 1 몸체(102a)와 제 2 몸체(102b)로 이등분하여 반사부(109)의 형성을 용이하게 할 수 있다. 또한, 본 실시예에 따른 발광 다이오드 패키지는 제 1 몸체(102a)와 제 2 몸체(102b) 사이에 리드(106)를 형성하여 리드(106)의 형성을 용이하게 할 수 있다.
다음은 본 발명의 제 3 실시예에 따른 고전력 반도체 패키지의 제조공정에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술된 본 발명의 제 1 및 제 2 실시예에 따른 고전력 반도체 패키지의 제조공정의 설명과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 16 내지 도 20은 본 발명의 제 3 실시예에 따른 고전력 반도체 패키지의 제조공정을 설명하기 위한 단면도이다.
본 발명의 제 3 실시예에 따른 고전력 반도체 패키지는 제 1 몸체와 제 2 몸체를 준비하는 단계(S1)와, 몸체의 표면에 절연막을 형성하는 단계(S2)와, 몸체에 리드를 형성하는 단계(S3)와, 몸체에 반사부를 형성하는 단계(S4)와, 리드 상에 발광칩을 실장하고 전기적으로 연결하는 단계(S5)와, 몰딩을 형성하는 단계(S6)를 포함한다. 이때, 본 실시예에 따른 고전력 반도체 패키지는 시드층(S)을 생략하고 스크린프린팅 기법으로 리드(106)를 형성할 수도 있다.
제 1 몸체와 제 2 몸체를 준비하는 단계(S1)는 도 16에 도시된 바와 같이, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금을 포함하는 금속을 이용해 제 1 몸체(102a)를 제작한다. 이때, 제 1 몸체(102a)는 소정 두께를 갖는 사각판형상의 금속을 예시한다. 또한, 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금을 포함하는 금속을 이용해 제 2 몸체(102b)를 제작한다. 이때, 제 1 몸체(102a)의 일측과 타측에는 제 1 관통홀(108a)과 제 2 관통홀(108b)을 각각 형성한다. 또한, 제 2 몸체(102b)의 중심부에는 반사부(109)의 형성을 위한 개구부를 형성하며, 관통홀(108) 및 개구부의 형성은 몸체(102)의 두께 방향으로 기계적 가공, 에칭 또는 다이캐스팅 등의 방법을 이용하여 형성할 수 있다.
몸체의 표면에 절연막을 형성하는 단계(S2)는 도 17에 도시된 바와 같이, 세라믹 또는 폴리머 또는 세라막/폴리머 이중막을 이용하여 제 1 몸체(102a)와 제 2 몸체(102b)의 전체 표면에 절연막(104)을 형성한다. 이때, 절연막(104)은 제 1 몸체(102a)와 제 2 몸체(102b) 전체 표면에 형성하는 것을 예시하나, 제 1 몸체(102a)에만 절연막(104)을 형성하고 제 2 몸체(102b)는 절연막(104)을 형성하지 않거나 필요한 일부 영역에만 형성할 수도 있다. 이러한 절연막(104)은 전술된 본 발명의 제 1 및 제 2 실시예에 따른 발광 다이오드 패키지의 제조방법과 동일하다.
몸체에 리드를 형성하는 단계(S3)는 도 18에 도시된 바와 같이, 제 1 몸체(102a)의 절연막(104) 금속층 즉, 리드(106) 형성을 위한 시드층(seed layer, S)을 형성하는 단계와, 시드층(S)의 표면에 포토레지스트를 형성하는 단계와, 시드층(S) 상에 리드(106)를 형성하는 단계를 포함한다.
제 1 몸체(102a)의 절연막(104) 표면에 시드층(S)을 형성하는 단계는 전술된 본 발명의 제 1 및 제 2 실시예에 따른 발광 다이오드 패키지의 제조방법과 동일하게 절연막(104) 상에 금속층 즉, 리드(106)와의 결합력 강화를 위해 티타늄(Ti) 또는 크롬(Cr) 또는 텅스텐(W) 또는 이들 중 어느 하나를 포함하는 합금인 티타 늄(Ti)합금 또는 크롬(Cr)합금 또는 텅스텐(W)합금 층을 얇게 도포하여 제 1 시드층을 형성한다. 이후, 도금 공정을 위해 제 1 시드층 상에 구리(Cu)를 이용하여 제 2 시드층을 형성한다.
다음으로, 시드층(S) 상에 형성하고자 하는 리드(106)의 형상에 따라 포토레지스트를 형성한다. 이때, 본 실시예는 포토레지스트가 형성된 이외의 영역, 즉, 노출된 시드층(S)은 제 1 몸체(102a) 상부 표면 및 하부 표면의 일부 영역과 관통홀(108)의 내주연이 된다. 물론, 제 1 몸체(102a)에 관통홀(108)을 형성하지 않을 경우, 제 1 몸체(102a)의 일측과 타측, 즉, 몸체(102) 일측의 하부와 측면 및 상부, 몸체(102) 타측의 하부와 측면 및 상부 일부 영역에 제 1 리드(106a)와 제 2 리드(106b)가 형성될 수 있도록 시드층(S)이 노출될 수 있다.
시드층(S) 상에 리드(106)를 형성하는 단계는 노출된 시드층(S) 상에 전기도금을 통해 소정두께, 예를 들어, 약 5 내지 20㎛ 두께의 구리(Cu)층을 형성한다. 이때, 구리(Cu)층 상에 솔더링(soldering) 공정 시 솔더(solder)의 침투를 방지하기 위해 니켈(Ni) 등과 같은 금속으로 보호막(barrier layer)을 형성할 수도 있다. 이때, 보호막은 예를 들어, 약 0.5 내지 2㎛의 두께로 형성될 수 있다. 물론, 보호막 상에 광반사율의 향상을 위해 은(Ag)과 같은 반사율이 높은 금속을 도금할 수도 있다. 이후, 포토레지스트(PR)와 포토레지스트(PR) 하부에 잔류하는 시드층(S)을 제거한다.
몸체에 반사부를 형성하는 단계(S4)는 도 19에 도시된 바와 같이, 제 1 몸체(102a)와 제 2 몸체(102b)를 결합하는 단계를 포함한다. 이때, 제 1 몸체(102a) 와 개구부가 형성된 제 2 몸체(102b)의 결합에 의해 반사부(109)가 형성된 몸체(102)를 제작할 수 있다. 또한, 제 2 몸체(102b)의 반사부 경사면에 은(Ag)을 도금할 수 있다.
리드 상에 발광칩을 실장하고 전기적으로 연결하는 단계(S5)와 몰딩을 형성하는 단계(S6)는 도 20에 도시된 바와 같이, 제 1 리드(106a) 상에 발광칩(200)을 실장하고 발광칩(200)과 제 2 리드(106b)를 배선(300)으로 형성한 후 발광칩(200)과 배선(300)을 봉지하는 몰딩(400)을 형성한다. 이때, 발광칩(200)의 실장과 배선(300) 및 몰딩(400)의 형성은 전술된 본 발명의 제 2 실시예에 따른 발광 다이오드 패키지의 제조방법과 동일하다.
상술한 바와 같이, 본 실시예에 따른 고전력 반도체 패키지는 몸체(102)를 제 1 몸체(102a)와 제 2 몸체(102b)로 분리하여 리드(106)를 평탄한 제 1 몸체(102a) 상에 형성할 수 있다. 또한, 이와 같이 평탄한 제 1 몸체(102a) 상에 리드(106)를 형성하여 반도체 공정으로 리드(106)를 쉽게 형성할 수 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
예를 들어, 도시된 실시예에서는 고전력 반도체칩 또는 발광칩이 실장된 소자 패키지를 예시하였으나, 이에 한정되는 것은 아니며, 본 발명에 따른 기판은 방열이 필요한 다양한 소자에 적용될 수 있다. 이 경우, 적용된 소자에 따라 리드의 개수와 형상이 변경될 수 있으며, 배선과 몰딩이 생략될 수 있다.
도 1a와 도 1b는 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 개략 사시도.
도 2는 도 1a의 선 A-A에서 취한 개략 단면도.
도 3 내지 도 8은 본 발명의 제 1 실시예에 따른 고전력 반도체 패키지의 제조방법을 설명하기 위한 단면도.
도 9a와 도 9b 및 도 9c는 본 발명의 제 2 실시예에 따른 고전력 반도체 패키지의 개략 사시도.
도 10a는 도 9a의 선 B-B에서 취한 개략 단면도.
도 10b는 본 발명의 제 2 실시예의 변형예에 따른 고전력 반도체 패키지의 개략 단면도.
도 11 내지 도 13는 본 발명의 제 2 실시예에 따른 고전력 반도체 패키지의 제조공정을 설명하기 위한 단면도.
도 14는 본 발명의 제 3 실시예에 따른 고전력 반도체 패키지의 개략 사시도.
도 15는 도 14의 선 C-C에서 취한 개략 단면도.
도 16 내지 도 20은 본 발명의 제 3 실시예에 따른 고전력 반도체 패키지의 제조공정을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 102: 몸체
104: 절연막 106: 리드
108: 관통홀 109: 반사부
200: 발광칩 300: 배선
400: 몰딩
Claims (22)
- 금속을 포함하는 몸체와, 상기 몸체를 관통하는 관통홀과, 상기 몸체의 표면을 덮는 절연막과, 상기 관통홀을 통해 상기 몸체의 상부면과 하부면에 형성된 리드를 포함하는 금속기판;상기 금속기판에 놓이는 발광칩;상기 발광칩과 상기 리드를 연결하는 배선; 및상기 발광칩과 리드를 봉지하는 몰딩부를 포함하며,상기 몸체는 상부 표면에 함몰되어 형성된 반사부를 더 포함하며, 상기 몸체의 상부면에 형성된 리드가 상기 반사부의 측벽과 바닥면의 영역까지 확장되는 반도체 패키지.
- 청구항 1에 있어서,상기 몸체는 알루미늄(Al), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti) 중 적어도 어느 하나를 포함하는 합금인 것을 특징으로 하는 반도체 패키지.
- 청구항 1에 있어서,상기 절연막은 세라믹 물질 상에 폴리머 물질이 형성된 다중 층 또는 세라믹 물질 또는 폴리머 물질을 포함하고,상기 세라믹 물질은 산화물 또는 질화물을 포함하며,상기 절연막은 상기 몸체보다 두께가 얇은 것을 특징으로 하는 반도체 패키지.
- 청구항 3에 있어서,상기 폴리머 물질은 박막형태이고,상기 박막형태의 폴리머 물질은 상기 몸체의 일부 영역에 발광칩을 실장하기 위해 노출되도록 형성된 것을 특징으로 하는 반도체 패키지.
- 삭제
- 삭제
- 청구항 1에 있어서,상기 반사부는 표면에 형성된 반사층을 더 포함하고,상기 반사층은 은(Ag)을 포함하는 것을 특징으로 하는 반도체 패키지.
- 청구항 7에 있어서,상기 반사층의 하부에 형성된 배리어층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
- 청구항 1에 있어서,상기 몸체는 상부가 평판한 제 1 몸체와,상기 제 1 몸체 상에 합착되며 개구부가 형성된 제 2 몸체를 포함하는 것을 특징으로 하는 반도체 패키지.
- 청구항 9에 있어서,상기 리드는 상기 제 1 몸체와 제 2 몸체 사이에 형성되어 몸체의 일측과 타측으로 노출된 것을 특징으로 하는 반도체 패키지.
- 금속을 포함하는 몸체를 준비하는 단계;상기 몸체에 관통홀을 형성하는 단계;상기 몸체에 리세스 형상의 반사부를 형성하는 단계;상기 몸체의 표면에 절연막을 형성하는 단계;상기 몸체의 표면에 시드층을 형성하는 단계;상기 시드층 상에 리드를 형성하는 단계;상기 리드 상에 발광칩을 실장하고 전기적으로 연결하는 단계;상기 발광칩을 몰딩하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 삭제
- 청구항 11에 있어서,상기 몸체의 표면에 절연막을 형성하는 단계;는,상기 몸체의 표면에 세라믹 물질을 고온산화, 아노다이징(anodizing), CVD, PECVD 또는 졸-겔 법으로 형성하는 단계; 또는,상기 몸체의 표면에 폴리머 물질을 코팅(coating)한 후 베이킹(baking)하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 삭제
- 청구항 11에 있어서,상기 몸체의 표면에 시드층을 형성하는 단계;는,상기 절연막의 표면에 제 1 시드층을 형성하는 단계;상기 제 1 시드층 상에 제 2 시드층을 형성하는 단계;상기 제 2 시드층의 표면에 포토레지스트를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 청구항 15에 있어서,상기 절연막의 표면에 제 1 시드층을 형성하는 단계;는,상기 절연막의 표면에 스퍼터링(sputtering), 증착(evaporation) 또는 CVD를 이용하여 티타늄(Ti)층 또는 크롬(Cr)층 또는 텅스텐(W)층 또는 티타늄(Ti)과 크롬(Cr) 및 텅스텐(W) 중 적어도 어느 하나를 포함하는 합금층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 청구항 15에 있어서,상기 제 1 시드층 상에 제 2 시드층을 형성하는 단계;는,상기 제 1 시드층의 표면에 스퍼터링(sputtering), 증착(evaporation) 또는 CVD를 이용하여 구리(Cu)를 형성하는 단계;를 포함하는 것을 특징으로 하는반도체 패키지의 제조방법.
- 청구항 15에 있어서,상기 시드층 상에 리드를 형성하는 단계;는,상기 포토레지스트가 형성된 제 2 시드층 상에 전기도금하여 금속층을 형성하는 단계;와상기 금속층 상에 반사층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 청구항 11에 있어서,상기 시드층 상에 리드를 형성하는 단계;는,상기 시드층 상에 전기도금을 포함하는 코팅 방법으로 금속층을 형성하는 단계;상기 금속층 상에 포토레지스트를 형성하고 금속층을 에칭하여 리드를 형성하는 단계;상기 리드 상에 무전해 도금으로 반사층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080027904A KR100989902B1 (ko) | 2008-03-26 | 2008-03-26 | 반도체 패키지와 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080027904A KR100989902B1 (ko) | 2008-03-26 | 2008-03-26 | 반도체 패키지와 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090102450A KR20090102450A (ko) | 2009-09-30 |
| KR100989902B1 true KR100989902B1 (ko) | 2010-10-26 |
Family
ID=41359913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080027904A KR100989902B1 (ko) | 2008-03-26 | 2008-03-26 | 반도체 패키지와 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100989902B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153892B1 (ko) | 2010-07-06 | 2012-06-05 | (주)코텍 | 서브백라이트를 구비한 디스플레이장치 |
| KR102080777B1 (ko) * | 2013-09-05 | 2020-02-24 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 포함하는 발광 모듈 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282691A (ja) * | 1988-09-20 | 1990-03-23 | Fujitsu Ltd | 半導体素子の実装構造 |
| JP2000165045A (ja) * | 1998-11-25 | 2000-06-16 | Furukawa Electric Co Ltd:The | プリント配線基板 |
| JP2004087624A (ja) * | 2002-08-23 | 2004-03-18 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| KR100665361B1 (ko) * | 2005-12-27 | 2007-01-09 | 삼성전기주식회사 | 질화물 발광다이오드 패키지 |
-
2008
- 2008-03-26 KR KR1020080027904A patent/KR100989902B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282691A (ja) * | 1988-09-20 | 1990-03-23 | Fujitsu Ltd | 半導体素子の実装構造 |
| JP2000165045A (ja) * | 1998-11-25 | 2000-06-16 | Furukawa Electric Co Ltd:The | プリント配線基板 |
| JP2004087624A (ja) * | 2002-08-23 | 2004-03-18 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| KR100665361B1 (ko) * | 2005-12-27 | 2007-01-09 | 삼성전기주식회사 | 질화물 발광다이오드 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090102450A (ko) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4989614B2 (ja) | 高出力ｌｅｄパッケージの製造方法 | |
| JP4279388B2 (ja) | 光半導体装置及びその形成方法 | |
| US7547923B2 (en) | Light emitting diode package having multi-stepped reflecting surface structure and fabrication method thereof | |
| JP5698496B2 (ja) | 発光チップ、ｌｅｄパッケージ、液晶ディスプレイ用バックライト、液晶ディスプレイおよび照明 | |
| US8283691B2 (en) | Light emitting device package and a lighting device | |
| KR101072212B1 (ko) | 발광 소자 및 그 제조방법 | |
| JP2004327863A (ja) | 放熱機能を有する反射板を備えた半導体発光装置 | |
| JP2005197633A (ja) | 高出力発光ダイオードパッケージ及び製造方法 | |
| US20100127294A1 (en) | Side view type light-emitting diode package structure, and manufacturing method and application thereof | |
| KR20150139660A (ko) | 전자소자 패키지 | |
| US20150280093A1 (en) | Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon | |
| KR20090072941A (ko) | 고출력 ｌｅｄ 패키지 및 그 제조방법 | |
| JP2014187081A (ja) | 発光装置 | |
| JP2010109119A (ja) | 発光モジュール及びその製造方法 | |
| KR20140123851A (ko) | 전자소자 패키지 및 이에 사용되는 패키지 기판 | |
| JP2007280983A (ja) | 発光装置 | |
| JP2005191111A (ja) | 発光素子収納用パッケージおよび発光装置 | |
| JP2007005722A (ja) | 光半導体素子用外囲器およびそれを用いた光半導体装置 | |
| KR20140004351A (ko) | 발광 다이오드 패키지 | |
| KR100989902B1 (ko) | 반도체 패키지와 이의 제조방법 | |
| KR20060112837A (ko) | 전자부품 패키지 | |
| JP2019216250A (ja) | 半導体発光装置 | |
| US9887179B2 (en) | Light emitting diode device and light emitting device using the same | |
| KR101144146B1 (ko) | 광소자 패키지 모듈 및 그 제조방법 | |
| JP2005159081A (ja) | 発光素子収納用パッケージおよび発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |