KR20090072941A - 고출력 ｌｅｄ 패키지 및 그 제조방법 - Google Patents

고출력 ｌｅｄ 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20090072941A
KR20090072941A KR1020080097213A KR20080097213A KR20090072941A KR 20090072941 A KR20090072941 A KR 20090072941A KR 1020080097213 A KR1020080097213 A KR 1020080097213A KR 20080097213 A KR20080097213 A KR 20080097213A KR 20090072941 A KR20090072941 A KR 20090072941A
Authority
KR
South Korea
Prior art keywords
light emitting
chip mounting
led package
forming
power led
Prior art date
Application number
KR1020080097213A
Other languages
English (en)
Inventor
박정규
고건유
박영삼
최승환
김일구
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2008302920A priority Critical patent/JP4989614B2/ja
Priority to US12/327,552 priority patent/US20090166664A1/en
Publication of KR20090072941A publication Critical patent/KR20090072941A/ko
Priority to JP2011205811A priority patent/JP2011258991A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

고출력 LED 패키지 및 그 제조방법을 제공한다.
본 발명은 금속판에 적어도 하나의 칩탑재부와 적어도 하나의 관통홀을 형성하는 단계; 상기 금속판의 전체 외부면에 일정두께의 절연층을 형성하는 단계; 상기 칩탑재부에 탑재된 발광칩과 전기적으로 연결되는 전극부를 형성하는 단계; 및 상기 금속판을 절단선을 따라 절단하여 패키지를 분리하는 단계; 를 포함한다.
본 발명에 의하면, 구성부품간의 서로 다른 열팽창계수차이에 기인하는 열충격을 방지하여 고온환경에서 안정된 방열특성을 보장하고, 광학적 손실을 최소화하여 광학특성을 향상시킬 수 있으며, 제조공정 및 조립공정을 단순화하여 대량생산을 가능하게 하고, 제조원가를 절감할 수 있다.
고출력, 발광 다이오드, 방열체, 와이어, 양극산화, 절연층

Description

고출력 ＬＥＤ 패키지 및 그 제조방법{High Power LED Package and Fabricating Method thereof}
본 발명은 고출력 LED 패키지와 이를 제조하는 방법에 관한 것이다.
일반적으로 발광다이오드(LED: Light Emitting Diode)는 전류가 흐를 때 빛을 내는 반도체 소자이며, GaAs, GaN 광반도체로 이루어진 PN 접합 다이오드(junction diode)로 전기에너지를 빛에너지로 바꾸어 주는 것이다.
이러한 LED로부터 나오는 빛의 영역은 레드(630nm~700nm)로부터 블루-Violet(400nm)까지로 블루, 그린 및 화이트까지도 포함하고 있으며, LED는 백열전구와 형광등과 같은 기존의 광원에 비해 저전력소비, 고효율, 장시간 동작 수명등의 장점을 가지고 있어 그 수요가 지속적으로 증가하고 있는 실정이다.
최근에 LED는 모바일 단말기의 소형조명에서 실내외의 일반조명, 자동차 조명, 대형 LCD(Liquid Crystal Display)용 백라이트(Backlight)로 그 적용범위가 점차 확대되고 있다.
이에 따라, 전류인가시 발생되는 빛의 세기에 비례하여 발광원인 발광칩에 인가되는 전력은 증가되는데, 전력소모가 많은 고출력 LED에는 발광시 발생되는 열 에 의해 발광칩 및 패키지 자체가 열화되는 것을 방지할 수 있도록 방열구조를 채용하는 것이 일반적이다.
도 1(a)는 종래 고출력 LED 패키지의 몸체중앙을 단면한 사시도이고, 도 1(b)는 종래 고출력 LED 패키지가 기판상에 조립된 단면도로써, 종래 LED 패키지(10)는 도시한 바와 같이, 발광원인 발광칩(11)과, 이를 상부면 중앙에 탑재하는 방열체(12)를 구비한다.
상기 발광칩(11)은 외부전원과 연결되어 전류가 인가되도록 복수개의 금속제 와이어(13)를 매개로 하여 복수개의 리드 프레임(14)과 전기적으로 연결된다.
상기 방열체(12)는 상기 발광칩(11)의 발광시 발생되는 열을 외부로 방출하여 냉각하는 수단이며, 열전도성이 우수한 소재로 이루어진 접착수단(12a)을 매개로 하여 기판(19)상에 장착된다.
상기 리드 프레임(14)은 몰드부(15)에 일체로 구비되며, 상기 방열체(12)는 상기 몰드부(15)의 몸체중앙에 형성된 조립공(15a)에 삽입배치되며, 상기 몰드부(15)에는 와이어(13)와의 와이어본딩이 이루어지도록 리드 프레임(14)의 일단이 노출되며, 상기 리드 프레임(14)의 타단은 패드(14a)를 매개로 하여 기판(19)상에 인쇄된 패턴회로(19a)와 전기적으로 연결된다.
상기 몰드부(15)의 상부면에는 상기 발광칩(11)의 발광시 발생된 빛을 외부로 넓게 발산시키는 렌즈(16)를 구비하며, 상기 몰드부(15)와 상기 렌즈(16)사이의 공간에는 상기 발광칩(11)과 와이어(13)를 보호하면서 발광된 빛을 그대로 투사시키도록 투명한 실리콘 수지로 이루어진 충진제(17)가 채워지게 된다.
그러나, 이러한 구조를 갖는 종래의 LED 패키지(10)는 폴리머재질로 이루어진 몰드부(15)가 고온환경에서 열화되어 열특성을 저하시킬 수 있고, 상기 리드프레임(14)과 몰드부(15)간의 큰 열팽창 계수차이에 의해서 반복적인 열충격에 의하여 파손될 수 있었다.
또한, 상기 몰드부(15)의 사출성형시 리드 프레임(14)의 일단을 외부로 노출함과 동시에 상기 방열체(12)가 삽입배치되는 조립공(15a)을 몸체중앙에 형성해야만 하기 때문에, 정밀한 금형제작이 수반되고, 사출공정 및 조립공정이 복잡해져 제조원가를 상승시키는 원인으로 작용하였다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 그 목적은 구성부품간의 서로 다른 열팽창계수차이에 기인하는 열충격을 방지하여 고온환경에서 안정된 방열특성을 보장하고, 광학적 손실을 최소화하여 광학특성을 향상시킬 수 있으며, 제조공정 및 조립공정을 단순화하여 대량생산을 가능하게 하고, 제조원가를 절감하고자 하는 고출력 LED 패키지 및 그 제조방법을 제공하고자 한다.
상기한 목적을 달성하기 위한 구체적인 수단으로서, 본 발명은 금속판에 적어도 하나의 칩탑재부와 적어도 하나의 관통홀을 형성하는 단계; 상기 금속판의 전체 외부면에 일정두께의 절연층을 형성하는 단계; 및 상기 칩탑재부에 탑재된 발광칩과 전기적으로 연결되는 전극부를 형성하는 단계; 를 포함하는 고출력 LED 패키지 제조방법을 제공한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정높이의 칩탑재부를 형성한 다음, 상기 칩탑재부보다 낮은 금속판의 상부저면에 관통홀을 형성한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면에 관통홀을 관통형성한 다음, 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정높이의 칩탑재부를 형성한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 칩탑재부를 형성한 다음, 상기 칩탑재부보다 높은 금속판의 상부면에 관통홀을 형성한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면에 관통홀을 관통형성한 다음, 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 칩탑재부를 형성한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 관통홀이 형성되는 금속판의 상부면에 칩탑재부를 형성한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 트렌치(trench)를 형성하여 상기 트렌치를 외주면으로 하는 칩탑재부를 형성한 다음, 상기 금속판의 상부면에 관통홀을 관통형성한다.
바람직하게, 상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면에 관통홀을 관통형성한 다음, 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 트렌치를 형성하여 상기 트렌치를 외주면으로 하는 칩탑재부를 형성한다.
바람직하게, 상기 금속판은 양극산화가 가능한 금속소재로 이루어진다.
더욱 바람직하게, 상기 금속판은 알루미늄, 알루미늄 합금, 마그네슘(Mg), 마그네슘 합금(Ma Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy) 중 어느 하나로 이루어진다.
바람직하게, 상기 절연층은 양극산화법, PEO(Plasma Electrolyte Oxidation), 건식산화법 중 어느 하나의 공정에 의해서 형성된다.
바람직하게, 상기 절연층은 Al2O3, TiO2, MgO 중 어느 하나로 이루어진다.
바람직하게, 상기 전극부를 형성하는 단계는 상기 절연층이 내주면에 도포된 관통홀에 도전재를 충진하거나 도포하여 도전성 비아홀을 형성하는 단계와, 상기 절연층으로부터 외부노출되는 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되는 외부전극을 형성하는 단계 및 상기 칩탑재부에 탑재된 발광칩을 상기 외부전극과 전기적으로 연결하는 단계를 포함한다.
바람직하게, 상기 전극부를 형성하는 단계는 상기 절연층의 외부면 전체에 적어도 한층 이상의 금속층을 형성함과 동시에 관통형 비아홀을 형성하는 단계와, 상기 금속층의 일부를 제거하여 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되는 외부전극을 형성하는 단계 및 상기 칩탑재부에 탑재된 발광칩을 상기 외부전극과 전기적으로 연결하는 단계를 포함한다.
더욱 바람직하게, 상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 금속판의 상부면으로부터 일정높이 돌출형성된 칩탑재부에 탑재된 발광칩과 금속와이어를 매개로 상기 외부전극을 와이어본딩한다.
더욱 바람직하게, 상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 금속판의 상부면에 일정깊이 함몰형성된 칩탑재부에 탑재된 발광칩과 금속와이어를 매개로 상기 외부전극을 와이어본딩한다.
더욱 바람직하게, 상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 칩탑재부까지 연장된 외부전극에 상기 발광칩을 플립칩 본딩한다.
더욱 바람직하게, 상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 금속판의 상부면에 일정깊이 함몰형성된 트렌치를 외주면으로 하는 칩탑재부에 탑재된 발광칩과 금속와이어를 매개로 상기 외부전극을 와이어본딩한다.
더욱 바람직하게, 상기 외부전극은 도전성 페이스트를 인쇄한 후 소성하는 공정, 상기 절연층 표면을 금속화한 후 도금하는 공정 및 진공증착공정 중 어느 하나의 방식으로 형성한다.
바람직하게, 상기 칩탑재부의 상부면에 상기 발광칩을 덮도록 형광체를 함유하는 봉지재를 구비하는 단계를 추가 포함한다.
더욱 바람직하게, 상기 봉지재를 구비하는 단계는 상기 발광칩, 상기 발광칩을 덮는 봉지재 그리고 상기 발광칩과 전기적으로 연결되는 전극부의 일부를 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 구비하는 단계를 더 포함한다.
바람직하게, 상기 금속판의 상부면에 상기 발광칩을 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 구비하는 단계를 추가 포함한다.
바람직하게, 상기 금속판을 절단선을 따라 절단하여 패키지를 분리하는 단계를 추가 포함한다.
더욱 바람직하게, 상기 금속판을 절단하는 단계는 상기 도전성 비아홀과, 이 에 인접하는 다른 도전성 비아홀사이를 통과하는 절단선을 따라 이루어진다.
더욱 바람직하게, 상기 금속판을 절단하는 단계는 상기 칩탑재부와, 이에 인접하는 다른 칩탑재부사이에 형성된 도전성 비아홀의 중심을 통과하는 절단선을 따라 이루어진다.
또한, 본 발명은 적어도 하나의 발광칩이 탑재되는 칩탑재부와, 적어도 하나의 도전성 비아홀을 구비하는 방열체; 상기 방열체의 외부면에 일정두께로 구비되는 절연층; 및 상기 도전성 비아홀과 상기 발광칩사이를 전기적으로 연결하는 전극부;를 포함하는 고출력 LED 패키지를 제공한다.
바람직하게, 상기 방열체는 양극산화가 가능한 금속소재로 이루어진다.
더욱 바람직하게, 상기 방열체는 알루미늄, 알루미늄 합금, 마그네슘(Mg), 마그네슘 합금(Mg Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy)중 어느 하나로 이루어진다.
바람직하게, 상기 칩탑재부는 상기 방열체의 상부면으로부터 일정높이 돌출형성되는 돌출형으로 구비되거나, 상기 방열체의 상부면으로부터 일정깊이 함몰형성되는 함몰형으로 구비되거나, 상기 방열체의 상부면에 구비되는 기판형으로 구비되거나, 상기 방열체의 상부면으로부터 일정깊이 함몰형성되는 트렌치에 의해 상기 방열체의 상부면에 구비되는 트렌치형으로 구비된다.
바람직하게, 상기 절연층은 양극산화법, PEO(Plasma Electrolyte Oxidation), 건식산화법 중 어느 하나의 공정에 의해서 상기 방열체의 외부면에 일정두께로 구비된다.
바람직하게, 상기 절연층은 Al2O3 , TiO2 , MgO 중 어느 하나로 구비된다.
바람직하게, 상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 도전재를 충진하거나 도포하여 형성된 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층에 구비되는 외부전극 및 상기 발광칩과 외부전극사이를 와이어 본딩하는 금속와이어를 포함한다.
바람직하게, 상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 도전재를 충진하거나 도포하여 형성된 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층에 구비되는 외부전극 및 상기 발광칩과 외부전극사이를 플립칩 본딩하는 솔더볼을 포함한다.
바람직하게, 상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 금속층이 도포되어 형성된 관통형 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층의 외부면 전체에 적어도 한층 이상 도포된 금속층의 일부를 제거하여 형성되는 외부전극 및 상기 발광칩과 외부전극사이를 와이어 본딩하는 금속와이어를 포함한다.
바람직하게, 상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 금속층이 도포되어 형성된 관통형 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층의 외부면 전체에 적어도 한층 이상 도포된 금속층의 일부를 제거하여 형성되는 외부전극 및 상기 발광칩과 외부전극사이를 플립칩 본딩하는 솔더볼을 포함한다.
바람직하게, 상기 도전성 비아홀은 상기 방열체의 몸체내부에 구비되거나 상기 방열체의 모서리 또는 테두리에 구비된다.
바람직하게, 상기 방열체는 상기 발광칩을 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 추가 포함한다.
바람직하게, 상기 방열체는 상기 발광칩을 덮도록 상기 칩탑재부상에 구비되는 형광체를 함유하는 봉지재와, 상기 발광칩과 봉지재 및 상기 전극부의 일부를 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 추가 포함한다.
상기한 구성의 본 발명에 의하면, 열전도성이 우수한 금속소재로 이루어진 방열체를 통하여 발광칩에서 발생되는 열을 외부로 용이하게 방출함으로서 고온환경에서 안정된 방열특성을 보장할 수 있다.
또한, 칩탑재부를 방열체로부터 일정높이 돌출형성되는 돌출형으로 구비함으로서 발광칩의 탑재높이를 방열체의 상부면 높이보다 상대적으로 높게 하여 발광시 광학적 손실을 최소화하고, 광휘도를 높여 광학특성을 향상시킬 수 있다.
그리고, 제조공정에서 종래와 같은 사출공정을 배제하여 패키지간의 간격을 최소화함으로서 실장밀도를 높이고, 제조공정 및 조립공정을 단순화하여 대량생산을 가능하게 하고, 제조원가를 절감할 수 있다.
또한, 방열체의 외부면에 구비되는 절연층에 의해서 패키지의 기계적 강도를 향상시킬 수 있고, 발광칩와 외부전극간의 전기적인 연결작업을 안정적으로 수행하며, 제품의 신뢰성을 향상시킬 수 있다.
이하, 본 발명에 대해 첨부된 도면에 따라 보다 상세히 설명한다.
도 2(a)(b)(c)(d)(e)(f)(g)(h)(i)는 본 발명에 따른 고출력 LED 패키지를 제조하는 공정을 도시한 단면도이고, 도 3(a)(b)(c)(d)(e)(f)(g)(h)는 본 발명에 따른 고출력 LED 패키지를 제조하는 공정을 도시한 사시도이다.
본 발명의 바람직한 실시예에 따른 고출력 LED 패키지(100)는 아래의 a 내지 e 단계를 거치면서 제조되는 것이다.
a. 금속판에 적어도 하나의 칩탑재부와 적어도 하나의 비아홀을 형성하는 단계;
일정크기를 갖는 금속판(110)에는 도 2(a) 내지 도 2(c) 및 도 3(a) 내지 도 3(c)에서와 같이 전원인가시 발광칩(101)이 탑재되는 칩탑재부(112)와 도전성 비아홀을 형성하기 위한 관통홀(114)을 적어도 하나 구비한다.
이러한 칩탑재부(112)는 도 2(a)와 도 3(a)에 도시한 바와 같이, 상기 칩탑재부(112)와 대응하는 금속판(110)의 상부표면에 일정크기의 마스크(M)를 패터닝하거나 부착한다.
이어서, 상기 금속판(110)의 상부면을 화학적으로 식각하게 되면, 도 2(b)와 도 3(b)에 도시한 바와 같이, 상기 마스크(M)를 제외하는 금속판(110)의 상부면이 균일하게 제거됨으로써 금속판(110)의 상부저면(113)보다 상대적으로 높은 일정높이의 칩탑재부(112)를 형성하게 된다.
여기서, 상기 칩탑재부(112)는 화학적 식각방법에 의해서 형성되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며, 상기 칩탑재부(112)만을 잔류하고자 하는 영역을 제외하고 금속판(110)의 상부면을 기계적으로 연마함으로서 금속판(110)의 상부저면(113)보다 상대적으로 높은 일정높이의 칩탑재부(112)를 형성할 수도 있다.
그리고, 상기 칩탑재부(112)가 형성된 금속판(110)의 저면에는 도 2(c)와 도 3(c)에 도시한 바와 같이, 일정크기의 관통홀(114)을 펀칭, 드릴링 또는 레이저가공 중 어느 하나의 방식으로 적어도 하나 형성한다.
이때, 상기 칩탑재부(112)와 관통홀(114)이 형성되는 금속판(110)은 열전도율이 높은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 마그네슘(Mg), 마그네슘 합금(Mg Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy), 스틸(Steel), 스테인레스 스틸(Stainless Steel)중 어느 하나로 선택적으로 구비될 수 있다.
본 발명의 실시예에서 상기 금속판(110)은 양극산화가 가능하도록 알루미늄, 알루미늄 합금, 마그네슘(Mg), 마그네슘 합금(Mg Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy)과 같은 금속소재로 이루어지는 것이 바람직하다.
한편, 상기 금속판(110)은 도 2(a)(b)(c)에 도시한 바와 같이, 화학적 식각 또는 기계적 연마공정에 의해서 칩탑재부(112)를 형성한 다음 상기 칩탑재부(112)의 상부면보다 낮은 높이를 갖는 상부저면(113)에 관통홀(114)을 형성하는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며, 상기 금속판(110)의 상부면에 관통홀(114)을 관통형성한 다음 상기 칩탑재부(112)를 형성하도록 화학적 식각 또는 기계적 연마공정을 수행할 수 있다.
또한, 상기 칩탑재부(112a)와 관통홀(114a)을 형성하는 단계는 도 4(a)(b)(c)에 도시한 바와 같이, 상기 칩탑재부(112a)가 형성되는 영역을 제외하고 금속판(110)의 상부면에 마스크(M)를 형성한 상태에서 상기 금속판(110)의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 칩탑재부(112a)를 형성한 다음 상기 칩탑재부(112a)보다 높은 금속판(110)의 상부면(113a)에 관통홀(114a)을 형성할 수 있지만 이에 한정되는 것은 아니며, 상기 금속판(110)의 상부면에 관통홀(114a)을 관통형성한 다음 상기 금속판(110)의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 칩탑재부(112a)를 형성할 수도 있다.
그리고, 상기 칩탑재부(112b)와 관통홀(114b)을 형성하는 단계는 도 5에 도시한 바와 같이, 상기 관통홀(114b)이 형성되는 금속판(110)의 상부면에 칩탑재부(112b)를 평면상으로 형성함으로써 상기 관통홀(114b)의 상단과 상기 칩탑재부(112b)가 동일한 평면상에 위치되도록 한다.
아울러, 상기 칩탑재부(112c)와 관통홀(114c)을 형성하는 단계는 도 6(a)(b)(c)에서와 같이, 상기 칩탑재부(112c)가 형성되는 영역 및 추후 설명하는 전극부가 형성되는 영역의 금속판(110)의 상부면에 마스크(M)를 형성한 상태에서 상기 금속판(110)의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 트렌치(trench)(115)를 형성하여 상기 트렌치(115)를 외주면으로 하는 칩탑재부(112c)를 형성한 다음, 상기 금속판(110)의 상부면에 관통홀(114c)을 형성한다.
그러나, 이에 한정되는 것은 아니며 상기 금속판(110)의 상부면에 관통홀(114c)을 관통형성한 다음, 상기 금속판(110)의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 트렌치(115)를 형성하여 상기 트렌치(115)를 외주면으로 하는 칩탑재부(112c)를 형성할 수도 있다.
b. 상기 금속판의 외부면에 절연층을 형성하는 단계
상기 칩탑재부(112)와 관통홀(114)이 형성된 금속판(110)은 전해액이 채워진 전해조에 침지시킨 상태에서 양극산화공정에 의해서 상기 칩탑재부(112)의 외부면, 상부저면 및 관통홀의 내주면을 포함하는 상기 금속판(110)의 전체 외부면에 양극산화층인 절연층(120)을 일정두께로 형성한다.
이러한 절연층(120)은 금속판(110)의 외부면 전체에 10㎛ 내지 30㎛ 의 두께로 균일하게 구비되는 것이 바람직하다.
이때, 상기 관통홀(114)은 상기 절연층(120)의 두께보다 상대적으로 큰 내경크기로 구비되어 상기 절연층(120)의 형성후 상기 절연층(120)에 의해서 차단되지 않도록 하여야 한다.
즉, 상기 금속판(110)이 알루미늄 또는 알루미늄 합금으로 이루어지는 경우, 상기 금속판(110)의 외부면에는 Al2O3와 같은 절연층(120)이 형성되며, 이러한 절연층(120)은 세라믹 재질특성을 갖추어 기계적 강도를 향상시키고, 공극이 많은 주상(柱狀)형태로 이루어져 착색, 도포 및 인쇄와 같은 후속공정을 보다 안정적으로 진행할 수 있다.
또한, 상기 금속판(110)이 티타늄 또는 티타늄 합금으로 이루어지는 경우, 상기 금속판(110)의 외부면에는 TiO2와 같은 절연층(120)이 형성되며, 이러한 절연층(120)은 반사성이 높기 때문에 발광칩(101)에서 발광된 빛을 반사하는 효율을 향상시켜 패키지(100)의 광효율을 향상시킬 수 있다.
여기서, 상기 금속판(110)에 절연층(120)을 형성하는 공정은 양극산화법으로 예시하고 설명하였지만 이에 한정되는 것은 아니며 PEO(Plasma Electrolyte Oxidation) 또는 고온산화가스에 의한 건식산화법에 의해서도 형성될 수 있다.
그리고, 상기 절연층(120)은 Al2O3 또는 TiO2로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며, MgO 로 구비될 수도 있다.
c. 상기 칩탑재부에 탑재된 발광칩과 전기적으로 연결되는 전극부를 형성하는 단계
상기 전극부(130)를 형성하는 단계는 도전성 비아홀(131)을 형성하는 단계와, 외부전극(132,133)을 형성하는 단계 및 발광칩(101)과 외부전극(132,133)을 전기적으로 연결하는 단계를 포함한다.
즉, 상기 도전성 비아홀(131)을 형성하는 단계는 상기 절연층(120)이 외부면에 일정두께로 형성된 금속판(110)의 관통홀(114)에 도 2(e)와 도 3(e)에 도시한 바와 같이, 도전성 페이스트와 같은 도전재를 충진하거나 도포함으로서 전원공급용 도전성 비아홀(131)을 형성한다.
그리고, 상기 외부전극(132,133)을 형성하는 단계는 도 2(f)와 도 3(f)에 도시한 바와 같이, 상기 도전성 비아홀(131)이 외부노출되는 절연층(120)에 상기 도전성 비아홀(131)의 상단 및 하단과 각각 접속연결되는 외부전극(132,133)을 각각 구비한다.
여기서, 상기 외부전극(132,133)은 절연층(120)이 접합력이 우수한 절연막으로 이루어져 있기 때문에 도전성 페이스트를 인쇄한 후 소성하는 공정, 상기 절연층 표면을 금속화한 후 도금하는 공정 및 진공증착공정 중 어느 하나의 방식으로 형성될 수 있다.
이어서, 상기 발광칩(101)과 외부전극(132,133)을 전기적으로 연결하는 단계는 도 2(g)와 도 3(g)에 도시한 바와 같이, 일정높이로 돌출된 칩탑재부(112)에 접착제를 매개로 발광칩(101)을 탑재한 다음, 금속와이어(134,135)를 매개로 하여 금속판(110)의 상측에 형성된 외부전극(132)과 각각 와이어본딩되어 전기적으로 접속된다.
한편, 상기 전극부(130)를 형성하는 단계는 도 7(a)와 도 7(b)에 도시한 바와 같이, 관통형 도전성 비아홀(131)을 형성하면서 외부전극(132,133)을 동시에 형 성한 다음, 발광칩(101)과 외부전극(132,133)을 전기적으로 연결하는 단계를 포함한다.
즉, 상기 관통형 도전성 비아홀(131)을 형성하는 단계는 상기 절연층(120)의 외부면 전체에 도 7(a)에 도시한 바와 같이, 일정두께의 도전성 금속층(136)을 적어도 한층 이상 균일하게 형성한다.
이러한 금속층(136)은 팔라디윰(Pd), 아연(Zn)과 같은 도전성 금속을 소재로 하여 증착방식으로 구비되거나 Ni/Cu 도금후 Ag와 같은 금속소재를 플래팅(Plating)방식으로 구비될 수 있지만 이에 한정되는 것은 아니며, 상기 금속층(136)은 증착방식으로 이루어지는 금속시드(seed)층과 그 상부면에 적층되는 도금층으로 구비될 수 있다.
이에 따라, 상기 관통홀(114)은 상기와 같이 도전재에 의해서 충진되어 막혀 있지 않고, 상기 관통홀(114)의 내주면에 절연층(120)과 금속층(136)이 도포된 관통형 도전성 비아홀(131)을 형성하게 된다.
그리고, 상기 외부전극(132,133)을 형성하는 단계는 도 7(b)에 도시한 바와 같이, 상기 절연층(120)의 외부면 전체에 형성되어 외부노출되는 전체 금속층(136)중 사전에 설정된 회로패턴에 해당하는 일부영역을 제외하고 나머지 일부를 제거함으로서 상기 도전성 비아홀(131)의 상단 및 하단과 각각 접속연결되는 외부전극(132,133)을 각각 구비한다.
여기서, 상기 외부전극(132,133)은 상기 금속층의 외부면에 구비되는 마스크(미도시)를 이용한 불필요한 금속층을 제거하는 습식식각 또는 건식식각 방식에 의해서 형성될 수 있다.
이어서, 상기 발광칩(101)과 외부전극(132,133)을 전기적으로 연결하는 단계는 도 7(c)에 도시한 바와 같이, 일정높이로 돌출된 칩탑재부(112)에 접착제를 매개로 발광칩(101)을 탑재한 다음, 금속와이어(134,135)를 매개로 하여 금속판(110)의 상측에 형성된 외부전극(132)과 각각 와이어본딩되어 전기적으로 접속된다.
한편, 상기 칩탑재부(112a)가 금속판(110)에 일정깊이로 함몰형성된 경우, 상기 발광칩(101)과 외부전극(132,133)을 전기적으로 연결하는 단계는 도 8에 도시한 바와 같이 일정깊이로 함몰된 칩탑재부(112a)에 접착제를 매개로 발광칩(101)을 탑재한 다음, 금속와이어(134,135)를 매개로 하여 상기 칩탑재부(112a)보다 높은 위치에 형성된 외부전극(132)과 발광칩(101)이 각각 와이어본딩되어 전기적으로 접속된다.
또한, 상기 칩탑재부(112b)가 금속판(110)의 평면에 형성된 경우, 상기 발광칩(101)과 외부전극(132,133)을 전기적으로 연결하는 단계는 도 9에 도시한 바와 같이 상기 금속판(110)에 형성된 도전성 비아홀(131)과 접속되는 외부전극(132)을 상기 칩탑재부(112b)까지 연장한 다음, 상기 외부전극(132)에 올려지는 솔더볼(102)을 매개로 하여 발광칩(101)이 플립칩 본딩되어 전기적으로 접속된다.
아울러, 상기 칩탑재부(112c)가 금속판(110)의 평면에 일정깊이로 함몰형성되는 트렌치(115)를 외주면으로 하여 상기 금속판(110)의 평면에 형성된 경우, 상기 발광칩(101)과 외부전극(132,133)을 전기적을 연결하는 단계는 도 10에 도시한 바와 같이 상기 칩탑재부(112c)에 접착제를 매개로 발광칩(101)을 탑재한 다음, 금 속와이어(134,135)를 매개로 하여 금속판(110)의 상측에 형성된 외부전극(132)과 각각 와이어본딩되어 전기적으로 접속된다.
이때, 상기 금속판(110)의 하측에 형성된 외부전극(133)은 미도시된 기판에 형성된 전원공급용 패드와 전기적으로 연결됨에 따라 상기 도전성 비아홀(131), 외부전극(132,133) 및 금속와이어(134,135) 또는 솔더볼(102)을 매개로 하여 외부전원을 상기 발광칩(101)에 공급하여 빛을 발생시키게 된다.
d. 상기 칩탑재부의 상부면에 상기 발광칩을 덮도록 봉지재를 구비하는 단계;
상기 발광칩(101)과 상기 전극부(130)가 전기적으로 연결된 상태에서 상기 칩탑재부(112)의 상부면에는 도 2(h)와 도 3(h)에 도시한 바와 같이, 상기 발광칩(101)을 덮도록 봉지재(140)가 구비된다.
여기서, 상기 봉지재(140)는 상기 발광칩(101)으로부터 출사되는 광효율을 향상시키기 위해 형광체를 함유하는 것이 바람직하다.
상기 봉지재(140)는 상기 칩탑재부(112)에 상기 발광칩(101)을 실장한 후, 실장된 상기 발광소자(101)가 덮이도록 액상 수지가 공급되고, 이 액상 수지가 경화되는 것에 의해 형성된다.
또한, 상기 봉지재(140)는 액상 수지가 상기 발광소자(101)를 덮도록 상기 칩탑재부(112)상에 공급될 때, 표면장력에 의해 외측면이 곡면을 이루며 그 중심부가 상측으로 볼록한 돔 형태로 형성된다.
구체적으로, 액상 수지는 외측 끝단이 상기 칩탑재부(112)의 상면 가장자리, 즉 예단부(knife edge)까지 위치되도록 공급된다. 이와 같이 액상 수지의 외측 끝단이 상기 칩탑재부(112)의 예단부에 위치되는 경우, 액상 수지의 외측 끝단이 평면상에 위치되는 경우에 비해 표면장력이 더욱 크게 형성되므로 액상 수지가 칩탑재부(112)의 예단부를 넘어 칩탑재부(112)의 외측으로 퍼지지 않고 상측으로 볼록한 형상을 갖게 되는 것이다.
한편, 상기 금속판(110)의 상부면에는 상기 전극부(130)의 금속 와이어(134,135)와 와이어본딩된 발광칩(101)과, 상기 발광칩(101)을 덮는 봉지재(140)와, 상기 금속 와이어(134,135)를 덮어 이들을 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부(145)를 장착한다.
이러한 렌즈부(145)는 상기 발광칩(101)에서 발생된 빛을 외부로 보다 넓은 각도로 방사할 수 있도록 상기 금속판(110)의 상부면에 탑재되는 볼록렌즈로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며, 상기 금속판(110)의 상부면에 돔형상으로 도포되는 투광성 투명수지로 구비될 수 도 있다.
여기서, 상기 렌즈부(145)가 볼록렌즈로 구비되는 경우 상기 금속판(110)과 렌즈부(145)사이에는 AG계, TAG계, Silicate계중 어느 하나의 파장변환수단인 형광물질이 포함된 투광성 투명수지가 채워질 수 있으며, 상기 렌즈부(145)가 투광성 투명수지로 이루어지는 경우에는 상기 형광물질을 추가 포함할 수도 있다.
본 발명의 바람직한 실시예에서는 상기 칩탑재부(112)상에 상기 발광칩(101)을 덮는 봉지재(140)를 구비한 후 상기 발광칩(101)과 함께 상기 봉지재(140)를 덮는 렌즈부(145)를 상기 금속판(110)의 상부면에 구비하는 것으로 설명하고 있으나, 이에 한정하는 것은 아니며 상기 봉지재(140)를 구비하지 않고 상기 렌즈부(145)만을 구비하는 것 또한 가능하다.
e. 상기 금속판을 절단선을 따라 절단하여 패키지를 분리하는 단계;
상기 칩탑재부(112)에 발광칩(101)이 탑재되어 전극부(130)와 전기적으로 연결되고, 상기 봉지재(140) 및 렌즈부(145)의 탑재가 완료되면, 도 2(i)에 도시한 바와 같이, 상기 금속판(110)에 그려지는 가상의 절단선(C)을 따라 미도시된 절단공구를 이용하여 상기 금속판(110)을 절단함으로서 고출력 LED 패키지(100)를 제조완성하게 된다.
여기서, 상기 절단선(C)은 도 2(h)와 도 3(h)에 도시한 바와 같이, 상기 도전성 비아홀(131)과, 이에 인접하는 다른 도전성 비아홀(131)사이를 통과하도록 하여 절단선을 따라 절단하게 되면, 상기 도전성 비아홀(131)은 도 11(a)에 도시한 바와 같이, 금속판(110)으로부터 절단분리된 방열체(110a)의 몸체내부에 위치될 수 있는 것이다.
또한, 상기 절단선(C)은 상기 칩탑재부(112)와, 이에 인접하는 다른 칩탑재부(112)사이에 형성된 도전성 비아홀(131)의 중심을 통과하도록 하여 이를 따라 절단하게 되면, 상기 도전성 비아홀(131)은 도 11(b)에 도시한 바와 같이, 금속 판(110)으로부터 절단분리된 방열체(110a)의 모서리 또는 테두리에 위치될 수 있는 것이다.
도 12는 본 발명에 따른 고출력 LED 패키지의 실시예를 도시한 단면도이고, 도 13은 본 발명에 따른 고출력 LED 패키지의 다른 실시예를 도시한 단면도이며, 도 14는 본 발명에 따른 고출력 LED 패키지의 또 다른 실시예를 도시한 단면도이고, 도 15는 본 발명에 따른 고출력 LED 패키지의 변형 실시예를 도시한 단면도이며, 도 16은 본 발명에 따른 고출력 LED 패키지의 또 다른 변형 실시예를 도시한 단면도이다.
본 발명의 실시예에 따른 패키지(100,100a,100b,100c,100d)는 방열체(110a), 절연층(120) 및 전극부(130)를 포함한다.
상기 방열체(110a)는 상부면에 적어도 하나의 발광칩(101)이 탑재되는 칩탑재부(112)를 구비하며, 적어도 하나의 도전성 비아홀(131)을 구비하는 금속 구조물이다.
이러한 방열체(110a)는 열전도율이 높은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(Al Alloy), 마그네슘(Mg), 마그네슘 합금(Mg Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy), 스틸(Steel), 스테인레스 스틸(Stainless Steel)중 어느 하나로 선택적으로 구비될 수 있다.
본 발명의 실시예에서 상기 방열체(110a)는 양극산화가 가능하도록 알루미늄, 알루미늄 합금, 마그네슘(Mg), 마그네슘 합금(Mg Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy)과 같은 금속소재로 이루어지는 것이 바람직하다.
그리고, 상기 발광칩(101)을 탑재하기 위해서 상기 방열체(110a)에 형성되는 탑재부(112)는 도 12에 도시한 바와 같이, 발광칩(101)이 탑재되는 영역을 제외하고 화학적 식각 또는 기계적 연마공정에 의해서 부분제거하여 일정높이로 상향돌출된 돌출형 칩탑재부(112)로 구비할 수 있다.
또는, 도 13에 도시한 바와 같이 상기 칩탑재부(112a)는 발광칩(101)이 탑재되는 영역을 화학적 식각 또는 기계적 연마공정에 의해서 부분 제거하여 일정깊이로 함몰형성된 함몰형 칩탑재부(112a)로 구비될 수 있다.
또한, 상기 칩탑재부(112b)는 도 14에 도시한 바와 같이, 발광칩(101)이 탑재되는 영역을 상기 외부전극(132)이 형성되는 방열체(110a)의 상부면에 형성한 기판형 칩탑재부(112b)로 구비될 수 있다.
또한, 상기 칩탑재부(112c)는 도 15에 도시한 바와 같이, 발광칩(101)이 탑재되는 영역의 둘레를 따라서 화학적 식각 또는 기계적 연마공정에 의해서 부분 제거하여 일정깊이로 함몰형성된 트렌치(115)를 외주면으로 하는 트렌치형 칩탑재부(112c)로 구비될 수 있다.
그리고, 상기 도전성 비아홀(131)은 상기 방열체(110a)에 관통형성되는 관통홀(114,114a,114b,114c)의 내주면에 절연층(120)이 도포된 상태에서 상단과 하부단이 상기 방열체(110a)의 상부면과 하부면으로 각각 노출되도록 도전성 페이스트와 같은 도전재를 충진하거나 도포하여 구비된다.
상기 절연층(120)은 상기 방열체(110a)의 외부면 및 상기 관통홀(114,114a,114b,114c)의 내부면에 일정두께로 구비되는 절연부재이다.
이러한 절연층(120)은 10㎛ 내지 30㎛ 의 두께로 균일하게 구비되는 것이 바람직하며, 상기 관통공(114,114a,114b,114c)은 상기 절연층(120)의 두께보다 큰 내경크기로 구비되어 상기 절연층(120)의 형성후 상기 절연층(120)에 의해서 차단되지 않도록 하여야 한다.
상기 칩탑재부(112,112a,112b,112c)와 관통홀(114,114a,114b,114c)이 형성된 금속판(110)은 전해액이 채워진 전해조에 침지시킨 상태에서 양극산화공정에 의해서 상기 칩탑재부(112,112a,112b,112c)의 외부면, 상부저면 및 관통홀의 내주면을 포함하는 상기 금속판(110)의 전체 외부면에 양극산화층인 절연층(120)을 일정두께로 형성한다.
이러한 절연층(120)은 금속판(110)의 외부면 전체에 10㎛ 내지 30㎛ 의 두께로 로 균일하게 구비되는 것이 바람직하다.
이때, 상기 관통홀(114,114a,114b,114c)은 상기 절연층(120)의 두께보다 큰 내경크기로 구비되어 상기 절연층(120)에 의해서 차단되지 않도록 항상 개방되어야 한다.
그리고, 상기 절연층(120)은 상기 방열체(110a)를 구성하는 금속소재의 종류에 따라 다르게 형성되는바, 상기 방열체(110a)가 알루미늄 또는 알루미늄 합금으로 이루어지는 경우, 상기 방열체(110a)의 외부면에는 Al2O3와 같은 절연층(120)이 형성될 수 있으며, 상기 방열체(110a)가 티타늄 또는 티타늄 합금으로 이루어지는 경우, 상기 금속판(110)의 외부면에는 TiO2와 같은 절연층(120)이 형성될 수 있지만 이에 한정되는 것은 아니며 MgO 와 같은 산화층으로 이루어지는 절연층으로 구비될 수 있다.
이때, TiO2와 같은 절연층(120)은 반사성이 높기 때문에 발광칩(101)에서 발광된 빛을 반사하는 효율을 향상시켜 패키지의 광효율을 향상시킬 수 있다.
상기 방열체(110a)에 절연층(120)은 양극산화법, PEO(Plasma Electrolyte Oxidation), 고온산화가스에 의한 건식산화법중 어느 하나의 방식으로 형성된다.
한편, 상기 전극부(130)는 상기 방열체(110a)에 구비된 도전성 비아홀(131)과 상기 칩탑재부(112,112a,112b,112c)에 구비된 발광칩(101)사이를 전기적으로 연결하는 것이다.
상기 도전성 비아홀(131)에는 상기 발광칩(101)을 와이어본딩 또는 플립칩 본딩방식으로 탑재하고, 외부전원과의 전기적인 연결이 용이하도록 외부전극(132,133)을 형성한다.
이러한 외부전극(132,133)은 상기 절연층(120)으로부터 외부노출되는 도전성 비아홀(131)의 상,하단과 각각 접속연결되도록 도전성 페이스트를 인쇄한 후 소성하는 공정, 상기 절연층 표면을 금속화한 후 도금하는 공정 및 진공증착공정 중 어느 하나의 방식으로 구비된다.
이에 따라, 상기 방열체(110a)의 상부면에 형성된 외부전극(132)은 도 12에 도시한 바와 같이, 상부로 일정높이 돌출된 칩탑재부(112)에 탑재된 발광칩(101)과 금속와이어(134,135)를 매개로 하여 와이어 본딩될 수 있다.
또한, 상기 방열체(110a)의 상부면에 형성된 외부전극(132)은 도 13에 도시한 바와 같이, 하부로 일정깊이로 함몰된 칩탑재부(112a)에 탑재된 발광칩(101)과 금속와이어(134,135)를 매개로 하여 와이어 본딩될 수 있다.
그리고, 상기 방열체(110a)의 상부면에 형성된 외부전극(132)은 도 14에 도시한 바와 같이, 상기 외부전극(132)이 형성된 방열체(110a)의 평면상에 구비된 칩탑재부(112b)에 탑재된 발광칩(101)과 솔더볼(102)을 매개로 하여 플립칩 본딩될 수 있다.
아울러, 상기 방열체(110a)의 상부면에 형성된 외부전극(132)은 도 15에 도시한 바와 같이, 하부로 일정깊이 함몰형성된 트렌치(115)를 외주면으로 하는 칩탑재부(112c)에 탑재된 발광칩(101)과 금속와이어(134,135)를 매개로 하여 와이어 본딩될 수 있다.
또한, 상기 방열체(110a) 상부면의 외부전극(132)은 도 12 내지 15에 도시한 바와 같이, 상기 절연층(120)의 외부면에 직접형성되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니다.
즉, 도 16에 도시한 바와 같이, 상기 절연층(120)의 외부면 전체에 일정두께의 도전성 금속층(136)을 진공증착방식 또는 플래팅(Plating)방식으로 적어도 한층 이상 균일하게 형성함으로서, 상기 관통홀(114)의 내주면에는 절연층(120)과 금속층(136)이 다층으로 도포된 관통형 도전성 비아홀(131)을 형성하게 된다.
연속하여, 상기 절연층(120)의 외부면 전체에 형성되어 외부노출되는 금속 층(136)을 사전에 설정된 회로패턴 이외의 영역을 습식식각 또는 건식식각 공정에 의해서 제거함으로서 상기 도전성 비아홀(131)의 상단 및 하단과 각각 접속연결되는 외부전극(132,133)을 패턴형성하게 된다.
이에 따라, 상기 방열체(110a)의 상부면에 형성된 외부전극(132)은 상기 도 12와 마찬가지로 칩탑재부(112)에 탑재된 발광칩(101)과 금속와이어(134,135)를 매개로 하여 와이어 본딩된다.
그리고, 상기 방열체(110a)의 하측에 형성된 외부전극(133)은 미도시된 기판에 형성된 전원공급용 패드와 전기적으로 연결된다.
여기서, 상기 외부전극(132,133)과 전기적으로 접속되는 도전성 비아홀(131)은 상기 금속판을 절단하는 절단선에 따라 내부형 또는 외부형으로 구비될 수 있는바, 이러한 도전성 비아홀(131)은 도 11(a)에 도시한 바와 같이, 상기 방열체(110a)의 몸체내부에 위치되는 내부형으로 구비되거나 도 11(b)에 도시한 바와 같이, 상기 방열체(110a)의 모서리 또는 테두리에 위치되는 외부형으로 구비될 수 있다.
한편, 상기 칩탑재부의 상부면에는 상기 발광칩(101)과 상기 전극부(130)가 전기적으로 연결된 상태에서 상기 발광칩(101)을 덮도록 봉지재(140)가 구비된다. 여기서, 상기 봉지재(140)는 상기 발광칩(101)으로부터 출사되는 광효율을 향상시키기 위해 형광체를 함유하는 것이 바람직하다.
그리고, 상기 방열체(110a)의 상부면에는 도 12, 도 13, 도 15 및 도 16에 도시한 바와 같이, 상기 발광칩(101)과 봉지재(140) 및 금속 와이어(134,135)를 외 부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부(145)를 장착한다.
이러한 렌즈부(145)는 상기 방열체(110a)의 상부면에 탑재되는 볼록렌즈로 구비되거나 상기 방열체(110a)의 상부면에 돔형상으로 도포되는 투광성 투명수지로 구비될 수 있다.
또한, 상기 렌즈부(145b)는 도 14에 도시한 바와 같이, 상기 칩탑재부(112b)에 플립칩 본딩된 발광칩(101)을 외부환경으로부터 보호하도록 투명성 투광수지를 소재로 하는 투명성 몰드부로 성형될 수 있다.
본 발명은 특정한 실시예에 관하여 도시하고 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 밝혀두고자 한다.
도 1(a)는 종래 고출력 LED 패키지의 몸체중앙을 단면한 사시도이다.
도 1(b)는 종래 고출력 LED 패키지가 기판상에 조립된 단면도이다.
도 2(a)(b)(c)(d)(e)(f)(g)(h)(i)는 본 발명에 따른 고출력 LED 패키지를 제조하는 공정을 도시한 단면도이다.
도 3(a)(b)(c)(d)(e)(f)(g)(h)는 본 발명에 따른 고출력 LED 패키지를 제조하는 공정을 도시한 사시도이다.
도 4(a)(b)(c)는 본 발명에 따른 고출력 LED 패키지에서 함몰형 칩탑재부를 형성하는 공정도이다.
도 5는 본 발명에 따른 고출력 LED 패키지에서 기판형 칩탑재부를 형성하는 공정도이다.
도 6(a)(b)(c)는 본 발명에 따른 고출력 LED 패키지에서 트렌치형 칩탑재부를 형성하는 공정도이다.
도 7(a)(b)(c)는 본 발명에 따른 고출력 LED 패키지에서 금속층을 형성하여 발광칩을 탑재하는 상태도이다.
도 8은 본 발명에 따른 고출력 LED 패키지에서 함몰형 칩탑재부에 발광칩을 탑재하는 상태도이다.
도 9는 본 발명에 따른 고출력 LED 패키지에서 기판형 칩탑재부에 발광칩을 탑재하는 상태도이다.
도 10은 본 발명에 따른 고출력 LED 패키지에서 트렌치형 칩탑재부에 발광칩 을 탑재하는 상태도이다.
도 11은 본 발명에 따른 고출력 LED 패키지에 채용되는 방열체를 도시한 것으로서,
a)는 내부형 도전성 비아홀을 형성한 방열체이고,
b)는 외부형 도전성 비아홀을 형성한 방열체이다.
도 12는 본 발명에 따른 고출력 LED 패키지의 실시예를 도시한 단면도이다
도 13은 본 발명에 따른 고출력 LED 패키지의 다른 실시예를 도시한 단면도이다.
도 14는 본 발명에 따른 고출력 LED 패키지의 또 다른 실시예를 도시한 단면도이다.
도 15는 본 발명에 따를 고출력 LED 패키지의 변형 실시예를 도시한 단면도이다.
도 16은 본 발명에 따른 고출력 LED 패키지의 또 다른 변형 실시예를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 금속판 110a : 방열체
112,112a,112b,112c : 칩 탑재부 114,114a,114b,114c : 관통홀
120 : 절연층 130 : 전극부
131 : 도전성 비아홀 132,133 : 외부전극
134,135 : 금속 와이어 145 : 렌즈부

Claims (38)

  1. 금속판에 적어도 하나의 칩탑재부와 적어도 하나의 관통홀을 형성하는 단계;
    상기 금속판의 전체 외부면에 일정두께의 절연층을 형성하는 단계 ; 및
    상기 칩탑재부에 탑재된 발광칩과 전기적으로 연결되는 전극부를 형성하는 단계; 를 포함하는 고출력 LED 패키지 제조방법.
  2. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정높이의 칩탑재부를 형성한 다음, 상기 칩탑재부보다 낮은 금속판의 상부저면에 관통홀을 형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  3. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면에 관통홀을 관통형성한 다음, 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정높이의 칩탑재부를 형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  4. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 칩탑재부를 형성한 다음, 상기 칩탑재부보다 높은 금속판의 상부면에 관통홀을 형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  5. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면에 관통홀을 관통형성한 다음, 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 칩탑재부를 형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  6. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 관통홀이 형성되는 금속판의 상부면에 칩탑재부를 형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  7. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 트렌치(trench)를 형성하여 상기 트렌치를 외주면으로 하는 칩탑재부를 형성한 다음, 상기 금속판의 상부면에 관통홀을 관통형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  8. 제1항에 있어서,
    상기 칩탑재부와 관통홀을 형성하는 단계는 상기 금속판의 상부면에 관통홀을 관통형성한 다음, 상기 금속판의 상부면을 화학적 식각 또는 기계적 연마공정에 의해서 일정깊이의 트렌치를 형성하여 상기 트렌치를 외주면으로 하는 칩탑재부를 형성함을 특징으로 하는 고출력 LED 패키지 제조방법.
  9. 제1항에 있어서,
    상기 금속판은 양극산화가 가능한 금속소재로 이루어짐을 특징으로 하는 고출력 LED 패키지 제조방법.
  10. 제1항 또는 제9항에 있어서,
    상기 금속판은 알루미늄, 알루미늄 합금, 마그네슘(Mg), 마그네슘 합금(Ma Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy) 중 어느 하나로 이루어짐을 특징으로 하는 고출력 LED 패키지 제조방법.
  11. 제1항에 있어서,
    상기 절연층은 양극산화법, PEO(Plasma Electrolyte Oxidation), 건식산화법 중 어느 하나의 공정에 의해서 형성됨을 특징으로 하는 고출력 LED 패키지 제조방법.
  12. 제1항에 있어서,
    상기 절연층은 Al2O3, TiO2, MgO 중 어느 하나로 이루어짐을 특징으로 하는 고출력 LED 패키지 제조방법.
  13. 제1항에 있어서,
    상기 전극부를 형성하는 단계는 상기 절연층이 내주면에 도포된 관통홀에 도전재를 충진하거나 도포하여 도전성 비아홀을 형성하는 단계와, 상기 절연층으로부 터 외부노출되는 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되는 외부전극을 형성하는 단계 및 상기 칩탑재부에 탑재된 발광칩을 상기 외부전극과 전기적으로 연결하는 단계를 포함함을 특징으로 하는 고출력 LED 패키지 제조방법.
  14. 제1항에 있어서,
    상기 전극부를 형성하는 단계는 상기 절연층의 외부면 전체에 적어도 한층 이상의 금속층을 형성함과 동시에 관통형 비아홀을 형성하는 단계와, 상기 금속층의 일부를 제거하여 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되는 외부전극을 형성하는 단계 및 상기 칩탑재부에 탑재된 발광칩을 상기 외부전극과 전기적으로 연결하는 단계를 포함함을 특징으로 하는 고출력 LED 패키지 제조방법.
  15. 제13항 또는 제14항에 있어서,
    상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 금속판의 상부면으로부터 일정높이 돌출형성된 칩탑재부에 탑재된 발광칩과 금속와이어를 매개로 상기 외부전극을 와이어본딩함을 특징으로 하는 고출력 LED 패키지 제조방법.
  16. 제13항 또는 제14항에 있어서,
    상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 금속판의 상부면에 일정깊이 함몰형성된 칩탑재부에 탑재된 발광칩과 금속와이어를 매개로 상기 외부전극을 와이어본딩함을 특징으로 하는 고출력 LED 패키지 제조방법.
  17. 제13항 또는 제14항에 있어서,
    상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 칩탑재부까지 연장된 외부전극에 상기 발광칩을 플립칩 본딩함을 특징으로 하는 고출력 LED 패키지 제조방법.
  18. 제13항 또는 제14항에 있어서,
    상기 발광칩과 외부전극을 전기적으로 연결하는 단계는 상기 금속판의 상부면에 일정깊이 함몰형성된 트렌치를 외주면으로 하는 칩탑재부에 탑재된 발광칩과 금속와이어를 매개로 상기 외부전극을 와이어본딩함을 특징으로 하는 고출력 LED 패키지 제조방법.
  19. 제13항에 있어서,
    상기 외부전극은 도전성 페이스트를 인쇄한 후 소성하는 공정, 상기 절연층 표면을 금속화한 후 도금하는 공정 및 진공증착공정 중 어느 하나의 방식으로 형성됨을 특징으로 하는 고출력 LED 패키지 제조방법.
  20. 제1항에 있어서,
    상기 칩탑재부의 상부면에 상기 발광칩을 덮도록 형광체를 함유하는 봉지재를 구비하는 단계를 추가 포함함을 특징으로 하는 고출력 LED 패키지 제조방법.
  21. 제20항에 있어서,
    상기 봉지재를 구비하는 단계는 상기 발광칩, 상기 발광칩을 덮는 봉지재 그리고 상기 발광칩과 전기적으로 연결되는 전극부의 일부를 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 구비하는 단계를 더 포함함을 특징으로 하는 고출력 LED 패키지 제조방법.
  22. 제1항에 있어서,
    상기 금속판의 상부면에 상기 발광칩을 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 구비하는 단계를 추가 포함함을 특징으로 하는 고출력 LED 패키지 제조방법.
  23. 제1항에 있어서,
    상기 금속판을 절단선을 따라 절단하여 패키지를 분리하는 단계를 추가 포함함을 특징으로 하는 고출력 LED 패키지 제조방법.
  24. 제23항에 있어서,
    상기 금속판을 절단하는 단계는 상기 도전성 비아홀과, 이에 인접하는 다른 도전성 비아홀사이를 통과하는 절단선을 따라 이루어짐을 특징으로 하는 고출력 LED 패키지 제조방법.
  25. 제23항에 있어서,
    상기 금속판을 절단하는 단계는 상기 칩탑재부와, 이에 인접하는 다른 칩탑재부사이에 형성된 도전성 비아홀의 중심을 통과하는 절단선을 따라 이루어짐을 특징으로 하는 고출력 LED 패키지 제조방법.
  26. 적어도 하나의 발광칩이 탑재되는 칩탑재부와, 적어도 하나의 도전성 비아홀을 구비하는 방열체;
    상기 방열체의 외부면에 일정두께로 구비되는 절연층; 및
    상기 도전성 비아홀과 상기 발광칩사이를 전기적으로 연결하는 전극부;를 포함하는 고출력 LED 패키지.
  27. 제26항에 있어서,
    상기 방열체는 양극산화가 가능한 금속소재로 이루어짐을 특징으로 하는 고출력 LED 패키지.
  28. 제26항 또는 제27항에 에 있어서,
    상기 방열체는 알루미늄, 알루미늄 합금, 마그네슘(Mg), 마그네슘 합금(Mg Alloy), 티타늄(Ti), 티타늄 합금(Ti Alloy)중 어느 하나로 이루어짐을 특징으로 하는 고출력 LED 패키지.
  29. 제26항에 있어서,
    상기 칩탑재부는 상기 방열체의 상부면으로부터 일정높이 돌출형성되는 돌출형으로 구비되거나, 상기 방열체의 상부면으로부터 일정깊이 함몰형성되는 함몰형으로 구비되거나, 상기 방열체의 상부면에 구비되는 기판형으로 구비되거나, 상기 방열체의 상부면으로부터 일정깊이 함몰형성되는 트렌치에 의해 상기 방열체의 상부면에 구비되는 트렌치형으로 구비됨을 특징으로 하는 고출력 LED 패키지.
  30. 제26항에 있어서,
    상기 절연층은 양극산화법, PEO(Plasma Electrolyte Oxidation), 건식산화법 중 어느 하나의 공정에 의해서 상기 방열체의 외부면에 일정두께로 구비됨을 특징으로 하는 고출력 LED 패키지.
  31. 제26항에 있어서,
    상기 절연층은 Al2O3 , TiO2 , MgO 중 어느 하나로 구비됨을 특징으로 하는 고출력 LED 패키지.
  32. 제26항에 있어서,
    상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 도전재를 충진하거나 도포하여 형성된 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층에 구비되는 외부전극 및 상기 발광칩과 외부전극사이 를 와이어 본딩하는 금속와이어를 포함함을 특징으로 하는 고출력 LED 패키지.
  33. 제26항에 있어서,
    상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 도전재를 충진하거나 도포하여 형성된 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층에 구비되는 외부전극 및 상기 발광칩과 외부전극사이를 플립칩 본딩하는 솔더볼을 포함함을 특징으로 하는 고출력 LED 패키지.
  34. 제26항에 있어서,
    상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 금속층이 도포되어 형성된 관통형 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층의 외부면 전체에 적어도 한층 이상 도포된 금속층의 일부를 제거하여 형성되는 외부전극 및 상기 발광칩과 외부전극사이를 와이어 본딩하는 금속와이어를 포함함을 특징으로 하는 고출력 LED 패키지.
  35. 제26항에 있어서,
    상기 전극부는 상기 절연층이 내주면에 도포된 관통홀에 금속층이 도포되어 형성된 관통형 도전성 비아홀과, 상기 도전성 비아홀의 상단 및 하단과 각각 접속연결되도록 상기 절연층의 외부면 전체에 적어도 한층 이상 도포된 금속층의 일부를 제거하여 형성되는 외부전극 및 상기 발광칩과 외부전극사이를 플립칩 본딩하는 솔더볼을 포함함을 특징으로 하는 고출력 LED 패키지.
  36. 제26항에 있어서,
    상기 도전성 비아홀은 상기 방열체의 몸체내부에 구비되거나 상기 방열체의 모서리 또는 테두리에 구비됨을 특징으로 하는 고출력 LED 패키지.
  37. 제26항에 있어서,
    상기 방열체는 상기 발광칩을 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 추가 포함함을 특징으로 하는 고출력 LED 패키지.
  38. 제26항에 있어서,
    상기 방열체는 상기 발광칩을 덮도록 상기 칩탑재부상에 구비되는 형광체를 함유하는 봉지재와, 상기 발광칩과 봉지재 및 상기 전극부의 일부를 외부환경으로부터 보호하도록 투명한 소재로 이루어진 렌즈부 또는 몰드부를 추가 포함함을 특 징으로 하는 고출력 LED 패키지.
KR1020080097213A 2007-12-28 2008-10-02 고출력 ｌｅｄ 패키지 및 그 제조방법 KR20090072941A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008302920A JP4989614B2 (ja) 2007-12-28 2008-11-27 高出力ｌｅｄパッケージの製造方法
US12/327,552 US20090166664A1 (en) 2007-12-28 2008-12-03 High power light emitting diode package and manufacturing method thereof
JP2011205811A JP2011258991A (ja) 2007-12-28 2011-09-21 高出力ｌｅｄパッケージ及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070140549 2007-12-28
KR1020070140549 2007-12-28

Publications (1)

Publication Number Publication Date
KR20090072941A true KR20090072941A (ko) 2009-07-02

Family

ID=41330109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097213A KR20090072941A (ko) 2007-12-28 2008-10-02 고출력 ｌｅｄ 패키지 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2011258991A (ko)
KR (1) KR20090072941A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110060665A (ko) * 2009-11-30 2011-06-08 엘지디스플레이 주식회사 발광소자 패키지 및 그의 제조방법
WO2011090269A3 (en) * 2010-01-19 2011-11-17 Lg Innotek Co., Ltd. Package and manufacturing method of the same
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
WO2012044011A2 (en) * 2010-09-30 2012-04-05 Seoul Opto Device Co., Ltd. Wafer level light emitting diode package and method of fabricating the same
US8603842B2 (en) 2009-12-16 2013-12-10 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing package substrate for optical element
WO2014066301A1 (en) * 2012-10-22 2014-05-01 Sensor Electronic Technology, Inc. Two terminal packaging
US8870402B2 (en) 2010-09-29 2014-10-28 Samsung Display Co., Ltd. Backlight assembly having light emitting diode package and display apparatus having the same
US9627351B2 (en) 2012-10-22 2017-04-18 Sensor Electronic Technology, Inc. Device electrode formation using metal sheet
US11262620B1 (en) 2020-10-27 2022-03-01 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof
WO2022092454A1 (ko) * 2020-10-27 2022-05-05 삼성전자주식회사 디스플레이 장치 및 그 광원 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315824A (ja) * 1999-04-30 2000-11-14 Runaraito Kk 発光ダイオードおよびその製造方法
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
JP2006135276A (ja) * 2004-10-04 2006-05-25 Hitachi Ltd 半導体発光素子搭載用パッケージ及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
KR20110060665A (ko) * 2009-11-30 2011-06-08 엘지디스플레이 주식회사 발광소자 패키지 및 그의 제조방법
US8603842B2 (en) 2009-12-16 2013-12-10 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing package substrate for optical element
US9219206B2 (en) 2010-01-19 2015-12-22 Lg Innotek Co., Ltd. Package and manufacturing method of the same
WO2011090269A3 (en) * 2010-01-19 2011-11-17 Lg Innotek Co., Ltd. Package and manufacturing method of the same
US8870402B2 (en) 2010-09-29 2014-10-28 Samsung Display Co., Ltd. Backlight assembly having light emitting diode package and display apparatus having the same
WO2012044011A2 (en) * 2010-09-30 2012-04-05 Seoul Opto Device Co., Ltd. Wafer level light emitting diode package and method of fabricating the same
KR101144351B1 (ko) * 2010-09-30 2012-05-11 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
WO2012044011A3 (en) * 2010-09-30 2012-06-07 Seoul Opto Device Co., Ltd. Wafer level light emitting diode package and method of fabricating the same
US8633503B2 (en) 2010-09-30 2014-01-21 Seoul Opto Device Co., Ltd. Wafer level light emitting diode package and method of fabricating the same
WO2014066301A1 (en) * 2012-10-22 2014-05-01 Sensor Electronic Technology, Inc. Two terminal packaging
US9117983B2 (en) 2012-10-22 2015-08-25 Sensor Electronic Technology, Inc. Two terminal packaging
US9627351B2 (en) 2012-10-22 2017-04-18 Sensor Electronic Technology, Inc. Device electrode formation using metal sheet
US10115659B2 (en) 2012-10-22 2018-10-30 Sensor Electronics Technology, Inc. Multi-terminal device packaging using metal sheet
US11262620B1 (en) 2020-10-27 2022-03-01 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof
WO2022092454A1 (ko) * 2020-10-27 2022-05-05 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
US11675232B2 (en) 2020-10-27 2023-06-13 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof
US12013614B2 (en) 2020-10-27 2024-06-18 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof

Also Published As

Publication number Publication date
JP2011258991A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
JP4989614B2 (ja) 高出力ｌｅｄパッケージの製造方法
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
KR20090072941A (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
KR100723247B1 (ko) 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US20110176301A1 (en) Method to produce homogeneous light output by shaping the light conversion material in multichip module
JP4808550B2 (ja) 発光ダイオード光源装置、照明装置、表示装置及び交通信号機
JP2007250979A (ja) 半導体パッケージ
JP2011228671A (ja) 発光ダイオードチップ収納用パッケージ及びその基体の製造方法
JP2014187081A (ja) 発光装置
KR100665182B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
KR100613490B1 (ko) 발광소자와 그 패키지 구조체 및 제조방법
JP2007266222A (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
CN214176062U (zh) 一种散热结构、光源以及照明设备
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
KR101329194B1 (ko) 광 모듈 및 그 제조 방법
KR100989902B1 (ko) 반도체 패키지와 이의 제조방법
KR100878398B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
KR20080054327A (ko) 발광 다이오드용 패키지 및 그 제조 방법, 및 발광다이오드
KR20110127885A (ko) 엘이디 패키지 제조방법
KR101164963B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
KR101144146B1 (ko) 광소자 패키지 모듈 및 그 제조방법
JP5205806B2 (ja) Ｌｅｄチップ固定用基板およびその製造方法
JP2005210043A (ja) 発光素子収納用パッケージおよび発光装置ならびに照明装置
KR101164971B1 (ko) 세라믹 입자층을 갖는 필름 타입의 광소자 패키지 및 그 제조 방법
JP4160935B2 (ja) 発光素子収納用パッケージ、発光装置および照明装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination