JP5125531B2 - 配線基板及び半導体装置 - Google Patents
配線基板及び半導体装置 Download PDFInfo
- Publication number
- JP5125531B2 JP5125531B2 JP2008007272A JP2008007272A JP5125531B2 JP 5125531 B2 JP5125531 B2 JP 5125531B2 JP 2008007272 A JP2008007272 A JP 2008007272A JP 2008007272 A JP2008007272 A JP 2008007272A JP 5125531 B2 JP5125531 B2 JP 5125531B2
- Authority
- JP
- Japan
- Prior art keywords
- filled
- substrate
- recess
- layer
- see
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は配線基板及び半導体装置に関するものであり、特に、多層ビルドアップ基板の配線基板に設けるフィルドスタックビアの接合強度を高めるための構成及びその配線基板を用いた半導体装置に関するものである。
従来より、半導体素子の実装構造としてはフリップチップパッケージが知られているので、図１９及び図２０を参照して説明する。
図１９参照
図１９は、従来のフリップチップパッケージの構成説明図であり、図１９（ａ）は概略的平面図であり、図１９（ｂ）は平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
従来のフリップチップパッケージは、半導体素子２０１と、半導体素子２０１の表面電極（図示は省略）上に半田等で形成されたバンプ２０２、表面に配線が施され、半導体素子２０１のバンプ２０２と対になる部位に電極開口部が設けられ、開口部以外の箇所はソルダーレジスト２１５で被覆された多層ビルドアップ基板２１０と、半導体素子２０１を保護するために、半導体素子２０１と多層ビルドアップ基板２１０の間隙に充填されるアンダーフィル樹脂２０３と、フリップチップパッケージをマザーボードに実装する際、接続端子となる半田ボール２１６から構成される。
なお、符号２０４は、ポリイミド樹脂コート層である。
図１９参照
図１９は、従来のフリップチップパッケージの構成説明図であり、図１９（ａ）は概略的平面図であり、図１９（ｂ）は平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
従来のフリップチップパッケージは、半導体素子２０１と、半導体素子２０１の表面電極（図示は省略）上に半田等で形成されたバンプ２０２、表面に配線が施され、半導体素子２０１のバンプ２０２と対になる部位に電極開口部が設けられ、開口部以外の箇所はソルダーレジスト２１５で被覆された多層ビルドアップ基板２１０と、半導体素子２０１を保護するために、半導体素子２０１と多層ビルドアップ基板２１０の間隙に充填されるアンダーフィル樹脂２０３と、フリップチップパッケージをマザーボードに実装する際、接続端子となる半田ボール２１６から構成される。
なお、符号２０４は、ポリイミド樹脂コート層である。
図２０参照
図２０は、フィルドスタックビア構造を表す拡大図であり、多層ビルドアップ基板２１０としては６層〜８層のビルドアップ多層基板が一般的に用いられている。
このビルドアップ多層基板２１０は、貫通スルーホール２１２を有するとともに表裏に配線が予めなされたコア基板２１１上に、ビルドアップ樹脂２１３を積層し、レーザ等でビルドアップ樹脂２１３に穿孔した後、Ｃｕメッキで各層間をフィルドビアで接続している。
図２０は、フィルドスタックビア構造を表す拡大図であり、多層ビルドアップ基板２１０としては６層〜８層のビルドアップ多層基板が一般的に用いられている。
このビルドアップ多層基板２１０は、貫通スルーホール２１２を有するとともに表裏に配線が予めなされたコア基板２１１上に、ビルドアップ樹脂２１３を積層し、レーザ等でビルドアップ樹脂２１３に穿孔した後、Ｃｕメッキで各層間をフィルドビアで接続している。
従来、各層に設けるフィルドビアは、図２０に示すように、積層したフィルドビア同士の位置をオフセットした、スパイラルビア２１７で接続していた。
しかし、近年の半導体の高集積化、高密度化に伴い、基板の配線密度が上がった結果、スパイラルビアでは配線引き回しが困難な状況にあり、より配線密度が高くできる、各層間のビアを直線上に接続するフィルドスタックビア２１８が主流になってきている。
しかし、近年の半導体の高集積化、高密度化に伴い、基板の配線密度が上がった結果、スパイラルビアでは配線引き回しが困難な状況にあり、より配線密度が高くできる、各層間のビアを直線上に接続するフィルドスタックビア２１８が主流になってきている。
従来のフィルドスタックビアを使用した多層ビルドアップ基板では、半導体素子と基板の熱膨張係数差による応力によりフィルドスタックビアの底部に応力が集中する。
特に、全層フィルドスタックビアの場合は、基板コア層との接続部に応力が集中し、温度サイクル等でビア接合部が破断する問題が発生しているので、この事情を図２１を参照して説明する。
特に、全層フィルドスタックビアの場合は、基板コア層との接続部に応力が集中し、温度サイクル等でビア接合部が破断する問題が発生しているので、この事情を図２１を参照して説明する。
図２１参照
図２１（ａ）に示すように、半導体素子と基板の熱膨張係数差により応力が印加された場合には、全層フィルドスタックビアは全体が一個の剛体として作用するために、テコの原理で、作用点となるコア基板２１１と接する最下層のフィルドスタックビア２１８に応力が集中するため、図２１（ｂ）に示すように、最下層のフィルドスタックビア２１８でビア破断部２１９が発生しやすくなる。
図２１（ａ）に示すように、半導体素子と基板の熱膨張係数差により応力が印加された場合には、全層フィルドスタックビアは全体が一個の剛体として作用するために、テコの原理で、作用点となるコア基板２１１と接する最下層のフィルドスタックビア２１８に応力が集中するため、図２１（ｂ）に示すように、最下層のフィルドスタックビア２１８でビア破断部２１９が発生しやすくなる。
そこで、ビア破断を防止するために、最下層のフィルドスタックビアのサイズをその上に設けるフィルドスタックビアのサイズより大きくして接着強度を高めることが提案されている（例えば、特許文献１参照）。
或いは、一層分の層間絶縁膜を互いに特性の異なる二層のドライフィルムで構成し、レーザ照射により二層のドライフィルムに順テーパ状のビアホールを形成したのち、ウェット・エッチングを施すことにより下層のドライフィルムに設けたビアホールを拡大することにより、フィルドスタックビアの中央部に括れ部を形成することが提案されている（例えば、特許文献２参照）。
この場合、半導体素子と基板の熱膨張係数差により発生した応力は、括れ部に集中するため、コア層と接する部分に印加される応力が低減して、ビア破断を免れることになる。
特開２００６−２１６７１３号公報
特開２００６−２５３１８９号公報
しかし、上述の特許文献１のように、上層のフィルドスタックビアのサイズを小さくすると、位置合わせが困難になるという問題がある。
一方、上層のフィルドスタックビアのサイズを従来通りにすると、最下層のフィルドスタックビアのサイズはそれより大きくする必要があるため、高集積化の妨げになる。
一方、上層のフィルドスタックビアのサイズを従来通りにすると、最下層のフィルドスタックビアのサイズはそれより大きくする必要があるため、高集積化の妨げになる。
一方、上述の特許文献２の場合には、２種類のドライフィルムが必要になるため、製造コストの上昇をもたらす虞がある。
また、メッキで充填するビアホールの断面形状が中間部に括れを有する鼓状となるため空気等を巻き込み、メッキ不良になって下層側にボイドが発生しやすく、製造歩留りが低下する虞がある。
また、メッキで充填するビアホールの断面形状が中間部に括れを有する鼓状となるため空気等を巻き込み、メッキ不良になって下層側にボイドが発生しやすく、製造歩留りが低下する虞がある。
したがって、フィルドスタックビアを備えた配線基板において、配線基板に加わる応力によるフィルドスタックビアのビア破断を防止することを目的とする。
この配線基板は、基板と、前記基板に形成されたスルーホールと前記スルーホールの近傍の前記基板の表面と前記スルーホールの側壁を覆う第１の導体層と、前記スルーホール内に、該スルーホールの中心位置において前記第１の導体層の平坦部の表面より低い位置まで充填されて第１の凹部を形成する樹脂と、前記第１の導体層と前記第１の凹部を覆うとともに、前記第１の凹部に対応する部分に形成された第２の凹部を有する第２の導体層と、前記第２の導体層上に形成される第１の絶縁層と、前記第１の絶縁層に形成され、前記第２の凹部を露出させる第１の開口部と、前記第１の開口部内に配置され、少なくとも一部が前記第２の凹部内に埋め込まれる第１のフィルドビアと、前記第１の絶縁膜及び前記第１のフィルドビア上に形成される第２の絶縁層と、前記第２の絶縁層に形成され、前記第１のフィルドビアを露出させる第２の開口部と、前記第２の開口部内に配置され、前記第１のフィルドビアに接続される第２のフィルドビアとを要件とする。
また、別の観点からは、半導体装置としては、上述の配線基板に半導体素子を実装することを要件とする。
開示の配線基板によれば、応力の最も集中する最下層のフィルドスタックビアの底面が、それと接する導電体パターンに設けた凹部と組み込み合うビア構造とし、フィルドスタックビアの底面の接触面積を三次元的に広げて大きくしているので、接着強度が高まり、ビア破断を効果的に抑制することができる。
ここで、図１を参照して、本発明の実施の形態を説明する。
図１（ａ）参照
内壁面にＣｕメッキ層１２が形成された貫通スルーホールに貫通スルーホールの中心位置において凹部を形成するように樹脂１３を充填するとともに、表裏に所定の配線パターン１４が形成されたコア基板１１にフィルドスタックビア１５を形成する際に、少なくとも、最下層のフィルドスタックビア１５１の底部を、それと接する配線パターン１４に設けた凹部に埋め込むように形成する。
図１（ａ）参照
内壁面にＣｕメッキ層１２が形成された貫通スルーホールに貫通スルーホールの中心位置において凹部を形成するように樹脂１３を充填するとともに、表裏に所定の配線パターン１４が形成されたコア基板１１にフィルドスタックビア１５を形成する際に、少なくとも、最下層のフィルドスタックビア１５１の底部を、それと接する配線パターン１４に設けた凹部に埋め込むように形成する。
図１（ｂ）参照
この場合の埋め込み深さｄは、５μｍ以上、或いは、最下層のフィルドスタックビア１５１底部が埋め込まれる配線パターン１４の厚さｔの１／３以上のいずれかの条件を満たすようにする。
因に、配線パターン１４の厚さｔは、１５〜２０μｍ程度である。
この場合の埋め込み深さｄは、５μｍ以上、或いは、最下層のフィルドスタックビア１５１底部が埋め込まれる配線パターン１４の厚さｔの１／３以上のいずれかの条件を満たすようにする。
因に、配線パターン１４の厚さｔは、１５〜２０μｍ程度である。
このように、フィルドスタックビア１５１を埋込ビア構造にすることによって、フィルドスタックビア１５１の接合面積は増加し、接合強度が高まる。
この場合、順次積層するフィルドスタックビア１５２，１５３も図に示すように埋込ビア構造にしても良いし、或いは、従来通りの非埋込ビア構造にしても良い。
この場合、順次積層するフィルドスタックビア１５２，１５３も図に示すように埋込ビア構造にしても良いし、或いは、従来通りの非埋込ビア構造にしても良い。
また、フィルドスタックビアの径ａ１，ａ２，ａ３は、上述の特許文献１のように意図的にサイズを変更することなく、基本的に同一ビア径、即ち、ａ１＝ａ２＝ａ３とする。
なお、この場合、各フィルドスタックビアの断面形状は、レーザ照射による開口形成に伴って、フィルドスタックビアの厚さが３０〜４０μｍの場合、底部の幅が、頂部の幅、即ち、径ａ１，ａ２，ａ３の８０〜９０％の逆テーパ状となる。
また、埋め込み深さも、基本的に各フィルドスタックビアで同一深さを基本とするが、各フィルドスタックビアで異なっていても良い。
なお、この場合、各フィルドスタックビアの断面形状は、レーザ照射による開口形成に伴って、フィルドスタックビアの厚さが３０〜４０μｍの場合、底部の幅が、頂部の幅、即ち、径ａ１，ａ２，ａ３の８０〜９０％の逆テーパ状となる。
また、埋め込み深さも、基本的に各フィルドスタックビアで同一深さを基本とするが、各フィルドスタックビアで異なっていても良い。
このような、埋込ビア構造とするためには、フィルドスタックビア１５を形成する際に、予めフィルドスタックビア直下に位置する導電体パターン、即ち、配線パターン１４に、エッチング等で凹みを形成し、その凹みを埋め込むようにフィルドスタックビア１５を形成する。
また、図１（ａ）に示すように、この配線基板１０上に半田バンプ２２によって半導体チップ２１をボンディングしたのち、半導体チップ２１と配線基板１０との間にアンダーフィル樹脂２３を充填することによってフリップチップパッケージを構成する。
なお、図における符号１６、１７、２４は、それぞれドライフィルムによる層間絶縁膜、ソルダーレジスト、及び、ポリイミド樹脂コート層である。
なお、図における符号１６、１７、２４は、それぞれドライフィルムによる層間絶縁膜、ソルダーレジスト、及び、ポリイミド樹脂コート層である。
このようなフリップチップパッケージにおいては、少なくとも応力が集中して加わる最下層のフィルドスタックビア１５１を埋込ビア構造としているため、フィルドスタックビア１５１のビア破断が発生することがなく、信頼性の高いフリップチップパッケージを実現することができる。
次に、本発明の実施例１を説明する前に、図２乃至図４を参照して、本発明の前提となる参考例１の多層ビルドアップ基板の製造工程を説明する。
図２（ａ）参照
まず、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図２（ａ）参照
まず、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図２（ｂ）参照
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、ビア充填樹脂層３３の表面がコア基板３０の主面に対して凹まないように複数回エポキシ樹脂を塗布する。
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、ビア充填樹脂層３３の表面がコア基板３０の主面に対して凹まないように複数回エポキシ樹脂を塗布する。
図２（ｃ）参照
次いで、全面に無電解メッキでＣｕメッキシード層（図示は省略）を形成したのち、電解メッキを施すことによって厚さが、例えば、１０〜２０μｍのＣｕメッキ層３４を形成する。
なお、この時の厚さはＣｕメッキシード層を含んだ厚さである。
なお、以後の工程及び他の実施例においては、メッキシード層については説明を省略する。
次いで、全面に無電解メッキでＣｕメッキシード層（図示は省略）を形成したのち、電解メッキを施すことによって厚さが、例えば、１０〜２０μｍのＣｕメッキ層３４を形成する。
なお、この時の厚さはＣｕメッキシード層を含んだ厚さである。
なお、以後の工程及び他の実施例においては、メッキシード層については説明を省略する。
図２（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層３４をエッチングして配線パターン３７を形成する。
なお、この時の開口部３６の径は、以降に層間絶縁膜に形成するビアホールのテーパ形状に整合するサイズとし、また、配線パターン３７に形成された凹部３８の底部はビア充填樹脂３３に達する。
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層３４をエッチングして配線パターン３７を形成する。
なお、この時の開口部３６の径は、以降に層間絶縁膜に形成するビアホールのテーパ形状に整合するサイズとし、また、配線パターン３７に形成された凹部３８の底部はビア充填樹脂３３に達する。
図３（ｅ）参照
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
図３（ｆ）参照
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図３（ｇ）参照
次いで、全面にＣｕメッキ層４２を形成する。
この時、表面が平坦になるように研磨する。
なお、以降の工程及び他の実施例においても、凹部をＣｕメッキ層で埋め込む場合には平坦化処理を行うが、以降は説明を省略する。
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図３（ｇ）参照
次いで、全面にＣｕメッキ層４２を形成する。
この時、表面が平坦になるように研磨する。
なお、以降の工程及び他の実施例においても、凹部をＣｕメッキ層で埋め込む場合には平坦化処理を行うが、以降は説明を省略する。
図３（ｈ）参照
次いで、レジストパターン４３を設け、このレジストパターン４３をマスクとしてエッチングを施すことによって、配線パターン４５と一体になったフィルドスタックビア４４が形成される。
この時、フィルドスタックビア４４の底部は、配線パターン３７の厚さ分だけ埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
次いで、レジストパターン４３を設け、このレジストパターン４３をマスクとしてエッチングを施すことによって、配線パターン４５と一体になったフィルドスタックビア４４が形成される。
この時、フィルドスタックビア４４の底部は、配線パターン３７の厚さ分だけ埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
図４（ｉ）参照
次いで、レジストパターン４３を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図４（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
次いで、レジストパターン４３を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図４（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
図４（ｋ）参照
以降は、図３（ｇ）及び図４（ｉ）の工程を行うことによって２層目の配線パターン５０と一体になったフィルドスタックビア４９を形成する。
この、層間絶縁膜の形成工程、レーザ照射によるビアホールの形成工程、Ｃｕメッキ工程、及び、エッチング工程を必要とする層数だけ繰り返すことによって本発明の参考例１の多層ビルドアップ基板が完成する。
なお、図４（ｋ）は、３層構造として示しており、符号５１，５２，５３は、それぞれ、層間絶縁膜、フィルドスタックビア、及び、フィルドスタックビア５２と一体に形成された配線パターンである。
以降は、図３（ｇ）及び図４（ｉ）の工程を行うことによって２層目の配線パターン５０と一体になったフィルドスタックビア４９を形成する。
この、層間絶縁膜の形成工程、レーザ照射によるビアホールの形成工程、Ｃｕメッキ工程、及び、エッチング工程を必要とする層数だけ繰り返すことによって本発明の参考例１の多層ビルドアップ基板が完成する。
なお、図４（ｋ）は、３層構造として示しており、符号５１，５２，５３は、それぞれ、層間絶縁膜、フィルドスタックビア、及び、フィルドスタックビア５２と一体に形成された配線パターンである。
このように、本発明の参考例１においては、コア基板に接する配線層にエッチングにより凹部を形成し、この凹部にその底部を埋め込むように最下層のフィルドスタックビアを形成しているので、ビア破断の発生を防止することができる。
次に、図５乃至図７を参照して、本発明の前提となる参考例２の多層ビルドアップ基板の製造工程を説明する。
図５（ａ）参照
まず、上記の参考例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図５（ａ）参照
まず、上記の参考例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図５（ｂ）参照
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、ビア充填樹脂層３３の表面がコア基板３０の主面に対して凹まないように複数回エポキシ樹脂を塗布する。
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、ビア充填樹脂層３３の表面がコア基板３０の主面に対して凹まないように複数回エポキシ樹脂を塗布する。
図５（ｃ）参照
次いで、例えば、１０〜２０μｍのＣｕメッキ層３４を形成する。
図５（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層３４をエッチングして配線パターン３７を形成する。
なお、この時の開口部３６の径は、以降に層間絶縁膜に形成するビアホールのテーパ形状に整合するサイズとし、また、配線パターン３７に形成された凹部３８の底部はビア充填樹脂３３に達する。
次いで、例えば、１０〜２０μｍのＣｕメッキ層３４を形成する。
図５（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層３４をエッチングして配線パターン３７を形成する。
なお、この時の開口部３６の径は、以降に層間絶縁膜に形成するビアホールのテーパ形状に整合するサイズとし、また、配線パターン３７に形成された凹部３８の底部はビア充填樹脂３３に達する。
図６（ｅ）参照
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
図６（ｆ）参照
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図６（ｇ）参照
次いで、全面にＣｕメッキ層４２を形成する。
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図６（ｇ）参照
次いで、全面にＣｕメッキ層４２を形成する。
図６（ｈ）参照
次いで、中央に開口部５５を有するレジストパターン５４を設け、このレジストパターン５４をマスクとしてエッチングを施すことによって、配線パターン５７と一体になったフィルドスタックビア５６が形成される。
次いで、中央に開口部５５を有するレジストパターン５４を設け、このレジストパターン５４をマスクとしてエッチングを施すことによって、配線パターン５７と一体になったフィルドスタックビア５６が形成される。
この時、フィルドスタックビア５６の底部は、配線パターン３７の厚さ分だけ埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
また、同時に、フィルドスタックビア５６と一体に形成された配線パターン５７の表面にも凹部５８が形成される。
この凹部５８の深さは、配線パターン５７の厚さと同じかそれより深くなる。
因に、配線パターン５７の厚さは１２μｍ程度である。
また、同時に、フィルドスタックビア５６と一体に形成された配線パターン５７の表面にも凹部５８が形成される。
この凹部５８の深さは、配線パターン５７の厚さと同じかそれより深くなる。
因に、配線パターン５７の厚さは１２μｍ程度である。
図７（ｉ）参照
次いで、レジストパターン５４を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図７（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
次いで、レジストパターン５４を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図７（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
図７（ｋ）参照
以降は、図６（ｇ）及び図７（ｉ）の工程を行うことによって２層目の配線パターン６０と一体になったフィルドスタックビア５９を形成する。
この時、フィルドスタックビア５９の底部は、配線パターン５７に形成された凹部５８埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
また、同時に、フィルドスタックビア５９と一体に形成された配線パターン６０の表面にも凹部６１が形成される。
以降は、図６（ｇ）及び図７（ｉ）の工程を行うことによって２層目の配線パターン６０と一体になったフィルドスタックビア５９を形成する。
この時、フィルドスタックビア５９の底部は、配線パターン５７に形成された凹部５８埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
また、同時に、フィルドスタックビア５９と一体に形成された配線パターン６０の表面にも凹部６１が形成される。
この、層間絶縁膜の形成工程、レーザ照射によるビアホールの形成工程、Ｃｕメッキ工程、及び、エッチング工程を必要とする層数だけ繰り返すことによって本発明の参考例２の多層ビルドアップ基板が完成する。
なお、図７（ｋ）は、３層構造として示しており、符号６２，６３は、フィルドスタックビア、及び、フィルドスタックビア６２と一体に形成された配線パターンである。
なお、図７（ｋ）は、３層構造として示しており、符号６２，６３は、フィルドスタックビア、及び、フィルドスタックビア６２と一体に形成された配線パターンである。
このように、本発明の参考例２においては、最下層のフィルドスタックビアのみならず、全てのフィルドスタックビアも埋込ビア構造にしているため、接合強度はより高まり、ビア破断に対する耐性がより高まる。
以上を前提として、次に、図８乃至図１０を参照して、本発明の実施例１の多層ビルドアップ基板の製造工程を説明する。
図８（ａ）参照
まず、上記の参考例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図８（ａ）参照
まず、上記の参考例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図８（ｂ）参照
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、エポキシ樹脂の塗布工程を一回にすることによって、ビア充填樹脂層３３に凹部６４を形成することができる。
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、エポキシ樹脂の塗布工程を一回にすることによって、ビア充填樹脂層３３に凹部６４を形成することができる。
図８（ｃ）参照
次いで、平坦部における厚さが例えば、１０〜２０μｍになるようにＣｕメッキ層６５を形成する。
図８（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層６５をエッチングして配線パターン６６を形成するとともに、配線パターン６６に凹部６７を形成する。
次いで、平坦部における厚さが例えば、１０〜２０μｍになるようにＣｕメッキ層６５を形成する。
図８（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層６５をエッチングして配線パターン６６を形成するとともに、配線パターン６６に凹部６７を形成する。
なお、この時の開口部３６の径は、以降に層間絶縁膜に形成するビアホールのテーパ形状に整合するサイズとする。
また、この凹部６７の深さは、配線パターン６６の厚さと同じかそれより深くなる。
因に、配線パターン６６の厚さは１２μｍ程度である。
また、この凹部６７の深さは、配線パターン６６の厚さと同じかそれより深くなる。
因に、配線パターン６６の厚さは１２μｍ程度である。
図９（ｅ）参照
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
図９（ｆ）参照
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図９（ｇ）参照
次いで、全面にＣｕメッキ層６８を形成する。
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図９（ｇ）参照
次いで、全面にＣｕメッキ層６８を形成する。
図９（ｈ）参照
次いで、レジストパターン４３を設け、このレジストパターン４３をマスクとしてエッチングを施すことによって、配線パターン７０と一体になったフィルドスタックビア６９が形成される。
この時、フィルドスタックビア６９の底部は、配線パターン６６に形成された凹部６７に埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
次いで、レジストパターン４３を設け、このレジストパターン４３をマスクとしてエッチングを施すことによって、配線パターン７０と一体になったフィルドスタックビア６９が形成される。
この時、フィルドスタックビア６９の底部は、配線パターン６６に形成された凹部６７に埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
図１０（ｉ）参照
次いで、レジストパターン４３を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図１０（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
次いで、レジストパターン４３を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図１０（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
図１０（ｋ）参照
以降は、図９（ｇ）及び図１０（ｉ）の工程を行うことによって２層目の配線パターン７２と一体になったフィルドスタックビア７１を形成する。
この、層間絶縁膜の形成工程、レーザ照射によるビアホールの形成工程、Ｃｕメッキ工程、及び、エッチング工程を必要とする層数だけ繰り返すことによって本発明の実施例１の多層ビルドアップ基板が完成する。
なお、図１０（ｋ）は、３層構造として示しており、符号７３，７４は、フィルドスタックビア、及び、フィルドスタックビア７３と一体に形成された配線パターンである。
以降は、図９（ｇ）及び図１０（ｉ）の工程を行うことによって２層目の配線パターン７２と一体になったフィルドスタックビア７１を形成する。
この、層間絶縁膜の形成工程、レーザ照射によるビアホールの形成工程、Ｃｕメッキ工程、及び、エッチング工程を必要とする層数だけ繰り返すことによって本発明の実施例１の多層ビルドアップ基板が完成する。
なお、図１０（ｋ）は、３層構造として示しており、符号７３，７４は、フィルドスタックビア、及び、フィルドスタックビア７３と一体に形成された配線パターンである。
このように、本発明の実施例１においては、ビア充填樹脂に形成される凹部を利用して、最下層のフィルドスタックビアを埋込ビア構造としており、フィルドスタックビアの底面との接合面全面がＣｕ層となるため、接合強度が高まり、ビア破断の発生を防止することができる。
また、凹部の深さは、ビア充填樹脂の充填量により制御できるので、フィルドスタックビアの底部と組み込み合う凹部の深さを深くすることができ、それによって、フィルドスタックビアの底面との接合面積をさらに増大することができる。
次に、図１１及び図１２を参照して、本発明の実施例２の多層ビルドアップ基板の製造工程を説明する。
図１１（ａ）参照
まず、上記の実施例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図１１（ａ）参照
まず、上記の実施例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図１１（ｂ）参照
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、エポキシ樹脂の塗布工程を一回にすることによって、ビア充填樹脂層３３に凹部６４を形成することができる。
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、エポキシ樹脂の塗布工程を一回にすることによって、ビア充填樹脂層３３に凹部６４を形成することができる。
図１１（ｃ）参照
次いで、全面に厚さが、例えば、１０〜２０μｍのＣｕメッキ層７５を形成する。
この時、Ｃｕメッキ層７５は凹部６４に沿って湾曲するので凹部７６が形成される。
図１１（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、レジストパターン７７を設け、このレジストパターン７７をマスクとしてＣｕメッキ層７５をエッチングして配線パターン７８を形成する。
次いで、全面に厚さが、例えば、１０〜２０μｍのＣｕメッキ層７５を形成する。
この時、Ｃｕメッキ層７５は凹部６４に沿って湾曲するので凹部７６が形成される。
図１１（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、レジストパターン７７を設け、このレジストパターン７７をマスクとしてＣｕメッキ層７５をエッチングして配線パターン７８を形成する。
図１２（ｅ）参照
次いで、レジストパターン７７を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
次いで、レジストパターン７７を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
図１２（ｆ）参照
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図１２（ｇ）参照
次いで、全面にＣｕメッキ層６８を形成する。
図１２（ｈ）参照
以降は実施例１における図９（ｈ）乃至図１０（ｋ）の工程を順次行うことによって３層構造のフィルドスタックビアを備えた多層ビルドアップ基板が完成する。
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図１２（ｇ）参照
次いで、全面にＣｕメッキ層６８を形成する。
図１２（ｈ）参照
以降は実施例１における図９（ｈ）乃至図１０（ｋ）の工程を順次行うことによって３層構造のフィルドスタックビアを備えた多層ビルドアップ基板が完成する。
本発明の実施例２においては、コア基板にＣｕメッキ層を形成する際に、ビア充填樹脂層３３に形成された凹部６４を埋め込まないようにしているので、埋込ビア構造を形成するための凹部のエッチング工程が不要になり、製造工程が簡素化される。
次に、図１３乃至図１５を参照して、本発明の実施例３の多層ビルドアップ基板の製造工程を説明する。
図１３（ａ）参照
まず、上記の実施例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図１３（ａ）参照
まず、上記の実施例１と同様に、貫通ビア３１を設けるとともに、貫通ビア３１の内壁面及び主表面にＣｕパターン３２を形成したコア基板３０を用意する。
図１３（ｂ）参照
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、エポキシ樹脂の塗布工程を一回にすることによって、ビア充填樹脂層３３に凹部６４を形成することができる。
次いで、貫通ビア３１に例えば、エポキシ樹脂を埋め込んでビア充填樹脂層３３を形成する。
この時、エポキシ樹脂の塗布工程を一回にすることによって、ビア充填樹脂層３３に凹部６４を形成することができる。
図１３（ｃ）参照
次いで、平坦部における厚さが例えば、１０〜２０μｍになるようにＣｕメッキ層６５を形成する。
図１３（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層６５をエッチングして配線パターン６６を形成するとともに、配線パターン６６に凹部６７を形成する。
次いで、平坦部における厚さが例えば、１０〜２０μｍになるようにＣｕメッキ層６５を形成する。
図１３（ｄ）参照
次いで、貫通ビア３１の位置に対応するとともに、中央部に開口部３６を有するレジストパターン３５を設け、このレジストパターン３５をマスクとしてＣｕメッキ層６５をエッチングして配線パターン６６を形成するとともに、配線パターン６６に凹部６７を形成する。
なお、この時の開口部３６の径は、以降に層間絶縁膜に形成するビアホールのテーパ形状に整合するサイズとする。
また、この凹部６７の深さは、配線パターン６６の厚さと同じかそれより深くなる。
因に、配線パターン６６の厚さは１２μｍ程度である。
また、この凹部６７の深さは、配線パターン６６の厚さと同じかそれより深くなる。
因に、配線パターン６６の厚さは１２μｍ程度である。
図１４（ｅ）参照
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
次いで、レジストパターン３５を除去したのち、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜３９とする。
なお、この工程はコア基板３０の表裏に行うものであるが、図示及び説明を簡単にするために、一方の面についてのみ説明する。
図１４（ｆ）参照
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図１４（ｇ）参照
次いで、全面にＣｕメッキ層６８を形成する。
次いで、レーザ光４０を照射することによって、層間絶縁膜３９にビアホール４１を形成する。
図１４（ｇ）参照
次いで、全面にＣｕメッキ層６８を形成する。
図１４（ｈ）参照
次いで、参考例２と同様に、中央に開口部８０を有するレジストパターン７９を設け、このレジストパターン７９をマスクとしてエッチングを施すことによって、配線パターン８２と一体になったフィルドスタックビア８１が形成される。
次いで、参考例２と同様に、中央に開口部８０を有するレジストパターン７９を設け、このレジストパターン７９をマスクとしてエッチングを施すことによって、配線パターン８２と一体になったフィルドスタックビア８１が形成される。
この時、フィルドスタックビア８１の底部は、凹部６７の厚さ分だけ埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
また、同時に、フィルドスタックビア８１と一体に形成された配線パターン８２の表面にも凹部８３が形成される。
この凹部８３の深さは、配線パターン８２の厚さと同じかそれより深くなる。
また、同時に、フィルドスタックビア８１と一体に形成された配線パターン８２の表面にも凹部８３が形成される。
この凹部８３の深さは、配線パターン８２の厚さと同じかそれより深くなる。
図１５（ｉ）参照
次いで、レジストパターン７９を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図１５（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
次いで、レジストパターン７９を除去したのち、再び、例えば、厚さが３０〜４０μｍのドライフィルムを貼り付けて層間絶縁膜４６とする。
図１５（ｊ）参照
次いで、レーザ光４７を照射することによって、層間絶縁膜４６にビアホール４８を形成する。
図１５（ｋ）参照
以降は、図６（ｇ）及び図７（ｉ）の工程を行うことによって２層目の配線パターン８５と一体になったフィルドスタックビア８４を形成する。
この時、フィルドスタックビア８４の底部は、配線パターン８２に形成された凹部８３が埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
また、同時に、フィルドスタックビア８４と一体に形成された配線パターン８５の表面にも凹部が形成される。
以降は、図６（ｇ）及び図７（ｉ）の工程を行うことによって２層目の配線パターン８５と一体になったフィルドスタックビア８４を形成する。
この時、フィルドスタックビア８４の底部は、配線パターン８２に形成された凹部８３が埋め込まれた埋込ビア構造になるため、接合面積が増大して強度が高まる。
また、同時に、フィルドスタックビア８４と一体に形成された配線パターン８５の表面にも凹部が形成される。
この、層間絶縁膜の形成工程、レーザ照射によるビアホールの形成工程、Ｃｕメッキ工程、及び、エッチング工程を必要とする層数だけ繰り返すことによって本発明の実施例２の多層ビルドアップ基板が完成する。
なお、図１５（ｋ）は、３層構造として示しており、符号８６，８７は、フィルドスタックビア、及び、フィルドスタックビア８６と一体に形成された配線パターンである。
なお、図１５（ｋ）は、３層構造として示しており、符号８６，８７は、フィルドスタックビア、及び、フィルドスタックビア８６と一体に形成された配線パターンである。
このように、本発明の実施例３においては、実施例２と同様に全てのフィルドスタックビアを埋込ビア構造にしているのでビア破断耐性が大きくなる。
また、実施例１と同様に、ビア充填樹脂に形成される凹部を利用して、最下層のフィルドスタックビアを埋込ビア構造としており、フィルドスタックビアの底面との接合面全面がＣｕ層となるため、接合強度が高まり、ビア破断の発生を防止することができる。
また、実施例１と同様に、ビア充填樹脂に形成される凹部を利用して、最下層のフィルドスタックビアを埋込ビア構造としており、フィルドスタックビアの底面との接合面全面がＣｕ層となるため、接合強度が高まり、ビア破断の発生を防止することができる。
次に、図１６を参照して、本発明の実施例４のフリップチップパッケージを説明する。
図１６参照
図１６（ａ）は、本発明の実施例４のフリップチップパッケージの概略的断面図であり、また、図１６（ｂ）は要部拡大図であり、上記の実施例１の多層ビルドアップ基板に半導体素子を搭載したものである。
半導体素子１１０は、半導体素子１１０の表面電極（図示は省略）上に形成された半田バンプ１１１を介して、多層ビルドアップ基板２９の最上層に形成されたＣｕ配線層、即ち、パッドに接続されている。
図１６参照
図１６（ａ）は、本発明の実施例４のフリップチップパッケージの概略的断面図であり、また、図１６（ｂ）は要部拡大図であり、上記の実施例１の多層ビルドアップ基板に半導体素子を搭載したものである。
半導体素子１１０は、半導体素子１１０の表面電極（図示は省略）上に形成された半田バンプ１１１を介して、多層ビルドアップ基板２９の最上層に形成されたＣｕ配線層、即ち、パッドに接続されている。
なお、半導体素子１１０の電極形成面にはポリイミド樹脂コート層１１２が設けられており、また、多層ビルドアップ基板２９と半導体素子１１０との間隙にはアンダーフィル樹脂１１３が充填される。
また、多層ビルドアップ基板２９の裏面には、フリップチップパッケージをマザーボードに実装する際の接続端子となる半田ボール１１４が設けられており、また、半田バンプ１１１と接続する側にはソルダーレジスト１１５が設けられている。
このように、本発明の実施例４においては、実施例１に示した最下層のフィルドスタックビアをビア充填樹脂に設けた凹部を利用して埋め込んだ埋込ビア構造にした多層ビルドアップ基板を用いているので、この多層ビルドアップ基板に半導体素子を搭載してフリップチップパッケージを構成した場合、熱膨張係数の差に起因する応力が加えられても、ビア破断耐性がより高まっているので、ビア破断が発生することがない。
なお、上記の実施例２の多層ビルドアップ基板を用いても同様の構造が得られる。
なお、上記の実施例２の多層ビルドアップ基板を用いても同様の構造が得られる。
次に、図１７を参照して、本発明の実施例５のフリップチップパッケージを説明するが、基本的構成は実施例４と同様であるので、ここでは、フィルドスタックビア構造を示す要部拡大図のみを示す。
図１７参照
図１７は、本発明の実施例５のフリップチップパッケージの要部拡大図であり、上記の実施例３の多層ビルドアップ基板に半導体素子を搭載したものである。
図１７参照
図１７は、本発明の実施例５のフリップチップパッケージの要部拡大図であり、上記の実施例３の多層ビルドアップ基板に半導体素子を搭載したものである。
このように、本発明の実施例５においては、実施例３に示した最下層のフィルドスタックビアをビア充填樹脂に設けた凹部を利用して埋め込んだ埋込ビア構造にするとともに、その上のフィルドスタックビアも埋込ビア構造にした多層ビルドアップ基板を用いているので、この多層ビルドアップ基板に半導体素子を搭載してフリップチップパッケージを構成した場合、熱膨張係数の差に起因する応力が加えられても、ビア破断耐性がより高まっているので、ビア破断が発生することがない。
次に、図１８を参照して、本発明の実施例６の多層ビルドアップ基板を説明する。
図１８参照
図１８（ａ）は、本発明の実施例６の多層ビルドアップ基板の概念的平面図であり、図１８（ｂ）は、平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った要部断面図であるが、ここでは説明の便宜上、参考例１のフィルドスタックビアを図示して説明する。
図に示すように、この実施例６の多層ビルドアップ基板は、応力のかかる周辺部のフィルドスタックビアを埋込ビア構造１１６とし、内部のフィルドスタックビアを従来の平坦なフィルドスタックビア構造１１７にしたものである。
図１８参照
図１８（ａ）は、本発明の実施例６の多層ビルドアップ基板の概念的平面図であり、図１８（ｂ）は、平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った要部断面図であるが、ここでは説明の便宜上、参考例１のフィルドスタックビアを図示して説明する。
図に示すように、この実施例６の多層ビルドアップ基板は、応力のかかる周辺部のフィルドスタックビアを埋込ビア構造１１６とし、内部のフィルドスタックビアを従来の平坦なフィルドスタックビア構造１１７にしたものである。
ここでは、図に示すように、外側の３列のフィルドスタックビアを埋込ビア構造１１６にしている。
なお、２０００ピンクラスの多層ビルドアップ基板の場合には、外側の３列乃至５列を埋込ビア構造１１６とすることが望ましい。
このようなビア構造の選択的配置は、上記の実施例１乃至実施例３に対して適用されるものである。
なお、２０００ピンクラスの多層ビルドアップ基板の場合には、外側の３列乃至５列を埋込ビア構造１１６とすることが望ましい。
このようなビア構造の選択的配置は、上記の実施例１乃至実施例３に対して適用されるものである。
以上、本発明の実施の形態及び各実施例を説明したが、本発明は実施の形態及び各実施例に示した数値、材料、或いは、工程に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施例においては、積層数を片側３層の計６層の多層ビルドアップ基板としているが、積層数を片側を４層以上とし、計８層以上の多層ビルドアップ基板にしても良い。
例えば、上記の各実施例においては、積層数を片側３層の計６層の多層ビルドアップ基板としているが、積層数を片側を４層以上とし、計８層以上の多層ビルドアップ基板にしても良い。
１０ 配線基板
１１ コア基板
１２ Ｃｕメッキ層
１３ 樹脂
１４ 配線パターン
１５，１５１，１５２，１５３ フィルドスタックビア
１６ 層間絶縁膜
１７ ソルダーレジスト
２１ 半導体チップ
２２ 半田バンプ
２３ アンダーフィル樹脂
２４ ポリイミド樹脂コート層
２９ 多層ビルドアップ基板
３０ コア基板
３１ 貫通ビア
３２ Ｃｕパターン
３３ ビア充填樹脂層
３４ Ｃｕメッキ層
３５ レジストパターン
３６ 開口部
３７ 配線パターン
３８ 凹部
３９，４６，５１ 層間絶縁膜
４０，４７ レーザ光
４１，４８ ビアホール
４２ Ｃｕメッキ層
４３ レジストパターン
４４，４９，５２ フィルドスタックビア
４５，５０，５３ 配線パターン
５４ レジストパターン
５５ 開口部
５６，５９，６２ フィルドスタックビア
５７，６０，６３ 配線パターン
５８，６１ 凹部
６４ 凹部
６５ Ｃｕメッキ層
６６ 配線パターン
６７ 凹部
６８ Ｃｕメッキ層
６９，７１，７３ フィルドスタックビア
７０，７２，７４ 配線パターン
７５ Ｃｕメッキ層
７６ 凹部
７７ レジストパターン
７８ 配線パターン
７９ レジストパターン
８０ 開口部
８１，８４，８６ フィルドスタックビア
８２，８５，８７ 配線パターン
８３ 凹部
１１０ 半導体素子
１１１ 半田バンプ
１１２ ポリイミド樹脂コート層
１１３ アンダーフィル樹脂
１１４ 半田ボール
１１５ ソルダーレジスト
１１６ 埋込ビア構造
１１７ 平坦なフィルドスタックビア構造
２０１ 半導体素子
２０２ バンプ
２０３ アンダーフィル樹脂
２０４ ポリイミド樹脂コート層
２１０ 多層ビルドアップ基板
２１１ コア基板
２１２ 貫通スルーホール
２１３ ビルドアップ樹脂
２１４ フィルドビア
２１５ ソルダーレジスト
２１６ 半田ボール
２１７ スパイラルビア
２１８ フィルドスタックビア
２１９ ビア破断部
１１ コア基板
１２ Ｃｕメッキ層
１３ 樹脂
１４ 配線パターン
１５，１５１，１５２，１５３ フィルドスタックビア
１６ 層間絶縁膜
１７ ソルダーレジスト
２１ 半導体チップ
２２ 半田バンプ
２３ アンダーフィル樹脂
２４ ポリイミド樹脂コート層
２９ 多層ビルドアップ基板
３０ コア基板
３１ 貫通ビア
３２ Ｃｕパターン
３３ ビア充填樹脂層
３４ Ｃｕメッキ層
３５ レジストパターン
３６ 開口部
３７ 配線パターン
３８ 凹部
３９，４６，５１ 層間絶縁膜
４０，４７ レーザ光
４１，４８ ビアホール
４２ Ｃｕメッキ層
４３ レジストパターン
４４，４９，５２ フィルドスタックビア
４５，５０，５３ 配線パターン
５４ レジストパターン
５５ 開口部
５６，５９，６２ フィルドスタックビア
５７，６０，６３ 配線パターン
５８，６１ 凹部
６４ 凹部
６５ Ｃｕメッキ層
６６ 配線パターン
６７ 凹部
６８ Ｃｕメッキ層
６９，７１，７３ フィルドスタックビア
７０，７２，７４ 配線パターン
７５ Ｃｕメッキ層
７６ 凹部
７７ レジストパターン
７８ 配線パターン
７９ レジストパターン
８０ 開口部
８１，８４，８６ フィルドスタックビア
８２，８５，８７ 配線パターン
８３ 凹部
１１０ 半導体素子
１１１ 半田バンプ
１１２ ポリイミド樹脂コート層
１１３ アンダーフィル樹脂
１１４ 半田ボール
１１５ ソルダーレジスト
１１６ 埋込ビア構造
１１７ 平坦なフィルドスタックビア構造
２０１ 半導体素子
２０２ バンプ
２０３ アンダーフィル樹脂
２０４ ポリイミド樹脂コート層
２１０ 多層ビルドアップ基板
２１１ コア基板
２１２ 貫通スルーホール
２１３ ビルドアップ樹脂
２１４ フィルドビア
２１５ ソルダーレジスト
２１６ 半田ボール
２１７ スパイラルビア
２１８ フィルドスタックビア
２１９ ビア破断部
Claims (3)
- 基板と、
前記基板に形成されたスルーホールと
前記スルーホールの近傍の前記基板の表面と前記スルーホールの側壁を覆う第１の導体層と、
前記スルーホール内に、該スルーホールの中心位置において前記第１の導体層の平坦部の表面より低い位置まで充填されて第１の凹部を形成する樹脂と、
前記第１の導体層と前記第１の凹部を覆うとともに、前記第１の凹部に対応する部分に形成された第２の凹部を有する第２の導体層と、
前記第２の導体層上に形成される第１の絶縁層と、
前記第１の絶縁層に形成され、前記第２の凹部を露出させる第１の開口部と、
前記第１の開口部内に配置され、少なくとも一部が前記第２の凹部内に埋め込まれる第１のフィルドビアと、
前記第１の絶縁膜及び前記第１のフィルドビア上に形成される第２の絶縁層と、
前記第２の絶縁層に形成され、前記第１のフィルドビアを露出させる第２の開口部と、
前記第２の開口部内に配置され、前記第１のフィルドビアに接続される第２のフィルドビアと、
を備えることを特徴とする配線基板。 - 請求項１に記載の配線基板において、
前記第１のフィルドビアの表面に形成され、前記第２のフィルドビアの少なくとも一部が埋め込まれる第３の凹部をさらに備えることを特徴とする配線基板。 - 請求項１または請求項２に記載の配線基板に半導体素子を実装してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007272A JP5125531B2 (ja) | 2008-01-16 | 2008-01-16 | 配線基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007272A JP5125531B2 (ja) | 2008-01-16 | 2008-01-16 | 配線基板及び半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012084282A Division JP5454605B2 (ja) | 2012-04-02 | 2012-04-02 | 配線基板及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009170669A JP2009170669A (ja) | 2009-07-30 |
| JP5125531B2 true JP5125531B2 (ja) | 2013-01-23 |
Family
ID=40971520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008007272A Expired - Fee Related JP5125531B2 (ja) | 2008-01-16 | 2008-01-16 | 配線基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5125531B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110036149A (ko) * | 2009-10-01 | 2011-04-07 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
| US10131534B2 (en) * | 2011-10-20 | 2018-11-20 | Snaptrack, Inc. | Stacked vias for vertical integration |
| CN108231747A (zh) * | 2016-12-21 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| JP7477154B2 (ja) | 2020-06-01 | 2024-05-01 | 株式会社エレメント電子 | 回路装置 |
| CN116235639A (zh) | 2020-09-28 | 2023-06-06 | 京瓷株式会社 | 布线基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006101134A1 (ja) * | 2005-03-24 | 2006-09-28 | Ibiden Co., Ltd. | 多層プリント配線板 |
-
2008
- 2008-01-16 JP JP2008007272A patent/JP5125531B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009170669A (ja) | 2009-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257386B2 (en) | Wiring substrate and semiconductor device | |
| JP6298722B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US8907489B2 (en) | Wiring substrate, method of manufacturing the same, and semiconductor device | |
| US9220167B2 (en) | Wiring substrate, semiconductor device, and method of manufacturing wiring substrate | |
| US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
| JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
| US9054082B2 (en) | Semiconductor package, semiconductor device, and method for manufacturing semiconductor package | |
| US9538664B2 (en) | Wiring substrate | |
| JP6615701B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
| US20150181703A1 (en) | Wiring Substrate and Semiconductor Device | |
| US9578755B2 (en) | Printed wiring board having buildup layers and multilayer core substrate with double-sided board | |
| US10892216B2 (en) | Wiring substrate and semiconductor device | |
| US20140097009A1 (en) | Wiring substrate | |
| KR101022912B1 (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| US9711476B2 (en) | Wiring board and electronic component device | |
| US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| JP5125531B2 (ja) | 配線基板及び半導体装置 | |
| KR101355732B1 (ko) | 배선기판 제조방법 | |
| US20160353576A1 (en) | Electronic component built-in substrate and electronic device | |
| JP5454605B2 (ja) | 配線基板及び半導体装置 | |
| CN110784994B (zh) | 印刷电路板结构及其制造方法 | |
| US20120068358A1 (en) | Semiconductor package and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5125531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |