JP7457922B2 - 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法 - Google Patents

貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法 Download PDF

Info

Publication number
JP7457922B2
JP7457922B2 JP2021514185A JP2021514185A JP7457922B2 JP 7457922 B2 JP7457922 B2 JP 7457922B2 JP 2021514185 A JP2021514185 A JP 2021514185A JP 2021514185 A JP2021514185 A JP 2021514185A JP 7457922 B2 JP7457922 B2 JP 7457922B2
Authority
JP
Japan
Prior art keywords
hole
electrode
electrode substrate
substrate according
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021514185A
Other languages
English (en)
Other versions
JPWO2020213624A1 (ja
Inventor
寛 工藤
美雪 鈴木
尚平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JPWO2020213624A1 publication Critical patent/JPWO2020213624A1/ja
Application granted granted Critical
Publication of JP7457922B2 publication Critical patent/JP7457922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、貫通電極基板に関する。
近年、集積回路を形成した半導体回路基板を積層した三次元実装技術が用いられている。このような実装技術においては、貫通電極が形成された基板が用いられる。このような基板は、インターポーザともいう。貫通電極は、基板に形成された貫通孔に導電体を配置することによって形成される。実装される回路の高集積化に伴って、貫通電極基板においても高集積化が求められている。例えば、貫通孔が設けられた部分と重畳して配線部を配置することによって、配線部と貫通電極とを効率的に接続する技術が開発されている。
貫通電極には、貫通孔の内部を充填しない導電体で形成されるコンフォーマル型の電極（コンフォーマルビア）と、貫通孔の内部を充填する充填型の電極（フィルドビア）とが含まれる。コンフォーマル型の場合には、貫通電極の内部を充填する電極が存在しないため、製造コストを低減したり、貫通電極起因の応力を低減させたりすることができる。一方、貫通孔が設けられた部分と重畳して配線部を配置することができないため、高集積化には設計の困難性を伴う。特許文献１には、コンフォーマル型の貫通電極においても、貫通孔の基板表面側を塞ぐように導電体を配置する技術が開示されている。これによって、基板の少なくとも一方の面側において配線部を効率的に配置して高集積化を容易にする技術が開示されている。
国際公開第２０１７／２０９２９６号 特開２００８－２２７４３３号公報 国際公開第２０１１／１２７０４１号
特許文献１によれば、貫通電極基板の高集積化が実現されるが、配線部と貫通電極とを接続する部分において、貫通電極に対してより高い強度が要求される場合もある。
本開示の一実施形態における目的は、貫通電極基板における貫通電極の強度を高めることにある。
本開示の一実施形態によると、第１面および第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板と、前記貫通孔の内部に配置されている貫通電極と、を備え、前記貫通電極は、前記第１面側において当該貫通孔を塞ぐ第１部分と、前記貫通孔の内側面に沿って配置されている第２部分と、を含み、前記第１部分において前記第１面に垂直な方向に沿って最も薄い部分は、厚さＡを有し、前記第２部分において最も薄い部分は、厚さＢを有し、前記貫通孔の前記第１面における径は、長さＣを有し、Ａ＜Ｃ＜Ａ＋Ｂ×２の関係が満たされている、貫通電極基板が提供される。
前記第１部分は、前記第１部分の厚さが前記貫通孔の中心軸から離れるほど厚くなる部分を含んでもよい。
本開示の一実施形態によると、第１面および第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板と、
前記貫通孔の内部に配置されている貫通電極と、を備え、
前記貫通電極は、前記第１面側において当該貫通孔を塞ぐ第１部分と、前記貫通孔の内側面に沿って配置されている第２部分と、を含み、
前記第１部分は、前記第１面に垂直な方向に沿った前記第１部分の厚さが前記貫通孔の中心軸から離れるほど厚くなる部分を含む、貫通電極基板が提供される。
前記貫通孔の中心軸を含む断面で見た場合に、前記貫通孔の内部側に位置する前記第１部分の表面は、前記第１部分の最も薄い部分において最大の曲率を有してもよい。
前記第１部分において最も薄い部分は、前記貫通孔の中心軸に対応する位置にあってもよい。
前記貫通孔は、前記貫通孔の径が極小値となる極小部を有し、前記極小部は、前記第１面と前記第２面との間に位置し、前記極小部において、前記貫通電極は前記貫通孔を塞いでいなくてもよい。
前記基板の前記第１面側に配置され、前記貫通電極と接触する配線層をさらに備え、前記第１面に垂直な方向に沿って見た場合に、前記配線層と前記貫通電極とが接触している接触領域は、前記貫通孔と重畳していてもよい。
前記第１面に垂直な方向に沿って見た場合に、前記接触領域は、前記第１面における前記貫通孔の外縁に囲まれていてもよい。
前記第１面に垂直な方向に沿って見た場合に、前記接触領域は、前記第１面における前記貫通孔の外縁と重畳していてもよい。
前記接触領域は、複数の領域を含んでいてもよい。
前記第１面側における前記第１部分の表面は、前記貫通孔の内部に位置してもよい。
前記貫通孔の内部において、前記貫通電極の金属層以外の部分に位置する充填体をさらに含んでもよい。
前記充填体は、導電性を有する材料を含んでもよい。
前記基板の前記第２面側に配置され、前記充填体と接触する第２配線層をさらに備え、前記第２面に垂直な方向に沿って見た場合に、前記第２配線層と前記充填体とが接触している接触領域は、前記貫通孔の前記第２面における外縁に囲まれていてもよい。
前記充填体は、絶縁性を有する材料を含んでもよい。
前記貫通孔の中心軸を含む断面で見た場合に、前記貫通孔の内部側に位置する前記第１部分の表面は、前記第１部分の最も薄い部分において曲率半径ｒａを有し、前記貫通孔の前記第１面における半径は、長さｒｂを有し、ｒａ／ｒｂ≧０．２の関係が満たされていてもよい。
本開示の一実施形態によると、上記記載の貫通電極基板と、前記貫通電極基板の前記貫通電極と電気的に接続された電子デバイスと、を有する電子ユニットが提供される。
前記電子デバイスは、前記貫通電極と電気的に接続された電極を含み、前記電子デバイスの前記電極は、前記貫通電極基板の前記第１面に垂直な方向に沿って見た場合に前記貫通電極と重畳していてもよい。
本開示の一実施形態によると、第１面から第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板に対し、前記貫通孔の内面に沿ったシード層を形成し、第１電解めっき条件により、前記シード層上に前記貫通孔が塞がれない厚さまで電解めっき層を形成し、前記第１面側が前記第２面側よりも形成速度が速くなる第２電解めっき条件により、前記電解めっき層をさらに形成して前記貫通孔の前記第１面側を塞ぐことを含む、貫通電極基板の製造方法が提供される。
前記第２面側から前記貫通孔の内部に流体を流入させ、前記流体を固化することによって、前記貫通孔の内部において前記電解めっき層以外の部分に充填される充填体を形成してもよい。
本開示の一実施形態によると、上記記載の電子ユニットの製造方法が提供される。電子ユニットの製造方法は、前記貫通電極基板に向かう圧力を前記電子デバイスに加えた状態で前記電子デバイスを加熱することによって、前記貫通電極と前記電極とを電気的に接続する工程を備えていてもよい。
本開示の一実施形態によると、貫通電極基板における貫通電極の強度を高めることができる。
本開示の第１実施形態における電子ユニットの断面構造を説明する図である。 本開示の第１実施形態における貫通電極基板の断面構造を説明する図である。 本開示の第１実施形態における貫通電極の第１面側の構造（閉塞部）を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 貫通電極の断面の電子顕微鏡写真である。 本開示の第２実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第２実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第２実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第３実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第３実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第３実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第４実施形態における貫通電極の断面構造を説明する図である。 本開示の第４実施形態における貫通電極の第１面側の構造（閉塞部）を説明する図である。 本開示の第５実施形態における貫通電極の断面構造を説明する図である。 本開示の第６実施形態における貫通電極の断面構造を説明する図である。 本開示の第６実施形態における配線基板の断面構造を説明する図である。 本開示の第７実施形態における貫通電極の断面構造を説明する図である。 本開示の第８実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第８実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第８実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第８実施形態における貫通電極基板の製造方法を説明する図である。 本開示の第１実施形態における電子ユニットを含む電子機器を説明する図である。 第１電解めっき工程の一例を説明する図である。 第２電解めっき工程の一例を説明する図である。 第２電解めっき工程の一例を説明する図である。 第２電解めっき工程の一例を説明する図である。 第２金属層の断面構造の一例を説明する図である。 貫通電極の閉塞部の断面構造の一例を説明する図である。 電子ユニットの製造方法の一例を説明する図である。 電子ユニットの製造方法の一例を説明する図である。 電子ユニットの製造方法の一例を説明する図である。 貫通電極基板の閉塞部と電子デバイスの電極とを接続するための構造の一例を説明する図である。 貫通電極基板の閉塞部と電子デバイスの電極とを接続するための構造の一例を説明する図である。 貫通電極基板の閉塞部と電子デバイスの電極とを接続するための構造の一例を説明する図である。 貫通電極基板の閉塞部と電子デバイスの電極とを接続するための構造の一例を説明する図である。 貫通電極基板の閉塞部に接続される配線層の断面構造の一例を説明する図である。 図４０Ａの配線層を示す平面図である。 貫通電極基板の閉塞部に接続される配線層の断面構造の一例を説明する図である。 図４１Ａの配線層を示す平面図である。 貫通電極基板の閉塞部に接続される配線層の断面構造の一例を説明する図である。 図４２Ａの配線層を示す平面図である。 貫通電極基板の閉塞部に接続される配線層の断面構造の一例を説明する図である。 図４３Ａの配線層を示す平面図である。 貫通電極基板のサンプルの一例を示す平面図である。 図４４Ａの貫通電極基板を線Ｅ１－Ｅ１に沿って切断した場合の断面図である。 貫通電極基板のサンプルの他の例を示す平面図である。 図４５Ａの貫通電極基板を線Ｅ２－Ｅ２に沿って切断した場合の断面図である。
以下、本開示の一実施形態に係る貫通電極基板を含む電子ユニットについて、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂ等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。また、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「円」や「垂直」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈する。
＜第１実施形態＞
［１．半導体基板の構成］
図１は、本開示の第１実施形態における電子ユニットの断面構造を説明する図である。電子ユニット１０００は、配線基板８０、プリント配線板９１および電子デバイス９２、９３を含む。配線基板８０は、貫通電極基板１０および配線構造部５０を含む。電子デバイス９２、９３とプリント配線板９１とは、配線基板８０を介して接続されている。配線基板８０は、インターポーザの一例である。配線基板８０は、貫通電極基板１０および配線積層体７０を含む。貫通電極基板１０には、基板を貫通する貫通電極１００が配置されている。詳細の構成については後述する。配線積層体７０は、積層された銅配線が形成されている。配線基板８０の第１面８１０に配置された電極８１１と、配線基板８０の第２面８２０側に露出する貫通電極１００とは、配線積層体７０に配置された配線によって互いに接続されている。
プリント配線板９１は、この例では、ガラスエポキシ等の樹脂を含む基板である。プリント配線板９１は、銅張積層板を用いて銅配線が形成された基板である。この例では、プリント配線板９１の第１面９１０に配置された電極９１１と、プリント配線板９１の第２面９２０に配置された電極９２１とが、内部の銅配線によって互いに接続されている。電極９１１と貫通電極１００とがバンプ８９１によって接続されることによって、プリント配線板９１と配線基板８０とが電気的に接続されている。
電子デバイス９２、９３は、シリコン等の半導体によって形成された素子等を含む。例えば、電子デバイス９２、９３は、ＣＰＵ、メモリ、ＦＰＧＡ、センサ等である。なお、電子デバイスが、複数の半導体基板の積層体として構成されていてもよい。例えば、メモリであれば、メモリコントローラと、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）のようなメモリの積層体とを組み合わせた構造を有していてもよい。
この例では、電子デバイス９２の電極９２２と配線基板８０の電極８１１とがバンプ８９２を介して接続されることによって、電子デバイス９２と配線基板８０とが電気的に接続されている。電子デバイス９３の電極９２３と配線基板８０の電極８１１とがバンプ８９３を介して接続されることによって、電子デバイス９３と配線基板８０とが電気的に接続されている。また、電子デバイス９２と電子デバイス９３とは、配線基板８０を介して電気的に接続されている。
［２．貫通電極基板の構成］
続いて、貫通電極基板１０およびこれに配置された貫通電極１００について説明する。
図２は、本開示の第１実施形態における貫通電極基板の断面構造を説明する図である。図２は、図１における領域Ａ１を拡大した図である。貫通電極基板１０は、ガラス基板１１および貫通電極１００を含む。ガラス基板１１は、第１面１１０および第２面１２０を有する。ガラス基板１１の第１面１１０側には、貫通電極１００に接続された配線積層体７０が配置されている。配線積層体７０は、層間絶縁層７１０および配線層７２０を含む。層間絶縁層７１０はポリイミド、アクリル等の有機材料で形成されてもよく、酸化シリコン等の無機材料で形成されてもよい。配線層７２０は、セミアディティブ法、デュアルダマシン法などによって形成されている。
ガラス基板１１には、第１面１１０と第２面１２０とを貫通する貫通孔１５が配置されている。貫通孔１５の径は、極小部１５ｍにおいて極小値ｄｃｍとなる。この例では、極小部１５ｍは第１面１１０と第２面１２０との間に位置する。この例では、第１面１１０に垂直な方向に沿って貫通孔１５を見た場合の貫通孔１５の輪郭が円である。貫通孔１５の径は、この円の直径に対応する。なお、貫通孔１５の輪郭は、円以外の形状であってもよい。この場合、貫通孔１５の径は、複数の貫通孔１５が並ぶ方向における貫通孔１５の寸法である。
貫通電極１００は、貫通孔１５を介して、第１面１１０の側と第２面１２０の側とを導通するように貫通孔１５の内部に配置されている。貫通電極１００は、パッド部１０２、貫通部１０３および閉塞部１０５を含む。閉塞部１０５は、第１面１１０側において貫通孔１５を塞ぐ導電体である。閉塞部１０５のことを第１部分とも称する。貫通孔１５の内部側に位置する閉塞部１０５の表面（図３におけるＢｓ）は、極小部１５ｍよりも第１面１１０側に位置する。すなわち、極小部１５ｍは、閉塞部１０５によって塞がれていない。
貫通部１０３は、貫通孔１５の内側面に沿って配置されている導電体である。貫通部１０３は、閉塞部１０５から連続して貫通孔１５の第２面１２０側まで延在している。貫通部１０３のことを第２部分とも称する。貫通部１０３は、貫通孔１５の内部のうち閉塞部１０５以外の領域（極小部１５ｍを含む）を塞がないように配置されている。このため、貫通孔１５の内部において貫通電極１００に囲まれた空間１８は、開口１８０を介してガラス基板１１の第２面１２０側の空間と接続している。なお、後述する他の実施形態において説明するように、空間１８の内部に他の導電体または絶縁体が充填されていてもよい。
パッド部１０２は、貫通部１０３から連続してガラス基板１１の第２面１２０上に延在している。パッド部１０２には、バンプ８９１が配置される。
［３．閉塞部の構造］
続いて、閉塞部１０５の詳細の構造について図３を用いて説明する。
図３は、本開示の第１実施形態における貫通電極の第１面側の構造（閉塞部）を説明する図である。図３は図２における閉塞部１０５近傍を拡大して示した図である。最初に、図３を用いて、各部を定義する。Ｔｓは、第１面１１０側における閉塞部１０５の表面である。表面Ｔｓは、この例では、ガラス基板１１の第１面１１０とほぼ同一表面に位置する。図２における配線層７２０は、表面Ｔｓと接触する。この例では、この接触領域は、第１面１１０に垂直な方向に沿って見た場合に、図２に示すように、貫通孔１５の第１面１１０における外縁に囲まれている。図示はしないが、接触領域は、貫通孔１５と重畳しつつも貫通孔１５の外縁に囲まれていなくてもよい。この接触領域は、層間絶縁層７１０に形成される閉塞部１０５への開口によって規定される。なお、表面Ｔｓは、ガラス基板１１の第１面１１０よりも貫通孔１５の内部側に位置してもよいし、貫通孔１５の外部側に位置してもよい。
Ｂｓは、第２面１２０側（貫通孔１５の内部側）における閉塞部１０５の表面である。Ｖｓは、閉塞部１０５が形成される前（図７の製造段階）における導電体の位置を仮想的に示している。中心軸ａｃは、貫通孔１５を第１面１１０に垂直に見た場合の円の中心に対応する。ｄｃは、第１面１１０における貫通孔１５の直径に対応する。ｄｃ１、ｄｃ２は、中心軸ａｃから位置Ｐ１、Ｐ２までの距離を示し、ｄｃ１＜ｄｃ２の関係となるように定義した。
ｄａは、第１面１１０に垂直な方向に沿った閉塞部１０５の厚さ（以下、単に「閉塞部１０５の厚さ」という）のうち、最も薄い部分の厚さである。この例では、閉塞部１０５の厚さが最も薄い部分は、中心軸ａｃに対応する位置にある。そのため、ｄａは、中心軸ａｃにおける閉塞部１０５の厚さともいえる。ｄａ１は、第１面１１０の面内方向において中心軸ａｃからｄｃ１の距離だけ離れた位置における閉塞部１０５の厚さである。ｄａ２は、第１面１１０の面内方向において中心軸ａｃからｄｃ２の距離だけ離れた位置における閉塞部１０５の厚さである。ｄｂは、貫通孔１５の内部において貫通電極１００が最も薄い部分の厚さに対応する。すなわち、ｄｂは、貫通部１０３において最も薄い部分の厚さに対応する。
第１面１１０に垂直な方向における、貫通部１０３の最も薄い部分の位置は、限定されない。例えば、貫通部１０３の最も薄い部分は、極小部１５ｍに位置していてもよく、極小部１５ｍよりも第１面１１０側に位置していてもよく、極小部１５ｍよりも第２面１２０側に位置していてもよい。
閉塞部１０５の構造は、以下の関係性Ｒ１～Ｒ３を有するように決められている。
Ｒ１：ｄａ＜ｄｃ＜ｄａ＋ｄｂ×２
Ｒ２：閉塞部１０５は、閉塞部１０５の厚さが中心軸ａｃから離れるほど徐々に厚くなる部分を含むこと
（この例ではｄａ＜ｄａ１＜ｄａ２であり、厚さの変化が連続的である）
Ｒ３：中心軸ａｃを含む断面で見た場合に、表面Ｂｓのうち閉塞部１０５が最も薄い部分は他の部分よりも大きい曲率を有すること
図３の例ではｄａ＜ｄａ１＜ｄａ２であるので、関係性Ｒ２に規定する厚さの変化が連続的に生じている。関係性Ｒ３は、「中心軸ａｃを含む断面で見た場合に、表面Ｂｓは、閉塞部１０５の最も薄い部分において最大の曲率を有すること」に言い換えることができる。
ここで、貫通電極１００をコンフォーマル型の電極とすること、すなわち、貫通孔１５の内部に空間１８が配置されるように貫通電極１００を形成することによって、製造コストを低減したり、応力を低減したりすることができる。さらに、貫通電極１００が閉塞部１０５を有することで、貫通孔１５と重畳した位置において、貫通電極１００の表面Ｔｓと配線層７２０と電気的に接続することができる。
閉塞部１０５の構造は、図３に示す例では、関係性Ｒ１～Ｒ３の全ての条件を満たしているが、いずれか１つの条件のみを満たす構造でもよいし、２つの条件の組み合わせを満たす（３つのうちいずれかの条件を満たさない）構造であってもよい。また、関係性Ｒ２において、中心軸ａｃ、位置Ｐ１、位置Ｐ２の順に至る厚さの変化が、全域において連続的である場合に限らず、その一部が連続的であればよい。関係性Ｒ１～Ｒ３の少なくとも１つの条件を満たすことによって、閉塞部１０５は、表面Ｔｓ側から貫通孔１５の内部に向けた力に対して、強い保持力を有することができる。この例では、貫通孔１５が極小部１５ｍを含む構成であるため、閉塞部１０５は、表面Ｔｓ側から貫通孔１５の内部に向けた力に対してさらに強い保持力を有している。したがって、表面Ｔｓと配線層７２０との接続において、高い安定性が得られる。特に、閉塞部１０５の表面Ｂｓが略アーチ型の構造を有することによって、さらに強い保持力を持つことができる。
関係性Ｒ１～Ｒ３について詳細に説明する。
関係性Ｒ１における「ｄａ＜ｄｃ」について説明する。
配線積層体７０、プリント配線板９１、電子デバイス９２などを貫通電極基板１０の貫通電極１００に接続する工程においては、貫通電極基板１０が加熱される。貫通電極基板１０が加熱されると、貫通電極１００が熱膨張する。貫通電極１００の熱膨張係数が基板１１の熱膨張係数と異なる場合、熱膨張に起因する内部応力が貫通電極１００に生じる。内部応力が大きいほど、クラック、剥がれなどの不良が生じやすくなる。クラックは、例えば基板１１に生じる。剥がれは、例えば閉塞部１０５と基板１１との間で生じる。
「ｄａ＜ｄｃ」が満たされることにより、貫通電極１００の閉塞部１０５に生じる内部応力を表面Ｔｓで緩和させやすくなる。これにより、クラック、剥がれなどの不良を抑制できる。このため、閉塞部１０５は、表面Ｔｓ側から貫通孔１５の内部に向かう力に耐えることができる。
関係性Ｒ１における「ｄｃ＜ｄａ＋ｄｂ×２」について説明する。
貫通電極１００の貫通部１０３の熱膨張係数が基板１１の熱膨張係数と異なる場合、熱膨張に起因する内部応力が貫通部１０３に生じる。貫通部１０３の厚みが小さいほど、内部応力に起因して貫通部１０３が貫通孔１５の内側面から剥がれやすい。
「ｄｃ＜ｄａ＋ｄｂ×２」が満たされるように貫通部１０３の最も薄い部分の厚さを設定することにより、貫通部１０３が貫通孔１５の内側面から剥がれることを抑制できる。
関係性Ｒ１におけるｄｃ、ｄａ、ｄｂの値としては、複数の貫通孔１５及び貫通電極１００におけるｄｃ、ｄａ、ｄｂの測定値の平均値を用いる。例えば、５０個以上の貫通孔１５及び貫通電極１００におけるｄｃ、ｄａ、ｄｂの測定値の平均値を用いる。
ｄｃ、ｄａ、ｄｂの測定の測定方法を説明する。まず、図４４Ａに示すように、幅Ｗを有する貫通電極基板１０のサンプルを準備する準備工程を実施する。サンプルの幅Ｗは、例えば５００μｍ以上１ｍｍ以下である。サンプルは、幅方向に並ぶ複数の、例えば５個以上の貫通孔１５を含む。
続いて、図４４Ａに示す切断線Ｅ１－Ｅ１に沿って、イオンポリッシングによってサンプルを切断する切断工程を実施する。切断工程においては、幅方向に並ぶ全ての貫通孔１５を切断線Ｅ１－Ｅ１が通るようにサンプルを切断する。好ましくは、切断線Ｅ１－Ｅ１は、幅方向における中央に位置する貫通孔１５の中心を通る。図４４Ｂは、図４４Ａの貫通電極基板を線Ｅ１－Ｅ１に沿って切断した場合の断面図である。
続いて、最大の径ｄｃを有する貫通孔１５を選択する選択工程を実施する。図４４Ｂに示す例においては、幅方向における中央に位置する貫通孔１５が最大の径ｄｃを有する。続いて、最大の径ｄｃを有する貫通孔１５に設けられている貫通電極１００のｄａ及びｄｂを測定する測定工程を実施する。このようにして、１個の貫通孔１５及び貫通電極１００におけるｄｃ、ｄａ、ｄｂの測定値を得ることができる。準備工程、切断工程、選択工程及び測定工程を５０回実施することにより、５０個以上の貫通孔１５及び貫通電極１００におけるｄｃ、ｄａ、ｄｂの測定値を得ることができる。ｄｃ、ｄａ、ｄｂなどの寸法を測定する測定器としては、JEOL社製の走査電子顕微鏡(SEM)を用いることができる。
図４５Ａは、貫通電極基板のサンプルの他の例を示す平面図である。図４５Ａに示すように、切断工程においては、切断線Ｅ２－Ｅ２が、幅方向における中央に位置する貫通孔１５の中心を通らないことがある。この場合、図４５Ｂに示すように、断面図に現れる複数の貫通孔１５の径ｄｃが互いに異なる。図４５Ｂは、図４５Ａの貫通電極基板を線Ｅ２－Ｅ２に沿って切断した場合の断面図である。
図４５Ｂに示す例においても、図４４Ｂに示す例の場合と同様に、最大の径ｄｃを有する貫通孔１５を選択する選択工程を実施する。図４５Ｂに示す例においては、図において右から２つ目の貫通孔１５が最大の径ｄｃを有する。続いて、最大の径ｄｃを有する貫通孔１５に設けられている貫通電極１００のｄａ及びｄｂを測定する測定工程を実施する。
上述の測定方法によれば、切断工程においてサンプルの切断線が理想からずれた場合であっても、測定対象の貫通孔１５を適切に選択できる。このため、ｄｃ、ｄａ、ｄｂの測定値がばらつくことを抑制できる。
関係性Ｒ２について説明する。
関係性Ｒ２を満たす閉塞部１０５においては、貫通孔１５の内部側の表面Ｂｓが、中心軸ａｃから離れるほど第２面１２０側に向かう部分を含む。このため、閉塞部１０５の表面Ｂｓがアーチ型の構造を有することができる。この場合、表面Ｔｓ側から貫通孔１５の内部に向かう力を閉塞部１０５が受けると、表面Ｂｓには圧縮力が生じる。このため、閉塞部１０５は、表面Ｔｓ側から貫通孔１５の内部に向かう力に耐えることができる。
関係性Ｒ３について説明する。
閉塞部１０５の表面Ｂｓがアーチ型の構造を有する場合、表面Ｂｓの曲率が大きいほど、閉塞部１０５の内部に生じる力を分散させることができる。閉塞部１０５の内部に生じる力は、中心軸ａｃに近いほど大きくなりやすい。
関係性Ｒ３を満たす閉塞部１０５において、表面Ｂｓは、閉塞部１０５の最も薄い部分において最大の曲率を有する。閉塞部１０５の最も薄い部分は、中心軸ａｃに重なるか、中心軸ａｃに近接している。関係性Ｒ３を満たすことによって、閉塞部１０５の最も薄い部分に生じる力を周囲に分散させやすくなる。これにより、閉塞部１０５の最も薄い部分にクラックなどの不良が生じることを抑制できる。
図３に示すように、貫通部１０３の最も薄い部分の厚さｄｂは、閉塞部１０５の最も薄い部分の厚さｄａよりも小さい。ｄｂ／ｄａは、例えば１／４以下であり、１／５以下であってもよい。ｄｂ／ｄａは、例えば１／１０以上であり、１／９以上であってもよい。
［４．貫通電極基板の製造方法］
続いて、上述した貫通電極基板１０の製造方法について図４から図１１を用いて説明する。
図４～図１１は、本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。まず、図４に示すように、ガラス基板１１を準備し、ガラス基板１１に貫通孔１５を形成する。ガラス基板１１などの基板の厚さは、例えば１００μｍ以上であり、２００μｍ以上であってもよい。基板の厚さは、例えば１ｍｍ以下であり、５００μｍ以下であってもよい。ガラス基板１１の厚さは、この例では、４００μｍである。ガラス基板１１の代わりに、石英基板、シリコンウェハ、セラミックなど他の無機材料で形成された基板が用いられてもよいし、樹脂基板などの有機材料で形成された基板が用いられてもよい。シリコンウェハ等、導電性を有する基板を用いる場合には、貫通孔１５が形成された状態において、貫通孔１５の内側面を含めた基板表面が絶縁体で覆われる。
貫通孔１５は、ガラス基板１１に対して所定の条件でレーザを照射した後に、所定のエッチング液によりエッチング処理を施すことによって、第１面１１０と第２面１２０との間を貫通するように形成される。貫通孔１５の径の最大値は、例えば２５μｍ以上５０μｍ以下である。一方、この例では、ガラス基板１１の略中心部分において貫通孔１５の径が極小値を有する。極小値は、例えば１０μｍ以上３０μｍ以下である。貫通孔１５の径の極小値は、貫通孔１５の径の最大値の４０％以上６０％以下であってもよい。
続いて、図５に示すように、貫通孔１５が形成されたガラス基板１１の第１面１１０、第２面１２０および貫通孔１５の内側面に対して、第１金属層１００ａを形成する。第１金属層１００ａは、後述する第２金属層１００ｂを電解めっき処理によって形成する工程において、シード層として機能する。この例では、第１金属層１００ａは、無電解めっき処理によって形成されたＣｕである。第１金属層１００ａは、０．１μｍ以上３μｍ以下の厚さになるように堆積されることが望ましく、この例では０．３μｍの厚さで堆積される。なお、第１金属層１００ａは、電解めっき処理のシード層として機能する金属であればよく、例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ｔｉ、Ｗ等を含む金属であってもよいし、異なる金属を積層したものであってもよい。また、シード層の形成方法は、無電解めっき処理を用いるものに限らず、スパッタリング法を用いるものであってもよい。図示はしないが、第１金属層１００ａの形成の前に、ガラス基板１１の第１面１１０、第２面１２０および貫通孔１５の内側面に密着層を形成してもよい。ガラス基板１１に対する密着層の密着性は、ガラス基板１１に対する第１金属層１００ａの密着性よりも高い。密着層を構成する材料の例は、酸化亜鉛等の金属酸化物である。
続いて、図６に示すように、第１金属層１００ａのうち、ガラス基板１１の第２面１２０側の所定領域にレジストマスクＲＭを形成する。続いて、電解めっき処理によって、レジストマスクＲＭが形成された領域以外、すなわち第１金属層１００ａが露出された領域に第２金属層１００ｂを成長させる電解めっき工程を実施する。電解めっき工程は、第１条件で第２金属層１００ｂを形成する第１電解めっき工程、および、第１条件から変更された第２条件で第２金属層１００ｂを形成する第２電解めっき工程を含む。
図７は、第１電解めっき工程を示す図である。第１条件は、第１面１１０側における第２金属層１００ｂの成長速度と第２面１２０側における第２金属層１００ｂの成長速度とがほぼ同じになるように設定されている。
図８は、第２電解めっき工程を示す図である。第２条件は、第１面１１０側における第２金属層１００ｂの成長速度が、第２面１２０側における第２金属層１００ｂの成長速度よりも大きくなるように設定されている。例えば、第２面１２０側よりも第１面１１０側の方において、めっき液が濃くなる環境において電解めっき処理が実施されればよい。第２面１２０側よりも第１面１１０側の方において、貫通孔１５に供給される電流が大きくなる環境において電解めっき処理が実施されてもよい。
このような処理によって、貫通孔１５のうち第１面１１０側の領域ＣＡが第２金属層１００ｂによって塞がれる。一方、領域ＣＡ以外の貫通孔１５の領域には、第２金属層１００ｂに囲まれた空間１８が形成される。貫通孔１５の極小部１５ｍとなる部分において、空間１８の径が、極小部１５ｍにおける径ｄｃｍの１０％以上５０％以下であることが好ましい。すなわち、極小部１５ｍにおける第１金属層１００ａおよび第２金属層１００ｂの合計の厚さｄｅが、径ｄｃｍの２５％以上４５％以下であることが好ましい。この例では、この厚さｄｅが貫通孔１５の径の最小値ｄｃｍに対して略３０％の厚さになるように第１金属層１００ａおよび第２金属層１００ｂが形成される。この空間１８とガラス基板１１の第２面１２０側の空間とは、開口１８０を介して接続されている。第２金属層１００ｂは例えばＣｕである。なお、第２金属層１００ｂは、Ａｕ、Ａｇ、Ｐｔ、Ａｌ、Ｎｉ、Ｃｒ、Ｓｎ等を含む金属であってもよい。
閉塞部１０５によって貫通孔１５が塞がれるまでは、貫通孔１５が貫通した状態を維持しているため、貫通孔１５においてめっき液を通過させることも可能である。この製造方法によれば、閉塞部１０５を最後に形成するため、第２金属層１００ｂを安定して形成することもできる。
図３０Ａ～図３０Ｄを参照して、第１電解めっき工程および第２電解めっき工程の一例を詳細に説明する。
第１電解めっき工程において用いられるめっき液は、例えば、硫酸銅五水和物及び硫酸を含む。硫酸銅五水和物は、分子式ＣｕＳＯ４・５Ｈ２Ｏで表される。硫酸は、分子式Ｈ２ＳＯ４で表される。めっき液における硫酸銅五水和物の重量％を、第１比率Ｌ１とも称する。めっき液における硫酸の重量％を、第２比率Ｌ２とも称する。第１電解めっき工程のめっき液においては、第２比率Ｌ２が第１比率Ｌ１よりも大きいことが好ましい。これにより、ガラス基板１１の第１面１１０または第２面１２０におけるめっき液のＣｕ濃度と、貫通孔１５の内部におけるめっき液のＣｕ濃度との差を低減できる。
図３０Ａは、第１電解めっき工程の一例を示す図である。図３０Ａに示すように、ガラス基板１１の第１面１１０側及び第２面１２０側から貫通孔１５に電流を供給してもよい。第１面１１０側から貫通孔１５に供給される電流を、第１電流ｉ１とも称する。第２面１２０側から貫通孔１５に供給される電流を、第２電流ｉ２とも称する。第１電解めっき工程においては、第１電流ｉ１と第２電流ｉ２との差が小さいことが好ましい。例えば、第１電流ｉ１は、第２電流ｉ２の０．８倍以上１．２倍以下である。これにより、第１面１１０、第２面１２０及び貫通孔１５の内部において、第２金属層１００ｂの成長速度に差が生じることを抑制できる。
第２電解めっき工程において用いられるめっき液は、第１電解めっき工程の場合と同様に、硫酸銅五水和物及び硫酸を含んでいてもよい。第２電解めっき工程のめっき液においては、第１比率Ｌ１が第２比率Ｌ２よりも大きいことが好ましい。これにより、ガラス基板１１の第１面１１０または第２面１２０におけるめっき液のＣｕ濃度を、貫通孔１５の内部におけるめっき液のＣｕ濃度よりも高くできる。
図３０Ｂ～図３０Ｄは、第２電解めっき工程の一例を示す図である。図３０Ｂに示すように、第２電解めっき工程においては、第１電流ｉ１が第２電流ｉ２よりも大きいことが好ましい。例えば、第１電流ｉ１は、第２電流ｉ２の１．５倍よりも大きい。これにより、第１面１１０における第２金属層１００ｂの成長速度を、第２面１２０に第２金属層１００ｂの成長速度よりも大きくできる。第１電流ｉ１は、第２電流ｉ２の２．０倍以上であってもよく、３．０倍以上であってもよく、５．０倍以上であってもよい。第１電流ｉ１は、第２電流ｉ２の５．０倍以下であってもよい。
第１面１１０側の貫通孔１５の端部のことを第１端１６とも称し、第２面１２０側の貫通孔１５の端部のことを第２端１７とも称する。めっき液における第１比率Ｌ１が第２比率Ｌ２よりも大きいこと、または、第１電流ｉ１が第２電流ｉ２よりも大きいことにより、図３０Ｃに示すように、第１端１６における第２金属層１００ｂの成長速度を、第２端１７に第２金属層１００ｂの成長速度よりも大きくできる。例えば、第２金属層１００ｂの断面は、図３０Ｃに示すように、第１端１６を中心とした円の形状を部分的に有することができる。
第１電流ｉ１が第２電流ｉ２よりも大きい場合、貫通孔１５の内側面に位置する第２金属層１００ｂの成長速度は、第１面１１０に近いほど大きくなる。このため、図３０Ｃに示すように、貫通孔１５の内側面に位置する第２金属層１００ｂの厚みは、第２面１２０側に向かうほど小さくなる。この結果、第１端１６の周囲に形成される第２金属層１００ｂの、貫通孔１５の内部側の表面Ｂｓは、中心軸ａｃから離れるほど第２面１２０側に向かっている。
貫通孔１５の第１端１６の各位置の周囲で成長した第２金属層１００ｂが合流することにより、図３０Ｄに示すように、第１面１１０側において第２金属層１００ｂが貫通孔１５を閉塞できる。このようにして、第２金属層１００ｂを含む閉塞部１０５が得られる。
貫通孔１５の内側面に位置する第２金属層１００ｂの成長速度は、内側面から遠くなるほど小さくなる。このため、中心軸ａｃに重なる閉塞部１０５の部分の表面Ｂｓの曲率が最大になりやすい。
閉塞部１０５の表面Ｂｓの位置及び形状は、第１電流ｉ１および第２電流ｉ２を調整することにより変更できる。もしくは、閉塞部１０５の表面Ｂｓの位置及び形状は、第１比率Ｌ１および第２比率Ｌ２を調整することにより変更できる。図３１は、第２電流ｉ２に対する第１電流ｉ１の比率を図３０Ｂ～図３０Ｄの例よりも大きくした場合に得られる閉塞部１０５を示す断面図である。図３１に示すように、第１電流ｉ１と第２電流ｉ２との差を大きくすることにより、閉塞部１０５の表面Ｂｓの位置を第２面１２０側に変化させることができる。また、第１電流ｉ１と第２電流ｉ２との差を大きくすることにより、閉塞部１０５の最も薄い部分における表面Ｂｓの曲率半径を小さくできる。
続いて、図９に示すように、レジストマスクＲＭを除去する。続いて、図１０に示すように、ガラス基板１１の第１面１１０側の第１金属層１００ａおよび第２金属層１００ｂを、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によって除去し、第１面１１０を露出させる。なお、第１金属層１００ａと第２金属層１００ｂとの除去は、ウェットエッチング処理、フライカッターによる研削処理、物理的な機械研磨などその他の処理が用いられてもよい。図１０の処理は、図９の処理よりも前に実施されてもよい。
そして、図１１に示すように、ガラス基板１１の第２面１２０側において、第２金属層１００ｂをマスクとして第１金属層１００ａを除去する。このようにして、ガラス基板１１から、貫通電極１００が配置された貫通電極基板１０が製造される。図１１の処理は、図１０の処理よりも前に実施されてもよい。なお、図２においては、第１金属層１００ａと第２金属層１００ｂとをまとめた導電体として貫通電極１００を示している。
［実施例］
図１２は、貫通電極の断面の電子顕微鏡写真である。図１２に示す電子顕微鏡写真は、上述した貫通電極基板１０の製造方法によって製造された貫通電極１００の断面である。この断面は、貫通孔１５の中心軸を含むように切断した面ある。図１２に示すように、貫通電極１００において閉塞部１０５を有する構造が実現可能である。
＜第２実施形態＞
第２実施形態における貫通電極は、上述した第１実施形態とは異なる方法で製造される。
図１３～図１５は、本開示の第２実施形態における貫通電極基板の製造方法を説明する図である。第２実施形態では、図１３に示すように、第１実施形態における図５のように第１金属層１００ａを形成した後、図６に示すレジストマスクＲＭを形成せずに、図７および図８に示す第２金属層１００ｂを形成する。この状態において、図１４に示すように、ガラス基板１１の第１面１１０側および第２面１２０側の両面において、第１金属層１００ａおよび第２金属層１００ｂをＣＭＰ処理によって除去し、ガラス基板１１の両面を露出させる。
続いて、図１５に示すように、第２面１２０側において、シード層となる第３金属層１００ｃをスパッタリング法により形成する。続いて、第３金属層１００ｃの一部の領域の上にレジストマスクＲＭを形成する。図１５においては、第２面１２０上にのみ第３金属層１００ｃが形成されている。図示はしないが、貫通孔１５の内部の第２金属層１００ｂ上に第３金属層１００ｃの一部が形成されてもよい。その後、電解めっき処理により第３金属層１００ｃ上に金属層を成長させる。その後、レジストマスクＲＭを除去し、不要な金属層を除去する。これによって、図２と同様な構造の貫通電極１００が得られる。第２面１２０側の部分、すなわち、第３金属層１００ｃ上に金属層が成長しやすい条件（第２金属層１００ｂを成長させるときとは異なる条件）で電解めっき処理を行うことで、第２面１２０上の金属層からなるパッド部１０２の厚さを、貫通部１０３の厚さよりも厚くすることもできる。不要な金属層とは、レジストマスクＲＭに覆われていた部分の第３金属層１００ｃを示している。電解めっき処理の条件によっては、貫通孔１５の領域から第１面１１０側にも金属層が形成される場合がある。この場合には、第１面１１０側の金属層も除去されてもよい。
＜第３実施形態＞
第３実施形態における貫通電極は、上述した第１実施形態とは異なる方法で製造される。
図１６～図１８は、本開示の第３実施形態における貫通電極基板の製造方法を説明する図である。第３実施形態では、第１実施形態における図７のようにレジストマスクＲＭを形成するときに、さらに第１面１１０側にも貫通孔１５から離れた部分の第１金属層１００ａを覆うレジストマスクＲＭを形成する。その後に、図１６に示すように、第１条件の電解めっき処理により第２金属層１００ｂを成長させる。その後、図１７に示すように、第２条件の電解めっき処理によってさらに第２金属層１００ｂを成長させる。これによって貫通孔１５の領域ＣＡが第２金属層１００ｂによって塞がれる。第１面１１０側にレジストマスクＲＭを形成することにより、第１面１１０側において第２金属層１００ｂが成長する領域を制限できる。このため、より短い時間で第２金属層１００ｂが成長する。したがって、効率的な電解めっき処理が実現される。その後、図１８に示すように、レジストマスクＲＭを除去する。その後、貫通孔１５から第１面１１０側に突出している第１金属層１００ａと第２金属層１００ｂとをＣＭＰ処理等により除去する。これによって、図２と同様な構造の貫通電極１００が得られる。
＜第４実施形態＞
上述した第１実施形態おける貫通孔１５は、第１面１１０と第２面１２０との間に位置し、貫通孔１５の径が最小になる極小部１５ｍを有している。第４実施形態では、第１実施形態における貫通孔１５とは異なる形状を有する貫通孔１５Ａがガラス基板１１に形成されている。具体的には、第４実施形態における貫通孔１５Ａは、この極小部１５ｍを有しない。
図１９は、本開示の第４実施形態における貫通電極の断面構造を説明する図である。ガラス基板１１には、貫通孔１５Ａが形成されている。貫通孔１５Ａは、第１面１１０側から第２面１２０側に向かって径が大きくなる形状を有している。貫通孔１５Ａは、例えば、ガラス基板１１の第２面１２０側からサンドブラスト処理を実施することによって形成される。貫通孔１５Ａは、ガラス基板１１に対して所定の条件でレーザを照射した後に、所定のエッチング液によりエッチング処理を施すことによって形成されてもよい。貫通電極１００Ａは、パッド部１０２Ａ、貫通部１０３Ａおよび閉塞部１０５Ａを含む。閉塞部１０５Ａは、貫通孔１５Ａの第１面１１０側、すなわち貫通孔１５の径が小さい側を塞ぐように配置されている。貫通孔１５Ａの内部において貫通電極１００Ａに囲まれた空間１８Ａが、開口１８０Ａを介してガラス基板１１の第２面１２０側の空間と接続するように配置されている。なお、図１９および図２０においても、図２と同様に、第１金属層１００ａと第２金属層１００ｂとをまとめた導電体として貫通電極１００を示している。
図２０は、本開示の第４実施形態における貫通電極の第１面側の構造（閉塞部）を説明する図である。閉塞部１０５Ａの構造についても、第１実施形態における閉塞部１０５の構造と同様である。図２０に示すように各部を定義すると、閉塞部１０５Ａの構造も、関係性Ｒ１～Ｒ３の少なくとも１つの条件を満たしている。図２０に示す例では、閉塞部１０５Ａの構造は、関係性Ｒ１～Ｒ３の全ての条件を満たしている。貫通孔の形状の違いにより、ｄａからｄａ１、ｄａ２へと増加する割合が、閉塞部１０５よりも閉塞部１０５Ａの方が少ないが、閉塞部１０５Ａにおいても、表面Ｔｓ側から貫通孔１５の内部に向けた力に対して、強い保持力を有することができる。
＜第５実施形態＞
第５実施形態では、第１実施形態における貫通孔１５に形成された空間１８に充填体を配置した貫通電極１００Ｂについて説明する。
図２１は、本開示の第５実施形態における貫通電極の断面構造を説明する図である。まず、第１実施形態における図１１に示す状態のガラス基板１１及び貫通電極１００を準備する。続いて、図２１に示すように、開口１８０から空間１８に対して充填体１０９を配置する。充填体１０９は、流体として開口１８０から空間１８に流入され、その後に固化されることによって形成される。この例では、充填体１０９は、絶縁性の材料で形成されてもよいし、金属ペースト等の導電性の材料で形成されてもよい。絶縁性を有する材料の例は、有機樹脂、無機化合物等である。有機樹脂の例はポリイミド、アクリル等である。無機化合物の例は、ケイ素酸化物等である。充填体１０９は、有機樹脂及び無機化合物の両方を含んでいてもよい。金属ペーストの例は、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ等を含むペーストである。充填体１０９を形成するために開口１８０から空間１８に流入される材料は、感光性を有していてもよく、有していなくてもよい。充填体１０９を上記材料で形成することによって、電解めっき処理により第２金属層１００ｂで空間１８を充填する場合よりも、製造コストを低減したり、貫通電極起因の応力を低減したりすることができる。図示はしないが、貫通電極基板１０の信頼性が維持される限りにおいて、充填体１０９の内部又は充填体１０９と基板１１との間にボイド等の空間が存在していてもよい。
図２１に示す例では、充填体１０９の表面Ｆｓは、第２面１２０側の第２金属層１００ｂと同一の面となるように位置している。図示はしないが、表面Ｆｓは、第２金属層１００ｂと同一の面とならないように位置してもよい。すなわち、表面Ｆｓは、第２面１２０と同一の面を形成するように位置してもよいし、貫通孔１５の内部に位置してもよいし、第２金属層１００ｂよりも突出して位置してもよい。
＜第６実施形態＞
第５実施形態における充填体１０９が導電体である場合においては、第２面１２０側においても、貫通孔１５と重畳する位置において貫通電極１００Ｂと配線層とを接続することもできる。第６実施形態においては、充填体１０９が導電性を有する材料で形成されている場合の、貫通電極１００Ｃの例について説明する。
図２２は、本開示の第６実施形態における貫通電極の断面構造を説明する図である。図２２に示す貫通電極１００Ｃは、第２実施形態における図１４に示す状態の貫通電極の内部に配置された充填体１０９をさらに含んでいる。充填体１０９は導電体である。貫通電極１００Ｃは、第１面１１０側において貫通孔１５から露出する第２金属層１００ｂを含む閉塞部１０５と、第２面１２０側において貫通孔１５から露出する充填体１０９Ｃと、を含む。一方、貫通孔１５以外の部分においては、ガラス基板１１の第１面１１０および第２面１２０が露出している。
図２３は、本開示の第６実施形態における配線基板の断面構造を説明する図である。図２３に示す配線基板８０Ｃは、第１実施形態１における配線基板８０に加えて、ガラス基板１１の第２面１２０側に配置された配線積層体７０Ｃをさらに有する。配線積層体７０Ｃにおける配線層７２０Ｃは、貫通電極１００Ｃにおける充填体１０９Ｃに接続されている。図２３における配線層７２０Ｃは、充填体１０９の表面Ｆｓと接触する。この例では、充填体１０９の表面Ｆｓと配線層７２０Ｃとが接触する接触領域は、第２面１２０に垂直な方向に沿って見た場合に、図２３に示すように、貫通孔１５の第２面１２０における外縁に囲まれている。図示はしないが、接触領域は、貫通孔１５と重畳しつつも貫通孔１５の外縁に囲まれていなくてもよい。この接触領域は、層間絶縁層７１０Ｃに形成される開口によって規定される。開口には、充填体１０９Ｃに接続される配線層７２０Ｃが配置されている。図では省略されているが、ガラス基板１１とは反対側に位置する配線積層体７０Ｃの面に、バンプと接続されるパッドが形成されてもよい。
＜第７実施形態＞
第７実施形態においては、第６実施形態における貫通電極１００Ｃの構造を、図１９に示す第４実施形態における貫通電極１００Ａに適用した場合の例について説明する。
図２４は、本開示の第７実施形態における貫通電極の断面構造を説明する図である。図２４に示す貫通電極１００Ｄは、下記の点を除いて、第４実施形態における図１９に示す貫通電極１００Ａと同一である。
・パッド部１０２Ａが設けられていない。
・貫通電極の内部に充填体１０９が配置されている。
図２４に示す貫通電極１００Ｄは、第１面１１０側において貫通孔１５Ａから露出する第２金属層１００ｂを含む閉塞部１０５Ａに対応と、第２面１２０側において貫通孔１５Ａから露出する充填体１０９Ｄと、を含む。一方、貫通孔１５Ａ以外の部分においては、ガラス基板１１の第１面１１０および第２面１２０が露出している。このような構造により、第６実施形態の場合と同様に、パッド部１０２Ａを用いなくても充填体１０９Ｄに配線層を接続することができる。
＜第８実施形態＞
第８実施形態においては、関係性Ｒ１（ｄａ＜ｄｃ＜ｄａ＋ｄｂ×２）を実現する貫通電極を製造する別の方法について説明する。
図２５～図２８は、本開示の第８実施形態における貫通電極基板の製造方法を説明する図である。まず、ガラス基板１１に対して第２面１２０側からサンドブラスト等によって孔を形成する。または、ガラス基板１１に対して所定の条件でレーザを照射した後に、所定のエッチング液によりエッチング処理を施すことによって、孔を形成してもよい。図２５に示すように、第１面１１０側まで貫通しない孔１５０Ｅが形成される。孔１５０Ｅは、第１面１１０側に位置する底部を有する。このような孔のことを有底孔とも称する。続いて、図２６に示すように、第２面１２０側からスパッタ法によりシード層となる第１金属層１００ａを形成し、レジストマスクＲＭを形成し、電解めっき処理によって第２金属層１００ｂを形成する。ここでの電解めっき処理は、ガラス基板１１の表面側の成長速度が相対的に遅くなる条件を用いる。例えば、添加剤が混入されためっき液を用いる。これによって、第２金属層１００ｂにおける有底孔１５０Ｅの底部側の部分ＢＰは、第２金属層１００ｂの他の部分に比べて厚くなる。また、有底孔１５０Ｅの内部には、第２金属層１００ｂに囲まれた空間１８Ｅが、開口１８０Ｅを介してガラス基板１１の第２面１２０側の空間と接続するように配置されている。
続いて、レジストマスクＲＭを除去する。続いて、図２７に示すように、レジストマスクＲＭが配置されていた部分の第１金属層１００ａを除去する。その後、図２８に示すように、ガラス基板１１の第１面１１０側をＣＭＰ処理等によってエッチングし、第１面１１０側に第２金属層１００ｂを露出させる。これによって有底孔１５０Ｅの底部が除去されて貫通孔１５Ｅが形成される。なお、第１金属層１００ａを残すようにエッチングすることによって、第１金属層１００ａが第１面１１０側に露出されるようにしてもよい。
これによって、図１９に示す第４実施形態の貫通電極１００Ａと類似した構造を有する貫通電極１００Ｅが形成される。図２８において、関係性Ｒ１を規定する各パラメータを示した。ここでは、ｄａは、中心軸ａｃにおける厚さとして示している。貫通電極１００Ａにおいては、関係性Ｒ１、Ｒ２、Ｒ３の全てを満たす構造であったが、貫通電極１００Ｅにおいては、関係性Ｒ１のみを満たす構造である。
＜第９実施形態＞
上述した電子ユニット１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
図２９は、本開示の第１実施形態における電子ユニットを含む電子機器を説明する図である。電子ユニット１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。電子ユニット１０００が搭載された電気機器の例として、スマートフォン５００およびノート型パーソナルコンピュータ６００を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１００を有する。各種機能には、電子ユニット１０００からの出力信号を用いる機能が含まれる。なお、電子ユニット１０００が制御部１１００の機能を有していてもよい。
＜第１０実施形態＞
第１０実施形態では、図３２を参照して、貫通電極１００の閉塞部１０５の最も薄い部分の表面Ｂｓの曲率半径ｒａについて説明する。曲率半径ｒａは、閉塞部１０５の最も薄い部分の表面Ｂｓの曲率の逆数である。
曲率半径ｒａは、第１面１１０における貫通孔１５の半径ｒｂに対する比率として規定されてもよい。ｒａ／ｒｂは、好ましくは０．２以上である。これにより、閉塞部１０５が押圧された場合に、閉塞部１０５の最も薄い部分の表面Ｂｓに生じる圧縮力が過剰に大きくなることを抑制できる。このため、閉塞部１０５の最も薄い部分にクラックなどの不良が生じることを抑制できる。ｒａ／ｒｂは、０．４以上であってもよく、０．６以上であってもよい。
一方、ｒａ／ｒｂが大きすぎると、閉塞部１０５が押圧された場合に閉塞部１０５に生じる圧縮力を周囲に適切に分散させることができないことに起因して、閉塞部１０５の破壊が生じることが考えられる。この点を考慮すると、ｒａ／ｒｂは、好ましくは１．５以下である。ｒａ／ｒｂは、１．３以下であってもよく、１．１以下であってもよい。
閉塞部１０５の最も薄い部分の厚さｄａを適切に設定することも、クラックなどの不良を抑制する手段として有効である。厚さｄａは、好ましくは１０μｍ以上である。これにより、閉塞部１０５の最も薄い部分の機械的な強度を確保することができる。厚さｄａは、２０μｍ以上であってもよく、３０μｍ以上であってもよい。一方、厚さｄａが過剰に大きいと、閉塞部１０５に生じる内部応力が表面Ｔｓで緩和されにくくなる。この場合、閉塞部１０５の破壊、基板１１のクラック等が生じることが考えられる。この点を考慮し、厚さｄａは、好ましくは１００μｍ以下である。厚さｄａは、８０μｍ以下であってもよく、６０μｍ以下であってもよい。
＜第１１実施形態＞
第１１実施形態では、貫通電極基板１０の貫通電極１００と電子デバイス９２とを電気的に接続する例について、図３３～図３５を参照して説明する。具体的には、貫通電極基板１０に向かう圧力を電子デバイス９２に加えた状態で電子デバイス９２を加熱することによって、貫通電極１００と電子デバイス９２の電極とを電気的に接続する方法を説明する。この方法は、TCB（Thermal Compression Bonding）とも称される。
電子デバイス９２は、図３３に示すように、第１面９２５及び第２面９２６と、第１面９２５上に位置する電極９２２と、を含む。電極９２２は、パッドを含んでいてもよい。電極９２２は、パッドと、パッド上に位置するピラーと、を含んでいてもよい。ピラーを含む電極９２２の構造は、電極９２２のピッチＰが小さい場合に特に採用される。ピッチＰは、例えば１００μｍ以下である。電極９２２上にはバンプ８９２が設けられていてもよい。
まず、図３３に示すように、電子デバイス９２の第２面９２６にボンディングヘッド２００を取り付ける。続いて、図３４に示すように、ボンディングヘッド２００を貫通電極基板１０に向けて移動させることによって、バンプ８９２を貫通電極１００の閉塞部１０５に接触させる。また、ボンディングヘッド２００を用いて電子デバイス９２を加熱する。これにより、貫通電極基板１０に向かう圧力を電子デバイス９２に加えた状態で電子デバイス９２を加熱する加熱押圧工程を実施することができる。その後、貫通電極基板１０に向かう圧力をゼロまたは約ゼロにした状態で、ボンディングヘッド２００の温度を一定に保持する。これにより、図３５に示すように、バンプ８９２を介して電極９２２を閉塞部１０５に接続できる。
加熱押圧工程によって電極９２２を閉塞部１０５に接続するためには、１つの電極９２２に加わる力が閾値以上であることが好ましい。閾値は、例えば０．００１ｋｇｆであり、０．００６ｋｇｆであってもよく、０．１ｋｇｆであってもよい。この場合、閉塞部１０５は、閾値以上の力に耐えることが求められる。
本願の貫通電極基板１０においては、上述の関係性Ｒ１～Ｒ３の少なくとも１つが満たされている。これにより、閉塞部１０５は、閾値以上の力に耐えることができる。
＜第１２実施形態＞
第１２実施形態では、貫通電極基板１０の閉塞部１０５と電子デバイス９２の電極９２２とを電気的に接続するための構造の一例を説明する。
図３６に示すように、電子デバイス９２の電極９２２上に拡散防止膜９４が設けられていてもよい。拡散防止膜９４は、例えば、電極９２２上に位置するニッケル層と、ニッケル層上に位置するゴールド層と、を含む。拡散防止膜９４は、無電解めっきまたは電解めっきによって形成されてもよい。
図３６に示すように、貫通電極基板１０の閉塞部１０５上に拡散防止膜１０６が設けられていてもよい。拡散防止膜１０６は、拡散防止膜９４と同様に、閉塞部１０５上に位置するニッケル層と、ニッケル層上に位置するゴールド層と、を含んでいてもよい。
＜第１３実施形態＞
第１３実施形態では、貫通電極基板１０の閉塞部１０５と電子デバイス９２の電極９２２とを電気的に接続するための構造の一例を説明する。
図３７に示すように、貫通電極基板１０の閉塞部１０５上に電極１０７が設けられていてもよい。電極１０７は、パッドを含んでいてもよい。電極１０７は、パッドと、パッド上に位置するピラーと、を含んでいてもよい。
図３６の例と同様に、電極１０７上に拡散防止膜１０６が設けられていてもよい。図示はしないが、拡散防止膜１０６が設けられていなくてもよい。また、図３６の例と同様に、電極９２２上に拡散防止膜９４が設けられていてもよい。図示はしないが、拡散防止膜９４が設けられていなくてもよい。
＜第１４実施形態＞
第１４実施形態では、貫通電極基板１０の閉塞部１０５と電子デバイス９２の電極９２２とを電気的に接続するための構造の一例を説明する。図３８に示すように、電子デバイス９２の電極９２２を貫通電極基板１０の閉塞部１０５に、バンプを用いずに接続してもよい。電極９２２及び閉塞部１０５の両方が銅を含んでいてもよい。この場合、Ｃｕ－Ｃｕ接合を利用して電極９２２を閉塞部１０５に接続することができる。
＜第１５実施形態＞
第１５実施形態では、貫通電極基板１０の閉塞部１０５と電子デバイス９２の電極９２２とを電気的に接続するための構造の一例を説明する。図３９に示すように、電子デバイス９２の電極９２２を貫通電極基板１０の閉塞部１０５上の電極１０７に、バンプを用いずに接続してもよい。電極９２２及び電極１０７の両方が銅を含んでいてもよい。この場合、Ｃｕ－Ｃｕ接合を利用して電極９２２を電極１０７に接続することができる。
＜第１６実施形態＞
第１６実施形態では、貫通電極基板１０の閉塞部１０５に接続される配線層７２０の断面構造の一例を、図４０Ａ及び図４０Ｂを参照して説明する。図４０Ａは、配線層を示す断面図である。図４０Ｂは、配線層を示す平面図である。図４０Ａは、図４０Ｂの配線層のＡ－Ａ線に沿った断面図である。
図４０Ａ及び図４０Ｂに示すように、配線層７２０と閉塞部１０５とが接触する接触領域は、複数の領域を含んでいてもよい。例えば、配線層７２０は、貫通電極基板１０の第１面１１０の面内方向に延びる配線７２２と、配線７２２を閉塞部１０５に接続する複数の接続層７２１と、を含んでいてもよい。図４０Ｂに示すように、第１面１１０に垂直な方向に沿って見た場合に、複数の接続層７２１は、第１面１１０における貫通孔１５の外縁に囲まれていてもよい。
＜第１７実施形態＞
第１７実施形態では、貫通電極基板１０の閉塞部１０５に接続される配線層７２０の断面構造の一例を、図４１Ａ及び図４１Ｂを参照して説明する。図４１Ａは、配線層を示す断面図である。図４１Ｂは、配線層を示す平面図である。図４１Ａは、図４１Ｂの配線層のＢ－Ｂ線に沿った断面図である。
図４０Ａ及び図４０Ｂの例と同様に、配線層７２０と閉塞部１０５とが接触する接触領域は、複数の領域を含んでいてもよい。例えば、配線層７２０は、貫通電極基板１０の第１面１１０の面内方向に延びる配線７２２と、配線７２２を閉塞部１０５に接続する複数の接続層７２１と、を含んでいてもよい。図４１Ｂに示すように、第１面１１０に垂直な方向に沿って見た場合に、複数の接続層７２１は、第１面１１０における貫通孔１５の外縁と重畳していてもよい。
＜第１８実施形態＞
第１８実施形態では、貫通電極基板１０の閉塞部１０５に接続される配線層７２０の断面構造の一例を、図４２Ａ及び図４２Ｂを参照して説明する。図４２Ａは、配線層を示す断面図である。図４２Ｂは、配線層を示す平面図である。図４２Ａは、図４２Ｂの配線層のＣ－Ｃ線に沿った断面図である。
図４２Ａ及び図４２Ｂに示すように、第１面１１０に垂直な方向に沿って見た場合に、配線層７２０と閉塞部１０５とが接触する接触領域は、第１面１１０における貫通孔１５の外縁を囲んでいてもよい。例えば、配線層７２０は、貫通電極基板１０の第１面１１０の面内方向に延びる配線７２２を含んでいてもよい。配線７２２は、第１面１１０における貫通孔１５の直径ｄｃよりも大きい幅ｗ１を有していてもよい。
＜第１９実施形態＞
第１９実施形態では、貫通電極基板１０の閉塞部１０５に接続される配線層７２０の断面構造の一例を、図４３Ａ及び図４３Ｂを参照して説明する。図４３Ａは、配線層を示す断面図である。図４３Ｂは、配線層を示す平面図である。図４３Ａは、図４３Ｂの配線層のＤ－Ｄ線に沿った断面図である。
図４３Ａ及び図４３Ｂに示すように、配線層７２０は、閉塞部１０５に接続され、第１面１１０の面内方向に延びる配線７２２を含んでいてもよい。例えば、配線層７２０は、閉塞部１０５に接続され、互いに異なる方向に延びる複数の配線７２２を含んでいてもよい。
以上、本発明の一実施形態について説明したが、上述した各実施形態は、互いに組み合わせたり、置換したりして適用することが可能である。また、上述した各実施形態では、以下の通り変形して実施することも可能である。例えば、第４実施形態（図１９）における貫通電極１００Ａのように、極小部１５ｍを有しない貫通孔１５Ａに形成される場合であっても、第１、第２または第３実施形態で説明した方法で製造することができる。
１０…貫通電極基板、１１…ガラス基板、１５，１５Ａ，１５Ｅ…貫通孔、１５ｍ…極小部、１６…第１端、１７…第２端、１８，１８Ａ，１８Ｅ…空間、５０…配線構造部、７０，７０Ｃ…配線積層体、８０，８０Ｃ…配線基板、９１…プリント配線板、９２，９３…電子デバイス、１００，１００Ａ，１００Ｃ，１００Ｄ，１００Ｅ…貫通電極、１００ａ…第１金属層、１００ｂ…第２金属層、１００ｃ…第３金属層、１０２，１０２Ａ…パッド部、１０３，１０３Ａ…貫通部、１０５，１０５Ａ…閉塞部、１０９，１０９Ｃ，１０９Ｄ…充填体、１１０，８１０，９１０…第１面、１２０，８２０，９２０…第２面、１５０Ｅ…有底孔、１８０，１８０Ａ，１８０Ｅ…開口、５００…スマートフォン、６００…ノート型パーソナルコンピュータ、７１０…層間絶縁層、７２０，７２０Ｃ…配線層、８１１，９１１，９２１，９２２，９２３…電極、８９１，８９２，８９３…バンプ、１０００…電子ユニット、１１００…制御部

Claims (22)

  1. 第１面および第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板と、
    前記貫通孔の内部に配置されている貫通電極と、を備え、
    前記貫通電極は、前記第１面側において当該貫通孔を塞ぐ第１部分と、前記貫通孔の内側面に沿って配置されている第２部分と、を含み、
    前記第１部分において前記第１面に垂直な方向に沿って最も薄い部分は、厚さＡを有し、前記第２部分において最も薄い部分は、厚さＢを有し、前記貫通孔の前記第１面における径は、長さＣを有し、
    Ａ＜Ｃ＜Ａ＋Ｂ×２の関係が満たされている、貫通電極基板。
  2. 前記第１部分は、前記第１部分の厚さが前記貫通孔の中心軸から離れるほど厚くなる部分を含む、請求項１に記載の貫通電極基板。
  3. 前記貫通孔の中心軸を含む断面で見た場合に、前記貫通孔の内部側に位置する前記第１部分の表面は、前記第１部分の最も薄い部分において最大の曲率を有する、請求項１から請求項２のいずれかに記載の貫通電極基板。
  4. 前記第１部分において最も薄い部分は、前記貫通孔の中心軸に対応する位置にある、請求項１から請求項３のいずれかに記載の貫通電極基板。
  5. 前記貫通孔は、前記貫通孔の径が極小値となる極小部を有し、
    前記極小部は、前記第１面と前記第２面との間に位置し、
    前記極小部において、前記貫通電極は前記貫通孔を塞いでいない、請求項１から請求項４のいずれかに記載の貫通電極基板。
  6. 第１面および第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板と、
    前記貫通孔の内部に配置されている貫通電極と、を備え、
    前記貫通電極は、前記第１面側において当該貫通孔を塞ぐ第１部分と、前記貫通孔の内側面に沿って配置されている第２部分と、を含み、
    前記第１部分は、前記第１面に垂直な方向に沿った前記第１部分の厚さが前記貫通孔の中心軸から離れるほど厚くなる部分を含み、
    前記貫通孔は、前記貫通孔の径が極小値となる極小部を有し、
    前記極小部は、前記第１面と前記第２面との間に位置し、
    前記極小部において、前記貫通電極は前記貫通孔を塞いでいない、貫通電極基板。
  7. 前記基板の前記第１面側に配置され、前記貫通電極と接触する配線層をさらに備え、
    前記第１面に垂直な方向に沿って見た場合に、前記配線層と前記貫通電極とが接触している接触領域は、前記貫通孔と重畳している、請求項１から請求項６のいずれかに記載の貫通電極基板。
  8. 前記第１面に垂直な方向に沿って見た場合に、前記接触領域は、前記第１面における前記貫通孔の外縁に囲まれている、請求項７に記載の貫通電極基板。
  9. 前記第１面に垂直な方向に沿って見た場合に、前記接触領域は、前記第１面における前記貫通孔の外縁と重畳している、請求項７に記載の貫通電極基板。
  10. 前記接触領域は、複数の領域を含む、請求項７から請求項９のいずれかに記載の貫通電極基板。
  11. 前記第１面側における前記第１部分の表面は、前記貫通孔の内部に位置する、請求項１から請求項１０のいずれかに記載の貫通電極基板。
  12. 前記貫通孔の内部において、前記貫通電極の金属層以外の部分に位置する充填体をさらに含む、請求項１から請求項１１のいずれかに記載の貫通電極基板。
  13. 前記充填体は、導電性を有する材料を含む、請求項１２に記載の貫通電極基板。
  14. 前記基板の前記第２面側に配置され、前記充填体と接触する第２配線層をさらに備え、
    前記第２面に垂直な方向に沿って見た場合に、前記第２配線層と前記充填体とが接触している接触領域は、前記貫通孔の前記第２面における外縁に囲まれている、請求項１３に記載の貫通電極基板。
  15. 前記充填体は、絶縁性を有する材料を含む、請求項１２に記載の貫通電極基板。
  16. 第１面および第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板と、
    前記貫通孔の内部に配置されている貫通電極と、を備え、
    前記貫通電極は、前記第１面側において当該貫通孔を塞ぐ第１部分と、前記貫通孔の内側面に沿って配置されている第２部分と、を含み、
    前記第１部分は、前記第１面に垂直な方向に沿った前記第１部分の厚さが前記貫通孔の中心軸から離れるほど厚くなる部分を含み、
    前記貫通孔の内部において、前記貫通電極の金属層以外の部分に位置する充填体をさらに含み、
    前記充填体は、絶縁性を有する材料を含む、貫通電極基板。
  17. 前記貫通孔の中心軸を含む断面で見た場合に、前記貫通孔の内部側に位置する前記第１部分の表面は、前記第１部分の最も薄い部分において曲率半径ｒａを有し、
    前記貫通孔の前記第１面における半径は、長さｒｂを有し、
    ｒａ／ｒｂ≧０．２の関係が満たされている、請求項１から請求項１６のいずれかに記載の貫通電極基板。
  18. 請求項１から請求項１７のいずれかに記載の貫通電極基板と、
    前記貫通電極基板の前記貫通電極と電気的に接続された電子デバイスと、
    を有する電子ユニット。
  19. 前記電子デバイスは、前記貫通電極と電気的に接続された電極を含み、
    前記電子デバイスの前記電極は、前記貫通電極基板の前記第１面に垂直な方向に沿って見た場合に前記貫通電極と重畳している、請求項１８に記載の電子ユニット。
  20. 第１面から第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を含む基板に対し、前記貫通孔の内面に沿ったシード層を形成し、
    第１条件の電解めっき処理により、前記シード層上に前記貫通孔が塞がれない厚さまで電解めっき層を形成し、
    前記第１面側が前記第２面側よりも成長速度が速くなる第２条件の電解めっき処理により、前記電解めっき層をさらに形成して前記貫通孔の前記第１面側を塞ぐことを含む、貫通電極基板の製造方法。
  21. 前記第２面側から前記貫通孔の内部に流体を流入させ、
    前記流体を固化することによって、前記貫通孔の内部において前記電解めっき層以外の部分に充填される充填体を形成する、請求項２０に記載の貫通電極基板の製造方法。
  22. 請求項１９に記載の電子ユニットの製造方法であって、
    前記貫通電極基板に向かう圧力を前記電子デバイスに加えた状態で前記電子デバイスを加熱することによって、前記貫通電極と前記電極とを電気的に接続する工程を備える、電子ユニットの製造方法。
JP2021514185A 2019-04-15 2020-04-15 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法 Active JP7457922B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019077292 2019-04-15
JP2019077292 2019-04-15
PCT/JP2020/016515 WO2020213624A1 (ja) 2019-04-15 2020-04-15 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法

Publications (2)

Publication Number Publication Date
JPWO2020213624A1 JPWO2020213624A1 (ja) 2020-10-22
JP7457922B2 true JP7457922B2 (ja) 2024-03-29

Family

ID=72837898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021514185A Active JP7457922B2 (ja) 2019-04-15 2020-04-15 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法

Country Status (6)

Country Link
US (1) US20220148973A1 (ja)
JP (1) JP7457922B2 (ja)
KR (2) KR102615059B1 (ja)
CN (1) CN113711347A (ja)
TW (1) TW202121595A (ja)
WO (1) WO2020213624A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022151782A (ja) * 2021-03-23 2022-10-07 凸版印刷株式会社 ガラス基板及びガラスコア多層配線基板
KR20230081779A (ko) * 2021-11-29 2023-06-08 코닝 인코포레이티드 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
US20080119041A1 (en) 2006-11-08 2008-05-22 Motorola, Inc. Method for fabricating closed vias in a printed circuit board
JP2015106655A (ja) 2013-11-29 2015-06-08 富士通株式会社 積層基板製造方法及び積層基板
JP2016213296A (ja) 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
JP2018125349A (ja) 2017-01-30 2018-08-09 新光電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227433A (ja) 2007-03-16 2008-09-25 Mems Core Co Ltd 実装体及びその製造方法
US20110248405A1 (en) 2010-04-09 2011-10-13 Qualcomm Incorporated Selective Patterning for Low Cost through Vias
JP6251629B2 (ja) * 2014-04-24 2017-12-20 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2017098402A (ja) * 2015-11-24 2017-06-01 大日本印刷株式会社 貫通電極基板及びその製造方法
TWI761852B (zh) 2016-06-03 2022-04-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
JP7022365B2 (ja) * 2017-03-24 2022-02-18 大日本印刷株式会社 貫通電極基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
US20080119041A1 (en) 2006-11-08 2008-05-22 Motorola, Inc. Method for fabricating closed vias in a printed circuit board
JP2015106655A (ja) 2013-11-29 2015-06-08 富士通株式会社 積層基板製造方法及び積層基板
JP2016213296A (ja) 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
JP2018125349A (ja) 2017-01-30 2018-08-09 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW202121595A (zh) 2021-06-01
KR102615059B1 (ko) 2023-12-19
KR20210151907A (ko) 2021-12-14
JPWO2020213624A1 (ja) 2020-10-22
US20220148973A1 (en) 2022-05-12
CN113711347A (zh) 2021-11-26
WO2020213624A1 (ja) 2020-10-22
KR20230172626A (ko) 2023-12-22

Similar Documents

Publication Publication Date Title
JP5544872B2 (ja) 半導体装置及びその製造方法
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
US9232644B2 (en) Wiring substrate
JP7457922B2 (ja) 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法
KR20150047747A (ko) 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
EP2058858A2 (en) Silicon interposer and semiconductor device package and semiconductor device incorporating the same
US11923287B2 (en) Method for manufacturing semiconductor device having chip stacked and molded
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
TW200936000A (en) Wire bonding substrate and fabrication thereof
JP4194408B2 (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
KR102403468B1 (ko) 어셈블리 플랫폼
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
JP4900508B2 (ja) 貫通電極基板及びその製造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
CN108738230B (zh) 电路板结构及其制造方法
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
WO2010143369A1 (ja) 半導体装置およびその製造方法
JP5057139B2 (ja) 半導体装置用テープキャリアの製造方法
CN110010576A (zh) 具凸块结构的半导体装置及其制造方法
KR20230058949A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240229

R150 Certificate of patent or registration of utility model

Ref document number: 7457922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150