JP5057139B2 - 半導体装置用テープキャリアの製造方法 - Google Patents
半導体装置用テープキャリアの製造方法 Download PDFInfo
- Publication number
- JP5057139B2 JP5057139B2 JP2007132397A JP2007132397A JP5057139B2 JP 5057139 B2 JP5057139 B2 JP 5057139B2 JP 2007132397 A JP2007132397 A JP 2007132397A JP 2007132397 A JP2007132397 A JP 2007132397A JP 5057139 B2 JP5057139 B2 JP 5057139B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tape carrier
- semiconductor device
- manufacturing
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
配線パターン等が形成された面には、はんだボールや金ボールのようなほぼ球状のボンディング用部材がグリッド状に設けられて、いわゆるボールグリッドアレイ(BGA;Ball Grid Array)パッケージとなっている。このようなBGAパッケージは、例えば特開
2005−236244号公報などで提案されている(特許文献1)。
この1メタルサーキットアウト型BGA基板では、一般に、配線パターンや接続パッドの表面上に、最終仕上げの表面処理として、電解めっき法により電解金/ニッケルめっき層、または無電解めっき法により無電解金/ニッケルめっき層が形成される。
また第2に、上記のようにワイヤーボンディングに適した厚付けの金めっきを配線パターンや接続パッド上に施すことができるので、特殊なボンディング工程を用いることなく、豊富な実装設備のインフラストラクチャー等の使用が可能なワイヤーボンディング法によって、簡易に確実なボンディングを低コストで行うことが可能であるという利点もある。
また第2に、一般に、給電配線は電解めっき工程が終了した後にも基板上に配線パターン等と共に残されることになるが、この給電配線が、配線パターンを流れる信号電流に対して、反射ノイズやアンテナ効果などに因って電気的特性上の悪影響を及ぼす虞が高い。このような電気的特性上の悪影響は、搭載される半導体集積回路等の動作のさらなる高速化・高周波信号対応化につれて、さらに顕著なものとなっていく傾向にある。
また第3に、半導体チップ等が搭載されて素子分離されるよりも以前の段階、すなわちテープキャリアとして一条のテープに連なっているままの状態の段階で、個々の素子に対応する配線パターンおよび接続パッドの通電テストを行おうとしても、この段階では、ほぼ全ての配線パターンが給電配線によって接続された状態となっているので、通電テスト、特にショート(短絡)テストを行うことが困難ないしは不可能である。一般に、半導体装置用テープキャリアでは、それが完成した後、半導体チップを搭載される前に、テープキャリア単体としての通電テストを済ませておくことが要請されるが、それをテープキャリアのままの状態で行うためには、電解めっきを行った後、配線パターンの1本1本を独立させるための、いわゆる電極抜き(デバッシング)と呼ばれる極めて煩雑で時間および手間の掛かる切り離し(切断)作業を行わなければならない。
また第2に、給電配線が存在しないので、それが存在する場合のような反射ノイズやアンテナ効果などに因る、信号電流に対する電気的特性上の悪影響が発生しない、ということがある。
また第3に、給電配線が存在しないので、1条のテープキャリアの段階でも、ほぼ全ての配線パターンを独立した状態とすることができる。従って、デバッシングのような極めて煩雑で時間と手間の掛かる切り離し作業を行わなくとも、通電テストを行うことが可能である。
また第2に、無電解めっき法は一般に、めっき層の析出速度が低い傾向にある。これは、生産性・能率等が強く要請される量産用工業製品の一つである半導体装置用テープキャリアの製造技術としては、極めて不都合なことである。あるいは、それを克服するために、作業液(無電解めっき液)の温度を高温にして無電解めっき層の析出速度を高めるようにする、といった方策が有効であるようにも考えられるが、そうすると、高温耐久性の高い材料を使用しなければならなくなるなど、使用可能な材料に大幅な制約が生じてしまうこととなるという、別の新たな不都合が生じる。
また第3に、半導体装置用テープキャリア方式による1メタルサーキットアウト型BGA基板の製造プロセスは、基本的に生産性・能率を高めるための技術であり、リールツーリール(Reel to reel)による連続ラインで製造される場合がほとんどである。ところが、そのようなリールツーリールによる連続ラインで無電解めっきを行うと、例えばリールに巻き取られた状態で、被めっき面に局部電池作用に因って異常析出が発生し、それが著しくめっき面の品質を損ねてしまう要因となる虞がある。
また第4に、ニッケルとの置換方式による無電解金めっきでは、ブラックパッドと呼ばれる燐リッチな層がニッケルめっきの表面に生じやすく、それがボールシア強度を著しく損ねてしまう虞がある。
このような、電解めっき法と無電解めっき法との特質から総合的に判断すると、現在のところ、主として生産性・能率の高さの点、および厚付けの金めっきを施すことが可能でワイヤーボンディングに馴染み易いという点で、電解めっき法が有利であり、多くの場合、それを用いて電解金めっき層または電解金/ニッケルめっき層を配線パターンや接続パッドの表面上に形成する場合が多い。
また、給電配線の存在に起因した反射ノイズやアンテナ効果等が、配線パターンを流れる信号電流に対して電気的特性上の悪影響を及ぼすという問題があった。
また、給電配線の存在に起因してほぼ全ての配線パターンが連続した状態となっており、テープキャリアの状態で通電テストを行うことが困難ないしは不可能であるという問題があった。
また、特にデバイスホールが設けられたBGA基板では、多くの場合、給電リードをデバイスホールが穿設される予定の位置の周囲に集中して配置しておき、電解めっきを行った後、そのデバイスホールを打ち抜くが、その際に、それまで連続していた給電リードを切断することで、回路を電気的に独立させるようにしている。ところが、入出力端子数がさらに増大すると、基板の配線ルールの制約上、給電リードを所定の箇所まで引き廻すことが益々困難なものとなる虞が高い。また、デバイスホールの打ち抜きの際に、給電リートがデバイスホールの端面に露出することとなるが、その打ち抜きのプレス加工に伴って給電リードにバリが発生し、それが配線パターンによる回路系における短絡不良等を引き起こす要因となる虞が高い。
而して、そのような種々の問題の要因となっている従来の一般的な給電配線は、電解めっきを行うためには必須のものであって、省略することができないため、上記の問題を解決することは容易ではないものと考えられていた。
接続パッド形成用の金属導体材料層を有すると共に当該片面とは反対側の面に引き剥がし可能に設けられた導体材料からなるピーラブル層を有する絶縁性フィルム基板における、前記ピーラブル層の表面から前記金属導体材料層へと至るブラインドビア穴を穿設する工程と、前記ピーラブル層から前記ブラインドビア穴を通って前記金属導体材料層へと接続される、導体材料からなるブラインドビアを形成する工程と、前記金属導体材料層をパターニングして、配線パターンおよび接続パッドを形成する工程と、前記ピーラブル層および前記ブラインドビアを、電解めっき用電流の給電導体として用いて、電解めっき法により、前記配線パターンおよび前記接続パッドのうち少なくともいずれかの表面上に電解めっき層を形成する工程と、前記電解めっき層を形成した後、前記ピーラブル層を、前記絶縁性フィルム基板から引き剥がす工程とを含むことを特徴としている。
図1は、本実施の形態に係る半導体装置用テープキャリアを用いて作製された1メタルサーキットアウト型BGAパッケージの主要部の構造を示す断面図であり、図2は、本実施の形態に係る半導体装置用テープキャリアの平面図、図3は、図2の半導体装置用テープキャリアの製造に用いられるピーラブル材を示す図、図4、図5、図6は、本実施の形態に係る半導体装置用テープキャリアの製造方法における主要な工程の流れを示す図である。また図7は、本発明の一実施例に係る半導体装置用テープキャリアにおけるボールシア試験結果を示す図である。
ライバICのような半導体集積回路1と、接着剤層2と、半導体装置用テープキャリア3とを備えている。
また、本実施の形態に係る半導体装置用テープキャリアは、図2に示したように、搬送孔15が長手方向の両縁に沿って列設されており、かつその中央部にデバイスホール14が穿ち設けられた(具体的には、例えば打ち抜きプレスによって形成された)絶縁性フィルム基板10の片面上に、ボールパッド11、配線パターン12、接続パッド(ボンディングパッドとも呼ぶ)13が形成されている。それらの表面上には、電解金/ニッケルめっき層8(図4〜図6では符号24)が形成されている。ボールパッド11および配線パターン12ならびに接続パッド13の上を除いてその絶縁性フィルム基板10の片面上を覆うように、ソルダーレジスト層9(図2では図示省略)が形成されている。
半導体集積回路1のボンディングパッドと半導体装置用テープキャリア3の接続パッド13とが、デバイスホール14を通る金ワイヤ4によって接続されている。デバイスホール14は封止樹脂5によってポッティングされている。
まず、いわゆるピーラブル(peel-able)材を用意する。ピーラブル材は、図3に示し
たように、キャリアテープ用ポリイミドフィルムのような絶縁性フィルム基板17(10)の片面(配線層面とも呼ぶ)に、配線パターン12、接続パッド13、ボールパッド11等を形成するための、例えば銅箔のような金属導体材料層16が形成されており、その片面とは反対側の面(補強銅層面とも呼ぶ)には、例えば1μm以下の銅箔からなる銅ベース層18とその上に中間金属層19が積層形成され、その最外層に、所定の機械的強度を確保可能な程度の厚さの銅箔のような導体材料からなる補強銅層20が、後に引き剥がし可能に張り合わされている。このピーラブル材は、補強銅層20が張り合わされていることによって、このピーラブル材を用いてテープキャリアが製造される工程中で、絶縁性フィルム基板10および金属導体材料層16の全体的な機械的強度を、補強銅層20の持つ機械的強度によって補強する役割を果たすことができ、また製造工程終了後には、中間金属層19との界面から補強銅層20を簡易に引き剥すことができるように、設定されている。
ブラインドビア穴21の穿設は、例えばレーザビーム法などによって行うことが可能である。このブラインドビア穴21を設ける位置およびその穴径は、後の工程で形成される配線パターン12やボールパッド11等に対して電解めっき用電流を効果的に供給可能である最適な位置および穴径に、自由に設定することができる。これは、補強銅層20は絶縁性フィルム基板17の補強銅層面ほぼ全面に、いわゆるベタ面の状態で張り合わされているので、どの位置にでもイコールコンディションでブラインドビア穴21を設けることが可能であるから、上記のように、ブラインドビア穴21を電解めっき用電流の供給に最適な位置に、自由に配置することができるのである。
このようにして、補強銅層20と金属導体材料層16との間を電気的に導通するブラインドビア22aが形成される。
そして、図4(e)に示したように、配線パターン12およびボールパッド11ならびに接続パッド13の表面は露出させ、その他の配線層面上ほぼ全面を覆うように、ソルダーレジストパターン9を形成する。なお、このソルダーレジストパターン9は、配線パターン12の表面に電解めっきを施さなくともよい設定の場合などには、その配線パターン12の表面も覆うようなパターンとするようにしてもよいことは勿論である。このようにすることにより、高価で貴重ないわゆる貴金属材料である電解めっき用の金やニッケルなどの使用量を、さらに削減することが可能となるので好ましい。
そして、図5(b)に示したように、補強銅層20および銅層22bならびにブラインドビア22aを実質的に電解めっき用給電導体として用いて、外部から電解めっき用の電流を供給しながら、ソルダーレジストパターン9から露出している配線パターン12およびボールパッド11ならびに接続パッド13の表面上に電解金/ニッケルめっきを施して、電解金/ニッケルめっき層24を形成する。
そしてさらに、例えば酸洗法などにより、図5(d)〜図5(e)に示したように、銅ベース層18および中間金属層19を完全に除去する。このとき、仮に引き剥がしの際に補強銅層20の残渣や金属イオン等が中間金属層19上に残存していたとしても、その中間金属層19自体を完全に除去するのであるから、補強銅層面には補強銅層20の残渣や金属イオン等が残る虞がない。また、この酸洗工程では、配線パターン12や接続パッド13等の表面は、耐酸性の高い電解金/ニッケルめっき層24の厚付け膜によって既に完全に覆われているので、マスキングしなくとも済む。
このようにして、配線層面上およびその裏面の補強銅層面上に電解めっき用給電配線等を全く残存させることなく、配線パターン12や接続パッド13等の表面に電解金/ニッケルめっき層24を施してなる、本実施の形態に係る半導体装置用テープキャリアの主要部が作製される。
そして、そのように電解めっき用の給電配線を全く残存させないようにしたことにより、配線パターン12や接続パッド13のさらなる微細化・稠密化・多ピン化等を達成することができ、また配線パターン12を流れる信号電流に対する電気的特性上の悪影響の発生を防止することができ、またデバッシングのような煩雑な作業を必要とすることなしにテープキャリアの状態で配線パターン12の通電テストを行うことが可能となる。
また、そのような補強銅層20は、いわゆるベタ面の導体層であるため、ブラインドビア穴21を電解めっき用電流の供給に最適な位置に、自由に配置することができるという利点もある。
また、電解めっきを行う際に、必要以外の部位については、ソルダーレジストパターン9やマスキング膜23で覆うようにしたので、高価で貴重な材料資源である金やニッケルを必要最小限の分量だけ使用して電解めっきを行うことができ、その金やニッケル等の使用量のさらなる削減化を達成することができる。
また、酸洗工程では、配線パターン12や接続パッド13等の表面が耐酸性の高い電解金/ニッケルめっき層24の厚付け膜によって完全に覆われているようにしたので、それらをマスキングするといった煩雑な工程の追加が不要となるという利点もある。
すなわち、まず、図6(a)に示したようなピーラブル材を用意し、それに図6(b)に示したようにブラインドビア穴21を穿設する。ここまでは上記の穴埋め銅めっき法と同様である。続いて、図6(c)に示したように、電解めっきの際の必要十分な電流を供給可能な厚さを確保できる程度の薄付けで銅層22cを析出または堆積させる。そして、図6(d)に示したように、補強銅層20を中間金属層19から引き剥がすことにより、
その補強銅層20自体と共にその上の銅層22cを除去する。このとき、ブラインドビア22cは、引き剥がし界面で機械的に破断され、その主要部としてブラインドビア穴21内に析出または堆積している部分のブラインドビア22cほぼ全部が基板内に残ることとなる。そしてさらに、酸洗法などにより銅ベース層18および中間金属層19を完全に除去する。
このようにコンフォーマル銅めっき法によってブラインドビア22cを形成することにより、穴埋め銅めっき法で形成する場合よりもさらに短時間で必要十分な厚さのブラインドビア22cを薄付け形成することが可能となり、延いてはこの製造プロセス全体のスループットのさらなる向上を達成することができる。また、そのようにブラインドビア22cの銅層を薄付けとすることにより、補強銅層20の引き剥がしの際の、ブラインドビア22cの破断をさらに簡易かつ確実に行うことが可能となるという利点もある。
また、上述したように、ブラインドビア22a、22cの穴径は基本的に自由に設定できるので、必要に応じて微細なマイクロブラインドビア等として形成することや、逆に、例えば検査用のプローブ(図示省略)を確実に接触することができる程度の大きさに設定して、テープキャリアとして完成した後に、補強銅層面に露出しているブラインドビア22a、22cの底面の銅に検査用のプローブを接触させるなどして、そのブラインドビア22a、22cを介して配線パターン12や接続パッド13等の導通検査等を行うことができるようにしてもよい。上記で説明したように、各配線パターン12は、従来のような電解めっき用給電配線で繋がれておらず、独立しているのであるから、プローブを当てるブラインドビア22a、22cを適宜に選択して用いることにより、そのような配線パターン12等の導通検査を行うことなども可能である。
厚さ25μmのポリイミドフィルムからなる絶縁性フィルム基板17の配線層面に、厚さ12μmの銅箔からなる金属導体材料層16がラミネートされると共に、補強銅層面には、厚さ1μmの銅からなる銅ベース層18および中間金属層19が形成されており、その上に厚さ12μmの補強銅層20が引き剥がし可能に張り合わされているピーラブル材を用いた。
穴径40μmのマイクロビアを、レーザー法によって穿設して、ブラインドビア穴21とした。補強銅層面に、電解めっき法により10μmの穴埋め銅22を析出させることで、ブラインドビア22aを形成した。補強銅層20および銅層22bならびにブラインドビア22aを給電導体として用いて、電解めっき法により、電解金/ニッケルめっき層24を形成した。そして、補強銅層20を引き剥がし、上記の実施の形態で説明した工程を経て、半導体装置用テープキャリアを完成させた。
また、比較のために、本実施例と同じ仕様および回路パターンの設定で、無電解金/ニッケルめっき法により半導体装置用テープキャリアを作製した。
そして、本実施例の半導体装置用テープキャリアと、比較例の半導体装置用テープキャリアとの、それぞれについて、ボールシア試験を行って、その結果を比較・検討した。
用テープキャリアでは、無電解金めっき層の厚さは平均0.15μm、ニッケルめっき層の厚さは平均4.5μmとなった。どちらもソルダーマスクパターン9には0.6mm直径の開口が設けられ、そこから露出している部分のボールパッド11等の表面上に金/ニッケルめっき層を形成した。ボールシア試験に使用したボールバンプ6は、直径0.81μmのもので、これをボールパッド11上に取り付けて、230℃のリフローを3回繰り返した後の、シア強度を測定した。
、また縦軸は、複数回の測定結果で得られた数値の発生頻度を、それぞれ示している。
また、LSL(Lower Specification Limit)は下方規格限界であり、その値を実施例
および比較例の両方について、同じ1000gに設定してある。
グラフ中の網点を付したバーグラフは、横軸のボールシア強度範囲内に入る測定点数を100g毎に区分してプロットしたグラフである。また、曲線は、この実験結果が正規分布に従うものと仮定したときの、いわゆる分布予想線である。
各グラフの右側には、平均シア強度、標準偏差、測定数の各数値を、それぞれ示してある。
この試験の結果、本実施例の半導体装置用テープキャリアのボールシア強度は、図7から明らかなように、無電解めっき法を用いた比較例の場合の1.4倍となることが確認された。また、そのボールシア強度の下方規格限界値を1000gに設定した場合のCpkについても、3以上となり、無電解めっき法を用いた比較例の場合の0.366と比較して、約10倍の(1桁高い)工程能力を達成可能であることが確認された。
3 半導体装置用テープキャリア
11 ボールパッド
12 配線パターン
13 接続パッド
14 デバイスホール
16 金属導体材料層
17 絶縁性フィルム基板
20 補強銅層
21 ブラインドビア穴
22a ブラインドビア
24 電解金/ニッケルめっき層
Claims (4)
- 片面に配線パターンおよび接続パッド形成用の金属導体材料層を有すると共に当該片面とは反対側の面に引き剥がし可能に設けられた導体材料からなるピーラブル層を有する絶縁性フィルム基板における、前記ピーラブル層の表面から前記金属導体材料層へと至るブラインドビア穴を穿設する工程と、
前記ピーラブル層から前記ブラインドビア穴を通って前記金属導体材料層へと接続される、導体材料からなるブラインドビアを形成する工程と、
前記金属導体材料層をパターニングして、配線パターンおよび接続パッドを形成する工程と、
前記ピーラブル層および前記ブラインドビアを、電解めっき用電流の給電導体として用いて、電解めっき法により、前記配線パターンおよび前記接続パッドのうち少なくともいずれかの表面上に電解めっき層を形成する工程と、
前記電解めっき層を形成した後、前記ピーラブル層を、前記絶縁性フィルム基板から引き剥がす工程と
を含むことを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項1記載の半導体装置用テープキャリアの製造方法において、
前記ピーラブル層を、前記給電導体として用いることに加えて、製造途中における当該半導体装置用テープキャリアの機械的な強度を補強するための補強層として兼用する
ことを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項1または2記載の半導体装置用テープキャリアの製造方法において、
前記ブラインドビアを、コンフォーマルめっきにより形成する
ことを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項1ないし3のうちいずれか1項に記載の半導体装置用テープキャリアの製造方法において、
前記電解めっき層を、電解金めっき法、または電解金/ニッケルめっき法によって形成する
ことを特徴とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007132397A JP5057139B2 (ja) | 2007-05-18 | 2007-05-18 | 半導体装置用テープキャリアの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007132397A JP5057139B2 (ja) | 2007-05-18 | 2007-05-18 | 半導体装置用テープキャリアの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012059986A Division JP2012114473A (ja) | 2012-03-16 | 2012-03-16 | 半導体装置用テープキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288406A JP2008288406A (ja) | 2008-11-27 |
JP5057139B2 true JP5057139B2 (ja) | 2012-10-24 |
Family
ID=40147839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007132397A Expired - Fee Related JP5057139B2 (ja) | 2007-05-18 | 2007-05-18 | 半導体装置用テープキャリアの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5057139B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5412198B2 (ja) * | 2009-07-15 | 2014-02-12 | 三友セミコンエンジニアリング株式会社 | 連続部分めっき装置及びそれを用いた連続部分めっき方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
JP3896741B2 (ja) * | 1999-11-22 | 2007-03-22 | 日立電線株式会社 | 半導体装置および半導体装置用tabテープ |
-
2007
- 2007-05-18 JP JP2007132397A patent/JP5057139B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008288406A (ja) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8383950B1 (en) | Metal etch stop fabrication method and structure | |
US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
TW201019445A (en) | Lead frame board, method of forming the same, and semiconductor device | |
US8436456B2 (en) | Wiring board, semiconductor device and method for manufacturing semiconductor device | |
US20080174005A1 (en) | Electronic device and method for manufacturing electronic device | |
JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
JP2024075666A (ja) | 貫通電極基板 | |
US8471375B2 (en) | High-density fine line structure and method of manufacturing the same | |
JP5188289B2 (ja) | プリント基板の製造方法 | |
JP5057139B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
JP4219266B2 (ja) | 配線基板の製造方法 | |
JP2006294670A (ja) | 半導体装置の製造方法 | |
JP2012114473A (ja) | 半導体装置用テープキャリア | |
KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
US20090001547A1 (en) | High-Density Fine Line Structure And Method Of Manufacturing The Same | |
JP2006222257A (ja) | 配線基板とその製造方法、およびそれを用いた半導体装置 | |
JP3916363B2 (ja) | 金属ベース配線板の製造方法 | |
JP2006128249A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
US7951697B1 (en) | Embedded die metal etch stop fabrication method and structure | |
CN108305864A (zh) | 新型端子 | |
JP3656590B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP4023082B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |