JP3770004B2 - Ｔａｂテープ及びそれを用いた半導体装置 - Google Patents
Ｔａｂテープ及びそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP3770004B2 JP3770004B2 JP30583399A JP30583399A JP3770004B2 JP 3770004 B2 JP3770004 B2 JP 3770004B2 JP 30583399 A JP30583399 A JP 30583399A JP 30583399 A JP30583399 A JP 30583399A JP 3770004 B2 JP3770004 B2 JP 3770004B2
- Authority
- JP
- Japan
- Prior art keywords
- tab tape
- semiconductor device
- copper foil
- less
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ及びそれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
従来の１８μｍ厚さの銅箔の高温高伸び箔では、光沢面最大粗さが２．５μｍ以上で粗化面最大粗さが６μｍ以上あり、ＴＡＢテープを応用した半導体装置としては、例えば図３に示すものがある。
【０００３】
図３において、１０は上記ＴＡＢテープで、銅箔２ａと絶縁フィルムとを接着剤を介して貼り合わせて三層構造としたものから成る。
【０００４】
即ち、一般にＴＡＢテープは、厚さ５０〜１２５μｍ厚さ、幅３５mmあるいは４８mm、７０mm等の幅を有する有機ポリイミドテープ、ガラスエポキシテープ等の絶縁性ベースフィルム１に、接着剤３を厚さ９〜２５μｍ塗布した後、パンチング加工により、実装時にＴＡＢテープ本体を送り出す図示してない送り穴（パーフォレーションホール）と、半田ボールを搭載するビアホール（Via Hole）１１と、ダイレクトボンディングするためのスリット１２とを形成する。これに上記の電解銅箔を、その粗化面５を図４の如く接着剤側にして貼り合わせた後、フォトレジスト・エッチングプロセスによってＩＣ搭載用のリード配線を含む所定の配線パターン４を形成したものから構成される。次に、このＣｕ配線パターン４を形成した後、Ａｕ電気めっき等を行っている。
【０００５】
半導体装置を構成する際には、このＴＡＢテープ１０の回路面側、つまり銅箔４の光沢面６側に、絶縁体であるエラストマ（低弾性樹脂）２０を、そのＩＣチップ（半導体チップ）３０の搭載されない側の面（図１では上面）をもって貼り合せる。その後、ＩＣチップ３０をその回路面を接着剤側にして搭載した後、配線パターン４のボンディングリード４ａを直接ＩＣチップ３０の電極とボンディングした後、封止樹脂４０をスリット１２の隙間に充填し硬化させた後、半田ボール５０を搭載して半導体装置としている。
【０００６】
【発明が解決しようとする課題】
ところで、一般に、電解析出状態のままの電解銅箔の粗化面の粗さは、ベースフィルム上の接着に必要な粗化面の粗さ（２〜３μｍ）よりも粗く、不均一であることから、エッチングにより整面処理することが行われる。この整面処理は、例えば、特開平５−１６０２０８号公報では、電解銅箔から狭ピッチのリードパターンを形成する際のパターニングを考慮すると、電解銅箔の粗化面の粗さを極力小さくすることが望ましいが、そうすると、リードパターンにめっきを施す際に電解銅箔がはがれるおそれが生じることから、８０μｍ〜６０μｍのリードピッチを有するリードパターンを得るに際しては、電解銅箔の粗化面の粗さを２〜１μｍとなるように整面するとよいとされる。
【０００７】
また、特開平４−９４１４５号公報では、最近微電流による交流電解粗化法や、電気めっき法による微粒子電着粗化法が著しく進歩して、いわゆる低粗化銅箔が製造可能となったことを前提とし、銅箔の貼り合わせ前の粗化面の平均粗さＲａを０．１〜０．４μｍとし、その銅箔パターンの腐食防止と剥離防止の観点から接着剤の厚さを３〜７μｍとして、インナーリードピッチが０．１mmのものを得ることが提案されている。
【０００８】
しかしながら、最近では配線リードピッチが３０μｍ〜６０μｍというように更に狭ピッチのものが求められている。
【０００９】
ところが、上記を含め、従来における電解銅箔の粗化面の粗さの議論は、いずれも「平均粗さ」についてのみ行われてきた。このため、平均粗さで見ると良好な数値範囲内に入っている場合であっても、図５の如く拡大して見た場合、偶発的に粗化面の極めて小さな一部分については大きな値の粗さを持っている、つまり粗化面の最大粗さとして大きな値を持っている場合があった。つまり、これが原因となって、例えば６０μｍ或いは５０μｍといった狭ピッチのリードパターンを確実に形成することが困難であった。
【００１０】
即ち、上記銅箔は、１８μｍ厚さの高温高伸び箔で、光沢面最大粗さが２．５μｍ以上で粗化面最大粗さが６μｍ以上であり、粗化面が粗いため、配線リードピッチが８０μｍ以下になるとＣｕ残りが発生して、配線の断面積が、図５に断面部７として示すように、上辺が狭く底辺が広い台形となり、微細配線リードピッチの形成が困難となり半導体装置の生産が不可能となる。
【００１１】
また、クロック周波数４００MHz 以上という高速伝送の半導体装置では、伝送波形は表皮層に沿ってのみ伝送されるため、上記銅箔の粗化面が粗いと、伝送損失が非常に大きくなって、高速伝送の半導体装置として不適当で使用することができない。
【００１２】
これらの問題は、従来の高温高伸び箔の粗化面の荒さが、最大粗さの観点から見た場合に、大きいことに起因している。
【００１３】
また、既に述べたように、上記銅箔は粗化面が粗いため化学研磨処理を施して整面するが、これによりリードの厚さが約４μｍ薄くなるため、リード強度が低下し、温度サイクル−６５℃（３０分）と＋１５０℃（３０分）の繰り返しの長期信頼性の要求に対して劣化してしまい、半導体装置としての信頼性を欠く結果となっていた。
【００１４】
そこで、本発明の目的は、上記課題を解決し、ＴＡＢテープの銅箔の粗化面を最大粗さにより規制して、６０μｍ以下といった狭ピッチのリードパターンを確実に形成することを可能とし、温度サイクル等の長期信頼性を高めたＴＡＢテープ及びそれを用いた半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１６】
本発明のＴＡＢテープは、接着剤を貼り合わせした絶縁性ベースフィルムに穴開けした後、銅箔を貼り合せて配線パターンを形成したＴＡＢテープにおいて、前記銅箔に、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を用いたことを特徴とするものである（請求項１）。
【００１７】
また、本発明の半導体装置は、接着剤を貼り合わせした絶縁性ベースフィルムに穴開けした後、銅箔を貼り合せて配線パターンを形成したＴＡＢテープを用い、その配線パターンのリードを直接に又はボンディングワイヤを介して半導体チップとボンディングした半導体装置において、前記ＴＡＢテープの銅箔に、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を用いたことを特徴とするものである（請求項６）。
【００１８】
本発明のＴＡＢテープ又はこれを用いた半導体装置において、前記銅箔の厚さは９〜２５μｍであることが好ましい（請求項２、７）。また前記絶縁性ベースフィルムはポリイミドテープから成り、その厚さが２５μｍ〜１２５μｍであることが好ましい（請求項３、８）。また、前記配線パターン上に無電解めっき又は電気めっきが施されていることが好ましい（請求項４、９）。
【００１９】
＜発明の要点＞
本発明のＴＡＢテープ及びそれを用いた半導体装置において、ＴＡＢテープを構成する銅箔は、高温高伸び箔で、光沢表面の粗さ及び粗化面の粗さが、それぞれ最大粗さにより規制される。ここで光沢表面の最大粗さは２μｍ以下で、粗化面の最大粗さは２．５μｍ以下である。従って、従来の粗化面をその平均粗さで規制する場合よりも管理が厳しくなり、６０μｍ以下といった狭ピッチのリードパターンを確実に形成することができる。即ち、粗化面粗さの小さい高温高伸び箔を用いてＴＡＢテープを作成し、更にこれを用いて半導体装置を構成することで、温度サイクル等の長期信頼性を向上させると共に微細配線が可能なすなわちＩ／Ｏ（Ｉｎ Ｐｕｔ／Ｏｕｔ Ｐｕｔ）の多い高速伝送に適した半導体装置を得ることができる。
【００２０】
本発明のＴＡＢテープ及びそれを用いた半導体装置において、ＴＡＢテープの構成に用いられる銅箔は、高温高伸び箔で、光沢表面の最大粗さが２μｍ以下で、粗化面の最大粗さが２．５μｍ以下である。これは、高温高伸び箔での市販品で一般的に入手可能なものであって且つ上記配線リードピッチが６０μｍ以下という微細配線が可能な銅箔の粗さ構成のものは、この範囲にしか存在しないことが明らかになっためである。この条件を満たす銅箔の高温高伸び箔としては、例えば古河電工（株）のＦ２−ＷＳ箔がある。
【００２１】
また、本発明のＴＡＢテープ及びそれを用いた半導体装置においては、ＴＡＢテープを構成する銅箔の厚さを９〜２５μｍの範囲とする。これは、高温高伸び箔での市販品で一般的に入手可能な銅箔の厚さ構成を示したものである。上述の古河電工（株）のＦ２−ＷＳ箔はこの条件も満たす。
【００２２】
また、本発明のＴＡＢテープ及びそれを用いた半導体装置においては、ＴＡＢテープを構成する絶縁性ベースフィルム、具体的にはポリイミドテープの厚さを２５μｍ〜１２５μｍの範囲とする。これは、一般的に入手可能なテープの厚さ構成を示したものである。下限が２５μｍ以上となっているのは、２５μｍ未満の厚さは、腰が弱く平坦性が劣るためである。また上限が１２５μｍ以下となっているのは、１２５μｍ厚さを超えると、半田ボール付けの際、ボール径が１５０μｍ以下ではポリイミドの厚さが邪魔をして作業性が悪くなるためである。
【００２３】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２４】
図１に示す半導体装置において、１０はＴＡＢテープであり、接着剤３を貼り合わせした絶縁性ベースフィルム１に穴開けした後、銅箔２を貼り合せて配線パターン４を形成したものから成る。
【００２５】
このＴＡＢテープ１０の製造は、次のように行った。まず幅７０mmの有機ポリイミドテープから成る絶縁性ベースフィルム１に、接着剤３を厚さ９〜２５μｍ塗布した後、パンチング加工により、実装時にＴＡＢテープ本体を送り出すパーフオレーションホール（図示せず）と、半田ボールを搭載する直径４００μｍのビアホール（Ｖｉａ Ｈｏｌｅ）１１と、ダイレクトボンディングするためのスリット１２とを形成する。
【００２６】
この打ち抜き後、銅箔２として、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を、その粗化面を接着剤側にして接着剤３を介して貼り合わせる。ここでは、高温高伸び箔での市販品で一般的に入手可能なものであって、配線リードピッチが６０μｍ以下という微細配線が可能な銅箔の粗さの構成のものとして、古河電工（株）のＦ２−ＷＳ箔を用いた。具体的には、銅箔厚さ１８μｍのＦ２−ＷＳ箔（粗化面最大粗さ：２．５μｍ以下）をラミネート・キュアした。
【００２７】
その後、フォトアプリケーションでパターンを形成後、エッチングにより配線リードピッチが６０μｍの銅配線とダイレクトボンディング用リード４ａを含む配線パターン４を作成した。次に、この配線パターン４上に電気Ａｕめっきを施した。
【００２８】
上記のように構成したＴＡＢテープ１０に対し、その回路面側にエラストマ２０を接着し、そのエラストマ２０の他面に貼り合わせることにより半導体チップとしてＩＣチップ（正確にはＬＳＩチップ）３０を搭載した。その後、ボンディングツールを上記スリット１２に挿入し、ダイレクトボンディングリード４ａを図１に示す如くＳ字状に曲げてＩＣチップ３０のＡｌ電極にボンディングした。
【００２９】
次に、封止樹脂４０をスリット１２に充填して、樹脂封止した後、半田ボール５０をビアホール１１部分に搭載し、配線パターン４上に接続して半導体装置を完成した。
【００３０】
要するに、接着剤を貼り合わせしたポリイミドテープに穴開けした後、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔から成る銅箔を貼り合せ、この銅箔にエッチングにより配線ピッチが８０μｍ以下の配線リードを含む配線パターンを形成し、めっきを施して構成したＴＡＢテープを用い、このＴＡＢテープの回路面側にエラストマを介して半導体チップを接着した後、前記配線パターンのリードを直接に又はボンディングワイヤを介して半導体チップとボンディングして半導体装置とした。
【００３１】
比較のため、銅箔を従来の高温高伸び箔（粗化面最大粗さ６μｍ以上）についても作成し半導体装置とした。なお、この場合の銅配線（配線リードピッチが６０μｍ）は図４の如く上辺が狭く底辺が広い台形となっている。
【００３２】
次に機能テストとして、上記半導体装置を４００MHz から１GHz のクロック周波数での信号遅延による誤動作を、ダイレスト・ランバスＤＲＡＭチップとして構成し、従来の銅箔使用品と比較測定した。その結果、本実施形態のＦ２−ＷＳ箔（粗化面最大粗さ：２．５μｍ以下）を用いた半導体装置は、ビットエラー・フリーで伝送できることを確認した。
【００３３】
また、耐マイグレーション特性は、配線パターンの６０μｍピッチ部で８５℃ｘ８５％ＲＨ、３０Ｖで１０００時間実施したが、試験中の絶縁抵抗が高く（１０の９乗Ω以上あり）安定しており、信頼性に優れていることが判明した。次に温度サイクル試験−６５℃（３０分保持）、＋１５０℃（３０分保持）を１０００サイクル試験しても、剥離等の不具合もなく良好な結果を得た。
【００３４】
上記実施形態では、ボンディングリード４ａが有る場合であるが、デバイスホール無しのワイヤボンディングタイプのＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）にも応用可能である。即ち、配線パターン４のボンディングリード４ａを直接にボンディングするのではなく、図２に示すように、ボンディングワイヤ１３を介してＩＣチップ３０の電極３１とボンディングした半導体装置に適用することもできる。
【００３５】
本実施形態では、エラストマを使用した半導体装置について述べたが、ウェハレベルのＣＳＰ半導体装置にも応用可能である。
【００３６】
本発明のＴＡＢテープを用いた半導体装置は、高速伝送に優れ、また耐マイグレーション特性に優れている。また微細配線（ピッチ５０μｍ以下）のデバイスホール無しのフリップチップ接続用およびワイヤボンディング・タイプの半導体装置にも応用可能である。
【００３７】
【発明の効果】
以上説明したように本発明のＴＡＢテープ及びそれを用いた半導体装置によれば、ＴＡＢテープの構成に用いられる銅箔は、高温高伸び箔で、光沢表面の粗さ及び粗化面の粗さが、それぞれ最大粗さにより規制され、光沢表面の最大粗さは２μｍ以下で、粗化面の最大粗さは２．５μｍ以下であるため、従来の粗化面をその平均粗さで規制する場合よりも管理が厳しくなり、６０μｍ以下といった狭ピッチのリードパターンを確実に形成することができる。従って、次のような利点が得られる。
【００３８】
(1) 本発明のＴＡＢテープ及びそれを用いた半導体装置によれば、安定して微細リードピッチ（５０μｍ）を達成することが可能でファインピッチの半導体装置を供給できる。
【００３９】
(2) また、本発明のＴＡＢテープを用いた半導体装置は、高速伝送に優れ、４００MHz から１GHz のクロック周波数でも使用可能である。
【００４０】
(3) 本発明のＴＡＢテープ及びそれを用いた半導体装置によれば、半導体装置の組立性と歩留と生産性が向上し、微細リードピッチの半導体装置を安定した量産体制の下で供給することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す横断面図である。
【図２】本発明の半導体装置の他の実施例を示す横断面図である。
【図３】従来のＴＡＢテープを用いた半導体装置の横断面図である。
【図４】従来のＴＡＢテープを用いた半導体装置の不具合を説明する横断面図である。
【図５】従来のＴＡＢテープを用いた半導体装置の不具合を説明する横部分断面図である。
【符号の説明】
１ 絶縁性ベースフィルム
２ 銅箔
３ 接着剤
４ 配線パターン
４ａ ボンディングリード
５ 粗化面
６ 光沢面
７ 断面部
１０ ＴＡＢテープ
１１ ビアホール
１２ スリット
１３ ボンディングワイヤ
２０ エラストマ
３０ ＩＣチップ（半導体チップ）
４０ 封止樹脂
５０ 半田ボール
【発明の属する技術分野】
本発明は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ及びそれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
従来の１８μｍ厚さの銅箔の高温高伸び箔では、光沢面最大粗さが２．５μｍ以上で粗化面最大粗さが６μｍ以上あり、ＴＡＢテープを応用した半導体装置としては、例えば図３に示すものがある。
【０００３】
図３において、１０は上記ＴＡＢテープで、銅箔２ａと絶縁フィルムとを接着剤を介して貼り合わせて三層構造としたものから成る。
【０００４】
即ち、一般にＴＡＢテープは、厚さ５０〜１２５μｍ厚さ、幅３５mmあるいは４８mm、７０mm等の幅を有する有機ポリイミドテープ、ガラスエポキシテープ等の絶縁性ベースフィルム１に、接着剤３を厚さ９〜２５μｍ塗布した後、パンチング加工により、実装時にＴＡＢテープ本体を送り出す図示してない送り穴（パーフォレーションホール）と、半田ボールを搭載するビアホール（Via Hole）１１と、ダイレクトボンディングするためのスリット１２とを形成する。これに上記の電解銅箔を、その粗化面５を図４の如く接着剤側にして貼り合わせた後、フォトレジスト・エッチングプロセスによってＩＣ搭載用のリード配線を含む所定の配線パターン４を形成したものから構成される。次に、このＣｕ配線パターン４を形成した後、Ａｕ電気めっき等を行っている。
【０００５】
半導体装置を構成する際には、このＴＡＢテープ１０の回路面側、つまり銅箔４の光沢面６側に、絶縁体であるエラストマ（低弾性樹脂）２０を、そのＩＣチップ（半導体チップ）３０の搭載されない側の面（図１では上面）をもって貼り合せる。その後、ＩＣチップ３０をその回路面を接着剤側にして搭載した後、配線パターン４のボンディングリード４ａを直接ＩＣチップ３０の電極とボンディングした後、封止樹脂４０をスリット１２の隙間に充填し硬化させた後、半田ボール５０を搭載して半導体装置としている。
【０００６】
【発明が解決しようとする課題】
ところで、一般に、電解析出状態のままの電解銅箔の粗化面の粗さは、ベースフィルム上の接着に必要な粗化面の粗さ（２〜３μｍ）よりも粗く、不均一であることから、エッチングにより整面処理することが行われる。この整面処理は、例えば、特開平５−１６０２０８号公報では、電解銅箔から狭ピッチのリードパターンを形成する際のパターニングを考慮すると、電解銅箔の粗化面の粗さを極力小さくすることが望ましいが、そうすると、リードパターンにめっきを施す際に電解銅箔がはがれるおそれが生じることから、８０μｍ〜６０μｍのリードピッチを有するリードパターンを得るに際しては、電解銅箔の粗化面の粗さを２〜１μｍとなるように整面するとよいとされる。
【０００７】
また、特開平４−９４１４５号公報では、最近微電流による交流電解粗化法や、電気めっき法による微粒子電着粗化法が著しく進歩して、いわゆる低粗化銅箔が製造可能となったことを前提とし、銅箔の貼り合わせ前の粗化面の平均粗さＲａを０．１〜０．４μｍとし、その銅箔パターンの腐食防止と剥離防止の観点から接着剤の厚さを３〜７μｍとして、インナーリードピッチが０．１mmのものを得ることが提案されている。
【０００８】
しかしながら、最近では配線リードピッチが３０μｍ〜６０μｍというように更に狭ピッチのものが求められている。
【０００９】
ところが、上記を含め、従来における電解銅箔の粗化面の粗さの議論は、いずれも「平均粗さ」についてのみ行われてきた。このため、平均粗さで見ると良好な数値範囲内に入っている場合であっても、図５の如く拡大して見た場合、偶発的に粗化面の極めて小さな一部分については大きな値の粗さを持っている、つまり粗化面の最大粗さとして大きな値を持っている場合があった。つまり、これが原因となって、例えば６０μｍ或いは５０μｍといった狭ピッチのリードパターンを確実に形成することが困難であった。
【００１０】
即ち、上記銅箔は、１８μｍ厚さの高温高伸び箔で、光沢面最大粗さが２．５μｍ以上で粗化面最大粗さが６μｍ以上であり、粗化面が粗いため、配線リードピッチが８０μｍ以下になるとＣｕ残りが発生して、配線の断面積が、図５に断面部７として示すように、上辺が狭く底辺が広い台形となり、微細配線リードピッチの形成が困難となり半導体装置の生産が不可能となる。
【００１１】
また、クロック周波数４００MHz 以上という高速伝送の半導体装置では、伝送波形は表皮層に沿ってのみ伝送されるため、上記銅箔の粗化面が粗いと、伝送損失が非常に大きくなって、高速伝送の半導体装置として不適当で使用することができない。
【００１２】
これらの問題は、従来の高温高伸び箔の粗化面の荒さが、最大粗さの観点から見た場合に、大きいことに起因している。
【００１３】
また、既に述べたように、上記銅箔は粗化面が粗いため化学研磨処理を施して整面するが、これによりリードの厚さが約４μｍ薄くなるため、リード強度が低下し、温度サイクル−６５℃（３０分）と＋１５０℃（３０分）の繰り返しの長期信頼性の要求に対して劣化してしまい、半導体装置としての信頼性を欠く結果となっていた。
【００１４】
そこで、本発明の目的は、上記課題を解決し、ＴＡＢテープの銅箔の粗化面を最大粗さにより規制して、６０μｍ以下といった狭ピッチのリードパターンを確実に形成することを可能とし、温度サイクル等の長期信頼性を高めたＴＡＢテープ及びそれを用いた半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１６】
本発明のＴＡＢテープは、接着剤を貼り合わせした絶縁性ベースフィルムに穴開けした後、銅箔を貼り合せて配線パターンを形成したＴＡＢテープにおいて、前記銅箔に、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を用いたことを特徴とするものである（請求項１）。
【００１７】
また、本発明の半導体装置は、接着剤を貼り合わせした絶縁性ベースフィルムに穴開けした後、銅箔を貼り合せて配線パターンを形成したＴＡＢテープを用い、その配線パターンのリードを直接に又はボンディングワイヤを介して半導体チップとボンディングした半導体装置において、前記ＴＡＢテープの銅箔に、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を用いたことを特徴とするものである（請求項６）。
【００１８】
本発明のＴＡＢテープ又はこれを用いた半導体装置において、前記銅箔の厚さは９〜２５μｍであることが好ましい（請求項２、７）。また前記絶縁性ベースフィルムはポリイミドテープから成り、その厚さが２５μｍ〜１２５μｍであることが好ましい（請求項３、８）。また、前記配線パターン上に無電解めっき又は電気めっきが施されていることが好ましい（請求項４、９）。
【００１９】
＜発明の要点＞
本発明のＴＡＢテープ及びそれを用いた半導体装置において、ＴＡＢテープを構成する銅箔は、高温高伸び箔で、光沢表面の粗さ及び粗化面の粗さが、それぞれ最大粗さにより規制される。ここで光沢表面の最大粗さは２μｍ以下で、粗化面の最大粗さは２．５μｍ以下である。従って、従来の粗化面をその平均粗さで規制する場合よりも管理が厳しくなり、６０μｍ以下といった狭ピッチのリードパターンを確実に形成することができる。即ち、粗化面粗さの小さい高温高伸び箔を用いてＴＡＢテープを作成し、更にこれを用いて半導体装置を構成することで、温度サイクル等の長期信頼性を向上させると共に微細配線が可能なすなわちＩ／Ｏ（Ｉｎ Ｐｕｔ／Ｏｕｔ Ｐｕｔ）の多い高速伝送に適した半導体装置を得ることができる。
【００２０】
本発明のＴＡＢテープ及びそれを用いた半導体装置において、ＴＡＢテープの構成に用いられる銅箔は、高温高伸び箔で、光沢表面の最大粗さが２μｍ以下で、粗化面の最大粗さが２．５μｍ以下である。これは、高温高伸び箔での市販品で一般的に入手可能なものであって且つ上記配線リードピッチが６０μｍ以下という微細配線が可能な銅箔の粗さ構成のものは、この範囲にしか存在しないことが明らかになっためである。この条件を満たす銅箔の高温高伸び箔としては、例えば古河電工（株）のＦ２−ＷＳ箔がある。
【００２１】
また、本発明のＴＡＢテープ及びそれを用いた半導体装置においては、ＴＡＢテープを構成する銅箔の厚さを９〜２５μｍの範囲とする。これは、高温高伸び箔での市販品で一般的に入手可能な銅箔の厚さ構成を示したものである。上述の古河電工（株）のＦ２−ＷＳ箔はこの条件も満たす。
【００２２】
また、本発明のＴＡＢテープ及びそれを用いた半導体装置においては、ＴＡＢテープを構成する絶縁性ベースフィルム、具体的にはポリイミドテープの厚さを２５μｍ〜１２５μｍの範囲とする。これは、一般的に入手可能なテープの厚さ構成を示したものである。下限が２５μｍ以上となっているのは、２５μｍ未満の厚さは、腰が弱く平坦性が劣るためである。また上限が１２５μｍ以下となっているのは、１２５μｍ厚さを超えると、半田ボール付けの際、ボール径が１５０μｍ以下ではポリイミドの厚さが邪魔をして作業性が悪くなるためである。
【００２３】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２４】
図１に示す半導体装置において、１０はＴＡＢテープであり、接着剤３を貼り合わせした絶縁性ベースフィルム１に穴開けした後、銅箔２を貼り合せて配線パターン４を形成したものから成る。
【００２５】
このＴＡＢテープ１０の製造は、次のように行った。まず幅７０mmの有機ポリイミドテープから成る絶縁性ベースフィルム１に、接着剤３を厚さ９〜２５μｍ塗布した後、パンチング加工により、実装時にＴＡＢテープ本体を送り出すパーフオレーションホール（図示せず）と、半田ボールを搭載する直径４００μｍのビアホール（Ｖｉａ Ｈｏｌｅ）１１と、ダイレクトボンディングするためのスリット１２とを形成する。
【００２６】
この打ち抜き後、銅箔２として、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を、その粗化面を接着剤側にして接着剤３を介して貼り合わせる。ここでは、高温高伸び箔での市販品で一般的に入手可能なものであって、配線リードピッチが６０μｍ以下という微細配線が可能な銅箔の粗さの構成のものとして、古河電工（株）のＦ２−ＷＳ箔を用いた。具体的には、銅箔厚さ１８μｍのＦ２−ＷＳ箔（粗化面最大粗さ：２．５μｍ以下）をラミネート・キュアした。
【００２７】
その後、フォトアプリケーションでパターンを形成後、エッチングにより配線リードピッチが６０μｍの銅配線とダイレクトボンディング用リード４ａを含む配線パターン４を作成した。次に、この配線パターン４上に電気Ａｕめっきを施した。
【００２８】
上記のように構成したＴＡＢテープ１０に対し、その回路面側にエラストマ２０を接着し、そのエラストマ２０の他面に貼り合わせることにより半導体チップとしてＩＣチップ（正確にはＬＳＩチップ）３０を搭載した。その後、ボンディングツールを上記スリット１２に挿入し、ダイレクトボンディングリード４ａを図１に示す如くＳ字状に曲げてＩＣチップ３０のＡｌ電極にボンディングした。
【００２９】
次に、封止樹脂４０をスリット１２に充填して、樹脂封止した後、半田ボール５０をビアホール１１部分に搭載し、配線パターン４上に接続して半導体装置を完成した。
【００３０】
要するに、接着剤を貼り合わせしたポリイミドテープに穴開けした後、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔から成る銅箔を貼り合せ、この銅箔にエッチングにより配線ピッチが８０μｍ以下の配線リードを含む配線パターンを形成し、めっきを施して構成したＴＡＢテープを用い、このＴＡＢテープの回路面側にエラストマを介して半導体チップを接着した後、前記配線パターンのリードを直接に又はボンディングワイヤを介して半導体チップとボンディングして半導体装置とした。
【００３１】
比較のため、銅箔を従来の高温高伸び箔（粗化面最大粗さ６μｍ以上）についても作成し半導体装置とした。なお、この場合の銅配線（配線リードピッチが６０μｍ）は図４の如く上辺が狭く底辺が広い台形となっている。
【００３２】
次に機能テストとして、上記半導体装置を４００MHz から１GHz のクロック周波数での信号遅延による誤動作を、ダイレスト・ランバスＤＲＡＭチップとして構成し、従来の銅箔使用品と比較測定した。その結果、本実施形態のＦ２−ＷＳ箔（粗化面最大粗さ：２．５μｍ以下）を用いた半導体装置は、ビットエラー・フリーで伝送できることを確認した。
【００３３】
また、耐マイグレーション特性は、配線パターンの６０μｍピッチ部で８５℃ｘ８５％ＲＨ、３０Ｖで１０００時間実施したが、試験中の絶縁抵抗が高く（１０の９乗Ω以上あり）安定しており、信頼性に優れていることが判明した。次に温度サイクル試験−６５℃（３０分保持）、＋１５０℃（３０分保持）を１０００サイクル試験しても、剥離等の不具合もなく良好な結果を得た。
【００３４】
上記実施形態では、ボンディングリード４ａが有る場合であるが、デバイスホール無しのワイヤボンディングタイプのＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）にも応用可能である。即ち、配線パターン４のボンディングリード４ａを直接にボンディングするのではなく、図２に示すように、ボンディングワイヤ１３を介してＩＣチップ３０の電極３１とボンディングした半導体装置に適用することもできる。
【００３５】
本実施形態では、エラストマを使用した半導体装置について述べたが、ウェハレベルのＣＳＰ半導体装置にも応用可能である。
【００３６】
本発明のＴＡＢテープを用いた半導体装置は、高速伝送に優れ、また耐マイグレーション特性に優れている。また微細配線（ピッチ５０μｍ以下）のデバイスホール無しのフリップチップ接続用およびワイヤボンディング・タイプの半導体装置にも応用可能である。
【００３７】
【発明の効果】
以上説明したように本発明のＴＡＢテープ及びそれを用いた半導体装置によれば、ＴＡＢテープの構成に用いられる銅箔は、高温高伸び箔で、光沢表面の粗さ及び粗化面の粗さが、それぞれ最大粗さにより規制され、光沢表面の最大粗さは２μｍ以下で、粗化面の最大粗さは２．５μｍ以下であるため、従来の粗化面をその平均粗さで規制する場合よりも管理が厳しくなり、６０μｍ以下といった狭ピッチのリードパターンを確実に形成することができる。従って、次のような利点が得られる。
【００３８】
(1) 本発明のＴＡＢテープ及びそれを用いた半導体装置によれば、安定して微細リードピッチ（５０μｍ）を達成することが可能でファインピッチの半導体装置を供給できる。
【００３９】
(2) また、本発明のＴＡＢテープを用いた半導体装置は、高速伝送に優れ、４００MHz から１GHz のクロック周波数でも使用可能である。
【００４０】
(3) 本発明のＴＡＢテープ及びそれを用いた半導体装置によれば、半導体装置の組立性と歩留と生産性が向上し、微細リードピッチの半導体装置を安定した量産体制の下で供給することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す横断面図である。
【図２】本発明の半導体装置の他の実施例を示す横断面図である。
【図３】従来のＴＡＢテープを用いた半導体装置の横断面図である。
【図４】従来のＴＡＢテープを用いた半導体装置の不具合を説明する横断面図である。
【図５】従来のＴＡＢテープを用いた半導体装置の不具合を説明する横部分断面図である。
【符号の説明】
１ 絶縁性ベースフィルム
２ 銅箔
３ 接着剤
４ 配線パターン
４ａ ボンディングリード
５ 粗化面
６ 光沢面
７ 断面部
１０ ＴＡＢテープ
１１ ビアホール
１２ スリット
１３ ボンディングワイヤ
２０ エラストマ
３０ ＩＣチップ（半導体チップ）
４０ 封止樹脂
５０ 半田ボール
Claims (8)
- 接着剤を貼り合わせした絶縁性ベースフィルムに穴開けした後、銅箔を貼り合せて配線パターンを形成したＴＡＢテープにおいて、前記銅箔に、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を用いたことを特徴とするＴＡＢテープ。
- 請求項１記載のＴＡＢテープにおいて、前記銅箔の厚さが９〜２５μｍであることを特徴とするＴＡＢテープ。
- 請求項１又は２記載のＴＡＢテープにおいて、前記絶縁性ベースフィルムがポリイミドテープから成り、その厚さが２５μｍ〜１２５μｍであることを特徴とするＴＡＢテープ。
- 請求項１、２又は３記載のＴＡＢテープにおいて、前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とするＴＡＢテープ。
- 接着剤を貼り合わせした絶縁性ベースフィルムに穴開けした後、銅箔を貼り合せて配線パターンを形成したＴＡＢテープを用い、その配線パターンのリードを直接に又はボンディングワイヤを介して半導体チップとボンディングした半導体装置において、前記ＴＡＢテープの銅箔に、光沢表面最大粗さが２μｍ以下で粗化面の最大粗さが２．５μｍ以下である高温高伸び箔を用いたことを特徴とする半導体装置。
- 請求項５記載の半導体装置において、前記ＴＡＢテープの銅箔の厚さが９〜２５μｍであることを特徴とする半導体装置。
- 請求項５又は６記載の半導体装置において、前記ＴＡＢテープの絶縁性ベースフィルムがポリイミドテープから成り、その厚さが２５μｍ〜１２５μｍであることを特徴とする半導体装置。
- 請求項５、６又は７記載の半導体装置において、前記配線パターン上に無電解めっき又は電気めっきが施されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30583399A JP3770004B2 (ja) | 1999-10-27 | 1999-10-27 | Ｔａｂテープ及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30583399A JP3770004B2 (ja) | 1999-10-27 | 1999-10-27 | Ｔａｂテープ及びそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127120A JP2001127120A (ja) | 2001-05-11 |
| JP3770004B2 true JP3770004B2 (ja) | 2006-04-26 |
Family
ID=17949932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30583399A Expired - Fee Related JP3770004B2 (ja) | 1999-10-27 | 1999-10-27 | Ｔａｂテープ及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770004B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5130867B2 (ja) * | 2006-12-14 | 2013-01-30 | 日立電線株式会社 | 半導体装置用テープキャリアおよびその製造方法 |
-
1999
- 1999-10-27 JP JP30583399A patent/JP3770004B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127120A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540652B2 (ja) | 半導体装置 | |
| KR100721489B1 (ko) | 회로 장치 및 그 제조 방법 | |
| US6650013B2 (en) | Method of manufacturing wire bonded microelectronic device assemblies | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TW201019445A (en) | Lead frame board, method of forming the same, and semiconductor device | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP3937993B2 (ja) | 配線板の製造方法 | |
| KR100568572B1 (ko) | 전자 부품 장착용 필름 캐리어 테이프 | |
| KR101156840B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3770004B2 (ja) | Ｔａｂテープ及びそれを用いた半導体装置 | |
| JP2002016100A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH05160208A (ja) | キャリアテープおよびその製造方法 | |
| JP5057139B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP2006222257A (ja) | 配線基板とその製造方法、およびそれを用いた半導体装置 | |
| JP3812275B2 (ja) | Ｔａｂ用テープおよびｂｇａ構造 | |
| JP3685239B2 (ja) | 半導体装置用テープキャリア及びその製造方法 | |
| US8907468B2 (en) | Semiconductor device | |
| JP2002057240A (ja) | 電子部品実装用フィルムキャリアテープ | |
| JP2000277570A (ja) | 半導体装置用テープキャリア | |
| JP2777345B2 (ja) | 半導体装置 | |
| JP4560920B2 (ja) | 半導体装置用基板 | |
| JP4023082B2 (ja) | 半導体装置およびその製造方法 | |
| JP2736247B2 (ja) | 半導体装置の製造方法 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JP2002033355A (ja) | 電子部品実装用フィルムキャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |