JPH05160208A - キャリアテープおよびその製造方法 - Google Patents

キャリアテープおよびその製造方法

Info

Publication number
JPH05160208A
JPH05160208A JP32416091A JP32416091A JPH05160208A JP H05160208 A JPH05160208 A JP H05160208A JP 32416091 A JP32416091 A JP 32416091A JP 32416091 A JP32416091 A JP 32416091A JP H05160208 A JPH05160208 A JP H05160208A
Authority
JP
Japan
Prior art keywords
copper foil
electrolytic copper
carrier tape
lead pattern
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32416091A
Other languages
English (en)
Inventor
Morihiko Ikemizu
守彦 池水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32416091A priority Critical patent/JPH05160208A/ja
Publication of JPH05160208A publication Critical patent/JPH05160208A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】従来よりも大きなリード強度を持つ狭ピッチの
リードパターンを形成でき、高信頼性を持つキャリアテ
ープを提供する。 【構成】絶縁性のベースフィルム13上に接着剤12に
より接着された電解銅箔11がエッチングによってリー
ドパターン11cとして形成されているキャリアテープ
10において、上記電解銅箔は、電解析出により得られ
たマット面11bの全面が整面されたものが使用されて
いることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装
置、特に、狭インナーピッチの半導体装置や多ピンの半
導体装置に使用され、半導体チップから信号を取り出す
ためのキャリアテープおよびその製造方法に関する。
【0002】
【従来の技術】図3は、TAB(Tape Automated Bondi
ng)技術を用いたTAB構造の樹脂封止型半導体装置の
製造に際して使用されるキャリアテープ30に半導体チ
ップのボンディング工程を行った後(樹脂封止前)の状
態を概略的に示す平面図である。
【0003】ここで、31は絶縁性のベースフィルム、
32はこのベースフィルムにより支持された銅箔からな
るリードパターン、33はアウターリード切断用の穴、
34は上記リードパターン32のインナーリード先端部
にバンプ電極がボンディングされた半導体チップであ
る。
【0004】一般に、上記キャリアテープ30を製造す
る際、絶縁性のベースフィルム31に所要の穴33を開
け、絶縁性の接着剤を塗布する。そして、電解銅箔のマ
ット面を上記ベースフィルム上に接着し、この電解銅箔
をエッチングしてリードパターン32を形成する。この
際、従来、上記電解銅箔は、銅箔メーカーから購入した
電解析出状態のままで使用されている。
【0005】図4は、電解析出状態のままの電解銅箔4
0の断面構造を示している。ここで、41は電解銅箔の
シャイン面、42は電解銅箔のマット面である。この電
解析出状態のままの電解銅箔のマット面粗さRzは、ベ
ースフィルム上の接着に必要なマット面粗さ(2〜3μ
m)よりも粗く、不均一である。
【0006】ところで、上記電解銅箔40から前記リー
ドパターン32を形成する際のエッチング特性を左右す
る大きな要因として、電解銅箔のマット面粗さRzと厚
みtが挙げられる。狭ピッチのリードパターンを形成す
るためには、マット面粗さRzは小さい方が、また、厚
みtは薄い方が有利である。また、キャリアテープ30
の信頼性の面では、電解銅箔40の抗張力は小さい方が
望ましい。
【0007】
【表1】
【0008】上記の表1は、従来例の方法により製造さ
れた3種類のキャリアテープ上にそれぞれ半導体チップ
を実装した状態で熱サイクル試験を行った時の結果を示
している。即ち、3種類(A、B、C)の電解銅箔(そ
れぞれの厚みは同じ、マット面粗さRzの10カ所平均
値および抗張力が異なる。)を使用して前記従来例の方
法によりそれぞれ製造された3種類のキャリアテープ上
に半導体チップを実装した状態で熱サイクル試験を行っ
た時に、リードパターンのインナーリードが切断した本
数と総インナーリード数との比を示している。
【0009】この結果から、前記したように狭ピッチの
リードパターンを形成するための要件(マット面粗さR
zが小さい、厚みが薄い、抗張力が小さいという)を全
て満たす電解銅箔は存在しないことが分る。この理由
は、抗張力が小さい電解銅箔は、しわなどが発生するの
で、薄いものを安定して作ることができないことにあ
る。しかも、電解銅箔のマット面粗さRzと抗張力とは
物性的に決まる(結晶粒が大きいほど抗張力が小さい)
相関があり、共に小さいものはない。
【0010】現在、マット面粗さRzが最も小さい電解
銅箔Aを使用しても、例えば35μm(1オンス)の厚
みの電解銅箔では、現在のエッチング技術では、80μ
mピッチのリードパターンを形成するのが限界であり、
例えば60μm程度の狭ピッチのリードパターンを形成
することができない。
【0011】これに対して、上記35μmよりも薄い2
6.25μm(3/4オンス)とか17.5μm(1/
2オンス)の厚みの電解銅箔を使用すれば、狭ピッチの
リードパターンを形成することが容易になるが、リード
断面積が小さくなり、リード強度が不足する。
【0012】一方、通常、銅箔メーカーは銅箔厚みを1
オンス、1/2オンスのように規格化して製造している
ので、ユーザーがキャリアテープの製造に際して必要と
する所望の厚みの電解銅箔を入手することが困難であ
る。しかも、電解銅箔のマット面粗さRzと抗張力とは
物性的に相関があり、ユーザーがキャリアテープの製造
に際して所望のマット面粗さRzと信頼性上必要とする
所望の抗張力とを合わせ持った電解銅箔を入手すること
が困難である。
【0013】
【発明が解決しようとする課題】上記したように従来の
キャリアテープは、狭ピッチのリードパターンを形成す
るための要件を全て満たす電解銅箔を使用できないの
で、大きなリード強度を持つ狭ピッチのリードパターン
を高信頼性良く形成することが困難であるという問題が
あった。
【0014】本発明は上記の問題点を解決すべくなされ
たもので、所要の大きなリード強度を持つ狭ピッチのリ
ードパターンを形成でき、高信頼性を持つキャリアテー
プおよびその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明のキャリアテープ
は、絶縁性のベースフィルム上に接着剤により接着され
た電解銅箔がエッチングによってリードパターンとして
形成されているキャリアテープにおいて、上記電解銅箔
は、電解析出により得られたマット面の全面が整面され
たものが使用されていることを特徴とする。
【0016】また、本発明のキャリアテープの製造方法
は、電解析出された電解銅箔のマット面の全面を整面処
理する工程と、上記整面処理後の電解銅箔のマット面を
絶縁性接着剤が上面に塗布された絶縁性ベースフィルム
上に接着する工程と、上記ベースフィルム上に接着され
た電解銅箔をエッチングしてリードパターンを形成する
工程とを具備することを特徴とする。
【0017】
【作用】信頼性上必要とされる抗張力を持つ電解銅箔を
使用しても、ベースフィルム上の接着に必要なマット面
粗さRz、リードパターン形成のためのエッチングの特
性が良い厚みを持たせることが可能になる。これによ
り、従来よりも大きなリード強度を持つ狭ピッチのリー
ドパターンを形成でき、高信頼性を持つキャリアテープ
を実現することが可能になる。
【0018】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1(a)乃至(c)は、本発明のキャリ
アテープの製造方法の第1実施例に係る主要工程を示し
ている。
【0019】図1(a)は、銅箔メーカーから購入した
電解析出されたままの電解銅箔11の断面構造を示して
いる。この電解銅箔11は、表1中に示した3種類の電
解銅箔の中で最も抗張力が小さく、前述した熱サイクル
試験の結果が最も良い電解銅箔Aであり、厚みが35μ
m、マット面粗さRzが6.5μm、抗張力が25.4
kg/mm2 である。
【0020】まず、上記電解銅箔11のシャイン面11
aをレジスト(図示せず)で保護する。そして、図1
(b)に示すように、上記電解銅箔11のマット面粗さ
Rzが後述するベースフィルム上の接着に必要な値(例
えば2μm)になるまで、マット面11bの全面を塩化
第2鉄のような銅の腐食液で整面処理する。これによ
り、電解銅箔11の厚みがほぼ30μmになる。
【0021】次に、図1(c)に示すように、上記電解
銅箔のマット面11bを、絶縁性の接着剤12が上面に
塗布された絶縁性のベースフィルム13上にラミネート
接着する。そして、上記電解銅箔11のシャイン面にパ
ターンを露光・エッチングし、80μmピッチのリード
パターン11cを形成する。さらに、このリードパター
ン11cに例えば錫メッキを施す。
【0022】このように製造された図1(c)に示すキ
ャリアテープ10は、電解析出により得られたマット面
の全面が整面された電解銅箔が絶縁性ベースフィルム上
に接着され、エッチングによってリードパターンとして
形成されており、TAB構造の樹脂封止型半導体装置に
使用される。
【0023】上記実施例の製造方法によれば、抗張力が
小さい電解銅箔のマット面粗さRzをベースフィルム上
の接着に必要な値になるまで整面処理した後にベースフ
ィルム上に接着するので、前述したような狭ピッチのリ
ードパターンを形成するための要件(マット面粗さRz
が小さい、厚みが薄い、抗張力が小さいという)を全て
満たす電解銅箔を得ることができ、狭ピッチのリードパ
ターンを信頼性よく形成することができる。換言すれ
ば、信頼性上必要とされる抗張力を持つ電解銅箔を使用
しても、ベースフィルム上の接着に必要なマット面粗
さ、リードパターン形成のためのエッチングの特性が良
い厚みを持たせることが可能になる。この際、整面処理
前の電解銅箔として35μmよりも薄いものを使用する
必要もないので、リード断面積が小さくなってリード強
度が不足するという問題は生じない。従って、従来より
も大きな所要のリード強度を持つ狭ピッチのリードパタ
ーンを形成でき、高信頼性を持つキャリアテープを実現
することが可能になる。図2(a)乃至(d)は、本発
明のキャリアテープの製造方法の第2実施例に係る主要
工程を示している。
【0024】図2(a)は、銅箔メーカーから購入した
電解析出されたままの電解銅箔11の断面構造を示して
いる。この電解銅箔11は、第1実施例と同様に、厚み
が35μm、マット面粗さRzが6.5μm、抗張力が
25.4kg/mm2 のものである。
【0025】まず、上記電解銅箔11のシャイン面11
aをレジスト(図示せず)で保護する。そして、図2
(b)に示すように、上記電解銅箔11のマット面粗さ
Rzが後述するベースフィルム上の接着に必要な値(例
えば2μm)になるまで、マット面11bの全面を塩化
第2鉄のような銅の腐食液で整面処理する。これによ
り、電解銅箔11の厚みがほぼ30μmになる。
【0026】次に、図2(c)に示すように、上記電解
銅箔11のマット面11bを、絶縁性の接着剤12が上
面に塗布された絶縁性のベースフィルム13上にラミネ
ート接着する。そして、上記電解銅箔11のシャイン面
をエッチングして銅箔の厚みがほぼ22μmになるよう
に形成する。
【0027】次に、上記電解銅箔11のシャイン面にパ
ターンを露光・エッチングし、図2(d)に示すよう
に、60μmピッチのリードパターン11cを形成す
る。さらに、このリードパターン11cに例えば錫メッ
キを施す。
【0028】このように製造された図2(d)に示すキ
ャリアテープ20は、電解析出により得られたマット面
の全面が整面された電解銅箔が絶縁性ベースフィルム上
に接着され、エッチングによってリードパターンとして
形成されており、TAB構造の樹脂封止型半導体装置に
使用される。
【0029】上記第2実施例によれば、前記第1実施例
と同様の効果が得られるほか、電解銅箔のシャイン面を
エッチングして銅箔の厚みを薄くする工程を持つので、
ベースフィルム上への接着前の電解銅箔(つまり、銅箔
メーカーから購入する電解銅箔)の厚みの選択に対する
幅が広がるという利点がある。
【0030】なお、上記電解銅箔11から60μmピッ
チのリードパターン11cを形成する際のパターニング
性を考慮すると、シャイン面エッチング後の電解銅箔の
厚みを25μm〜18μmになるように形成することが
望ましい。
【0031】また、前記各実施例において、電解銅箔1
1から狭ピッチのリードパターン11cを形成する際の
パターニング性を考慮すると、電解銅箔のマット面粗さ
Rzを極力小さくするように整面することが望ましい
が、そうすると、リードパターン11cにメッキを施す
際に電解銅箔がはがれるおそれが生じる。これらの観点
から、80μm〜60μmのリードピッチを有するリー
ドパターン11cを得る際には、電解銅箔のマット面粗
さRzが2〜1μmとなるように整面することが望まし
い。
【0032】なお、従来のキャリアテープの一部には、
リードパターンのインナーリードの先端部(半導体チッ
プのバンプ電極がボンディングされる部分)を部分的に
整面処理したものがあるが、それは単にボンディング特
性の向上化を目的としたものであり、本発明の目的とは
全く異質であり、構成も全く質なる。
【0033】
【発明の効果】上述したように本発明によれば、所要の
大きなリード強度を持つ狭ピッチのリードパターンを形
成でき、高信頼性を持つキャリアテープおよびその製造
方法を実現できる。
【図面の簡単な説明】
【図1】本発明のキャリアテープの製造方法の第1実施
例における主要工程を示す断面図。
【図2】本発明のキャリアテープの製造方法の第2実施
例における主要工程を示す断面図。
【図3】TAB構造の樹脂封止型半導体装置を製造する
際にキャリアテープに半導体チップを実装した状態を概
略的に示す平面図。
【図4】従来のキャリアテープに接着される電解析出状
態のままの電解銅箔の断面構造を示す図。
【符号の説明】
10、20…キャリアテープ、11…電解銅箔、11a
…電解銅箔のシャイン面、11b…電解銅箔のマット
面、11c…リードパターン、12…接着剤、13…ベ
ースフィルム。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性のベースフィルムと、 このベースフィルム上に接着剤により接着された電解銅
    箔がエッチングされて形成されたリードパターンとを具
    備するキャリアテープにおいて、 上記電解銅箔は、電解析出により得られたマット面の全
    面が整面されたものが使用されていることを特徴とする
    キャリアテープ。
  2. 【請求項2】 請求項1記載のキャリアテープにおい
    て、前記電解銅箔のマット面粗さは2μm〜1μmに整
    面されており、前記リードパターンは80μm〜60μ
    mのリードピッチを有することを特徴とするキャリアテ
    ープ。
  3. 【請求項3】 請求項1または2記載のキャリアテープ
    において、前記マット面が整面された電解銅箔の厚み
    は、30μm〜18μmであることを特徴とするキャリ
    アテープ。
  4. 【請求項4】 請求項1乃至3のいずれか1項に記載の
    キャリアテープにおいて、キャリアテープは、TAB構
    造の樹脂封止型半導体装置に使用されることを特徴とす
    るキャリアテープ。
  5. 【請求項5】 電解析出された電解銅箔のマット面の全
    面を整面処理する工程と、 上記整面処理後の電解銅箔のマット面を絶縁性接着剤が
    上面に塗布された絶縁性ベースフィルム上に接着する工
    程と、 上記ベースフィルム上に接着された電解銅箔をエッチン
    グしてリードパターンを形成する工程とを具備すること
    を特徴とするキャリアテープの製造方法。
  6. 【請求項6】 請求項5記載のキャリアテープの製造方
    法において、さらに、前記電解銅箔を接着する工程後と
    前記リードパターンを形成する工程前との間に、電解銅
    箔のシャイン面をエッチングして所定の厚みに形成する
    工程を具備することを特徴とするキャリアテープの製造
    方法。
JP32416091A 1991-12-09 1991-12-09 キャリアテープおよびその製造方法 Pending JPH05160208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32416091A JPH05160208A (ja) 1991-12-09 1991-12-09 キャリアテープおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32416091A JPH05160208A (ja) 1991-12-09 1991-12-09 キャリアテープおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH05160208A true JPH05160208A (ja) 1993-06-25

Family

ID=18162790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32416091A Pending JPH05160208A (ja) 1991-12-09 1991-12-09 キャリアテープおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH05160208A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083249A2 (en) * 1999-09-06 2001-03-14 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
US6291081B1 (en) 1999-08-31 2001-09-18 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
US6316288B1 (en) * 1997-03-21 2001-11-13 Seiko Epson Corporation Semiconductor device and methods of manufacturing film camera tape
US7307022B2 (en) 2004-11-19 2007-12-11 Endicott Interconnect Technologies, Inc. Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof
JP2008010211A (ja) * 2006-06-27 2008-01-17 Matsushita Electric Works Ltd 有機エレクトロルミネッセンス発光装置及び有機エレクトロルミネッセンス照明装置
US7383629B2 (en) 2004-11-19 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof
US8502082B2 (en) 2004-11-19 2013-08-06 Endicott Interconnect Technologies, Inc. Circuitized substrate utilizing three smooth-sided conductive layers as part thereof and electrical assemblies and information handling systems utilizing same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316288B1 (en) * 1997-03-21 2001-11-13 Seiko Epson Corporation Semiconductor device and methods of manufacturing film camera tape
US6627994B2 (en) 1997-03-21 2003-09-30 Seiko Epson Corporation Semiconductor device and film carrier tape
US6291081B1 (en) 1999-08-31 2001-09-18 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
EP1083249A2 (en) * 1999-09-06 2001-03-14 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
US6475638B1 (en) 1999-09-06 2002-11-05 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
EP1083249A3 (en) * 1999-09-06 2003-11-05 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
US7307022B2 (en) 2004-11-19 2007-12-11 Endicott Interconnect Technologies, Inc. Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof
US7383629B2 (en) 2004-11-19 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof
US7838776B2 (en) 2004-11-19 2010-11-23 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing smooth-sided conductive layers as part thereof
US8502082B2 (en) 2004-11-19 2013-08-06 Endicott Interconnect Technologies, Inc. Circuitized substrate utilizing three smooth-sided conductive layers as part thereof and electrical assemblies and information handling systems utilizing same
JP2008010211A (ja) * 2006-06-27 2008-01-17 Matsushita Electric Works Ltd 有機エレクトロルミネッセンス発光装置及び有機エレクトロルミネッセンス照明装置

Similar Documents

Publication Publication Date Title
WO1991010573A1 (en) Multi-metal layer interconnect tape for tape automated bonding
JPH04313247A (ja) 同一平面の接触バンプを有する相互接続装置及びその製造方法
EP0359775A1 (en) Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
JPH04282843A (ja) 相互接続デバイスとその製造方法
JPH05160208A (ja) キャリアテープおよびその製造方法
KR20040022385A (ko) 전자 부품 장착용 필름 캐리어 테이프
US3850711A (en) Method of forming printed circuit
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JPH11233531A (ja) 電子部品の実装構造および実装方法
US6666964B2 (en) Method of manufacturing a circuit board
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
US6777314B2 (en) Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JP2000101231A (ja) プリント配線板の製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JPH11102937A (ja) 両面配線tab用テープ
JP2734184B2 (ja) Tab用テープキャリア
JP2002026172A (ja) フレキシブル配線基板およびその製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH06140733A (ja) 回路基板及びその製造方法
KR100355746B1 (ko) 반도체 패키지 제조용 부재 및 그 제조 방법
JP2002057240A (ja) 電子部品実装用フィルムキャリアテープ
JPH03296238A (ja) Tab用テープキャリア
JP3770004B2 (ja) Tabテープ及びそれを用いた半導体装置
JP2000216201A (ja) 半導体装置用テ―プキャリア
JPH10340907A (ja) 突起電極の形成方法