JP2002016100A - 電子部品搭載用基板及びその製造方法 - Google Patents

電子部品搭載用基板及びその製造方法

Info

Publication number
JP2002016100A
JP2002016100A JP2000198183A JP2000198183A JP2002016100A JP 2002016100 A JP2002016100 A JP 2002016100A JP 2000198183 A JP2000198183 A JP 2000198183A JP 2000198183 A JP2000198183 A JP 2000198183A JP 2002016100 A JP2002016100 A JP 2002016100A
Authority
JP
Japan
Prior art keywords
plating layer
nickel
bonding
layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000198183A
Other languages
English (en)
Other versions
JP4391671B2 (ja
Inventor
Hideo Yoshida
英夫 吉田
Takema Adachi
武馬 足立
Takashi Inuzuka
敬 犬塚
Masatome Takada
昌留 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000198183A priority Critical patent/JP4391671B2/ja
Publication of JP2002016100A publication Critical patent/JP2002016100A/ja
Application granted granted Critical
Publication of JP4391671B2 publication Critical patent/JP4391671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ボンディング部の接続信頼性に優れた電子部
品搭載用基板を提供すること。 【解決手段】 この電子部品搭載用基板Ｐ１は、導体層
２１をニッケルめっき層２２と金めっき層２３とによっ
て被覆してなるボンディングパッド４を備える。このボ
ンディングパッド４には、ボンディングワイヤ１０が接
合される。ニッケルめっき層２２中のニッケルの結晶サ
イズの平均値は２μｍ以上である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品搭載用基
板及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、絶縁基板の片面または両面に配線
パターンやボンディングパッド等を形成してなる電子部
品搭載用基板がよく知られている。このような電子部品
搭載用基板は、例えば下記の手順を経て製造される。
【０００３】まず、サブトラクティブ法等によって、後
に配線パターンやボンディングパッドとなる銅パターン
を絶縁基板上に形成する。次に、電解ニッケルめっきを
行い、銅パターン上にりんを含むニッケルめっき層を形
成する。引き続き電解金めっきを行い、前記ニッケルめ
っき層上に金めっき層を形成する。以上の結果、３種の
金属からなる配線パターン及びボンディングパッドを備
えるプリント配線板が得られる。次に、プリント配線板
におけるダイエリアにＬＳＩチップ等の電子部品を搭載
した後、ワイヤボンディングを行う。その結果、金等か
らなるボンディングワイヤを介して、ボンディングパッ
ドとチップ側のパッドとを接続する。そしてこの後、熱
硬化性のポッティング樹脂を用いたポッティングを必要
に応じて行う。これによりダイエリアが封止され、電子
部品搭載用基板が完成する。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
電子部品搭載用基板の場合、ボンディングパッドに対す
るボンディングワイヤの接合強度が弱く、その部分の接
続信頼性に劣るという問題がある。なお、その理由は以
下のように考えられる。
【０００５】即ち、ワイヤボンディング後にポッティン
グを行った場合、ボンディングパッド及びボンディング
ワイヤ中の各成分（即ち銅、ニッケル、金等）がポッテ
ィング樹脂の加熱硬化時に熱拡散する。このとき、特に
ニッケルめっき層の中のニッケルが金めっき層側に素早
く移動して、同層の中に熱拡散する。それゆえ、ニッケ
ルめっき層の上層部分にニッケルめっき層中のりんが取
り残され、当該部分に高濃度りん層が生じてしまう。そ
して、このような高濃度りん層の発生により接合強度の
低下がもたらされるのである。
【０００６】本発明は上記の課題に鑑みてなされたもの
であり、その目的は、ボンディング部の接続信頼性に優
れた電子部品搭載用基板及びその製造方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記の課題を解決すべく
本願発明者が鋭意研究を行った結果、ニッケルめっき層
中のニッケルの結晶サイズに着目し、これが小さいと他
金属層へのニッケルの移動が起こりやすくなる傾向があ
ることを新たに知見した。そこで、本願発明者はかかる
知見に基づいてさらにそれを発展させ、最終的に下記の
発明を想到するに至ったのである。
【０００８】そこで、請求項１に記載の発明では、導体
層をニッケルめっき層と金めっき層とによって被覆して
なるボンディング部に対し、ボンディングワイヤが接合
される電子部品搭載用基板において、前記ニッケルめっ
き層中のニッケルの結晶サイズの平均値が２μｍ以上で
あることを特徴とする電子部品搭載用基板をその要旨と
する。
【０００９】請求項２に記載の発明は、請求項１におい
て、前記ニッケルめっき層の厚さは３μｍ〜５μｍであ
るとした。請求項３に記載の発明では、導体層上にニッ
ケルめっき及び金めっきを行うことによってボンディン
グ部を形成した後、そのボンディング部に対するワイヤ
ボンディングを行う電子部品搭載用基板の製造方法にお
いて、析出するニッケルの結晶サイズの平均値が２μｍ
以上となるような条件で前記ニッケルめっきを行うこと
を特徴とする電子部品搭載用基板の製造方法をその要旨
とする。
【００１０】以下、本発明の「作用」について説明す
る。請求項１〜３に記載の発明によると、ニッケルめっ
き層中のニッケルの結晶サイズが２μｍ以上になると、
ニッケルめっき層の内部欠陥が減少し、その内部欠陥を
通り抜けてニッケルが金めっき層側へ移動することが阻
害される。従って、ニッケルめっき層の上層部分におけ
る高濃度りん層の発生が回避され、高濃度りん層の発生
による接合強度の低下を防ぐことができる。その結果、
ボンディング部の接続信頼性を向上させることができ
る。
【００１１】この場合、ニッケルめっき層の厚さを３μ
ｍ〜５μｍにすることが好ましい。ニッケルめっき層が
薄すぎると、導体層を構成する金属の溶解等によってパ
ターン形状が悪化するおそれがあり、この場合にはボン
ディング部の平坦性悪化によって接続強度が低下するお
それがある。一方、ニッケルめっき層が厚すぎると、上
記の問題は起こらない反面、めっきに要する時間が長く
なって生産性やコスト性が低下してしまう。
【００１２】
【発明の実施の形態】以下、本発明を具体化した一実施
形態の電子部品搭載用基板及びその製造方法を図１〜図
３に基づき詳細に説明する。
【００１３】図１に示されるように、この電子部品搭載
用基板Ｐ１を構成するプリント配線板１の絶縁基板２の
表裏両面には、配線パターン３、ボンディング部として
のボンディングパッド４、ダイパッド５等が形成されて
いる。従って、このプリント配線板１は、いわゆる両面
板となっている。なお、絶縁基板２の表裏面においてボ
ンディングパッド４やダイパッド５を除く箇所は、図示
しないソルダーレジストによって被覆されている。
【００１４】絶縁基板２における外周部には、めっきス
ルーホール６が貫通形成されている。絶縁基板２の両面
における配線パターン３同士は、これらのめっきスルー
ホール６を介して互いに導通している。また、めっきス
ルーホール６の下面側開口部には、導電性金属材料から
なる端子ピン７が嵌着されている。従って、この電子部
品搭載用基板Ｐ１を図示しないマザーボード上に実装し
たとき、端子ピン７を介して電子部品搭載用基板Ｐ１側
とマザーボード側とが電気的に接続される。以上のこと
から、本実施形態の電子部品搭載用基板Ｐ１は、半導体
パッケージの一種であるＰＧＡ（ピングリッドアレイ）
の形態を備えたものとなっている。
【００１５】前記ダイパッド５は矩形状に形成されてお
り、絶縁基板２の上面側中央部に配置されている。この
ダイパッド５上には、電子部品としてのＬＳＩチップ
（ベアチップ）８が図示しない接着剤を介して接着され
ている。なお、ダイパッド５を形成せずに直接ＬＳＩチ
ップ８を接着してもよい。配線パターン３に接続された
複数のボンディングパッド４は、絶縁基板２の上面側に
おいてダイパッド５を包囲するように配列されている。
ボンディングパッド４の数は、ＬＳＩチップ８の上面外
周部に形成されたパッド９の数に対応している。
【００１６】ボンディングパッド４とＬＳＩチップ８側
のパッド９とは、金からなるボンディングワイヤ１０に
よって互いに接続されている。その結果、プリント配線
板１側とＬＳＩチップ８側とが電気的に接続される。な
お、金ワイヤに代えてアルミニウムワイヤ等を使用する
ことも可能である。
【００１７】絶縁基板２の上面側においてダイエリア及
びその周辺部は、ポッティング樹脂１１によって封止さ
れている。本実施形態では、ポッティング樹脂１１とし
てエポキシ樹脂等のような熱硬化性樹脂が用いられてい
る。
【００１８】図３（ｃ）に示されるように、本実施形態
のプリント配線板１における配線パターン３、ボンディ
ングパッド４、ダイパッド５は、いずれも３種の金属、
即ち銅、ニッケル及び金からなる。より具体的にいう
と、ボンディングパッド４等は、大まかにいって銅パタ
ーン２１、ニッケルめっき層２２及び金めっき層２３の
３種からなる。
【００１９】導体層としての銅パターン２１は絶縁基板
２に対して密着しており、詳細には３層構造を有してい
る。銅パターン２１における第１層は、厚さ約１８μｍ
の銅箔２１ａであり、第２層は厚さ約１０μｍのパネル
銅めっき層２１ｂであり、第３層は厚さ約１５μｍのパ
ターン銅めっき層２１ｃである。なお、銅パターン２１
は、トータルで厚さが４０μｍ〜６０μｍ程度となるよ
うに形成されることが好ましい。
【００２０】ニッケルめっき層２２は、銅パターン２１
を被覆するように形成されている。ここで、ニッケルめ
っき層２２中のニッケルの結晶サイズとは、断面写真に
現れた結晶の直線距離のうち最も長い部分を結晶毎に測
定し、その平均をとったものをいう。前記結晶サイズの
値は、２μｍ以上であることが必要であり、さらには２
μｍ〜１０μｍであることがよく、２μｍ〜７μｍであ
ることが最もよい。
【００２１】ニッケルの結晶サイズが２μｍ以上になる
と、ニッケルめっき層２２の内部欠陥が相対的に減少す
るからである。その結果、内部欠陥を通り抜けてニッケ
ルが金めっき層２３側へ移動することが阻害される。逆
に、ニッケルの結晶サイズが２μｍよりも小さくなる
と、ニッケルめっき層２２に内部欠陥が依然として多く
存在し、その内部欠陥をニッケルが容易に通過可能とな
ってしまう。ゆえに、ニッケルが金めっき層２３側へ移
動してしまい、ニッケルめっき層２２の上層部分に、接
合強度低下の原因となる高濃度りん層が発生しやすくな
る。
【００２２】また、ニッケルの結晶サイズを１０μｍ以
上にすること自体は、ニッケルめっき層２２の内部欠陥
の低減にとっては好適である、その反面、結晶サイズを
大型化するための好適なめっき条件を、生産性の低下を
伴うことなく設定することが難しくなるおそれがある。
【００２３】ニッケルめっき層２２は、厚さが３μｍ〜
５μｍとなるように形成されることがよい。ニッケルめ
っき層２２が薄すぎると、ニッケルめっき層２２によっ
て銅パターン２１を完全に被覆することができなくな
り、金めっきを施す際に銅が溶解して、パターン形状が
悪化するおそれがある。この場合、ボンディングパッド
４の平坦性が悪化して、ボンディングパッド４に対する
ボンディングワイヤ１０の接続強度が低下するおそれが
ある。一方、ニッケルめっき層２２が厚すぎると、上記
の問題は起こらない反面、めっきに要する時間が長くな
って生産性やコスト性が低下してしまう。
【００２４】本実施形態のニッケルめっき層２２には、
ニッケルの他に少量のりんが含まれている。従って、こ
のニッケルめっき層２２においては、ニッケルが主成分
になっていて、りんが副成分となっている。ニッケルめ
っき層２２中に少量のりんが含まれているのは、以下の
理由による。
【００２５】第１の理由は、ニッケルめっき層２２と金
めっき層２３との密着性が高くなるからである。第２の
理由は、金めっきを行う際に金の析出速度が速くなり、
生産性の向上にとって好都合だからである。
【００２６】より具体的にいうと、ニッケルめっき層２
２において、りんは３重量％〜１２重量％、さらには５
重量％〜９重量％含まれていることが好ましい。りんの
含有量が３重量％未満であると、金の析出速度が速くな
り生産性の向上にとって有利になる。その反面、ニッケ
ルめっき層２２と金めっき層２３との密着性が低下し、
ひいてはボンディングパッド４に対するボンディングワ
イヤ１０の接続強度が低下するおそれがある。
【００２７】一方、りんの含有量が１２重量％を超える
場合には、ニッケルめっき層２２と金めっき層２３との
密着性は高くなる反面、金めっき層２３を形成する際の
金の析出速度が遅くなり、生産性が低下してしまう。
【００２８】これに加えて、そもそもりん含有量が多く
なる結果、ニッケルの結晶サイズの大型化を図ったとし
ても、ポッティング樹脂１１の加熱硬化時にニッケルめ
っき層２２中の上層部分に高濃度りん層が形成される場
合がある。
【００２９】ニッケルめっき層２２を被覆する金めっき
層２３は、厚さが０．３μｍ〜０．５μｍ程度となるよ
うに形成されることがよい。金めっき層２３が薄すぎる
と、ワイヤボンディング時の打撃により磨耗が生じ、そ
の磨耗部分からニッケルめっき層２２が部分的に露出し
てしまうおそれがある。一方、金めっき層２３が厚すぎ
ると、金という高価なめっき材料が多く必要になる結
果、必然的に製造コストが高くなってしまう。
【００３０】次に、図２，図３に基づいて、このような
電子部品搭載用基板Ｐ１を製造する手順について説明す
る。まず、絶縁基板２の両面に厚さ１８μｍの銅箔２１
ａを有する銅張積層板を用意する。銅張積層板における
絶縁基板２の材料としては、例えばガラスクロスにエポ
キシ樹脂等の樹脂を含浸させたもの等が用いられる。エ
ポキシ樹脂に代え、ポリイミド樹脂やビスマレイミドト
リアジン樹脂（ＢＴ樹脂）等を用いてもよい。
【００３１】この銅張積層板における外周部にスルーホ
ール形成用孔を透設した後、銅箔２１ａの全面にパネル
めっきを施し、パネル銅めっき層２１ｂを形成する。続
いて、めっきレジスト３１をパネル銅めっき層２１ｂ上
にラミネートする（図２（ａ）参照）。この状態でパタ
ーン銅めっきを施し、パターン銅めっき層２１ｃを形成
する。さらに、パターン銅めっき層２１ｃ上にはんだめ
っきを施して、はんだめっき層３２を形成する（図２
（ｂ）参照）。ここで、剥離液（水酸化カリウム水溶
液）を用いてめっきレジスト３１を剥離し、パネル銅め
っき層２１ｂを露出させる（図２（ｃ）参照）。その
後、エッチングを行って、パターン銅めっき層２１ｃと
対応する箇所以外のパネル銅めっき層２１ｂ及び銅箔２
１ａを除去する（図３（ａ）参照）。その後、銅を食刻
しない剥離液ではんだめっき層３２を剥離し、銅パター
ン２１を完成させる。なお、上記のめっき工程を経るこ
とによって、スルーホール形成用孔内にも銅めっきが析
出し、これによりめっきスルーホール６が形成される。
【００３２】次いで、電解ニッケルめっきを行うことに
よって、銅パターン２１上に電解ニッケルを析出させ、
銅パターン２１をニッケルめっき層２２によって全体的
に被覆する。本実施形態においては、電解ニッケルめっ
き浴として例えば硫酸ニッケル浴等が使用される。この
場合、析出するニッケルの結晶サイズの平均値が２μｍ
以上となるようなめっき条件が設定される。
【００３３】さらに、電解金めっきを行うことによっ
て、ニッケルめっき層２２上に電解金を析出させ、ニッ
ケルめっき層２２を金めっき層２３によって全体的に被
覆する。本実施形態においては、電解金めっき浴として
例えばシアン化金カリウム浴等が使用される。
【００３４】以上の結果、図３（ｂ）に示されるよう
に、３種の金属からなる配線パターン３、ボンディング
パッド４及びダイパッド５を備えるプリント配線板１が
得られる。
【００３５】次に、プリント配線板１におけるダイエリ
アにＬＳＩチップ８をダイボンドした後、金からなるボ
ンディングワイヤ１０を用いてワイヤボンディングを行
う。この場合のワイヤボンディングは、ネイルヘッドボ
ンディングであってもよいほか、ウェッジボンディング
等であってもよい。その結果、ボンディングワイヤ１０
を介して、ボンディングパッド４とＬＳＩチップ８側の
パッド９とが接続される（図３（ｃ）参照）。
【００３６】そしてこの後、熱硬化性のポッティング樹
脂１１を用いたポッティングを行う。これによりダイエ
リアが封止される。そして最後にピン立てを行うことに
より、電子部品搭載用基板Ｐ１が完成する。
【００３７】以下、本実施形態における実施例及び比較
例を紹介する。
【００３８】
【実施例及び比較例】実施例１では、上記の製造手順に
沿って電子部品搭載用基板Ｐ１を製造するにあたり、銅
パターン２１の厚さを５０μｍ、ニッケルめっき層２２
の厚さを７μｍ、金めっき層２３の厚さを０．３μｍに
それぞれ設定した。ニッケルめっき層２２は、ニッケル
９３重量％及びりん７重量％からなるものとした。
【００３９】また、実施例１では、ニッケルめっき層２
２中のニッケルの結晶サイズの平均値が２μｍとなるよ
うに、下記の浴を用いるとともに下記の条件にてめっき
を行った。 ＜電解ニッケルめっき浴の組成＞ ・硫酸ニッケル： ３００ｇ／ｌ、 ・塩化ニッケル： ５５ｇ／ｌ、 ・ホウ酸： ４０ｇ／ｌ、 ・光沢剤： ０．０２５重量％、 ・ピット防止剤： ０．１６７重量％、 ＜めっき条件＞ ・めっき時間： ３０分、 ・めっき温度： ６０℃、 ・電流密度： ２．７Ａ／ｄｍ2、 ・ｐＨ： ４．７。
【００４０】この後、シアン化金カリウム浴を用いて常
法に従って電解金めっきを行った後、ダイボンディン
グ、ワイヤボンディング、ポッティング及びピン立ての
各工程を行った。なお、ポッティング工程では、２５０
℃、２４０秒の加熱硬化処理を行った。
【００４１】また、実施例２では、めっき時間を３０
分、めっき温度を６０℃、電流密度を２．０Ａ／ｄｍ2
に設定することにより、結晶サイズの平均値が５μｍと
なるようにした。
【００４２】実施例３では、めっき時間を４０分、めっ
き温度を６０℃、電流密度を２．７Ａ／ｄｍ2に設定す
ることにより、結晶サイズの平均値が７μｍとなるよう
にした。
【００４３】実施例４では、めっき時間を４０分、めっ
き温度を６０℃、電流密度を２．０Ａ／ｄｍ2に設定す
ることにより、結晶サイズの平均値が１２μｍとなるよ
うにした。
【００４４】比較例では、めっき時間を１０分、めっき
温度を６０℃、電流密度を４．０Ａ／ｄｍ2に設定する
ことにより、結晶サイズの平均値が１μｍとなるように
した。
【００４５】以上のようにして作製された５種の電子部
品搭載用基板Ｐ１を対象として、比較調査を行った。ま
ず、従来公知の手法によってボンディングワイヤ１０の
引っ張り試験を行うことにより、ボンディングパッド４
に対するボンディングワイヤ１０の接合強度（ｋｇｆ）
をそれぞれ測定した。さらに、電子部品搭載用基板Ｐ１
をボンディングパッド４の部分でカットした後、そのカ
ット断面のＳＥＭ観察を実施するとともに成分分析も実
施した。そして、これに基づいてニッケルめっき層２２
の上層部分における高濃度りん層の有無を調査するとと
もに、同層が存在する場合にはさらにその厚さ（μｍ）
を測定した。ここでは、高濃度りん層が０．１μｍ未満
であれば「無」、それを超えるものであれば「有」と判
定することとした。なお、調査結果は表１に示すとおり
である。
【００４６】
【表１】 従って、本実施形態によれば以下のような効果を得るこ
とができる。
【００４７】（１）本実施形態では、ニッケルめっき層
２２中のニッケルの結晶サイズが２μｍ以上になってい
るため、ニッケルめっき層２２の上層部分における高濃
度りん層の発生を回避することができる。ゆえに、ボン
ディングパッド４に対するボンディングワイヤ１０の接
合強度の低下を防ぐことができる。その結果、ボンディ
ングパッド４の接続信頼性を確実に向上させることがで
きる。
【００４８】（２）本実施形態では、ニッケルめっき層
２２の厚さが３μｍ〜５μｍという好適範囲内にて設定
されるとともに、金めっき層２３の厚さが０．３μｍ〜
０．５μｍという好適範囲内にて設定されている。従っ
て、生産性やコスト性の低下を伴うことなく、確実に接
続信頼性の向上を図ることができる。
【００４９】（３）本実施形態では、ニッケルめっき層
２２及び金めっき層２３の形成にあたり、電解めっきを
実施している。従って、無電解めっきを実施した場合に
比べて、ニッケルめっき層２２及び金めっき層２３を短
時間のうちに厚く形成することができる。従って、生産
性の低下を来すことがない。また、電解めっきにより形
成された金めっき層２３は、無電解めっきにより形成さ
れたもの比べて硬質になる。このことは金めっき層２３
の耐磨耗性の向上、ひいてはボンディングパッド４の接
合強度の向上にとってプラスに作用する。
【００５０】なお、本発明の実施形態は以下のように変
更してもよい。 ・ プリント配線板１を構成する絶縁基板２は、実施形
態にて例示したようなプラスティック材料からなるもの
のみに限定されることはなく、例えばアルミナや窒化ア
ルミニウム等のセラミック材料からなるものであっても
よい。また、表面に絶縁処理を施した金属基板を絶縁基
板２として用いてもよい。
【００５１】・ プリント配線板１は両面板に限定され
ることはなく、片面板や多層板であっても構わない。 ・ 銅パターン２１の形成する方法として、実施形態の
ようなサブトラクティブ法に代わって、アディティブ法
を実施してもよい。
【００５２】・ 銅パターン２１はめっき法を利用して
形成されたものに限定されず、例えば絶縁基板２上への
銅ペーストの印刷・焼成により形成されたものや、スパ
ッタリング等のような物理的成膜法により形成されたも
のであってもよい。
【００５３】・ 導体層として、銅以外の導電性金属か
らなるパターンを形成することもできる。 ・ ニッケルめっき層２２や金めっき層２３を無電解め
っきにより形成してもよい。この場合、ボンディングパ
ッド４等の厚さが極めて均一になる。また、電気めっき
用のリードが不要になるため、電気的なノイズが発生し
にくくなることに加え、高密度で微細なパターンを得る
ことができる。
【００５４】・ ダイエリアに搭載される電子部品はＬ
ＳＩチップ８のみに限定されることはなく、ＣＬＣＣや
ＰＬＣＣ等のようなリードのない半導体パッケージや、
ドーターボード等であってもよい。また、ダイエリア
は、プリント配線板１の裏面側にあってもよく、さらに
は表裏両面にあってもよい。
【００５５】・ ボンディング部は配線パターン３に接
続されたボンディングパッド４のみに限定されることは
なく、例えばめっきスルーホール６のランド６ａであっ
てもよい。
【００５６】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想を以下に列挙する。 （１） 請求項１乃至３のいずれか１つにおいて、前記
ニッケルめっき（層）は電解ニッケルめっき（層）であ
ること。従って、この技術的思想１に記載の発明によれ
ば、無電解ニッケルめっき（層）のときに比べて、結晶
の成長速度が速くなり、生産性の向上が図られる。
【００５７】（２） 請求項１，２、技術的思想１のい
ずれか１つにおいて、前記ニッケルめっき層は、りんを
含むものであること。 （３） 銅パターンをりんを含む電解ニッケルめっき層
と電解金めっき層とによって被覆してなるボンディング
部に対し、ボンディングワイヤが接合される電子部品搭
載用基板において、前記電解ニッケルめっき層中のニッ
ケルの結晶サイズの平均値が２μｍ〜１０μｍに設定さ
れていることを特徴とする電子部品搭載用基板。
【００５８】
【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、ボンディング部の接続信頼性に優れた電
子部品搭載用基板を提供することができる。
【００５９】請求項２に記載の発明によれば、生産性の
低下を伴うことなく確実に接続信頼性の向上を図ること
ができる。請求項３に記載の発明によれば、ボンディン
グ部の接続信頼性に優れた電子部品搭載用基板の製造方
法を提供することができる。
【図面の簡単な説明】
【図１】本発明を具体化した一実施形態の電子部品搭載
用基板の全体断面図。
【図２】（ａ）〜（ｃ）は、同電子部品搭載用基板の製
造手順を説明するための要部拡大断面図。
【図３】（ａ）〜（ｃ）は、同電子部品搭載用基板の製
造手順を説明するための要部拡大断面図。
【符号の説明】
２１…導体層としての銅パターン、２２…ニッケルめっ
き層、２３…金めっき層、４…ボンディング部としての
ボンディングパッド、１０…ボンディングワイヤ、Ｐ１
…電子部品搭載用基板。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｑ (72)発明者 犬塚 敬 岐阜県大垣市河間町３丁目200番地 イビ デン 株式会社河間工場内 (72)発明者 高田 昌留 岐阜県大垣市河間町３丁目200番地 イビ デン 株式会社河間工場内 Ｆターム(参考） 4E351 BB01 BB23 BB24 BB33 BB35 CC06 DD04 DD06 DD19 GG01 4K024 AA03 AA11 AB02 BA09 BB11 CA04 CA06 CA16 FA07 FA08 GA14 5E343 AA02 AA11 BB09 BB14 BB17 BB23 BB24 BB44 BB61 BB71 DD43 EE55 EE58 GG01 5F044 AA03 EE04 EE06 EE13

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】導体層をニッケルめっき層と金めっき層と
    によって被覆してなるボンディング部に対し、ボンディ
    ングワイヤが接合される電子部品搭載用基板において、
    前記ニッケルめっき層中のニッケルの結晶サイズの平均
    値が２μｍ以上であることを特徴とする電子部品搭載用
    基板。
  2. 【請求項２】前記ニッケルめっき層の厚さは３μｍ〜５
    μｍであることを特徴とする請求項１に記載の電子部品
    搭載用基板。
  3. 【請求項３】導体層上にニッケルめっき及び金めっきを
    行うことによってボンディング部を形成した後、そのボ
    ンディング部に対するワイヤボンディングを行う電子部
    品搭載用基板の製造方法において、析出するニッケルの
    結晶サイズの平均値が２μｍ以上となるような条件で前
    記ニッケルめっきを行うことを特徴とする電子部品搭載
    用基板の製造方法。
JP2000198183A 2000-06-30 2000-06-30 電子部品搭載用基板及びその製造方法 Expired - Fee Related JP4391671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000198183A JP4391671B2 (ja) 2000-06-30 2000-06-30 電子部品搭載用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000198183A JP4391671B2 (ja) 2000-06-30 2000-06-30 電子部品搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002016100A true JP2002016100A (ja) 2002-01-18
JP4391671B2 JP4391671B2 (ja) 2009-12-24

Family

ID=18696378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000198183A Expired - Fee Related JP4391671B2 (ja) 2000-06-30 2000-06-30 電子部品搭載用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4391671B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200924A (ja) * 2005-01-18 2006-08-03 Denso Corp 圧力センサの製造方法
US7605478B2 (en) 2006-12-20 2009-10-20 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2014027288A (ja) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same
JP2015204393A (ja) * 2014-04-15 2015-11-16 サンケン電気株式会社 半導体装置
JP2016168755A (ja) * 2015-03-13 2016-09-23 トヨタ自動車株式会社 接合体
JP2017028486A (ja) * 2015-07-22 2017-02-02 京セラクリスタルデバイス株式会社 高温用圧電デバイス
KR20220163275A (ko) 2021-06-02 2022-12-09 우에무라 고교 가부시키가이샤 다층 도금 피막

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200924A (ja) * 2005-01-18 2006-08-03 Denso Corp 圧力センサの製造方法
JP4507890B2 (ja) * 2005-01-18 2010-07-21 株式会社デンソー 圧力センサの製造方法
US7605478B2 (en) 2006-12-20 2009-10-20 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same
JP2014027288A (ja) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
JP2015204393A (ja) * 2014-04-15 2015-11-16 サンケン電気株式会社 半導体装置
JP2016168755A (ja) * 2015-03-13 2016-09-23 トヨタ自動車株式会社 接合体
JP2017028486A (ja) * 2015-07-22 2017-02-02 京セラクリスタルデバイス株式会社 高温用圧電デバイス
KR20220163275A (ko) 2021-06-02 2022-12-09 우에무라 고교 가부시키가이샤 다층 도금 피막

Also Published As

Publication number Publication date
JP4391671B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
CN1329968C (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
US7190057B2 (en) Packaging component and semiconductor package
JP4674120B2 (ja) 配線基板およびその製造方法
TW201019447A (en) Lead frame board, method of forming the same
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
WO2003043393A1 (fr) Carte de circuit imprime et procede de fabrication
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
JPH098438A (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JP2001339140A (ja) 配線基板及び配線基板の製造方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP3349166B2 (ja) 回路基板
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR100688697B1 (ko) 패키지 기판의 제조방법
JP2001144398A (ja) 配線基板および配線基板の製造方法
JP3596335B2 (ja) ワイヤボンディング端子を用いた半導体搭載用基板
JP7412735B2 (ja) 半導体パッケージの製造方法
JP3719863B2 (ja) 半導体パッケージおよび製造方法
JP4511011B2 (ja) 配線基板の製造方法
JP3816928B2 (ja) 配線基板の製造方法
JP4483004B2 (ja) プリント配線板
JP2005197442A (ja) ワイヤボンディング用端子とその製造方法及びそのワイヤボンディング用端子を有する半導体搭載用基板。
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4391671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees