JP3719863B2 - 半導体パッケージおよび製造方法 - Google Patents
半導体パッケージおよび製造方法 Download PDFInfo
- Publication number
- JP3719863B2 JP3719863B2 JP35144398A JP35144398A JP3719863B2 JP 3719863 B2 JP3719863 B2 JP 3719863B2 JP 35144398 A JP35144398 A JP 35144398A JP 35144398 A JP35144398 A JP 35144398A JP 3719863 B2 JP3719863 B2 JP 3719863B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- epoxy resin
- semiconductor package
- copper foil
- dam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、順に金属、ポリイミドおよび銅箔が積層した基板をベースに用いて形成され、高集積、多ピン対応の高周波用途向け、ＬＳＩチップ封止用ボールグリッドアレー（以下、BGA)を含む半導体パッケージに関するものである。
【０００２】
【従来の技術】
放熱を目的としてスティフナーまたはスティフナーに接着されたポリイミド樹脂上に、ダイアタッチ材によりＬＳＩを接着固定する工程において、ダイアタッチ材のブリードが生じ、そのために、ワイヤーボンディング部をＬＳＩ搭載面に配置する場合にはダイアタッチ塗布部より２ｍｍ以内に形成することができなかった。
そのため、特開平９−307019の図３の構造に見られるように、ワイヤーボンディング部に急な段差を形成して、例えば０．２ｍｍ程度以上の段差によりＬＳＩ搭載面から隔てられた面にワイヤーボンディング部を形成する場合や、ＬＳＩ搭載面同一面上にワイヤーボンディング部を配置する場合（特開平９−307019の図４の構造) は、ダイアタッチ材ブリードによるボンディングワイヤー強度の低下や、Ｅモード剥離の発生が懸念されるために、ワイヤーボンディング部をＬＳＩから最低２ｍｍ離す必要があった。そのため、最短ワイヤー配線長は２ｍｍ以上、さらに信号ラインにおいて最長５ｍｍとなってしまい、高周波信号に対する特性低下の大きな要因になっていた。
また、ワイヤーボンディング部がＬＳＩから遠ざかった結果、回路配線の引き回し部の面積が減少し、例えば、キャビティーダウン構造、35mm角560 ピンといった高密度の多ピン化パッケージ製作において、回路スペースの減少によるショート発生により、生産歩留まりが低下する要因となっていた。
【０００３】
【発明が解決しようとする課題】
半導体パッケージ実装において、ダイアタッチ材のブリードにより、ワイヤーボンディング部の汚染が発生し、ボンディングワイヤープル（bonding wire pull)強度の低下およびＥハガレの発生を防止し、ボンディングワイヤープル強度を、規格値4g以上に維持する。かつ、高周波電気信号に対する伝送特性を向上させる目的で、ワイヤーボンディング部をＬＳＩの近くに配置し、ワイヤー長が２ｍｍ以下になる半導体パッケージを製作する。
【０００４】
【課題を解決するための手段】
本発明は、感光性エポキシ樹脂からなるソルダーレジストが形成され、ＬＳＩチップを搭載する半導体パッケージであって、Ａｕメッキされたワイヤーボンディング部とＬＳＩチップ搭載部の間に、感光性エポキシ樹脂からなる樹脂ダムが形成されており、さらにソルダーレジストの形成と樹脂ダムの形成が同一工程でおこなわれた半導体パッケージである。ここで主たる回路配線部が、順に金属、ポリイミドおよび銅箔が積層した基板から形成されることが好ましい。
【０００５】
【発明の実施の形態】
厚み0.1 〜0.5mm 厚の金属板をベースとして熱プレス接着された順に金属、ポリイミドおよび銅箔が積層した基板を用いて金型加工形成した半導体パッケージにおいて、金型曲げ加工された、金属スティフナーの平坦面または金属スティフナーに接着されているポリイミド樹脂上にLSI を搭載する場合、ダイアタッチ材塗布部とワイヤーボンディング部との間に幅50〜500 μm 、高さ5 〜100 μm のエポキシ樹脂ダムを形成する。
また、このエポキシ樹脂ダムを形成するにあたって、エポキシ樹脂ダムの金型による機械的剥離を防止する必要がある。エポキシ樹脂と、ポリイミド樹脂の密着強度が金型加工応力に対して問題となることを考慮として、幅20〜100 μm 、高さ10〜50μm の銅箔パターンをエポキシ樹脂ダムの下地として形成することも好ましい。また、ＬＳＩ搭載部のポリイミドが除去されている場合は、金属スティフナーの場合には金属スティフナー表面に深さ30μm 程度の凹凸型トレンチ加工を施すことは好ましい。また、幅50〜500 μm 、位置精度10〜100 μm という高い加工精度にてダムを形成する手段としてディスペンサーによる塗布形成は不適であり、これと比較して、感光性エポキシ樹脂を用いてスクリーン印刷、露光、現像、熱／UVキュアーを行い、エポキシ樹脂ダムを形成することは好ましい。
【０００６】
金属としてはディンプル加工性を考慮して、伸びが比較的良好な、C1020 、C1220 等の銅を主成分とする金属が用いられる。厚みとしては０．０５〜１ｍｍ、好ましくは0.1 〜0.5mm のものが用いられる。順に金属、ポリイミドおよび銅箔が積層した基板は予め240 ℃以上の温度で真空熱プレスにより成形し、ポリイミドと金属、ポリイミドと銅箔とのピール強度を持たせることで、ディンプル加工や、さまざまな溶剤、溶液に対してピール強度を保持できる利点を有する。
【０００７】
さらに、ポリイミドと銅箔、金属との接着には電気特性および耐熱性が良好な熱可塑性ポリイミド( 例えば、三井化学（株）社製LARC-TPI、PI-A 、GE社製ウルテム等) が用いられる。
このポリイミド上に直接、ソルダーレジスト等に用いられる感光性エポキシ樹脂を印刷により形成、ダム形状加工を実施した場合、金型加工に対する十分な密着強度が得られないか、またはたとえ得られたとしても、耐PCT 試験等で剥離が発生するおそれがある。このため、感光性エポキシ樹脂ダムの形成に際して、銅箔回路をポリイミド上に残して、下地として、その上に形成することが有効である。
【０００８】
また、LSI の放熱特性向上のため、熱抵抗を下げる目的で、LSI 搭載部のポリイミド除去を実施したパッケージにおいては、LSI 搭載面のダイアタッチ塗布領域から約0.5mm 離れた部分に回路形成と同時に、露光、現像、エッチング方法によりトレンチ構造を形成し、その後、ソルダーレジスト工程と同一工程にて、エポキシ樹脂ダム形成を行うことで、工程数の増加を抑えることができる。ポリイミド上に下地銅箔、エポキシ樹脂ダム形成を形成する場合においても同様に工程数の増加を抑える本発明が有効である。以下実施例により、本発明の効果について説明する。
【０００９】
（実施例１）
銅合金基板(0.35mm 厚、C1220)、ポリイミド(31 μm 厚)、および銅箔(18 μm 厚)を主構造とする基材を用いて加工を行った、35ｍｍ角、1.0mm ボールピッチ、560 ピンのBGA パッケージにおいて、回路パターン形成時に、エポキシダム樹脂下地パターンとして幅、約50μm 、高さ、約18μの銅箔パターン（四角形の形状）をダイアタッチ材塗布部とワイヤーボンディング部との間に形成した。その後、ソルダーレジスト(BGX-5E ：タムラ製作所製、厚み：約30μ（ポリイミド上））を、ポリイミドおよび銅箔上にスクリーン印刷により、マスクパターンを用いて形成するとともに、下地銅箔パターンを包むように、幅、75μ、高さ、約20μ(銅箔上) の形状のエポキシ樹脂ダムを形成した。その後、金型曲げ加工を行い、深さ0.75mmのキャビティーを形成した。続いて、無電解Niメッキを約4 μm 、無電解Auメッキを約0.55μ形成した。続いて、リフローピーク温度270 ℃のプロファイルにて、ハンダボールを搭載、フラックス洗浄を行い、封止材ダムを形成、プラズマ洗浄を行い、半導体パッケージを形成した。
【００１０】
Agペーストを用いてLSI を搭載した後、アルゴンプラズマ洗浄(Ar 流量：30sccm、ガス圧力：6Pa 、RF周波数：13.56MHz、電力：500W、1 分) を実施し、30μm 径のAuワイヤーを用いてボンディング( 温度：150 ℃、超音波出力：0.8W、ボンディング加重：100g、時間：20msec、自動) を行った。
その結果、サンプル数ｎ＝５ピース、ボンディング数：200 本／ピースの試験結果において、ボンディングワイヤープル強度として平均値10.5g 、最小値：6.0g、最大値：14.5g が得られた。また、Ｅモード剥離( ボンディングAu線およびAu表面での剥離) は認められなかった。また、ボンディングステッチすべてにボンディングワイヤーを形成した後、封止( 封止材：CRP-3300N 、住友ベークライト社製) を行ったサンプル、10ピースについて、PCT 試験(125℃×2.3atm(100% 飽和) ×288H) を行い、超音波顕微鏡観察を行った。大きさ0.5mm 以上のハガレは観察されなかった。
【００１１】
比較例１
実施例１の半導体パッケージにおいて、エポキシ樹脂ダムの形成を行わないサンプルでワイヤーボンディングプル試験を行った。その結果、ワイヤーボンディングプル強度として平均値8.1g、最小値：2.4g、最大値：15.3g と規格値4gを下回るものが発生した。また、Ｅモード剥離が2%発生した。
【００１２】
【発明の効果】
順に金属、ポリイミドおよび銅箔が積層した基板をベースに形成される、ＬＳＩチップ封止用ボールグリッドアレーにおける、ボンディングワイヤープル強度試験において、Ｅモードハガレの発生は見られず、規格４ｇを下回るものがなくなった。また、最短ワイヤー長が１．５ｍｍになった。
【図面の簡単な説明】
【図１】ポリイミド樹脂上にエポキシ樹脂ダムが形成された半導体パッケージ断面図である。
【図２】ポリイミド樹脂上にエポキシ樹脂ダム形成を行った半導体パッケージの樹脂ダム形成部の断面拡大図である。
【図３】スティフナーにトレンチ形成後、エポキシ樹脂ダム形成を行った半導体パッケージ断面図である。
【図４】スティフナーにトレンチ形成後、エポキシ樹脂ダム形成を行ったトレンチ形成部の断面拡大図である。
【符号の説明】
００１ スティフナー（金属）
００２ ポリイミド樹脂
００３ 回路パターン部銅箔
００４ ＬＳＩ搭載部
００５ ＬＳＩチップ
００６ ダイアタッチ材
００７ エポキシ樹脂ダム
００８ エポキシ樹脂ダム下地銅箔パターン部
００９ ソルダーレジスト
０１０ 外装ポリイミド
０１１ ボンディングワイヤー
０１２ モールド樹脂用ダム
０１３ モールド樹脂
０１４ ハンダボール
０１５ トレンチ
０１６ ワイヤーボンディング部
【発明の属する技術分野】
本発明は、順に金属、ポリイミドおよび銅箔が積層した基板をベースに用いて形成され、高集積、多ピン対応の高周波用途向け、ＬＳＩチップ封止用ボールグリッドアレー（以下、BGA)を含む半導体パッケージに関するものである。
【０００２】
【従来の技術】
放熱を目的としてスティフナーまたはスティフナーに接着されたポリイミド樹脂上に、ダイアタッチ材によりＬＳＩを接着固定する工程において、ダイアタッチ材のブリードが生じ、そのために、ワイヤーボンディング部をＬＳＩ搭載面に配置する場合にはダイアタッチ塗布部より２ｍｍ以内に形成することができなかった。
そのため、特開平９−307019の図３の構造に見られるように、ワイヤーボンディング部に急な段差を形成して、例えば０．２ｍｍ程度以上の段差によりＬＳＩ搭載面から隔てられた面にワイヤーボンディング部を形成する場合や、ＬＳＩ搭載面同一面上にワイヤーボンディング部を配置する場合（特開平９−307019の図４の構造) は、ダイアタッチ材ブリードによるボンディングワイヤー強度の低下や、Ｅモード剥離の発生が懸念されるために、ワイヤーボンディング部をＬＳＩから最低２ｍｍ離す必要があった。そのため、最短ワイヤー配線長は２ｍｍ以上、さらに信号ラインにおいて最長５ｍｍとなってしまい、高周波信号に対する特性低下の大きな要因になっていた。
また、ワイヤーボンディング部がＬＳＩから遠ざかった結果、回路配線の引き回し部の面積が減少し、例えば、キャビティーダウン構造、35mm角560 ピンといった高密度の多ピン化パッケージ製作において、回路スペースの減少によるショート発生により、生産歩留まりが低下する要因となっていた。
【０００３】
【発明が解決しようとする課題】
半導体パッケージ実装において、ダイアタッチ材のブリードにより、ワイヤーボンディング部の汚染が発生し、ボンディングワイヤープル（bonding wire pull)強度の低下およびＥハガレの発生を防止し、ボンディングワイヤープル強度を、規格値4g以上に維持する。かつ、高周波電気信号に対する伝送特性を向上させる目的で、ワイヤーボンディング部をＬＳＩの近くに配置し、ワイヤー長が２ｍｍ以下になる半導体パッケージを製作する。
【０００４】
【課題を解決するための手段】
本発明は、感光性エポキシ樹脂からなるソルダーレジストが形成され、ＬＳＩチップを搭載する半導体パッケージであって、Ａｕメッキされたワイヤーボンディング部とＬＳＩチップ搭載部の間に、感光性エポキシ樹脂からなる樹脂ダムが形成されており、さらにソルダーレジストの形成と樹脂ダムの形成が同一工程でおこなわれた半導体パッケージである。ここで主たる回路配線部が、順に金属、ポリイミドおよび銅箔が積層した基板から形成されることが好ましい。
【０００５】
【発明の実施の形態】
厚み0.1 〜0.5mm 厚の金属板をベースとして熱プレス接着された順に金属、ポリイミドおよび銅箔が積層した基板を用いて金型加工形成した半導体パッケージにおいて、金型曲げ加工された、金属スティフナーの平坦面または金属スティフナーに接着されているポリイミド樹脂上にLSI を搭載する場合、ダイアタッチ材塗布部とワイヤーボンディング部との間に幅50〜500 μm 、高さ5 〜100 μm のエポキシ樹脂ダムを形成する。
また、このエポキシ樹脂ダムを形成するにあたって、エポキシ樹脂ダムの金型による機械的剥離を防止する必要がある。エポキシ樹脂と、ポリイミド樹脂の密着強度が金型加工応力に対して問題となることを考慮として、幅20〜100 μm 、高さ10〜50μm の銅箔パターンをエポキシ樹脂ダムの下地として形成することも好ましい。また、ＬＳＩ搭載部のポリイミドが除去されている場合は、金属スティフナーの場合には金属スティフナー表面に深さ30μm 程度の凹凸型トレンチ加工を施すことは好ましい。また、幅50〜500 μm 、位置精度10〜100 μm という高い加工精度にてダムを形成する手段としてディスペンサーによる塗布形成は不適であり、これと比較して、感光性エポキシ樹脂を用いてスクリーン印刷、露光、現像、熱／UVキュアーを行い、エポキシ樹脂ダムを形成することは好ましい。
【０００６】
金属としてはディンプル加工性を考慮して、伸びが比較的良好な、C1020 、C1220 等の銅を主成分とする金属が用いられる。厚みとしては０．０５〜１ｍｍ、好ましくは0.1 〜0.5mm のものが用いられる。順に金属、ポリイミドおよび銅箔が積層した基板は予め240 ℃以上の温度で真空熱プレスにより成形し、ポリイミドと金属、ポリイミドと銅箔とのピール強度を持たせることで、ディンプル加工や、さまざまな溶剤、溶液に対してピール強度を保持できる利点を有する。
【０００７】
さらに、ポリイミドと銅箔、金属との接着には電気特性および耐熱性が良好な熱可塑性ポリイミド( 例えば、三井化学（株）社製LARC-TPI、PI-A 、GE社製ウルテム等) が用いられる。
このポリイミド上に直接、ソルダーレジスト等に用いられる感光性エポキシ樹脂を印刷により形成、ダム形状加工を実施した場合、金型加工に対する十分な密着強度が得られないか、またはたとえ得られたとしても、耐PCT 試験等で剥離が発生するおそれがある。このため、感光性エポキシ樹脂ダムの形成に際して、銅箔回路をポリイミド上に残して、下地として、その上に形成することが有効である。
【０００８】
また、LSI の放熱特性向上のため、熱抵抗を下げる目的で、LSI 搭載部のポリイミド除去を実施したパッケージにおいては、LSI 搭載面のダイアタッチ塗布領域から約0.5mm 離れた部分に回路形成と同時に、露光、現像、エッチング方法によりトレンチ構造を形成し、その後、ソルダーレジスト工程と同一工程にて、エポキシ樹脂ダム形成を行うことで、工程数の増加を抑えることができる。ポリイミド上に下地銅箔、エポキシ樹脂ダム形成を形成する場合においても同様に工程数の増加を抑える本発明が有効である。以下実施例により、本発明の効果について説明する。
【０００９】
（実施例１）
銅合金基板(0.35mm 厚、C1220)、ポリイミド(31 μm 厚)、および銅箔(18 μm 厚)を主構造とする基材を用いて加工を行った、35ｍｍ角、1.0mm ボールピッチ、560 ピンのBGA パッケージにおいて、回路パターン形成時に、エポキシダム樹脂下地パターンとして幅、約50μm 、高さ、約18μの銅箔パターン（四角形の形状）をダイアタッチ材塗布部とワイヤーボンディング部との間に形成した。その後、ソルダーレジスト(BGX-5E ：タムラ製作所製、厚み：約30μ（ポリイミド上））を、ポリイミドおよび銅箔上にスクリーン印刷により、マスクパターンを用いて形成するとともに、下地銅箔パターンを包むように、幅、75μ、高さ、約20μ(銅箔上) の形状のエポキシ樹脂ダムを形成した。その後、金型曲げ加工を行い、深さ0.75mmのキャビティーを形成した。続いて、無電解Niメッキを約4 μm 、無電解Auメッキを約0.55μ形成した。続いて、リフローピーク温度270 ℃のプロファイルにて、ハンダボールを搭載、フラックス洗浄を行い、封止材ダムを形成、プラズマ洗浄を行い、半導体パッケージを形成した。
【００１０】
Agペーストを用いてLSI を搭載した後、アルゴンプラズマ洗浄(Ar 流量：30sccm、ガス圧力：6Pa 、RF周波数：13.56MHz、電力：500W、1 分) を実施し、30μm 径のAuワイヤーを用いてボンディング( 温度：150 ℃、超音波出力：0.8W、ボンディング加重：100g、時間：20msec、自動) を行った。
その結果、サンプル数ｎ＝５ピース、ボンディング数：200 本／ピースの試験結果において、ボンディングワイヤープル強度として平均値10.5g 、最小値：6.0g、最大値：14.5g が得られた。また、Ｅモード剥離( ボンディングAu線およびAu表面での剥離) は認められなかった。また、ボンディングステッチすべてにボンディングワイヤーを形成した後、封止( 封止材：CRP-3300N 、住友ベークライト社製) を行ったサンプル、10ピースについて、PCT 試験(125℃×2.3atm(100% 飽和) ×288H) を行い、超音波顕微鏡観察を行った。大きさ0.5mm 以上のハガレは観察されなかった。
【００１１】
比較例１
実施例１の半導体パッケージにおいて、エポキシ樹脂ダムの形成を行わないサンプルでワイヤーボンディングプル試験を行った。その結果、ワイヤーボンディングプル強度として平均値8.1g、最小値：2.4g、最大値：15.3g と規格値4gを下回るものが発生した。また、Ｅモード剥離が2%発生した。
【００１２】
【発明の効果】
順に金属、ポリイミドおよび銅箔が積層した基板をベースに形成される、ＬＳＩチップ封止用ボールグリッドアレーにおける、ボンディングワイヤープル強度試験において、Ｅモードハガレの発生は見られず、規格４ｇを下回るものがなくなった。また、最短ワイヤー長が１．５ｍｍになった。
【図面の簡単な説明】
【図１】ポリイミド樹脂上にエポキシ樹脂ダムが形成された半導体パッケージ断面図である。
【図２】ポリイミド樹脂上にエポキシ樹脂ダム形成を行った半導体パッケージの樹脂ダム形成部の断面拡大図である。
【図３】スティフナーにトレンチ形成後、エポキシ樹脂ダム形成を行った半導体パッケージ断面図である。
【図４】スティフナーにトレンチ形成後、エポキシ樹脂ダム形成を行ったトレンチ形成部の断面拡大図である。
【符号の説明】
００１ スティフナー（金属）
００２ ポリイミド樹脂
００３ 回路パターン部銅箔
００４ ＬＳＩ搭載部
００５ ＬＳＩチップ
００６ ダイアタッチ材
００７ エポキシ樹脂ダム
００８ エポキシ樹脂ダム下地銅箔パターン部
００９ ソルダーレジスト
０１０ 外装ポリイミド
０１１ ボンディングワイヤー
０１２ モールド樹脂用ダム
０１３ モールド樹脂
０１４ ハンダボール
０１５ トレンチ
０１６ ワイヤーボンディング部
Claims (2)
- 感光性エポキシ樹脂からなるソルダーレジストが形成され、ＬＳＩチップを搭載する半導体パッケージであって、Ａｕメッキされたワイヤーボンディング部とＬＳＩチップ搭載部の間に、感光性エポキシ樹脂からなる樹脂ダムが形成されており、さらにソルダーレジストの形成と樹脂ダムの形成が同一工程でおこなわれたことを特徴とする半導体パッケージ。
- 主たる回路配線部が、順に金属、ポリイミドおよび銅箔が積層した基板で形成されていることを特徴とする請求項１に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35144398A JP3719863B2 (ja) | 1998-12-10 | 1998-12-10 | 半導体パッケージおよび製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35144398A JP3719863B2 (ja) | 1998-12-10 | 1998-12-10 | 半導体パッケージおよび製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174167A JP2000174167A (ja) | 2000-06-23 |
| JP3719863B2 true JP3719863B2 (ja) | 2005-11-24 |
Family
ID=18417333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35144398A Expired - Fee Related JP3719863B2 (ja) | 1998-12-10 | 1998-12-10 | 半導体パッケージおよび製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3719863B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4644997B2 (ja) * | 2001-09-27 | 2011-03-09 | 株式会社島津製作所 | 送液ポンプシステム |
| DE102004042145A1 (de) * | 2004-08-31 | 2006-03-02 | Infineon Technologies Ag | Chipmodul |
-
1998
- 1998-12-10 JP JP35144398A patent/JP3719863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174167A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414479B1 (ko) | 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법 | |
| US7670962B2 (en) | Substrate having stiffener fabrication method | |
| US6576539B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
| US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JP2011146751A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| WO2004100260A1 (ja) | 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US6995042B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
| JP2020155748A (ja) | リードフレーム | |
| JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| JP3879410B2 (ja) | リードフレームの製造方法 | |
| JP4620584B2 (ja) | 回路部材の製造方法 | |
| JP3719863B2 (ja) | 半導体パッケージおよび製造方法 | |
| JP4391671B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| KR101001876B1 (ko) | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| JP3349166B2 (ja) | 回路基板 | |
| JP2018204066A (ja) | 電極形成方法及び半導体素子電極構造 | |
| JP2003318329A (ja) | パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージ | |
| JP5299411B2 (ja) | リードフレームの製造方法 | |
| JP3916364B2 (ja) | 金属ベース配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040220 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050906 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100916 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100916 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |